KR20070060834A

KR20070060834A - Method for electron emission device

Info

Publication number: KR20070060834A
Application number: KR1020050120900A
Authority: KR
Inventors: 박상훈
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-12-09
Filing date: 2005-12-09
Publication date: 2007-06-13

Abstract

A method for manufacturing an electron emission device is provided to reduce residues and improve uniformity of an active layer by activating an electron emission part of the electron emission device. A cathode electrode(21) is formed by depositing a conductive material on a substrate(20). A first insulating layer(22), a first gate electrode(23), a second insulating layer(24), and a second gate electrode(25) are formed on the cathode electrode. A hole(26) is formed by exposing a part of the first insulating layer, the first gate electrode, the second insulating layer, and the second gate electrode. An electron emission part(27) is formed on the exposed part of the cathode electrode. A liquefied activation layer(28) is formed and hardened on the electron emission part. An adhesive layer(29) is attached on the hardened activation layer. The adhesive layer and the activation layer are removed.

Description

전자방출소자의 제조방법{METHOD FOR ELECTRON EMISSION DEVICE}Manufacturing method of electron-emitting device {METHOD FOR ELECTRON EMISSION DEVICE}

도 1a 내지 도 1d는 종래에 따른 전자방출소자의 제조방법에 대한 공정의 순서도.1a to 1d is a flow chart of a process for the manufacturing method of an electron emitting device according to the prior art.

도 2a 내지 도 2f는 본 발명에 따른 전자방출소자의 제조방법에 대한 공정의 순서도.2a to 2f is a flow chart of the process for the manufacturing method of the electron-emitting device according to the invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

21 --- 기판 21 --- 캐소드 전극21 --- substrate 21 --- cathode electrode

22 --- 제 1 절연층 23 --- 제 1 게이트 전극22 --- First insulation layer 23 --- First gate electrode

24 --- 제 2 절연층 25 --- 제 2 게이트 전극24 --- Second Insulation Layer 25 --- Second Gate Electrode

26 --- 홀 27 --- 전자방출부26 --- Hall 27 --- Electron emitting unit

28 --- 활성화층 29 --- 접착층28 --- Activation layer 29 --- Adhesive layer

본 발명은 전자방출소자의 제조방법에 관한 것으로, 특히 전자방출소자의 전자방출부를 활성화층과 접착층을 이용하여 활성화시킴으로써 활성화층의 잔사 및 균일도 저하를 감소시킬 수 있는 전자방출소자의 제조방법에 관한 것이다. The present invention relates to a method for manufacturing an electron-emitting device, and more particularly, to a method for manufacturing an electron-emitting device that can reduce the residue and uniformity of the activation layer by activating the electron-emitting part of the electron-emitting device by using the activation layer and the adhesive layer. will be.

일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다. In general, an electron emission display device is a display device including an electron emission device for each pixel. The electron emitting device is a device that emits electrons from the cathode in response to a voltage between the cathode and the gate electrode, and the emitted electrons are accelerated by the anode and collide with the phosphor to emit light. In general, there are two types of electron emitting devices using a hot cathode and a cold cathode as electron sources. The electron-emitting devices using the cold cathode are FEA (Field Emitter Array) type, SCE (Surface Conduction Emitter) type, MIM (Metal-Insulator-Metal) type, MIS (Metal-Insulator-Semiconductor) type, BSE (Ballistic) electron surface emitting) and the like are known.

FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다. The FEA type electron emission device uses a low work function or high β function as an electron emission source to emit electrons by electric field in vacuum. In addition, devices using electron emission sources for nanomaterials have been developed.

SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다. The SCE type electron emission device is a device in which an electron emission part is formed by providing a conductive thin film between two electrodes disposed to face each other on a substrate and providing a micro crack in the conductive thin film. The device utilizes a principle that electrons are emitted from the electron emission portion, which is the fine gap, by applying a voltage to an electrode to flow a current to the surface of the conductive thin film.

MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다. The MIM and MIS electron emission devices each form an electron emission portion formed of a metal-dielectric layer-metal (MIM) and a metal-dielectric layer-semiconductor (MIS) structure, and are disposed between two metals or metals and semiconductors having a dielectric layer interposed therebetween. When a voltage is applied to the device, a device using the principle of emitting electrons while moving and accelerating from a metal having a high electron potential or a metal having a low electron potential toward the metal.

BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.The BSE-type electron emitting device forms an electron supply layer made of a metal or a semiconductor on an ohmic electrode by using the principle that electrons travel without scattering when the size of the semiconductor is reduced to a dimension region smaller than the average free stroke of electrons in the semiconductor. And an insulating layer and a metal thin film formed on the electron supply layer to emit electrons by applying power to the ohmic electrode and the metal thin film.

도 1a 내지 도 1d는 종래에 따른 전자방출소자의 제조방법에 대한 공정의 순도이다. 1A to 1D are the purity of a process for a method of manufacturing an electron emitting device according to the prior art.

도 1a에 도시된 바와 같이, 먼저 기판(11)상에 캐소드 전극(11), 제 1 절연층(12)과 제 1 게이트 전극(13)을 순차적으로 적층하여 형성한다. 여기서, 상기 제 1 절연층(12)은 PbO, SiO₂의 물질로 형성하게 되며 570℃ - 600℃ 의 온도로 소정 공정을 진행하게 된다. 그리고, 상기 제 1 게이트 전극(13)은 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(13)을 형성한다. As shown in FIG. 1A, first, a cathode electrode 11, a first insulating layer 12, and a first gate electrode 13 are sequentially stacked on a substrate 11. Here, the first insulating layer 12 is formed of a material of PbO, SiO ₂ and proceeds a predetermined process at a temperature of 570 ℃-600 ℃. In addition, the first gate electrode 13 is deposited by sputtering a conductive metal such as chromium (Cr) to form the first gate electrode 13.

그 다음, 상기 형성된 제 1 게이트 전극(13) 및 제 1 절연층(12)은 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 기판(10) 상에서 형성된 캐소드 전극(11)의 일부가 노출되도록 제 1 절연층 및 제 1 게이트 전극(13)을 식각하여 제 1 개구부(14)를 형성한다. Next, the formed first gate electrode 13 and the first insulating layer 12 are coated with photoresist PR on the stacked structure and then patterned so that a portion of the cathode electrode 11 formed on the substrate 10 is formed. The first insulating layer and the first gate electrode 13 are etched to expose the first opening 14.

이후, 도 1b에 도시된 바와 같이, 상기 제 1 게이트 전극(13)상에 제 2 절연층(15) 및 제 2 게이트 전극(16)을 형성한다. 구체적으로, 상기 제 2 절연층(15)은 PbO, SiO₂의 절연물질로 형성하게 되며 520℃ - 550℃ 의 온도로 소정 공정을 진행하게 된다. 이후, 상기 제 2 절연층(15) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(16)을 형성한다. Thereafter, as illustrated in FIG. 1B, a second insulating layer 15 and a second gate electrode 16 are formed on the first gate electrode 13. Specifically, the second insulating layer 15 is formed of an insulating material of PbO, SiO ₂ and proceeds a predetermined process at a temperature of 520 ℃-550 ℃. Thereafter, at least one selected from a metal having good conductivity, such as gold (Au), silver (Ag), platinum (Pt), aluminum (Al), chromium (Cr), and an alloy thereof, on the second insulating layer 15. It may be made of a conductive metal material. For example, the second gate electrode 16 is formed by depositing chromium (Cr) to a thickness of about 2,500 kPa to about 3,000 kPa by sputtering.

여기서, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 제 2 개구부(17)를 형성하게 된다. 이때, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)을 상기 캐소드 전극(11)이 노출될 때까지 건식 또는 습식 식각하여 제 2 개구부(17)를 형성한다. Here, the patterning of the second gate electrode 16 and the second insulating layer 15 also forms the second opening 17 by the method of patterning the material layer described above. In this case, the second gate electrode 16 and the second insulating layer 15 are dry or wet etched until the cathode electrode 11 is exposed to form the second opening 17.

그 다음, 도 1c에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브(CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(10)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(18)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, 전자방출부(18)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. Then, as shown in Figure 1c, the carbon nanotube (CNT; CarbonNano Tube) paste on the resultant screen printing is applied. UV light is irradiated on the back surface of the substrate 10 to selectively expose the CNT paste. When the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). When the firing process is performed at a predetermined temperature, for example, about 460 ° C., the electron-emitting unit 18 has a desired height while shrinking at the same time as firing.

이로써, 이중 게이트 구조를 가지며 제 1 게이트 전극(13)이 제 1 및 제 2 절연층(12, 15) 사이에 형성되는 전자방출소자를 형성하게 된다. As a result, an electron emitting device having a double gate structure and the first gate electrode 13 is formed between the first and second insulating layers 12 and 15 is formed.

이후, 도 1d에 도시된 바와 같이, 상기 결과물상에 활성화층(19)을 형성하여 상기 전자방출부(18)는 활성화시키는 단계가 수행된다. 상기 형성된 전자방출소자상에 액상의 활성화 물질을 도포하게 된다. 여기서, 상기 액상 활성화 물질의 경화 후 제거하게 된다. Thereafter, as shown in FIG. 1D, an activation layer 19 is formed on the resultant to activate the electron emission unit 18. The liquid activation material is coated on the formed electron-emitting device. Here, it is removed after curing the liquid activation material.

그러나, 상기와 같이 전자방출부(18)를 활성화시키기 방법은 활성화 작업 후, 제거시 기판에 활성화층의 잔사가 남고 찢어지게 되어 작업상 어려운 문제점이 발생된다. However, in the method of activating the electron emitting unit 18 as described above, after the activation operation, the residue of the activation layer remains on the substrate and is torn during removal, which causes a difficult operation.

본 발명은 전자방출소자의 전자방출부를 활성화층과 접착층을 이용하여 활성화시킴으로써 활성화층의 잔사 및 균일도 저하를 감소시킬 수 있는 전자방출소자의 제조방법을 제공함에 그 목적이 있다. It is an object of the present invention to provide a method of manufacturing an electron-emitting device which can reduce the residue and uniformity of the activation layer by activating the electron-emitting part of the electron-emitting device by using the activation layer and the adhesive layer.

상기의 목적을 달성하기 위하여 본 발명에 따른 전자방출소자의 제조방법은, In order to achieve the above object, the manufacturing method of the electron-emitting device according to the present invention,

기판상에 도전성 물질을 증착하여 캐소드 전극을 형성하는 단계와; 상기 캐소드 전극상에 순차적으로 제 1 절연층, 제 1 게이트 전극, 제 2 절연층 및 제 2 게이트 전극을 형성하는 단계와; 상기 형성된 제 1 절연층, 제 1 게이트 전극, 제 2 절연층 및 제 2 게이트 전극의 일부 영역을 상기 캐소드 전극이 노출되도록 홀을 형성하는 단계와; 상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계와; 상기 결과물상에 액상의 활성화층을 형성한 후 경화시키는 단계와; 상기 경화된 활성화층상에 접착층을 부착시키는 단계와; 상기 부착된 접착층 및 활성화층을 제거하는 단계를 포함하는 점에 그 특징이 있다. Depositing a conductive material on the substrate to form a cathode electrode; Sequentially forming a first insulating layer, a first gate electrode, a second insulating layer, and a second gate electrode on the cathode electrode; Forming holes in the formed region of the first insulating layer, the first gate electrode, the second insulating layer, and the second gate electrode to expose the cathode electrode; Forming an electron emission unit in an area where the cathode electrode is exposed; Forming a liquid activation layer on the resultant and then curing the liquid; Attaching an adhesive layer on the cured activation layer; It is characterized in that it comprises the step of removing the adhered adhesive layer and the activation layer.

여기서, 특히 상기 활성화층은 상기 전자방출부의 활성화를 위해 형성되고, 상기 접착층은 접착 테이프가 이용되는 점에 그 특징이 있다. Here, in particular, the activation layer is formed for the activation of the electron emitting portion, the adhesive layer is characterized in that the adhesive tape is used.

여기서, 특히 상기 활성화층은 상기 접착층의 접착면의 점성에 의해 단위 면적의 힘의 작용에 의해 제거되는 점에 그 특징이 있다. Here, in particular, the active layer is characterized in that it is removed by the action of the force of the unit area by the viscosity of the adhesive surface of the adhesive layer.

이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2f는 본 발명에 따른 전자 방출 소자의 제조방법에 대한 공정의 순서도이다. 2A to 2F are flowcharts of processes for the method of manufacturing the electron emission device according to the present invention.

먼저, 본 발명에 따른 전자방출소자의 제조방법을 개괄적으로 설명하면, 상기 전자방출소자는 후막 공정(Thick Film Process) 또는 박막 공정(Thin Film Process)에 의해 제조될 수 있다. 후막 공정은 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 도포함으로써 후술되는 제 1 절연층(22)과 제 2 절연층(24)을 보다 두꺼운 두께로 형성하는 공정을 말하고, 박막 공정은 화학기상증착법(CVD; Chemical Vapor Deposition)에 실리콘 산화막과 같은 절연막을 증착함으로써 제 1 절연층(22)과 제 2 절연층(24)을 보다 얇은 두께로 형성하는 공정을 말한다. 상기 후막 공정에 의하면, 대면적의 표시장치를 용이하게 제조할 수 있으며, 양산성의 확보 및 낮은 제조 비용의 장점이 있는 반면에, 세밀하고 집적도가 높은 전자방출소자를 제조하기가 곤란한 단점이 있다. 한편, 상기 박막 공정은 상술한 후막 공정의 장,단점과 반대의 장,단점을 가진다.First, the method of manufacturing an electron emitting device according to the present invention will be described in general. The electron emitting device may be manufactured by a thick film process or a thin film process. The thick film process refers to a process of forming a thicker thickness of the first insulating layer 22 and the second insulating layer 24 to be described later by applying an insulating material in a paste state by screen printing. The thin film process is a chemical vapor deposition method. A process of forming the first insulating layer 22 and the second insulating layer 24 to a thinner thickness by depositing an insulating film such as a silicon oxide film in (CVD; Chemical Vapor Deposition). According to the thick film process, a large-area display device can be easily manufactured, and there are advantages of securing mass productivity and low manufacturing cost, while it is difficult to manufacture a fine and highly integrated electron-emitting device. On the other hand, the thin film process has advantages and disadvantages opposite to the advantages and disadvantages of the above-described thick film process.

먼저 도 2a는 기판(20)상에 캐소드 전극(21)을 형성한 상태를 도시한 것이다. 여기에서, 상기 기판(20)으로는 후술하는 후면 노광을 위해 투명한 글래스 기판이 사용된다. 그리고, 상기 캐소드 전극(21)도 상기와 같은 이유로 도전성이 있는 투명한 물질인 ITO(Indium Tin Oxide)로 이루어진다. First, FIG. 2A illustrates a state in which the cathode electrode 21 is formed on the substrate 20. Here, a transparent glass substrate is used as the substrate 20 for backside exposure described later. The cathode electrode 21 is also made of indium tin oxide (ITO), which is a conductive transparent material for the same reason as described above.

구체적으로, 글래스 기판(20) 상에 ITO를 소정 두께, 예컨대 800Å~2,000Å의 두께로 증착한 뒤, 이를 소정 형상, 예컨대 스트라이프(stripe) 형상으로 패터닝한다. 이때, 상기 캐소드 전극(21)의 패터닝은, 포토레지스트의 도포, 노광 및 현상에 의한 식각마스크의 형성과, 이 식각마스크를 이용한 상기 캐소드 전극(21)의 식각과 같은 잘 알려져 있는 물질층의 패터닝 방법에 의해 수행될 수 있다. Specifically, ITO is deposited on the glass substrate 20 to a predetermined thickness, for example, 800 mm to 2,000 mm, and then patterned into a predetermined shape, for example, a stripe shape. At this time, the patterning of the cathode electrode 21 is a pattern of a well-known material layer, such as the formation of an etching mask by the application, exposure and development of photoresist, and the etching of the cathode electrode 21 using the etching mask. It may be carried out by the method.

다음으로, 도 2b에 도시된 바와 같이, 상기 캐소드 전극(21)과 상기 기판(20)의 전 표면에 제 1 절연층(22)을 소정 두께로 형성한다. 상기 제 1 절연층(22)을 후막 공정에 의해 형성하는 경우에는, 페이스트 상태의 절연물질을 스크린 프린팅법에 의해 소정 두께로 도포한 뒤 대략 550℃ ~ 570℃ 이상의 온도에서 소성함으로써 대략 10㎛~ 12㎛정도의 두께를 가진 상기 제 1 절연층(22)을 형성한다. Next, as shown in FIG. 2B, the first insulating layer 22 is formed on the entire surface of the cathode electrode 21 and the substrate 20 to have a predetermined thickness. When the first insulating layer 22 is formed by a thick film process, the insulating material in a paste state is coated to a predetermined thickness by screen printing and then fired at a temperature of about 550 ° C. to 570 ° C. to about 10 μm to The first insulating layer 22 having a thickness of about 12 μm is formed.

한편, 상기 제 1 절연층(22)을 박막 공정에 의해 형성하는 경우에는, 화학기상증착법에 의해 실리콘 산화막과 같은 절연막을 대략 1㎛~ 1.5㎛정도의 두께로 증착함으로써 상기 제 1 절연층(22)을 형성한다. On the other hand, when the first insulating layer 22 is formed by a thin film process, by depositing an insulating film such as a silicon oxide film to a thickness of about 1 μm to 1.5 μm by chemical vapor deposition, the first insulating layer 22. ).

이어서, 상기 제 1 절연층(22)상에 순차적으로 제 1 게이트 전극(23), 제 2 절연층(24) 및 제 2 게이트 전극(25)을 형성한다. 상기 제 1 게이트 전극(23)은 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착한다.Subsequently, the first gate electrode 23, the second insulating layer 24, and the second gate electrode 25 are sequentially formed on the first insulating layer 22. The first gate electrode 23 sputters at least one conductive metal material selected from a conductive metal such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr), and alloys thereof. To a thickness of approximately 2,500 Å to 3,000 Å.

상기 제 1 게이트 전극(23)상에 제 2 절연층(24)은 후막 공정에 의해 형성하는 경우에는, 대략 30㎛~ 40㎛정도의 두께를 가지도록 형성되고, 상기 제 2 절연층(24)이 박막 공정에 의해 형성하는 경우에는 대략 1㎛~ 1.5㎛정도의 두께를 가지도록 형성된다. When the second insulating layer 24 is formed on the first gate electrode 23 by a thick film process, the second insulating layer 24 is formed to have a thickness of about 30 μm to 40 μm, and the second insulating layer 24 is formed. When formed by this thin film process, it is formed so that it may have thickness of about 1 micrometer-about 1.5 micrometers.

상기 제 2 절연층(24) 상에 제 2 게이트 전극(25)을 형성한다. 구체적으로, 제 2 절연층(24) 상에 도전성이 있는 금속, 예컨대 은(Ag), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr) 및 이들의 합금중 하나를 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(25)을 형성한다. 여기서, 상기 제 2 게이트 전극(25)은 집속 전극의 역할을 하게 되며, 추후 형성될 전자방출부에서 방출된 전자의 집속을 용이하게 한다.The second gate electrode 25 is formed on the second insulating layer 24. Specifically, one of conductive metals such as silver (Ag), molybdenum (Mo), aluminum (Al), chromium (Cr) and alloys thereof is sputtered on the second insulating layer 24. The second gate electrode 25 is formed by evaporating to a thickness of about 2,500 mW to 3,000 mW. Here, the second gate electrode 25 serves as a focusing electrode and facilitates the focusing of electrons emitted from an electron emission unit to be formed later.

다음으로 도 2c에 도시된 바와 같이, 상기 제 2 게이트 전극(25), 상기 제 2 절연층(24), 상기 제 1 게이트 전극(23) 및 상기 제 1 절연층(22)을 상기 캐소드 전극(21)이 노출될 때까지 건식 또는 습식 식각하여 홀(26)을 완성한다. 여기서, 적층구조 상부에 포토레지스트(PR)을 도포한 후 패터닝하여 홀(26)을 형성하게 된다. Next, as shown in FIG. 2C, the second gate electrode 25, the second insulating layer 24, the first gate electrode 23, and the first insulating layer 22 may be disposed on the cathode electrode ( The hole 26 is completed by dry or wet etching until 21) is exposed. Here, the photoresist PR is applied on the stacked structure and then patterned to form holes 26.

이어서, 도 2d에 도시된 바와 같이, 홀(26) 내부에 전자방출부(27) 형성하게 된다. 먼저, 상기 결과물상의 전 표면에 포토레지스트(PR)를 도포한 뒤, 이를 패터닝하여 상기 홀(26) 저면에 상기 캐소드 전극(21)이 일부 노출되도록 한다. 결과물의 전면에 감광성을 가진 탄소나노튜브(CNT) 페이스트를 스크린 프린팅 법에 의해 도포한다. 그리고, 상기 기판(20)의 후면에서 자외선(UV)을 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 이때, CNT 페이스트 중 포토레지스트(PR) 패턴에 의해 노출된 부위만 노광되어 경화(curing)된다.Subsequently, as shown in FIG. 2D, the electron emission part 27 is formed in the hole 26. First, photoresist (PR) is applied to the entire surface of the resultant, and then patterned so that the cathode electrode 21 is partially exposed on the bottom of the hole 26. A photosensitive carbon nanotube (CNT) paste is applied to the entire surface of the result by screen printing. The CNT paste is selectively exposed by irradiating ultraviolet (UV) light on the back surface of the substrate 20. At this time, only a portion of the CNT paste exposed by the photoresist (PR) pattern is exposed and cured.

여기서, 노광량을 제어하면 CNT 페이스트의 노광 깊이가 조절될 수 있다. 그후, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 전자방출부(27)를 형성하게 된다. 이어서, 소정 온도, 예컨대 대략 460℃ 정도의 온도에서 소성 공정을 거치게 되면, 상기 전자방출부(27)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. 이때 소성 온도는 CNT 페이스트의 종류 및 성분에 따라 달라질 수 있다. 그리고, 상기 전자방출부(27)의 높이는, 제 1 및 제 2 절연층(22, 24)이 후막 공정에 의해 형성된 경우에는 대략 2㎛~ 4㎛정도이고, 제 1 및 제 2 절연층(22, 24)이 박막 공정에 의해 형성된 경우에는 대략 0.5㎛~ 1㎛정도이다.Here, by controlling the exposure amount, the exposure depth of the CNT paste may be adjusted. Thereafter, when the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). Subsequently, when the firing process is performed at a predetermined temperature, for example, a temperature of about 460 ° C., the electron emitting portion 27 has a desired height while shrinking simultaneously with firing. The firing temperature may vary depending on the type and components of the CNT paste. The height of the electron-emitting part 27 is approximately 2 μm to 4 μm when the first and second insulating layers 22 and 24 are formed by a thick film process, and the first and second insulating layers 22 are approximately 2 μm to 4 μm. , 24) is approximately 0.5 µm to 1 µm when formed by a thin film process.

그 다음, 도 2e에 도시된 바와 같이, 상기 전자방출부(27)를 형성한 결과물상에 액상의 활성화층(28) 및 접착층(29)을 형성하게 된다. 이때, 상기 활성화층(28)은 액상의 용액으로 상기 형성된 홀과의 침투성이 용이하게 한 후, 용액이 응 고하면 접착층(29)을 부착하게 된다. 상기 접착층(29)은 접착 테이프 등이 이용될 수 있다. 여기서, 상기 활성화층은 상기 형성된 전자방출부의 활성화를 위한 방법의 일 예로 전자방출부가 활성화되어 전자 방출을 용이하게 할 수 있도록 한다. Next, as shown in FIG. 2E, the liquid activation layer 28 and the adhesive layer 29 are formed on the resultant of the electron emission part 27. At this time, the activation layer 28 is a liquid solution to facilitate the permeability of the formed hole, and when the solution is solidified to attach the adhesive layer 29. An adhesive tape or the like may be used for the adhesive layer 29. Here, the activation layer is an example of a method for activating the formed electron emitting portion is to enable the electron emitting portion to facilitate the electron emission.

이후, 도 2f에 도시된 바와 같이, 상기 접착층 및 상기 활성화층을 제거하게 된다. 이때, 상기 접착층의 접착면의 점성에 의해 상기 활성화층이 부착되어 상기 접착층을 떼어내면 상기 활성화층에 작용되는 단위면적의 힘을 증가시키기 때문에 상기 활성화층을 제거할 수 있게 된다. 여기서, 상기 활성화층은 완전히 경화된 상태가 아니고, 경질의 푸딩 상태와 같이 경화된 상태이므로 쉽게 상기 접착층에 의해 힘을 받아 제거된다. Thereafter, as shown in FIG. 2F, the adhesive layer and the activation layer are removed. In this case, the activation layer is attached by the viscosity of the adhesive surface of the adhesive layer, and when the adhesive layer is peeled off, the force of the unit area acting on the activation layer is increased so that the activation layer can be removed. Here, the activation layer is not completely cured, but is hardened like a hard pudding, and is easily removed by force by the adhesive layer.

따라서, 상기 홀에 형성된 활성화층의 잔사 없이 제거할 수 있게 되어 균일도 저하 현상을 감소할 수 있으며, 활성화 공정의 작업성을 향상시킬 수 있게 된다. Therefore, it can be removed without the residue of the activation layer formed in the hole can reduce the uniformity degradation phenomenon, it is possible to improve the workability of the activation process.

본 발명은 도면에 도시된 실시 예를 참로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described in detail with reference to the embodiments shown in the drawings, this is merely exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상의 설명에서와 같이, 본 발명의 전자방출소자의 제조방법은 전자방출소자의 전자방출부를 활성화층과 접착층을 이용하여 활성화시킴으로써 활성화층의 잔사 및 균일도 저하를 감소시킬 수 있다.As described above, in the method of manufacturing the electron-emitting device of the present invention, by activating the electron-emitting part of the electron-emitting device by using the activation layer and the adhesive layer, it is possible to reduce the residue and uniformity of the activation layer.

Claims

기판상에 도전성 물질을 증착하여 캐소드 전극을 형성하는 단계와;Depositing a conductive material on the substrate to form a cathode electrode;

상기 캐소드 전극상에 순차적으로 제 1 절연층, 제 1 게이트 전극, 제 2 절연층 및 제 2 게이트 전극을 형성하는 단계와;Sequentially forming a first insulating layer, a first gate electrode, a second insulating layer, and a second gate electrode on the cathode electrode;

상기 형성된 제 1 절연층, 제 1 게이트 전극, 제 2 절연층 및 제 2 게이트 전극의 일부 영역을 상기 캐소드 전극이 노출되도록 홀을 형성하는 단계와;Forming holes in the formed region of the first insulating layer, the first gate electrode, the second insulating layer, and the second gate electrode to expose the cathode electrode;

상기 캐소드 전극이 노출된 영역에 전자방출부를 형성하는 단계와;Forming an electron emission unit in an area where the cathode electrode is exposed;

상기 결과물상에 액상의 활성화층을 형성한 후 경화시키는 단계와;Forming a liquid activation layer on the resultant and then curing the liquid;

상기 경화된 활성화층상에 접착층을 부착시키는 단계와;Attaching an adhesive layer on the cured activation layer;

상기 부착된 접착층 및 활성화층을 제거하는 단계를 포함하는 것을 특징으로 하는 전자방출소자의 제조방법.Method of manufacturing an electron emitting device comprising the step of removing the attached adhesive layer and the activation layer.

제 1항에 있어서,The method of claim 1,

상기 활성화층은 상기 전자방출부의 활성화를 위해 형성되는 것을 특징으로 하는 전자방출소자의 제조방법.The activation layer is a method of manufacturing an electron emitting device, characterized in that formed for the activation of the electron emitting portion.

제 1 항에 있어서,The method of claim 1,

상기 접착층은 접착 테이프가 이용되는 것을 특징으로 하는 전자방출소자의 제조방법. The adhesive layer is a manufacturing method of the electron-emitting device, characterized in that the adhesive tape is used.

제 1 항에 있어서, The method of claim 1,

상기 활성화층은 상기 접착층의 접착면의 점성에 의해 단위 면적의 힘의 작용에 의해 제거되는 것을 특징으로 하는 전자방출소자의 제조방법. And the activation layer is removed by the action of a unit area force by the viscosity of the adhesive surface of the adhesive layer.

제 1 항에 있어서,The method of claim 1,

상기 전자 방출부는 상기 노출된 상기 캐소드 전극 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것을 특징으로 하는 전자방출소자의 제조방법. The electron emission part is electrically connected to the exposed cathode electrode and is disposed on a carbon nanotube; Nanotubes by graphite, diamond, diamond-like carbon or a combination thereof; Or a nanowire of Si or SiC.