KR20030016017A - 액정표시장치용 어레이기판 제조방법 - Google Patents
액정표시장치용 어레이기판 제조방법 Download PDFInfo
- Publication number
- KR20030016017A KR20030016017A KR1020010049903A KR20010049903A KR20030016017A KR 20030016017 A KR20030016017 A KR 20030016017A KR 1020010049903 A KR1020010049903 A KR 1020010049903A KR 20010049903 A KR20010049903 A KR 20010049903A KR 20030016017 A KR20030016017 A KR 20030016017A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- gate
- layer
- forming
- pixel electrode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
본 발명은 액정표시장치에 관한 것으로 특히, 데이터배선과 화소전극 사이에 발생하는 기생용량 편차를 줄여 화질을 개선하는 동시에, 개구율을 개선하기 위한 액정표시장치용 어레이기판의 제조방법에 관한 것이다.
본 발명은 상기 화소전극과 데이터배선 사이의 이격 영역 하부에 차폐바를 미리 구성하여, 상기 이격 영역을 차폐하기 위해 상부기판에 형성하는 블랙매트릭스를 설계할 경우 마진 설계를 하지 않기 때문에 개구율을 개선할 수 있는 효과가 있다.
또한, 상기 화소전극 패터닝 시 배면노광법을 사용하여, 마스크의 오정렬에 의해 상기 화소전극과 데이터배선 사이의 이격 거리에 편차가 발생하는 것을 방지할 수 있다. 따라서, 상기 화소전극과 데이터배선 사이에 발생하는 기생용량(CDP)과, 상기 기생용량의 편차(ΔCDP)발생을 방지할 수 있는 효과가 있다.
전술한 바와 같은 효과로 선명한 화질의 액정표시장치를 제작할 수 잇다.
Description
본 발명은 액정표시장치(LCD)용 어레이기판에 관한 것이며, 특히 유전율이 큰 무기절연막을 보호막으로 사용하는 어레이기판에 있어서, 데이터배선과 화소전극 사이에 발생하는 기생용량 편차(ΔCDP)를 줄임과 동시에 개구율을 개선하기 위한 어레이기판의 제조방법에 관한 것이다.
일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 컬러필터(7)와 상기 각 컬러필터(7)사이에 구성된 블랙매트릭스(6)와 상기 컬러필터와 블랙매트릭스 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)와 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이, 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
전술한 바와 같은 구성을 가지는 액정패널의 구동은 액정의 전기광학적 효과에 기인한 것이다.
자세히 설명하면, 상기 액정층(14)은 자발분극(Spontaneous polarization)특성을 가지는 유전이방성 물질이며, 전압이 인가되면 자발분극에 의해 쌍극자를 형성함으로써 전계의 인가방향에 따라 분자의 배열방향이 바뀌는 특성을 갖는다.
따라서, 이러한 배열상태에 따라 광학적 특성이 바뀜으로써 전기적인 광변조가 생기게 된다.
이러한 액정의 광변조현상에 의해, 빛을 차단 또는 통과시키는 방법으로 이미지를 구현하게 된다.
도 2는 도 1의 구성 중 어레이기판의 일부를 개략적으로 도시한 확대평면도이다.
전술한 구성 중 상기 액정층(도 1의 14)을 구동하기 위해 필요한 요소들은 주사신호(scanning signal, 게이트전압)를 전달하는 게이트배선(13)과, 영상신호(Image signal, 데이터전압)를 전달하는 데이터배선(15)과, 상기 게이트배선과 데이터배선에 각각 연결되고, 상기 게이트배선(13)과 데이터배선(15)이 교차하는 지점에 위치하는 스위칭소자인 박막트랜지스터(T)와, 상기 박막트랜지스터에 연결된 화소전극(pixel electrode)(17)이다.
상기 박막트랜지스터(T)는 상기 게이트배선(13)과 연결된 게이트전극(31)과, 상기 게이트전극(31)상부에서 게이트전극(31)과 소정면적 겹쳐 형성되는소스전극(33)및 드레인전극(35)으로 구성되며, 상기 소스전극(33)과 드레인전극(35)은 반도체층(이하 "액티브층 ; active layer"이라함)(32)을 사이에 두고 이격되어 구성된다.
상기 액티브층(32)은 일반적으로 비정질실리콘(a-Si:H)을 사용하여 형성하며, 경우에 따라서는 폴리실리콘(poly silicon)으로 형성할 수 있다.
이때, 상기 소스전극(33)은 데이터배선(15)과 연결되어 구성되고, 상기 드레인전극(35)은 상기 화소영역(P)상에 위치한 화소전극(17)과 연결된다.
여기서, 상기 화소전극(17)의 일부는 상기 화소영역(P)을 정의하는 게이트배선(13)의 상부까지 연장되어 상기 게이트배선과 함께 스토리지 캐패시터(Cst)(C)를 이룬다.(경우에 따라, 스토리지 캐패시터의 구성은 다양하게 변형할 수 있다.)
전술한 구성에서, 상기 게이트배선(13)은 제 1 스토리지 전극의 기능을 하게 되고, 상기 화소전극(17)과 접촉된 스토리지 금속층(26)이 제 2 스토리지 전극의 기능을 하게 된다.
전술한 구성에서, 상기 화소전극(17)과 데이터배선(15)사이의 이격 영역은 빛이 새는 영역이기 때문에 도 1에 도시한 상부기판(5)에 블랙매트릭스(6)를 배치하여 이 영역을 가려주어야 한다.
이때, 상기 블랙매트릭스(6)는, 상기 상부기판(5)과 하부기판(22)의 합착 오정렬(misalign)에 의해 상기 이격영역이 노출되는 경우와, 마스크의 오정렬에 의해 상기 화소전극과 데이터배선 사이의 이격 거리가 더 멀어질 경우를 대비하여마진(margin)을 두고 설계하는 것이 일반적이다.
이하, 도 3을 참조하여 설명한다. 도 3은 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단한 액정표시장치의 일부 단면도이다.(절단한 하부기판에 대응하는 상부기판을 동시에 도시함.)
도시한 바와 같이, 게이트전극(31)과, 액티브층(32)과, 소스전극 및 드레인전극(33,35)으로 구성된 박막트랜지스터(T)가 구성된 기판(22)의 전면에 보호막(16)이 형성된다.
이때, 상기 보호막(16)을 질화 실리콘(SiNX) 또는 산화 실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나로 형성하게 된다.
상기 보호막(16)을 사이에 두고 하부에는 데이터배선(15)이 위치하고, 데이터배선(15)의 양측 상부에는 각각 화소전극(17)이 위치한다.
이러한 구성에서, 상기 데이터배선(15)과 화소전극(17)은 서로 신호간섭을 피하기 위해 평면적으로 겹쳐 구성할 수 없기 때문에, 서로 영향을 주지 않는 범위 내에서 이격하여 구성하여야 한다.
왜냐하면, 상기 보호막(16)은 유전율이 큰 무기 절연물질로 구성되었기 때문에, 데이터배선(15)과 화소전극(17)이 너무 가깝게 구성되거나 겹쳐지는 구성이라면, 화소전극(17)과 데이터배선(15)사이에 기생용량이 발생하게 될 것이고, 이러한 기생용량에 의해 상기 화소전극(17)에 인가된 화소전압의 왜곡현상이 발생하게 될 것이기 때문이다.
이러한 현상을 방지하기 위해서는, 상기 데이터배선(15)과 화소전극(17)의 이격거리(K)는 기본적으로 3㎛이상이 되어야 한다.
따라서, 데이터배선(15)의 양측으로 3㎛ 이상씩 각각 이격되어 화소전극(17)이 위치하게 된다.
앞서 언급했듯이, 상기 데이터배선(15)과 화소전극(17)의 이격거리 만큼을 상부기판(5)의 컬러필터(7)사이에 위치한 블랙매트릭스(6)로 가려주어야 하는데, 이때 상기 블랙매트릭스(6)는 상부기판(5)과 하부기판(22)의 합착오차와, 상기 화소전극(17) 패터닝시 마스크(미도시)의 오정렬에 의한 오차를 감안하여 설계되어야 한다.
일반적인 합착 마진은 상기 데이터배선을 중심으로 양측으로 3㎛∼5㎛의 마진을 가지도록 설계된다.
결과적으로, 관찰자의 시각으로 보았을 경우, 상기 데이터배선과 게이트배선 부를 제외한 이미지가 표현되지 않는 영역은 상기 데이터배선과 화소전극 사이의 이격거리와 상기 블랙매트릭스의 마진을 합하여 상기 데이터배선(15)의 양측으로 각각 6㎛∼8㎛의 거리에 해당된다.
액정패널의 전체면적을 고려하였을 경우, 상기 블랙매트릭스의 마진폭은 개구율을 떨어뜨려 액정패널의 화질을 저하하는 원인이 된다.
따라서, 상기 데이터배선과 화소전극 사이의 이격 거리를 줄이기 위해, 상기 보호막으로 유전율이 낮은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질을 사용하는 방법이 제안되었다.
그러나, 상기 유기절연물질은 가격이 높기 때문에 사용에 제한이 따른다.
상기 액정패널의 화질을 저하하는 또 하나의 원인은 상기 화소전극을 패터닝하는 사진식각(photo-lithography)공정 중 마스크(mask)의 오정렬에 의해 상기 데이터배선과 화소전극 사이의 이격 거리의 불균일에 의해 발생하는 기생용량과 기생용량의 편차(CDP)(어레이기판의 전체를 고려함)에 의한 것이다.
이러한, 마스크(mask)의 오정렬에 의한 기생용량의 편차 문제를 해결하기 위한 방법이 선 특허 출원된 한국특허공개"2000-74752"에 제안된 바 있다.
이하, 도 4a 와 4b를 참조하여 설명한다.
이하, 도 4a 와 4b는 상기 한국특허공개"2000-74752"의 어레이기판 제조공정 중 화소전극을 패턴하기 위한 배면노광 공정만을 나타낸 도면이다.(도시된 도면은 도 2의 데이터배선 영역과 스토리지 영역(C)에 해당한다.)
도시한 바와 같이, 게이트배선(13)의 상부에 게이트 절연막(12)이 형성되고, 상기 게이트 절연막(12)상부에 데이터배선(15)이 형성되며, 이와 동시에 스토리지 영역(C)의 상기 게이트배선(13)의 일부 상부에 아일랜드 형상의 스토리지 금속층(26)이 구성된다.
상기 데이터배선(15)과 스토리지 금속층(26)상부에 보호막(16)이 형성된다.
상기 보호막(16)은 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된 것이다.
다음으로, 상기 보호막(16)이 형성된 기판(22)의 전면에 투명금속을 증착하여 투명 금속층(17a)을 형성한다.
상기 투명 금속층(17a)상부에 음성 포토레지스트(negative photo-resist)를 도포하여 음성 PR층(40)을 형성한다.
음성 PR층(40)은 빛을 받은 부분이 현상되지 않는 특성을 가진다.
상기 PR층이 형성된 기판(22)의 상부에는 상기 스토리지 영역(C)에 대응하여 투과영역이 구성된 마스크(46)를 위치시킨다.
다음은 상기 기판(22)의 상부와 하부에서 빛(L1,L2)을 조사하여 상기 PR층(40)을 노광한다.
따라서, 상기 노광공정이 완료된 PR층(40)을 현상하게 되면, 상기 게이트배선(13)과 데이터배선(15)의 상부에 위치하는 투명 금속층(17a)이 노출된다.
단, 상기 스토리지 영역(C)의 게이트배선(13)상부에 위치한 투명 금속층은 노출되지 않는다. 왜냐하면 상기 배면노광이 진행되는 동안 마스크(46)를 이용하여 전면노광이 진행된 부분이기 때문이다.
도 4b에 도시한 바와 같이, 상기 노출된 투명 금속층(17a)을 식각하게 되면, 상기 드레인전극(미도시)과 접촉하면서 상기 화소영역(P)상에 위치하고 일부가 상기 게이트배선(13)과 평면적으로 겹쳐 형성되는 화소전극(17)이 형성된다.
이때, 상기 데이터배선(15)과, 데이터배선(15)의 양측에 위치하는 화소전극(17)간의 거리 R과 L은 동일하다. 따라서 액정패널의 전 면적에 대해 상기 화소전극(17)과 데이터배선(15) 사이의 이격 거리를 일정하게 할 수 있다.
그러나, 종래의 제 2 예는 상기 데이터배선(15)과 화소전극(17)사이의 거리는 일정하게 구성할 수 있으나, 상기 게이트배선(13)과 데이터배선(15)등을 차광수단으로 한 배면 노광방법을 사용하였기 때문에, 상기 데이터배선(15)과 화소전극 (17)사이의 이격 거리가 매우 짧다.
따라서, 종래의 제 2 예는 유전율이 높은 무기절연막을 보호막으로 사용하는 경우이기 때문에 상기 데이터배선(15)과 화소전극(17)사이에 발생하는 기생용량에 의해 화질이 악화 될 것으로 예상된다.
전술한 바와 같은 문제를 해결하기 위한 본 발명은 상기 보호막(16)으로 무기절연막을 사용하는 어레이기판의 구조에 있어서, 상기 블랙매트릭스의 합착 마진을 줄이고, 상기 데이터배선(15)과 화소전극(17)사이의 이격거리를 일정하게 설계하여 액정패널의 화질과 개구율을 개선하는 것을 목적으로 한다.
이를 위해 상기 화소전극(17)과 데이터배선(15)사이의 이격된 거리 하부에 차폐바를 구성하는 방법을 제안한다.
도 1은 일반적인 투과형 액정표시장치를 개략적으로 도시한 분해 사시도이고,
도 2는 종래의 제 1 예에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이고,
도 3은 도 2의 Ⅲ-Ⅲ과 Ⅳ-Ⅳ를 따라 절단한 종래의 제 1 예에 따른 단면도이고,
도 4a 내지 도 4b는 도 2의 데이터배선 영역과 스토리지 영역에 해당하며, 종래의 제 2 예에 따른 화소전극 형성공정을 도시한 단면도이고,
도 5는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 단면도이고,
도 6은 도 5의 Ⅶ-Ⅶ을 따라 절단한 단면도이고,
도 7a 내지 도 7d는 도 6의 Ⅵ-Ⅵ,Ⅶ-Ⅶ을 절단하여 본 발명의 제 1 실시예에 따른 공정순서에 따라 도시한 공정단면도이고,
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를개략적으로 도시한 단면도이고,
도 9는 도 8의 Ⅸ-Ⅸ를 따라 절단한 단면도이고,
도 10a 내지 도 10c는 도 8의 Ⅸ-Ⅸ를 따라 절단하여, 본 발명의 제 2 실시예에 따른 공정순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 102 : 게이트배선
104 : 게이트전극 106a,106b : 차폐바
114 : 소스전극 116 : 드레인전극
118 : 데이터배선 120 : 스토리지 금속층
132 : 화소전극
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트배선이 구성될 영역과 데이터배선이 구성될 영역을 정의하는 단계와; 상기 기판 상에 상기 게이트배선 영역에 일 방향으로 구성된 다수의 게이트배선과, 상기 데이터배선이 구성될 영역에 일 방향으로 구성되고 소정간격 이격된 두 개의 차폐바를 형성하는 단계와; 상기 게이트배선과 차폐바가 구성된 기판의 상부에 제 1 절연막인 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트배선과 수직하게 교차하여 화소영역을 정의하고, 상기 두 개의 차폐바 상부에 데이터배선을 형성하는 단계와; 상기 게이트배선과 데이터배선과 박막트랜지스터가 형성된 기판의 전면에 제 2 절연막인 보호막을 형성하는 단계와; 상기 보호막 상부에 투명 전극층을 형성하고, 상기 투명 전극층 상에 음성 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층이 형성된 기판의 상부에 상기 박막트랜지스터의 일부와 상기 화소영역을 정의하는 게이트배선의 일부에 대응하는 부분이 투과부로 구성된 마스크를 위치시키고, 기판의 상부와 하부에서 빛을 조사하는 단계와; 상기 조사된 빛에 의해 노광된 포토레지스트층을 현상하여 노출된 투명전극층을 식각하여, 상기 화소영역 상에 위치하고 일부는 상기 박막트랜지스터와 접촉하고 일부는 상기 게이트배선의 상부로 연장된 화소전극을 형성하는 단계를 포함한다.
상기 박막트랜지스터는 게이트전극, 액티브층, 소스전극 및 드레인전극으로 구성된다.
전술한 구성에서 상기 화소전극은 상기 드레인전극과 접촉하여 구성한다.
상기 화소전극과 차폐바는 소정간격 이격하여 형성되고, 상기 차폐바와 데이터배선은 소정면적 겹쳐 형성하는 것을 특징으로 한다.
이때, 상기 데이터배선과 차폐바의 겹침 면적의 너비는 1 ㎛로 한다.
다른 예로서, 상기 화소전극과 차폐바는 소정면적 겹쳐 형성되고, 상기 데이터배선과 차폐바는 소정거리 이격되어 형성할 수 있다.
이때, 상기 차폐바와 화소전극의 겹침 면적의 너비는 1㎛이다.
상기 차폐바의 너비는 3㎛인 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본 발명의 특징은 상기 데이터배선과 화소전극의 이격된 거리 하부에 차폐바를 설계하고, 상기 화소전극을 형성하는 사진식각 공정 중 배면노광 방법을 사용하는 것을 특징으로 한다.
도 5는 본 발명에 따른 액정표시장치용 어레이기판의 일부 화소를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 본 발명에 따른 어레이기판(100)은 화소영역(P)을 정의하는 게이트배선(102)과 데이터배선(118)을 교차하여 구성하고, 상기 두 배선의 교차지점에는 스위칭 소자인 박막트랜지스터(T)를 구성한다.
이때, 상기 데이터배선(118)의 너비는 약 8.0㎛의 너비를 갖도록 설계한다.
상기 박막트랜지스터(T)는 게이트전극(104)과, 액티브층(110)과, 소스전극(114)및 드레인전극(116)으로 구성한다.
상기 소스전극(114)은 상기 데이터배선(118)과 전기적으로 연결하여 구성하며, 상기 게이트전극(104)은 상기 게이트배선(102)과 전기적으로 연결하여 구성한다.
상기 화소영역(P)에는 상기 드레인전극(116)과 접촉하는 화소전극(132)을 구성하며, 상기 화소전극(132)의 일 측이 상기 게이트배선(102)의 상부로 연장된 영역은 보조용량부인 스토리지 캐패시터(C)가 된다.
이때, 상기 게이트배선(102)의 일부는 제 1 스토리지 전극의 기능을 하고, 상기 화소전극(132)과 접촉하는 스토리지 금속층(120)은 제 2 스토리지 전극의 기능을 한다.
본 발명의 특징은 도시한 바와 같이, 상기 데이터배선(118)과 화소전극(132)사이에 차폐바(106a,106b)를 구성하는 것이며, 상기 차폐바(106a,106b)는 게이트배선(102)및 게이트전극(104)과 동일층 및 동일물질로 구성한다.
이때, 상기 차폐바(106a,106b)의 너비는 약 3㎛로 설계한다.
이하, 도 6을 참조하여 상기 데이터배선과 화소전극과 차폐바와의 관계를 설명한다.
도 6은 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.(어레이기판의 데이터배선 영역임.) (상기 도 5의 Ⅵ-Ⅵ를 따라 절단한 부분에 대응하여 상부기판의 구성을 함께 도시함.)
도시한 바와 같이, 상기 너비(F)가 8㎛인 데이터배선(118)과 화소전극(132)의 이격 거리(K)를 일반적인 설계대로 3㎛∼5㎛의 거리로 이격하여 구성한다.
종래의 구성과는 달리 상기 데이터배선(118)과 화소전극(132)사이의 이격 거리에 해당하는 영역 하부에 약 3㎛의 너비(E)로 설계된 차폐바(106a,106b)를 구성하고, 상기 화소전극(132)은 마스크의 정렬이 필요치 않은 배면노광을 통해 형성한다.
따라서, 상기 화소전극(132)과 데이터배선(118)사이의 이격 거리를 일정하게 구성할 수 있다.
전술한 바와 같은 어레이기판의 구성으로, 상기 상부기판(200)에 구성하는 블랙매트릭스(202)는 합착 마진을 고려하지 않고 구성하여도 무방하다.
즉, 상기 화소전극(132)과 데이터배선(118)사이에 존재하는 차폐바(106a,106b)가 블랙매트릭스(202)의 역할을 하기 때문에, 상기 블랙매트릭스(202)는 상기 이격 거리까지 확장하여 구성할 필요가 없을 뿐 아니라, 합착 오차를 고려하여 상기 이격거리만큼의 너비를 더 두어 구성할 필요가 없다.
따라서, 상기 블랙매트릭스(202)를 설계할 경우에는, 상기 어레이기판(100)에 구성하는 금속패턴들의 반사광에 의한 효과만을 고려하면 되기 때문에, 상기 데이터배선의 양측에 대응한 영역을 각각 3㎛∼5㎛를 줄여 설계하는 것이 가능하다.
따라서, 상기 마진폭만큼 개구율이 개선되는 결과를 얻을 수 있다.
이때, 상기 차폐바(106a,106b)와 화소전극(132)의 사이에는 최대 1㎛(0.5㎛ ∼1㎛)의 이격 거리(G)가 존재하나, 상부기판(200)과 어레이기판(100)의 합착 오차에 의해 상기 1㎛의 이격 거리가 블랙매트릭스(202)에 의해 차폐되지 않는다 하여도 화상을 표시하는데는 큰 영향을 미치지 못한다.
이하, 도 7a 내지 도 7d를 참조하여, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 7a 내지 도 7d는 도 5의 Ⅵ-Ⅵ,Ⅶ-Ⅶ을 절단하여 공정순서에 따라 도시한 공정 단면도이다.
7a에 도시한 바와 같이, 투명한 절연기판(100)상부에 알루미늄(Al), 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등을 포함하는 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여 게이트배선(102)과 게이트전극(104)을 형성한다.
동시에, 이후 공정에서 데이터배선이 형성될 영역(D)에 일 방향으로 긴 막대형상의 차폐바(106a, 106b)를 소정간격 이격 하여 구성한다.
이때, 상기 차폐바(106a, 106b)의 너비는 약 3㎛의 너비를 가지도록 설계한다.
다음으로, 상기 게이트전극(104)등이 형성된 기판(100)의 전면에 산화 실리콘(SiO2)과 질화 실리콘(SiNx)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연막인 게이트 절연막(108)을 형성한다.
다음으로, 상기 게이트 절연막(108)상부에 순수비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ 또는 p+Si:H)을 적층한 후 패턴하여, 섬형상의 액티브층(110)과 오믹콘택층(112)을 형성한다.
상기 오믹콘택층(112)은 상기 순수 비정질 실리콘을 증착한 후, 불순물 이온을 도핑하여 구성할 수 있다.
이온도핑 시 도펀트(dopant)의 종류에 P형과 N형으로 구성할 수 있으며, 도펀트가 B2H6등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다
다음으로, 도 7b에 도시한 바와 같이, 상기 액티브층(110)과 오믹콘택층(112)이 형성된 기판(100)의 전면에 크롬(Cr), 구리(Cu), 안티몬(Sb), 텅스텐(W), 알루미늄 합금 등이 포함된 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹콘택층(112)과 겹쳐지는 소스전극 및 드레인전극(114,116)을 형성하고, 상기 소스전극(114)과 접촉하고 상기 게이트배선(102)과 교차하여 화소영역(P)을 정의하는 데이터배선(118)을 형성한다.
이때, 상기 데이터배선의 너비는 약 8㎛의 너비를 가지도록 설계한다.
상기 데이터배선(118)은 서로 이격 되어 구성된 두개의 차폐바(106a,106b)에 걸쳐 형성하여, 상기 데이터배선(118)의 양측은 상기 양측의 각 차폐바(106a,106b)와 평면적으로 소정면적 겹쳐 구성되는 형상이 된다.
상기 소스전극(114)및 드레인전극(116)을 형성하는 동시에, 상기 게이트배선(102)의 일부 상부에 아일랜드의 스토리지 금속층(120)을 형성한다.
상기 서로 소정간격 이격된 소스전극 및 드레인전극(114,116)을 형성한 후, 상기 두 전극 사이의 이격된 거리로 노출된 오믹콘택층(112)을 제거하는 공정을 진행한다.
다음으로, 도 7c에 도시한 바와 같이, 상기 소스전극 및 드레인전극(114,116)이 형성된 기판(100)의 전면에, 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 2 절연막인 보호막(122)을 형성한다.
다음으로, 상기 보호막(122)을 패턴하여, 상기 드레인전극(116)을 노출하는 드레인 콘택홀(124)과, 상기 스토리지 금속층(120)의 일부를 노출하는 스토리지 콘택홀(126)을 형성한다.
다음으로, 상기 패턴된 보호층(122)의 상부에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성물질 그룹 중 선택된 하나를 증착하여, 투명 전극층(132a)을 형성한다.
상기 투명 전극층(132a)을 사진식각(photo-lithography)하는 공정은, 먼저 네가티브 포토레지스트(negative photo-resist)를 도포하여 PR층(128)을 형성하고, 상기 PR층을 노광하는 공정중 배면노광과 전면노광을 동시에 진행한다.
상기 음성 PR은 빛이 조사되지 않은 부분이 현상액에 의해 현상되는 특성을 가진다.
도시한 바와 같이, 기판(100)의 하부에서 빛(L1)을 조사하는 배면노광은 굳이 마스크를 필요로 하지 않으며, 단지 기판(100)의 상부에 구성된 불투명 금속층 즉, 게이트배선(102)과 데이터배선(118)과 소스전극(114)및 드레인전극(116)과 차폐바(106a,106b)가 마스크의 차단역할을 하게 된다.
따라서, 빛이 차단된 부분에 위치하는 PR층(128)은 현상액(developer)에 의해 현상된다.
이때, 상기 상부 노광을 동시에 진행하는 이유는, 상기 드레인전극(116)상부에 드레인전극(116)과 접촉하는 투명한 화소전극이 반드시 존재해야 하고, 상기 스토리지 캐패시터(storage capacitor)(C)를 전단 게이트방식(storage on gate)으로 구성하기 때문이다.
상기 전단 게이트방식에서는 상기 투명 전극층(132a)이 게이트배선(102)의 상부까지 남아 있어야 한다.
따라서, 상부 노광시에는 상기 드레인 콘택홀(124)이 형성된 드레인전극(116)의 일부 영역과, 상기 스토리지 영역(C)에 대응하는 부분이 투과부(M)로 구성된 마스크(130)를 기판(100)의 상부에 위치시키고, 상기 마스크(130)의 상부에서 빛(L2)을 조사하여 노광공정을 진행한다.
다음으로, 상기 노광공정이 완료된 PR층(128)을 현상하여 노출된 투명전극을 식각한다.
이와 같이 하면, 도 7d에 도시한 바와 같이, 일 측은 상기 드레인전극(116)과 접촉하고 타측은 상기 스토리지 금속층(120)과 접촉하면서 상기 화소영역(P)에 위치한 투명 화소전극(132)을 구성할 수 있다.
이때, 상기 화소전극(132)은 상기 데이터배선(118)과, 상기 데이터배선(118)의 양측에 구성된 차폐바(106a,106b)를 마스크로 한 배면노광에 의해 패턴 되었기 때문에, 상기 화소전극(132)의 일 측과 상기 차폐바(106a,106b)의 일측이 거의 수직선 상에 구성된다.
상기 차폐바(106a,106b)와 상기 화소전극(132)은 사진식각(photo -lithography) 공정 시 빛의 회절효과로 인해 최대 1㎛의 이격거리를 가진다.
이때, 상기 화소전극(132)과 상기 데이터배선(118)의 이격 거리는 기판 전체에 대해 일정하며, 상기 이격 거리는 일반적인 설계대로 약 3㎛∼5㎛의 거리를 가지도록 구성한다.
전술한 바와 같은 구성은 상부기판(미도시)에 블랙매트릭스를 형성할 경우, 종래와는 달리 3㎛∼5㎛의 합착 마진을 고려할 필요가 없기 때문에 그 만큼의 개구율을 확보할 수 있다.
또한, 배면노광을 통해 상기 화소전극과 데이터배선 사이의 이격거리를 일정하게 설계할 수 있기 때문에, 화소전극을 패턴할 경우 마스크 오정렬에 의해 액정패널에 발생하는 기생용량(CDP)과 기생용량의 편차(ΔCDP)가 발생하는 것을 방지 할 수 있다.
이하, 제 2 실시예는 제 1 실시예의 변형된 실시예로서, 상기 차폐바의 구성을 달리하여 어레이기판을 제작한 경우이다.
-- 제 2 실시예 --
본 발명에 따른 제 2 실시예는 제 1 실시예와는 달리 상기 차폐바와 화소전극을 소정면적 겹쳐 구성하는 것을 특징으로 한다.
도 8은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 평면도이다.
상기 제 1 실시예에 도시한 도 5의 구성과 비교하면, 상기 차폐바를 화소전극과 중첩시키는 구조만 다르므로 평면적인 구성의 자세한 설명은 생략하도록 한다.
또한, 이하 설명에서는 동일한 구성은 상기 도 5의 구성과 동일한 부호를 사용하도록 한다.
도시한 바와 같이, 데이터배선(118)과 상기 차폐바(106a,106b)는 최대 1㎛로 이격하여 구성하고, 상기 차폐바(106a,106b)와 화소전극(132)은 최대 1㎛의 너비(H)만큼 겹쳐 형성한다.
이때, 상기 화소전극과 데이터배선의 이격거리(K)는 3㎛∼5㎛의 범위를 값이다.
이와 같은 구성 또한 전술한 바와 같이, 상부기판에 블랙매트릭스(black matrix)를 설계할 경우, 합착 오차와 마스크 오정렬에 의한 오차를 보상하기 위한 마진(margin)을 고려할 필요가 없다.
이하, 도 9를 참조하여 상기 데이터배선과 화소전극과 차폐바와의 관계를 설명한다.
도 9는 도 8의 Ⅸ-Ⅸ를 따라 절단한 액정표시 패널의 일부 단면도이다.
(상기 도 8의 Ⅸ-Ⅸ를 따라 절단한 영역은 데이터배선 영역이며, 이에 따른 상부기판의 구성을 함께 도시함.)
도시한 바와 같이, 상기 데이터배선(118)과 화소전극(132)의 이격 거리(K)를 일반적인 설계대로 3㎛∼5㎛의 거리로 이격하여 구성한다.
실시예 2의 특징은 상기 실시예 1 과는 달리 상기 차폐바(106a.106b)를 상기 화소전극과 겹쳐 구성하는 것이다.
이때, 상기 차폐바(106a,106b)와 데이터배선(118)의 사이에는 최대 1㎛(0.5㎛ ∼1㎛)의 이격 거리가 존재하나, 이 부분은 항상 블랙매트릭스로 차폐되는 영역이다.
따라서, 상기 블랙매트릭스(202)를 설계할 경우에는 상기 어레이기판(100)에 구성하는 금속패턴들의 반사광에 의한 효과만을 고려하면 되기 때문에 3㎛∼5㎛ 정도의 상.하판 합착 오정렬에 의한 마진을 고려할 필요가 없어진다.
따라서, 상기 마진폭만큼 개구율이 개선되는 결과를 얻을 수 있다.
전술한 구성에서, 상기 화소전극(132)은 상기 제 1 실시예와 동일하게 배면노광방법을 사용하며, 배면노광법을 통해 상기 화소전극이 상기 차폐바와 겹쳐지도록 패턴하기 위해서는 아래와 같은 공정을 통해 제작한다.
이하, 도 10a 내지 도 10c를 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.
( 공정순서는 상기 제 1 실시예와 동일하므로, 본 제 2 실시예에서는 본 발명의 핵심인 데이터배선 영역의 공정만을 설명하도록 한다.)
도 10a 내지 도 10c는 도 8의 Ⅸ-Ⅸ을 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.
먼저, 도 10a에 도시한 바와 같이, 본 발명에 따른 어레이기판 공정 중, 게이트전극(미도시)과 게이트배선(미도시)과 차폐바(106a,106b)를 형성한 기판(100)의 상부에 제 1 절연막인 게이트 절연막(108)을 형성하고, 상기 게이트 절연막(108)상부의 상기 각 차폐바(106a,106b)의 사이영역에 데이터배선(118)을 형성한다.
이때, 상기 데이터배선(118)을 중심으로 양측에 구성된 차폐바(106a,106b)는 상기 데이터배선(118)과 최대 1㎛의 거리로 이격하여 구성한다.
다음으로, 상기 데이터배선(118)이 구성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)으로 구성된 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(122)을 형성한다.
다음으로, 상기 보호막(122)의 상부에 인듐-틴-옥사이드(indium-tin-oxide)와 인듐-징크-옥사이드(indium-zinc-oxide)를 포함하는 투명 도전성 금속그룹 중 선택된 하나를 증착하여 투명 전극층(132a)을 형성한다.
다음으로, 상기 투명 전극층(132a)의 상부에 음성(negative type) 포토레지스트(photo-resist : 이하 "PR"이라 칭함)를 도포하여 PR층(128)을 형성한다.
다음으로, 앞서 제 1 실시예에서도 설명하였듯이, 기판(100)의 상부에 마스크(미도시)를 위치시키고 상부 노광과 배면노광을 동시에 진행하게 되는데, 데이터배선(118)영역은 배면노광의 영향을 받기 때문에 배면노광 공정만을 설명하도록 한다.
도시한 바와 같이, 제 1 실시예와는 달리 빛의 각도를 달리하여 노광을 실시한다.
즉, 가로 방향을 x축이라 하고 세로 방향을 y축이라 하면, y축을 중심으로 하여 왼쪽으로 소정의 각으로 기울기를 주어 빛(L1)을 조사하게 되면, 기판 상부의 PR층은 도시한 바와 같이 기울어진 점선(Q1,Q2)을 따라 노광된다.
따라서, 노광영역(투명영역)중, 특히 데이터배선(118)의 일 측의 점선(Q1)을 따라 노광된 영역이 차지하는 부분은 상기 차폐바(106b)의 일부 상부에 위치한 PR영역(R1)을 포함한다.
따라서, 이 부분에서는 상기 PR층(128)을 현상하는 공정 중 PR이 제거되지 않기 때문에 그 하부의 투명전극(132a)은 남아 있게 된다.
다음으로, 도 10b에 도시한 바와 같이, 도 10a의 경우와 반대로 기울기를 주어 빛을 조사한다.
가로 방향을 x축이라 하고 세로 방향을 y축이라 하면, y축으로 중심으로 하여 오른쪽으로 소정의 각으로 기울기를 주어 빛을 조사하게 되면, 기판 상부의 PR층은 도시한 바와 같이 기울어진 점선(Q3,Q4)을 따라 노광된다.
따라서, 반대로 빛을 조사하게 되면 노광영역(투명영역)중, 특히 데이터배선의 일 측의 점선(Q3)을 따라 노광된 영역이 차지하는 부분은 상기 차폐바(106a)의 일부 상부에 위치한 PR영역(R2)을 포함한다.
따라서, 이 부분에서는 상기 PR을 현상하는 공정 중 PR층이 제거되지 않기 때문에 그 하부의 투명전극은 남아 있게 된다.
따라서, 상기 도 10a와 도 10b의 노광공정을 완료하게 한 후, 상기PR층(128)을 현상하게 되면, 상기 화소영역 상부와 상기 차폐바(106a,106b)의 일부 상부에 PR층이 남게 되는 결과를 얻을 수 있다.
상기 패턴된 PR층 사이로 노출된 금속층을 식각하게 되면, 도 10c에 도시한 바와 같이, 상기 화소전극(132)과 상기 차폐바(106a,106b)의 겹침 면적의 너비(H)는 최대 1㎛가 되도록 구성한다.
상기 화소전극(132)과 차폐바(106a,106b)의 겹침 면적은 상기 빛을 조사할 경우, 빛의 조사각도를 조절하면 제어가 가능하다.
전술한 제 1 실시예와 제 2 실시예를 통해 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있으며, 본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
전술한 바와 같은 본 발명을 도입하여, 액정표시장치용 어레이기판을 제작하면 아래와 같은 효과가 있다.
첫째, 액정패널의 하부기판에 구성하는 데이터배선과 화소전극 사이의 이격된 영역 하부에 별도의 차폐바를 구성하기 때문에, 상부기판에 구성하는 블랙매트릭스를 설계할 경우, 합착오차가 발생하여도 상기 이격거리 만큼의 합착마진을 둘 필요가 없다.
따라서, 액정패널의 개구율을 개선하는 효과가 있다.
둘째, 상기 화소전극을 식각하는 사진식각 공정은 배면노광공정을 진행하기때문에 상기 데이터배선과 화소전극 사이의 이격거리가 액정패널의 전체에 대해 일정하다.
따라서, 상기 이격 거리의 변화에 대한 액정패널의 전체에 대해 기생용량의 변화(ΔCDP)가 나타나지 않기 때문에, 화소전극에 인가되는 화소전압의 왜곡현상을 방지할 수 있는 효과가 있다.
상기 효과에 의해 설명한 화질의 액정패널을 제작할 수 있다.
Claims (8)
- 기판을 준비하는 단계와;상기 기판 상에 게이트배선이 구성될 영역과 데이터배선이 구성될 영역을 정의하는 단계와;상기 기판 상에 상기 게이트배선 영역에 일 방향으로 구성된 다수의 게이트배선과, 상기 데이터배선이 구성될 영역에 일 방향으로 구성되고, 서로 소정간격 이격된 두 개의 차폐바를 형성하는 단계와;상기 게이트배선과 차폐바가 구성된 기판의 상부에 제 1 절연막인 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 상기 게이트배선과 수직하게 교차하여 화소영역을 정의하고, 상기 두 개의 차폐바 상부에 데이터배선을 형성하는 단계와;상기 게이트배선과 데이터배선과 박막트랜지스터가 형성된 기판의 전면에 제 2 절연막인 보호막을 형성하는 단계와;상기 보호막 상부에 투명 전극층을 형성하고, 상기 투명 전극층 상에 음성 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와;상기 포토레지스트층이 형성된 기판의 상부에 상기 박막트랜지스터의 일부와 상기 화소영역을 정의하는 게이트배선의 일부에 대응하는 부분이 투과부로 구성된 마스크를 위치시키고, 기판의 상부와 하부에서 빛을 조사하는 단계와;상기 조사된 빛에 의해 노광된 포토레지스트층을 현상한 후 노출된 투명전극층을 식각하여, 상기 화소영역 상에 위치하고 일부는 상기 박막트랜지스터와 접촉하고 일부는 상기 게이트배선의 상부로 연장된 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 박막트랜지스터는 게이트전극, 액티브층, 소스전극 및 드레인전극을 포함하는 액정표시장치용 어레이기판 제조방법.
- 제 1항 내지 제 2 항중 어느 한 항에 있어서,상기 화소전극은 상기 드레인전극과 접촉하는 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 화소전극과 차폐바는 소정간격 이격하여 형성되고, 상기 차폐바와 데이터배선은 소정면적 겹쳐 형성된 액정표시장치용 어레이기판 제조방법.
- 제 4 항에 있어서,데이터배선과 차폐바의 겹침 면적의 너비는 1 ㎛인 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 화소전극과 차폐바는 소정면적 겹쳐 형성되고, 상기 데이터배선과 차폐바는 소정거리 이격되어 형성된 액정표시장치용 어레이기판 제조방법.
- 제 6 항에 있어서,상기 차폐바와 화소전극의 겹침 면적의 너비는 1㎛인 액정표시장치용 어레이기판 제조방법.
- 제 1 항에 있어서,상기 차폐바의 너비는 3㎛인 액정표시장치용 어레이기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0049903A KR100475636B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0049903A KR100475636B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030016017A true KR20030016017A (ko) | 2003-02-26 |
KR100475636B1 KR100475636B1 (ko) | 2005-03-10 |
Family
ID=27719749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0049903A KR100475636B1 (ko) | 2001-08-20 | 2001-08-20 | 액정표시장치용 어레이기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100475636B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764079B1 (ko) * | 2004-02-04 | 2007-10-09 | 샤프 가부시키가이샤 | 표시장치 |
KR100904261B1 (ko) * | 2002-12-06 | 2009-06-24 | 엘지디스플레이 주식회사 | 액정 표시 패널 |
US7633569B2 (en) | 2003-06-24 | 2009-12-15 | Lg Display Co., Ltd. | Liquid crystal display panel |
KR101030545B1 (ko) * | 2004-03-30 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시소자 |
US8253872B2 (en) | 2004-01-29 | 2012-08-28 | Sharp Kabushiki Kaisha | Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10167559B2 (en) | 2016-08-29 | 2019-01-01 | International Business Machines Corporation | Negative patterning approach for ultra-narrow gap devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06308533A (ja) * | 1993-04-22 | 1994-11-04 | Nec Corp | 液晶表示装置 |
JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
KR100247628B1 (ko) * | 1996-10-16 | 2000-03-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
KR100477128B1 (ko) * | 1997-08-25 | 2005-07-18 | 삼성전자주식회사 | 광차단막을갖는액정표시장치용박막트랜지스터기판 |
-
2001
- 2001-08-20 KR KR10-2001-0049903A patent/KR100475636B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904261B1 (ko) * | 2002-12-06 | 2009-06-24 | 엘지디스플레이 주식회사 | 액정 표시 패널 |
US7633569B2 (en) | 2003-06-24 | 2009-12-15 | Lg Display Co., Ltd. | Liquid crystal display panel |
US8212952B2 (en) | 2003-06-24 | 2012-07-03 | Lg Display Co., Ltd. | Liquid crystal display panel |
US8654269B2 (en) | 2003-06-24 | 2014-02-18 | Lg Display Co., Ltd. | Liquid crystal display device |
US8253872B2 (en) | 2004-01-29 | 2012-08-28 | Sharp Kabushiki Kaisha | Liquid crystal display device having source-drain parasitic capacitances of a delta arrangement |
KR100764079B1 (ko) * | 2004-02-04 | 2007-10-09 | 샤프 가부시키가이샤 | 표시장치 |
US7394513B2 (en) | 2004-02-04 | 2008-07-01 | Sharp Kabushiki Kaisha | Display device having particular signal lines |
KR101030545B1 (ko) * | 2004-03-30 | 2011-04-21 | 엘지디스플레이 주식회사 | 액정표시소자 |
Also Published As
Publication number | Publication date |
---|---|
KR100475636B1 (ko) | 2005-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101246719B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
US8345175B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
US8154696B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and fringe field switching mode liquid crystal display device including the same | |
US8045072B2 (en) | Liquid crystal display device | |
KR100857133B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
US7612373B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor | |
KR100978369B1 (ko) | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 | |
US7517620B2 (en) | Method for fabricating array substrate having color filter on thin film transistor structure for liquid crystal display device | |
US7688417B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
US8253918B2 (en) | Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same | |
US8599336B2 (en) | Liquid crystal display device and method of fabricating the same | |
US7777228B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
KR20020088271A (ko) | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 | |
KR100658058B1 (ko) | 프린지 필드 구동 모드 액정 표시 장치 및 그 제조방법 | |
KR100475636B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
KR100848108B1 (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
KR101011150B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
KR20030077372A (ko) | 액정표시장치용 어레이기판과 박막트랜지스터 제조방법 | |
KR101677282B1 (ko) | 박막 트랜지스터 액정표시장치 및 이의 제조방법 | |
KR20090073772A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
KR101006475B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
KR100205520B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
KR20130053697A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |