KR101146470B1 - 액정표시장치용 어레이기판 및 그의 제조방법 - Google Patents

액정표시장치용 어레이기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101146470B1
KR101146470B1 KR1020050044738A KR20050044738A KR101146470B1 KR 101146470 B1 KR101146470 B1 KR 101146470B1 KR 1020050044738 A KR1020050044738 A KR 1020050044738A KR 20050044738 A KR20050044738 A KR 20050044738A KR 101146470 B1 KR101146470 B1 KR 101146470B1
Authority
KR
South Korea
Prior art keywords
electrode
gate line
gate
pixel
line
Prior art date
Application number
KR1020050044738A
Other languages
English (en)
Other versions
KR20060122350A (ko
Inventor
이원호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050044738A priority Critical patent/KR101146470B1/ko
Publication of KR20060122350A publication Critical patent/KR20060122350A/ko
Application granted granted Critical
Publication of KR101146470B1 publication Critical patent/KR101146470B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

공통전극과 화소전극 사이에 발생하는 횡전계의 왜곡을 방지하는 액정표시장치용 어레이기판 및 그의 제조방법이 개시된다.
본 발명의 일실시예 따른 액정표시장치용 어레이기판은 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인의 교차지점에 형성된 박막트랜지스터와, 상기 화소영역내에서 횡전계를 발생시키는 적어도 한쌍 이상의 공통전극 및 화소전극 및 상기 게이트라인의 상/하단부에 중첩되고 상기 화소전극과 전기적으로 연결된 스토리지 전극을 포함한다.
횡전계, 스토리지 전극, 게이트라인

Description

액정표시장치용 어레이기판 및 그의 제조방법{An array substrate for Liquid Crystal Display device and the method for fabricating the same}
도 1은 종래의 액정표시장치용 어레이기판의 일부를 나타낸 평면도.
도 2는 종래의 다른 액정표시장치용 어레이기판의 일부를 나타낸 평면도.
도 3은 본 발명에 따른 액정표시장치용 어레이기판을 나타낸 도면.
도 4a는 도 3의 어레이기판을 Ⅰ~ Ⅰ'따라 절단한 도면.
도 4b는 도 3의 어레이기판을 Ⅱ ~ Ⅱ'따라 절단한 도면.
도 4c는 도 3의 어레이기판을 Ⅲ ~ Ⅲ'따라 절단한 도면.
<도면의 주요부분에 대한 간단한 설명>
100:어레이기판 101:유리기판
112:게이트라인 113:게이트 절연막
114:게이트 전극 116:스토리지 전극
116a:제 1 스토리지 전극 116b:제 2 스토리지 전극
116c:제 3 스토리지 전극 117a:제 1 공통전극
117b:제 2 공통전극 120:액티브층
124:데이터라인 126:소스전극
128:드레인 전극 130:화소전극
본 발명은 액정표시장치에 관한 것으로, 특히 공통전극과 화소전극 사이에 발생하는 횡전계의 왜곡을 최소화 하는 액정표시장치용 어레이기판 및 그의 제조방법에 관한 것이다.
일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
도 1은 종래의 액정표시장치용 어레이기판의 일부를 나타낸 평면도이다.
도 1에 도시된 바와 같이, 상기 액정표시장치용 어레이기판(10)은 소정간격 이격되어 평행하게 일 방향으로 구성된 복수개의 게이트라인(12)과, 상기 게이트라인(12)과 화소영역(P)을 정의하는 데이터라인(24)이 구성된다.
상기 게이트라인(12)과 데이터라인(24)의 교차지점에는 게이트전극(14)과 액티브층(20)과 소스전극(26) 및 드레인 전극(28)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스전극(26)은 상기 데이터라인(24)과 연결되고, 상기 게이트전극 (14)은 상기 게이트라인(12)과 연결된다. 상기 데이터라인(24)은 지그재그 형상을 이룬다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(28)과 연결되는 화소전극(30)과, 상기 화소전극(30)과 평행하게 구성되는 제 1 및 제 2 공통전극(17a, 17b)이 형성된다.
상기 제 1 공통전극(17a)은 상기 데이터라인(24)과 평행하게 상기 화소영역(P) 상에 형성되고, 상기 제 2 공통전극(17b)은 상기 게이트라인(12)과 평행하게 형성되어 있다. 또한, 상기 제 1 공통전극(17a)은 상기 데이터라인(24)과 함께 지그재그 형태이고 한 화소영역(P) 상에 복수개가 형성되어 있다.
이때, 상기 제 1 공통전극(17a)은 상기 제 2 공통전극(17b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다.
상기 화소전극(30)은 상기 제 2 공통전극(17b)을 기준으로 상하 대칭되게 지그재그 형태로 배열된다. 상기 화소전극(30)은 전단 게이트라인 상부까지 연장되어 스토리지 전극(16)을 이룬다.
스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 콤온(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조(미도시)로 구성할 수도 있다.
상기 스토리지 전극(16)은 A에 도시된 바와 같이, 상기 게이트라인(12)의 하단부에 걸쳐져 있다. 상기 게이트라인(12)의 전면에 게이트 절연막(미도시)이 형성되어 상기 게이트라인(12)과 상기 스토리지 전극(16)은 절연되어 있다.
상기 스토리지 전극(16)은 상기 게이트라인(12)으로 공급되는 게이트 전압 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 전계를 차단하여 상기 화소전극(30)과 제 1 및 제 2 공통전극(17a, 17b) 사이에 발생한 횡전계가 왜곡되지 않도록 하는 역할을 한다.
상기 스토리지 전극(16)은 상기 게이트라인(12)의 하단부에 위치하게 되어 상기 게이트라인(12)의 상단부로 공급되는 게이트 전압의 전계를 차단할 수 없게 된다. 결국, 상기 게이트라인(12) 상에 상기 스토리지 전극(16)이 없는 부분에서 게이트 전계가 발생하여 상기 화소전극(30)과 제 1 및 제 2 공통전극(17a, 17b) 사이에서 발생한 횡전계의 왜곡을 초래하게 된다.
도 2는 종래의 다른 액정표시장치용 어레이기판의 일부를 나타낸 평면도이다.
도 2에 도시된 바와 같이, 상기 어레이기판(20)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트라인(22)이 배열되고, 상기 게이트라인(22)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터라인(34)이 배열된다.
상기 게이트라인(22)과 데이터라인(34)의 교차지점에는 게이트전극(24)과 액티브층(30)과 소스전극(36) 및 드레인 전극(38)을 포함하는 박막트랜지스터(T)가 구성되며, 상기 소스전극(36)은 상기 데이터라인(24)과 연결되고, 상기 게이트전극(24)은 상기 게이트라인(22)과 연결된다.
상기 화소영역(P)의 상부에는 상기 드레인 전극(38)과 연결되는 화소전극 (40)과, 상기 화소전극(40)과 평행하게 구성되는 제 1 및 제 2 공통전극(27a, 27b)가 형성된다.
위에서 설명한 부분과 동일한 부분은 생략하기로 한다.
상기 제 1 공통전극(27a)은 상기 제 2 공통전극(27b)를 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다.
상기 화소전극(40)은 상기 제 2 공통전극(27b)을 기준으로 상하 대칭되게 지그재그 형태로 배열된다. 상기 화소전극(40)은 전단 게이트라인 상부까지 연장되어 스토리지 전극(26)을 이룬다.
상기 스토리지 전극(26)은 B에 도시된 바와 같이, 상기 게이트라인(22)과 오버랩되어 형성된다. 이로인해, 상기 게이트라인(22)으로 공급되는 게이트 전압 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 전계를 상기 스토리지 전극(26)이 차단할 수 있게된다. 이로인해, 상기 제 1 및 제 2 공통전극(27a, 27b)과 화소전극(40) 사이에 발생하는 횡전계가 왜곡되는 것을 최소화 할 수 있다.
한편, 상기 스토리지 전극(26)이 상기 게이트 전압을 차단하기 위해 상기 게이트라인(22)과 오버랩되어 형성되는 경우, 게이트 로드등으로 인해 상기 게이트라인(22)으로 공급되는 게이트 전압에 영향을 주게 된다.
즉, 상기 스토리지 전극(26)이 상기 게이트라인(22)에 오버랩되어 상기 게이트라인(22) 상에 형성될 경우, 상기 스토리지 전극(26)의 면적의 증가로 인해, 게이트 로드를 증가시키게 된다.
결국, 상기 스토리지 전극(26)이 상기 게이트라인(22) 상에 오버랩되어 형성 된 경우에는 상기 제 1 및 제 2 공통전극(27a, 27b)과 화소전극(40) 사이에서 발생하는 횡전계에는 영향을 미치지 않지만, 게이트 로드를 증가시키게 되어 상기 게이트라인(22)으로 공급되는 게이트 전압에 영향을 미치게 된다.
본 발명은 공통전극과 화소전극 사이에 발생하는 횡전계를 왜곡하지 않고 스토리지 전극의 면적을 최소화 시킨 액정표시장치용 어레이기판 및 그의 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치용 어레이기판은 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인과, 상기 게이트라인 및 데이터라인의 교차지점에 형성된 박막트랜지스터와, 상기 화소영역내에서 횡전계를 발생시키는 적어도 한쌍 이상의 공통전극 및 화소전극 및 상기 게이트라인의 상/하단부에 중첩되고 상기 화소전극과 전기적으로 연결된 스토리지 전극을 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 액정표시장치용 어레이기판은 게이트라인 및 게이트 전극이 형성된 제 1 금속층과, 데이터라인 및 공통전극이 형성된 제 2 금속층 및 화소전극 및 상기 화소전극과 연장되어 상기 게이트라인의 상/하판부와 중첩되어 오버랩되는 스토리지 전극이 형성된 제 3 금속층을 포함한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 액정표시장치용 어 레이기판의 제조방법은 하부기판 상에 게이트라인, 게이트 전극을 형성하는 단계와, 상기 게이트라인에 수직으로 교차하여 복수개의 화소영역을 정의하는 데이터라인 및 공통전극을 형성하는 단계와, 상기 화소영역 상에 화소전극을 형성하는 단계 및 상기 화소전극과 연장되어 상기 게이트라인의 상/하단부와 중첩되어 오버랩되는 스토리지 전극을 형성하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 다른 액정표시장치용 어레이기판의 제조방법은 하부기판 상에 게이트라인, 게이트 전극을 형성하는 단계와, 상기 게이트라인에 수직으로 교차하여 복수개의 화소영역을 정의하는 데이터라인을 형성하는 단계와, 상기 화소영역 상에 공통전극 및 화소전극을 형성하는 단계 및 상기 화소전극과 연장되어 상기 게이트라인의 상/하단부와 중첩되어 오버랩되는 스토리지 전극을 형성하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 3은 본 발명에 따른 액정표시장치용 어레이기판을 나타낸 도면이다.
도 3에 도시된 바와 같이, 상기 어레이기판(100)은 화소영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트라인(112)이 배열되고, 상기 게이트라인(112)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터라인(124)이 배열된다.
이때, 상기 데이터라인(124)은 한 화소영역(P)의 길이방향으로 적어도 한번 꺽이는 지그재그 형상을 한다. 상기 게이트라인(112)과 데이터라인(124)이 교차되어 화소영역(P)을 정의하게 되고, 각 교차영역에 박막트랜지스터(T)가 형성된다.
여기서 상기 박막트랜지스터(T)는 상기 게이트라인(112)으로부터 돌출되어 형성되는 게이트전극(114)과, 전면에 형성된 게이트 절연막(미도시)과, 상기 게이트 전극(114)의 상측의 게이트 절연막(미도시) 위에 형성되는 액티브층(120)과, 상기 데이터라인(124)으로부터 돌출되어 형성된 소스전극(126)과, 상기 소스전극(126)과 일정한 간격을 갖고 형성되며 화소전극(130)과 일체형으로 형성된 드레인 전극(128)으로 구성된다.
또한, 상기 데이터라인(124)과 동일층 상에 제 1 및 제 2 공통전극(117a, 117b)이 형성되는데, 상기 제 1 공통전극(117a)은 상기 데이터라인(124)과 평행하게 지그재그형태로 한 화소영역에 복수개가 형성되고 상기 제 2 공통전극(117b)은 상기 게이트라인(112)과 평행하게 화소영역(P)을 가로지르도록 형성된다.
이때, 상기 제 1 공통전극(117a)은 상기 제 2 공통전극(117b)을 기준으로 상하 대칭적으로 배열되며, 서로 연결되어 있다. 상기 게이트라인(112)과 데이터라인(124)이 교차하여 정의되는 화소영역(P)에는 상기 제 1 공통전극(117a)과 평행하게 지그재그 형태를 갖고, 일정간격으로 상기 제 2 공통전극(117b)들 사이에 화소전극(130)이 배열되어 있다.
이때, 상기 화소전극(130)도 상기 제 2 공통전극(117b)을 기준으로 상하 대칭되게 지그재그 형태로 배열된다.
상기 화소전극(130)과 제 1 및 제 2 공통전극(117a, 117b)는 동일한 층에 형성될 수 있다.
또한, 상기 화소전극(130)은 드레인 컨택홀(미도시)을 통해 상기 박막트랜지 스터(T)의 액티브영역(120)과 접하여 상기 드레인 전극(128)을 이룬다. 상기 화소전극(130)은 전단 게이트라인 상부까지 연장되어 스토리지 전극(116)을 이룬다.
스토리지 구조는 스토리지 온 게이트(Storage On Gate)와 스토리지 온 콤온(Storage On Common)을 둘다 적용한 하이브리드 스토리지(Hybrid Storage) 구조(미도시)로 구성할 수도 있다.
또한, 상기 제 2 공통전극(117b)은 도시되지 않았지만 화소영역(P)을 가로지르도록 형성되지 않고, 게이트라인(112)과 인접하게 화소영역의 외곽에 배치될 수도 있다. 이때 제 1 공통전극(117a)과 화소전극(130)은 제 2 공통전극(117b)을 중심으로 대칭으로 형성되는 것이 아니고, 서로 평행하게 한 화소영역(P)에서 지그재그 형상으로 한번 이상 꺽여 형성된다.
상기 제 1 공통전극(117a)과 화소전극(130) 사이에 위치한 액정(미도시)은 상기 제 1 공통전극(117a)과 화소전극(130) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이룬다. 상기와 같은 구성을 갖는 횡전계 방식에서는 단일 화소영역(P)에 다수의 멀티도메인을 구성할 수 있으므로 보다 넓은 시야각을 가지는 액정표시장치의 제작이 가능하다.
상기 제 1 공통전극(117a)과 상기 화소전극(130) 사이에는 횡전계가 발생한다. 상기 제 1 공통전극(117a) 및 화소전극(130)은 하부기판(미도시) 상에 형성된다.
상기 제 1 공통전극(117a)으로 일정한 DC 전압인 공통전압(Vcom)이 공급되고, 상기 화소전극(130)으로는 아날로그로 변환된 데이터 전압이 공급된다. 상기 화소전극(130)으로 공급된 데이터 전압과 상기 제 1 공통전극(117a)으로 공급된 공통전압(Vcom)의 전위차에 의해서 횡전계가 발생하게 된다.
한편, 상기 게이트라인(112)으로는 게이트 전압 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)이 공급되는데, 상기 게이트 전압은 레벨이 높거나 혹은 낮은 전압값을 의미한다. 따라서, 게이트 전압은 상기 화소영역(P)상에 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계에 영향을 미치게 된다.
즉, 상기 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계는 상기 게이트라인(112)으로 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 전위로 인해 왜곡된다. 상기 횡전계가 왜곡됨에 따라, 상기 액정표시장치의 화질의 품질이 저하된다.
상기 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계의 왜곡을 방지하기 위해서 상기 화소전극(130)이 연장되어 형성된 상기 스토리지 전극(116)을 상기 게이트라인(112)과 오버랩 되도록 형성한다.
상기 스토리지 전극(116)은 상기 게이트라인(112)과 오버랩되어 상기 게이트라인(112)으로 공급되는 게이트 전압 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)이 상기 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계에 영향을 미치지 않도록 차단하는 역할을 한다.
종래의 액정표시장치용 어레이 기판의 경우에서도, 공통전극과 화소전극 사이에 발생하는 횡전계의 왜곡을 방지하기 위해 스토리지 캐패시터를 게이트라인과 오버랩 되도록 형성하였다.
상기 스토리지 전극이 상기 게이트라인과 오버랩되면서 상기 게이트라인으로 공급되는 게이트 전압 즉, 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)에 영향을 미치게 되었다.
즉, 상기 스토리지 전극이 상기 게이트라인과 오버랩되면서 상기 스토리지 전극이 상기 게이트라인과 겹치는 면적이 증가하게 되어 상기 게이트라인의 로드가 증가하게 되었다. 이로인해, 상기 게이트라인으로 공급되는 게이트 전압들에 영향을 미치게 되었다.
이를 해결하기 위해서, 본 발명의 액정표시장치용 어레이 기판(100)에서는 상기 스토리지 전극(116)을 "I" 자 형태로 제작하였다.
상기 스토리지 전극(116)은 C와 같이, "I" 자 형상을 갖는다. 이로인해, 상기 스토리지 전극(116)은 상기 게이트라인(112)과 오버랩 되면서 상기 게이트라인(112)에 겹쳐지는 면적을 최소화 할 수 있다.
상기 스토리지 전극(116)은 상기 게이트라인(112)의 상/하단에 걸쳐서 형성되어 상기 게이트라인(112)으로 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL)의 전계를 차단할 수 있다.
또한, 상기 스토리지 전극(116)은 도 3에 도시된 바와 같이, "I" 자 형상을 띄게 되면서 상기 게이트라인(112) 상에 겹쳐지는 면적을 최소화 시켜 상기 게이트라인(112)으로 공급된 게이트 전압들의 영향을 최소화 시켰다.
결국, 상기 "I" 자 형상의 스토리지 전극(116)은 상기 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계의 왜곡을 방지하고 상기 게이트라인 (112)의 게이트 로드를 최소화 시켜주는 역할을 하게 된다.
도 4a는 도 3의 어레이기판을 Ⅰ~ Ⅰ'따라 절단한 도면이다.
도 4a에 도시된 바와 같이, 투명한 유리기판(101) 전면에 게이트라인(112)이 형성되고, 상기 게이트라인(112) 상에 게이트 절연막(113)이 형성된다. 상기 게이트 절연막(113) 상의 일부분에 제 1 스토리지 전극(116a)이 형성된다.
상기 제 1 스토리지 전극(116a)은 상기 "I" 자 형태의 스토리지 전극(116)의 가운데 부분을 기준으로 절단하여 나타난 부분을 의미한다.
도 4b는 도 3의 어레이기판을 Ⅱ ~ Ⅱ'따라 절단한 도면이다.
도 4b에 도시된 바와 같이, 투명한 유리기판(101)의 전면에 게이트라인(112)이 형성되고, 상기 게이트라인(112)의 전면에 게이트 절연막(113)이 형성된다. 상기 게이트 절연막(113)의 전면에 제 2 스토리지 전극(116b)이 형성된다.
상기 제 2 스토리지 전극(116b)은 "I" 자 형태의 스토리지 전극(116)의 상단부를 기준으로 절단하여 나타난 부분을 의미한다. 또한, 상기 제 2 스토리지 전극(116b)은 상기 "I" 자 형태의 스토리지 전극(116)의 하단부를 절단한 부분과 동일하다.
도 4c는 도 3의 어레이기판을 Ⅲ ~ Ⅲ'따라 절단한 도면이다.
도 4c에 도시된 바와 같이, 투명한 유리기판(101)의 전면에 게이트라인(112)이 형성되고, 상기 게이트라인(112)의 전면에 게이트 절연막(113)이 형성된다. 상기 게이트 절연막(113)의 가운데 부분을 제외한 양끝단에는 제 3 스토리지 전극(116c)이 형성된다.
상기 제 3 스토리지 전극(116c)은 상기 "I" 자 형태의 스토리지 전극(116)을 세로방향으로 절단하여 나타난 부분을 의미한다.
상기 제 1 및 제 2 및 제 3 스토리지 전극(116a, 116b, 116c)으로 이루어진 상기 "I" 자 형태의 스토리지 전극(116)으로 인해, 상기 제 1 공통전극(117a)과 상기 화소전극(130) 사이에 발생하는 횡전계의 왜곡을 방지하고, 상기 게이트라인(112)의 게이트 로드 등을 최소화 할 수 있다.
상기 "I" 자 형태의 스토리지 전극(116)의 상/하단부는 상기 게이트라인(112)과 오버랩되고 가운데 부분은 협소하게 이어주어 상기 게이트라인(112)과 오버랩되도록 형성된다.
본 발명에 따른 액정표시장치용 어레이 기판(100)은 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계의 왜곡을 방지하기 위해 "I" 자 형태의 스토리지 전극(116)을 게이트라인(112)과 오버랩 되도록 형성한다. 이때, 상기 스토리지 전극(116)은 상기 게이트라인(112)의 게이트 로드 등을 최소화 시키기 위해서 상기 게이트라인(112)과 오버랩 되는 면적을 최소화 시킨다.
상기 스토리지 전극(116)의 상/하단부는 상기 게이트라인(112)에 걸쳐지고, 상기 스토리지 전극(116)의 가운데 부분은 협소하게 이어져 상기 게이트라인(112)과 오버랩된다.
따라서, 상기 스토리지 전극(116)은 상기 게이트라인(112)으로 공급된 게이트 전압을 차단하여 상기 제 1 공통전극(117a)과 화소전극(130) 사이에 발생하는 횡전계의 왜곡을 방지하고 상기 게이트라인(112)과 오버랩되는 면적을 최소화 하여 상기 게이트라인(112)의 게이트 로드 등을 최소화 시킬 수 있다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치용 어레이기판은 공통전극과 화소전극 사이에 발생하는 횡전계의 왜곡을 최소화 하고 게이트라인의 게이트 로드등을 최소화 시킬 수 있다.
본 발명에 따른 액정표시장치용 어레이기판은 "I" 자 형태의 스토리지 전극을 형성하여 게이트라인으로 공급되는 게이트 전압의 전계를 차단하여 공통전극과 화소전극 사이에 발생하는 횡전계의 왜곡을 방지하고 게이트라인에 상기 스토리지 전극이 오버랩되는 부분을 최소화 시켜 게이트 로드 등을 최소화 시킬 수 있다.

Claims (9)

  1. 종횡으로 배열되어 화소영역을 정의하는 게이트라인 및 데이터라인;
    상기 게이트라인 및 데이터라인의 교차지점에 형성된 박막트랜지스터;
    상기 화소영역내에서 횡전계를 발생시키는 적어도 한쌍 이상의 공통전극 및 화소전극; 및
    상기 화소전극으로부터 연장되어 상기 게이트라인과 중첩된 스토리지 전극;을 포함하고,
    상기 스토리지 전극은 상기 게이트라인의 상단부 및 하단부 각각과 중첩되는 면적이 상기 게이트라인의 중앙부와 중첩되는 면적보다 큰 "I"자 형상인 것을 특징으로 하는 액정표시장치용 어레이 기판.
  2. 삭제
  3. 제 1항에 있어서,
    상기 박막트랜지스터는,
    게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 반도체층; 및
    상기 반도체층 상에 형성된 소스전극 및 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치용 어레이기판.
  4. 게이트라인 및 게이트 전극이 형성된 제 1 금속층;
    데이터라인 및 공통전극이 형성된 제 2 금속층; 및
    화소전극 및 상기 화소전극으로부터 연장되어 상기 게이트라인과 중첩된 스토리지 전극이 형성된 제3 금속층;을 포함하고,
    상기 스토리지 전극은 상기 게이트라인의 상단부 및 하단부 각각과 중첩되는 면적이 상기 게이트라인의 중앙부와 중첩되는 면적보다 큰 "I"자 형상인 것을 특징으로 하는 액정표시장치용 어레이 기판.
  5. 삭제
  6. 하부기판 상에 게이트라인, 게이트 전극을 형성하는 단계;
    상기 게이트라인에 수직으로 교차하여 복수개의 화소영역을 정의하는 데이터라인 및 공통전극을 형성하는 단계;
    상기 화소영역 상에 화소전극을 형성하는 단계; 및
    상기 화소전극으로부터 연장되어 상기 게이트라인과 중첩된 스토리지 전극을 형성하는 단계;를 포함하고,
    상기 스토리지 전극은 상기 게이트라인의 상단부 및 하단부 각각과 중첩되는 면적이 상기 게이트라인의 중앙부와 중첩되는 면적보다 큰 "I"자 형상인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  7. 삭제
  8. 하부기판 상에 게이트라인, 게이트 전극을 형성하는 단계;
    상기 게이트라인에 수직으로 교차하여 복수개의 화소영역을 정의하는 데이터라인을 형성하는 단계;
    상기 화소영역 상에 공통전극 및 화소전극을 형성하는 단계; 및
    상기 화소전극으로부터 연장되어 상기 게이트라인과 중첩된 스토리지 전극을 형성하는 단계;를 포함하고,
    상기 스토리지 전극은 상기 게이트라인의 상단부 및 하단부 각각과 중첩되는 면적이 상기 게이트라인의 중앙부와 중첩되는 면적보다 큰 "I"자 형상인 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
  9. 삭제
KR1020050044738A 2005-05-27 2005-05-27 액정표시장치용 어레이기판 및 그의 제조방법 KR101146470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044738A KR101146470B1 (ko) 2005-05-27 2005-05-27 액정표시장치용 어레이기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044738A KR101146470B1 (ko) 2005-05-27 2005-05-27 액정표시장치용 어레이기판 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20060122350A KR20060122350A (ko) 2006-11-30
KR101146470B1 true KR101146470B1 (ko) 2012-05-21

Family

ID=37707697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044738A KR101146470B1 (ko) 2005-05-27 2005-05-27 액정표시장치용 어레이기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101146470B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널
KR20020088271A (ko) * 2001-05-21 2002-11-27 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20040016470A (ko) * 2002-08-17 2004-02-25 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103092A (ja) * 1996-06-14 1998-01-06 Oobayashi Seiko Kk 液晶表示装置
KR20020041327A (ko) * 2000-04-05 2002-06-01 모리시타 요이찌 액정표시패널
KR20020088271A (ko) * 2001-05-21 2002-11-27 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR20040016470A (ko) * 2002-08-17 2004-02-25 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20060122350A (ko) 2006-11-30

Similar Documents

Publication Publication Date Title
KR101574127B1 (ko) 액정 표시 장치
KR100520381B1 (ko) 프린지 필드 구동 액정표시장치
US6842213B2 (en) Liquid crystal display
US8339343B2 (en) Liquid crystal display device
US20150154932A1 (en) Display device
KR100801153B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100593314B1 (ko) 액정 표시장치
JP2556253B2 (ja) 液晶表示装置
JP2001147448A (ja) アクティブマトリクス型液晶表示装置
US7567324B2 (en) Liquid crystal display device and fabrication method thereof
WO2014015621A1 (zh) 阵列基板、液晶显示面板和液晶显示器
KR100911420B1 (ko) 횡전계방식 액정표시장치용 어레이기판
KR100835975B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JPH0772509A (ja) アクティブマトリックス液晶表示素子
KR101146470B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
US6587174B1 (en) Active matrix type liquid crystal display
US8269936B2 (en) Liquid crystal display device
KR100936959B1 (ko) 횡전계방식 액정표시장치용 어레이기판
US20030123010A1 (en) Array substrate for IPS mode liquid crystal display device
KR101227133B1 (ko) 수평 전계 인가형 액정 표시 패널
KR101179057B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR100823053B1 (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US20120019757A1 (en) Liquid crystal display device
KR100885838B1 (ko) 액정 표시 장치
KR20060102220A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee