KR100744234B1 - 반도체소자의 웰 접합간 누설 측정 방법 - Google Patents

반도체소자의 웰 접합간 누설 측정 방법 Download PDF

Info

Publication number
KR100744234B1
KR100744234B1 KR1020050132426A KR20050132426A KR100744234B1 KR 100744234 B1 KR100744234 B1 KR 100744234B1 KR 1020050132426 A KR1020050132426 A KR 1020050132426A KR 20050132426 A KR20050132426 A KR 20050132426A KR 100744234 B1 KR100744234 B1 KR 100744234B1
Authority
KR
South Korea
Prior art keywords
metal lines
leakage
well
metal
probing
Prior art date
Application number
KR1020050132426A
Other languages
English (en)
Other versions
KR20070069854A (ko
Inventor
김정태
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132426A priority Critical patent/KR100744234B1/ko
Publication of KR20070069854A publication Critical patent/KR20070069854A/ko
Application granted granted Critical
Publication of KR100744234B1 publication Critical patent/KR100744234B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 웰 접합간 누설 흐름을 바로 알기가 용이하고 많은 시간과 인력의 낭비를 보완할 수 있는 반도체소자의 웰 접합간 누설 측정 방법을 제공하기 위한 것으로, 본 발명의 웰 접합간 누설 측정 방법은 이웃하는 웰이 형성된 활성 영역이 정의된 반도체 기판을 준비하는 단계와, 이웃하는 활성 영역에 각각 연결되는 메탈 라인을 형성하는 단계와, 메탈 라인에 각각 연결되는 프로빙 패드를 형성하는 단계와, 프로빙 패드 중 어느 하나에 전하를 차징시켜 메탈 라인의 콘트라스트 비교(두 메탈 라인이 모두 어두우면 누설 발생으로 판단, 어느 한쪽의 메탈 라인만 어두우면 누설이 없는 것으로 판단)를 통해 누설여부를 판단하는 단계를 포함한다.
웰 접합, 누설, 측정 패턴, 메탈 라인, 프로빙 패드

Description

반도체소자의 웰 접합간 누설 측정 방법{METHOD FOR INSPECTION WELL TO WELL JUNCTION LEAKAGE}
도 1a는 종래 기술의 웰 접합간 누설을 모니터링하기 위한 패턴을 도시한 평면도,
도 1b는 도 1a의 수직 단면도,
도 2는 본 발명의 실시 예에 따른 웰 접합간 누설을 모니터링하기 위한 패턴을 도시한 평면도,
도 3은 도 2의 수직 단면도,
도 4는 웰 접합간 누설의 흐름을 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 필드 영역 22 : 활성 영역
23 : 콘택 24 : 메탈 라인
A,B : 프로빙 패드
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 웰 접합간 누설 측 정 방법에 관한 것이다.
도 1a는 종래 기술의 웰 접합간 누설을 모니터링하기 위한 패턴을 도시한 평면도이고, 도 1b는 도 1a의 수직 단면도이다.
도 1a 및 도 1b를 참조하면, 트렌치 식각된 필드 영역(11)에 의해 트렌치 식각되지 않은 활성 영역(12)이 정의되며, 활성 영역(12) 내부에 배선 연결을 위한 콘택(13)이 형성되고, 콘택(13)을 통해 활성 영역(12)에 연결되는 메탈 배선(14)을 포함한다.
그리고, 도면부호 'A'와 'B'는 프로핑 패드(Probing pad)를 나타내는 것으로, 두 프로빙 패드에 전압을 걸어 모니터링한다.
그러나, 종래 기술은 웰 접합간 누설을 모니터링(Monitoring)하기 위하여 웰과 웰의 흐르는 전류의 값을 측정하여 기준값 이상의 전류가 흐를 때 메탈 브릿지(Metal bridge)로 판단하였다. 이는 별도의 테스트 시퀀스(Test sequence)를 가져야 하므로 측정 방법이 매우 복잡하여 비정상적인 누설 흐름을 바로 알기가 어렵다는 문제가 있으며, 또한 많은 시간과 인력의 낭비를 초래하게 되는 문제가 있다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 웰 접합간 누설 흐름을 바로 알기가 용이하고 많은 시간과 인력의 낭비를 보완할 수 있는 웰 접합간 누설 측정 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 웰 접합간 누설 측정 방법은 상기 이웃하는 웰이 형성된 활성 영역이 정의된 반도체 기판을 준비하는 단계와, 상기 이 웃하는 활성 영역에 각각 연결되는 메탈 라인을 형성하는 단계와, 상기 메탈 라인에 각각 연결되는 프로빙 패드를 형성하는 단계와, 상기 프로빙 패드 중 어느 하나에 전하를 차징시켜 상기 메탈 라인의 콘트라스트 비교를 통해 누설여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 본 발명은, 상기 콘트라스트 비교 결과, 상기 이웃하는 활성 영역에 각각 연결된 메탈 라인 모두가 어두우면 누설이 발생한 것으로 판단하는 것을 특징으로 한다.
바람직하게, 본 발명은, 상기 콘트라스트 비교 결과, 상기 전하가 차징된 프로빙 패드에 연결된 메탈 라인이 이웃하는 다른 메탈 라인에 비해 상대적으로 어두우면 누설 발생이 억제된 것으로 판단하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부 도면을 참조하여 설명한다.
도 2는 본 발명의 실시 예에 따른 웰 접합간 누설을 모니터링하기 위한 패턴을 도시한 평면도이고, 도 3은 도 2의 수직 단면도이다.
도 2에 도시된 바와 같이, 반도체 기판(도시 생략)의 소정 영역에 형성되며 트렌치 식각된 필드 영역(21)에 의해 트렌치 식각되지 않은 활성 영역(22)이 정의되며, 활성 영역(22) 내부에 배선 연결을 위한 콘택(23)이 형성되고, 콘택(23)을 통해 활성 영역(22)에 연결되는 메탈 라인(24a,24b)을 포함한다. 여기서, 활성 영역(22)에는 웰이 형성되며, 이웃하는 웰간 접합 누설을 측정하기 위한 메탈 라인(24)에는 각각 프로빙 패드(A, B)가 연결되어 있다. 도면부호 '25'는 SEM 챔버 내에서 주사되는 전하를 나타낸다. 이때 전하(25)는 SEM 챔버 내에 높은 전압(이하, SEM 전압이라함)을 발생시켜 생성될 수 있다.
도 2와 같은 구조를 갖는 웰 접합간 누설 측정 패턴에서, SEM 챔버 내에 SEM 전압을 발생시켜 생성된 전하(25)가 프로빙 패드 B에 주사되면, 이에 따라 프로빙 패드 B에 전하(25)가 차지(charge)되면, 전하(25)의 차징에 의하여 프로빙 패드 B에 연결된 메탈 라인(24a)이 상대적으로 어둡게, 즉 SEM 디텍터에서 검출된 메탈 라인(24a)의 이미지가 메탈 라인(24b)의 이미지보다 상대적으로 어둡게 보인다('Y' 참조).
이처럼, 프로빙 패드에 연결된 각각의 메탈 라인(24a 24b)의 콘트라스트(Contrast)를 비교함으로써 웰 접합간 누설 유무를 확인한다.
도 3은 도 2의 수직 단면도로서, 웰 접합간 누설이 없는 상태로 전하의 차징에 의해 프로빙 패드 B에 연결된 메탈 라인(24a)이 상대적으로 어둡게 보인다.
도 4는 웰 접합간 누설의 흐름을 나타낸 도면이다.
도 4에서는 웰 접합간 누설이 발생하여 두 메탈 패턴의 메탈 라인에 모두 전하(25)가 차징되므로 두 메탈 라인이 모두 어둡게 보인다.
결국 두 메탈 라인의 콘트라스트의 차이는 없게 되고, 콘트라스트 차이가 없는 경우는 누설이 발생되었다고 판단한다.
상술한 실시 예에 따르면, 본 발명은 SEM 전압 콘트라스트(Scanning Eelectron Microscope Voltage contrast)에 관한 것으로, 웰 접합간 누설 여부를 메탈 라인과 연결된 프로빙 패드에 차징시킴으로써 비정상적인 사항을 바로 알 수 있도록 하여 많은 시간과 인력의 낭비를 보완할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 프로빙 패드에 연결된 메탈 라인의 콘트라스트 비교를 통해 누설 흐름을 판단할 수 있으므로 비정상적인 사항을 바로 알기가 용이하며, 누설측정을 위한 시간과 인력의 낭비를 방지할 수 있는 효과가 있다.

Claims (4)

  1. 이웃하는 웰이 형성된 활성 영역이 정의된 반도체 기판을 준비하는 단계와,
    상기 이웃하는 활성 영역에 각각 연결되는 메탈 라인을 형성하는 단계와,
    상기 메탈 라인에 각각 연결되는 프로빙 패드를 형성하는 단계와,
    상기 프로빙 패드 중 어느 하나에 전하를 차징시켜 상기 메탈 라인의 콘트라스트 비교를 통해 누설여부를 판단하는 단계
    를 포함하는 반도체소자의 웰 접합간 누설측정 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 콘트라스트 비교결과, 상기 이웃하는 활성 영역에 각각 연결된 메탈 라인 모두가 어두우면 누설이 발생한 것으로 판단하는 것을 특징으로 하는 반도체소자의 웰 접합간 누설 측정 방법.
  4. 제 1 항에 있어서,
    상기 콘트라스트 비교 결과, 상기 전하가 차징된 프로빙 패드에 연결된 메탈 라인이 이웃하는 다른 메탈 라인에 비해 상대적으로 어두우면 누설 발생이 억제된 것으로 판단하는 것을 특징으로 하는 반도체소자의 웰 접합간 누설 측정 방법.
KR1020050132426A 2005-12-28 2005-12-28 반도체소자의 웰 접합간 누설 측정 방법 KR100744234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132426A KR100744234B1 (ko) 2005-12-28 2005-12-28 반도체소자의 웰 접합간 누설 측정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132426A KR100744234B1 (ko) 2005-12-28 2005-12-28 반도체소자의 웰 접합간 누설 측정 방법

Publications (2)

Publication Number Publication Date
KR20070069854A KR20070069854A (ko) 2007-07-03
KR100744234B1 true KR100744234B1 (ko) 2007-07-30

Family

ID=38505422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132426A KR100744234B1 (ko) 2005-12-28 2005-12-28 반도체소자의 웰 접합간 누설 측정 방법

Country Status (1)

Country Link
KR (1) KR100744234B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116152252B (zh) * 2023-04-20 2023-09-08 长鑫存储技术有限公司 电镜图像处理方法、设备及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013871A (ko) * 1997-07-15 1999-02-25 마젤레스 다니타 제이.엠 반도체 및 집적회로의 구조를 테스트하는 방법 및 장치
KR20020040092A (ko) * 2000-11-23 2002-05-30 윤종용 반도체 소자의 전기적 결함 검사 장치, 이를 이용한반도체 소자의 전기적 결함 검사 방법
JP2004297100A (ja) 2004-07-23 2004-10-21 Hitachi Ltd 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990013871A (ko) * 1997-07-15 1999-02-25 마젤레스 다니타 제이.엠 반도체 및 집적회로의 구조를 테스트하는 방법 및 장치
KR20020040092A (ko) * 2000-11-23 2002-05-30 윤종용 반도체 소자의 전기적 결함 검사 장치, 이를 이용한반도체 소자의 전기적 결함 검사 방법
JP2004297100A (ja) 2004-07-23 2004-10-21 Hitachi Ltd 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
KR20070069854A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
Donovan et al. Early detection of electrical defects in deep trench capacitors using voltage contrast inspection
CN102944196B (zh) 一种检测半导体圆形接触孔圆度的方法
CN102376601A (zh) 接触孔偏移检测方法以及检测结构
US6221681B1 (en) On-chip misalignment indication
US20040084671A1 (en) Padless structure design for easy identification of bridging defects in lines by passive voltage contrast
JP2008166691A (ja) テグパターン及びそのパターンを利用した半導体素子の検査方法
KR100744234B1 (ko) 반도체소자의 웰 접합간 누설 측정 방법
KR100272659B1 (ko) 반도체 소자의 금속배선 선폭 측정방법
US6441397B2 (en) Evaluation of semiconductor chargeup damage and apparatus therefor
CN109712904A (zh) 半导体器件接触孔开路检测结构及开路检测方法
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
KR100897982B1 (ko) 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법
KR101030295B1 (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
Li et al. In-line monitoring of overlay and process window using design-assisted voltage contrast inspection for 14nm FiNFET technology
JP4746609B2 (ja) 半導体装置及びその製造方法
CN104716123A (zh) 一种测试方法和测试结构
JP2008034432A (ja) 半導体装置の検査方法
JP4750489B2 (ja) 半導体装置の製造方法
CN102569116A (zh) 适于源漏导通检测的检测结构及其检测方法
CN102420015B (zh) 用于一记忆体阵列中制造缺陷的检测的方法及测试装置
CN104576612B (zh) 测试结构及其形成方法、测试结构的测试方法
JP3654434B2 (ja) 試験用コンタクトチェーンおよびそれに関連するデバッグ方法
CN103887196B (zh) 采用小窗口图形测试结构检测多晶硅底部桥连缺陷的方法
KR100370956B1 (ko) 누설전류 측정용 테스트 패턴
CN118348755A (zh) 一种光刻拼接偏移量测量结构及其形成方法、光刻拼接偏移量测量方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee