CN109712904A - 半导体器件接触孔开路检测结构及开路检测方法 - Google Patents
半导体器件接触孔开路检测结构及开路检测方法 Download PDFInfo
- Publication number
- CN109712904A CN109712904A CN201811607261.4A CN201811607261A CN109712904A CN 109712904 A CN109712904 A CN 109712904A CN 201811607261 A CN201811607261 A CN 201811607261A CN 109712904 A CN109712904 A CN 109712904A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- open circuit
- semiconductor device
- public
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种半导体器件接触孔开路检测结构，在所述半导体器件多晶硅栅两侧设置公共接触孔，所述公共接触孔自器件顶端连接硅衬底。本发明还提供了一种半导体器件接触孔开路检测方法。本发明在半导体器件/半导体器件阵列多晶硅栅两侧设计公共接触孔，在电子束检测仪扫描时电子束流过接触孔然后通过公共接触孔流到硅衬底，连接正常接触孔显示为明域，连接开路接触孔显示为暗域。本发明可以通过电子束检测仪准确定位接触孔开路位置。
Description
技术领域
本发明涉及集成电路领域，特别是涉及一种半导体器件接触孔开路检测结构。本发明还涉及一种半导体器件接触孔开路检测方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方向发展。集成电路的制造向超大规模集成电路发展，其内部的电路密度越来越大，随着芯片中所含元件数量的不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量的接触孔。比如，现有的MOS晶体管工艺中，需要在有源区(源极和漏极)以及栅极(包括多晶硅栅极、金属栅极等)上形成接触孔。
在90nm之前的技术节点，在CMOS产品的接触孔刻蚀(Contact Etch)之后，都会转入去胶机台(Asher)进行去胶(Ash)，然后进入湿法清洗机台进行去胶后清洗(WetClean)。接触孔刻蚀的步骤也相对简单，将表面上有Si N阻挡层和层间介质层的衬底送入刻蚀机后，一般只包含光刻胶旋涂(主要是底部抗反射涂层/电介质抗反射涂层涂覆，BARC/DARCstep)、主刻蚀(Main Etch step)和过刻蚀(Over Etch step)这几个步骤。
而随着关键尺寸(CD)的不断缩小，为了保证接触孔刻蚀之后的各种参数(比如形状，侧壁，顶部/底部CD等)，接触孔刻蚀中的结构也不断变得复杂；进入65nm技术节点以后，单纯光刻胶已经不能作为刻蚀掩膜层，需要在光刻胶下增加一层硬掩膜(一般为APF或者其他含碳硬掩膜材质)；接触孔和衬底接触的金属硅化物也从金属钴变成金属镍(Ni)，而镍硅化合物(N1-Silicide)容易被氧化。接触孔刻蚀后的residue在接触孔金属沉积(CTG-DEP)之后仍然能看到痕迹，需要进行金属填充后的化学机械平坦化。接触孔对于器件至关重要，接触孔未与多晶硅栅形成有效连接(开路)，会最终导致器件失效。接触孔检测是FA(失效分析)工作的重要环节。
电子束检测(Electrons Beam inspection，简称E-beam inspection、EBI)，用于半导体元件的缺陷(defects)检验，以电性缺陷(Electrical defects)为主，形状缺陷(Physical defects)次之。
电子束检测工作原理是利用电子束直射待测元件，大量的电子瞬间累积于元件中，改变了元件的表面电位(surface potentail)，当表面电位大于0(相对于元件的基板(substrate)电位)，称为正电位模式(Positive model)，反之，称为负电位模式(Negativemodel)。电子束检测检测方式是利用电子束扫描待测元件，得到二次电子成像的影像，根据影像的灰阶值高低，以电脑视觉比对辨识，找出图像中的异常点，视为电性缺陷，例如，在正电位模式下，亮点显示待测元件为短路或漏电，暗点则为断路。采用电子束检测时，入射电子束激发出二次电子，然后通过对二次电子的收集和分析捕捉到光学检查设备无法检测到的缺陷。例如，当contact或via等HAR结构未充分刻蚀时，由于缺陷在结构底部，因此很难用暗场或明场检测设备检测到，但是因为该缺陷会影响入射电子的传输，所以会形成电压反差影像，从而检测到由于HAR结构异常而影响到电性能的各种缺陷。此外，由于检测源为电子束，检测结果不受某些表面物理性质例如颜色异常、厚度变化或前层缺陷的影响，因此电子束检查技术还可用于检测很小的表面缺陷例如栅极刻蚀残留物等。
电子束检测是半导体芯片制造过程中检测线路连接缺陷一种常规手段。但是电子束检测在探测接触孔开路contact open时是有局限的。当电子束检测扫描的是接触孔相连有源区区域时，暗域是接触孔开路区域，明域是接触孔正常区域，这种情况E电子束检测可以满足检测需求。但当接触孔contact连接在多晶硅poly上的时，电子束检测扫描的结果看不到明暗区分的，也就是说正常区域和缺陷区域没有分开，所以很难定位发生异常的位置，通常还要借助其他失效分析手段定位缺陷所在地方。
发明内容
本发明要解决的技术问题是提供一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测结构。
本发明还提供了一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测方法。
为解决上述技术问题，本发明提供的半导体器件接触孔开路检测结构，包括：在所述半导体器件多晶硅栅两侧设置公共接触孔，所述公共接触孔自器件顶端连接硅衬底。
进一步改进所述半导体器件接触孔开路检测结构，在所述半导体器件形成器件阵列时，在所述半导体器件阵列多晶硅栅两侧设置公共接触孔。
进一步改进所述半导体器件接触孔开路检测结构，所述公共接触孔的位置是在版图规划时根据设计规则确定的。
进一步改进所述半导体器件接触孔开路检测结构，所述公共接触孔采用光刻和蚀刻方法制造。
进一步改进所述半导体器件接触孔开路检测结构，在半导体器件的层间介质ILD化学机械研磨CMP制程后，接触孔刻蚀同时刻蚀所述公共接触孔。
进一步改进所述半导体器件接触孔开路检测结构，所述公共接触孔内淀积钨。
进一步改进所述半导体器件接触孔开路检测结构，所述公共接触孔内的钨进行过化学机械研磨CMP。
本发明提供一种上述任意一项所述半导体器件接触孔开路检测结构的半导体器件接触孔开路检测方法：
使用接触孔开路检测仪器对半导体芯片进行检测，所述接触孔开路检测仪器显示第一情况区域判断为接触孔开路区域，所述接触孔开路检测仪器显示第二情况区域判断为接触孔正常区域。
进一步改进所述半导体器件接触孔开路检测方法，所述接触孔开路检测仪器是电子束检测仪E-beam。
进一步改进所述半导体器件接触孔开路检测方法，所述第一情况区域是电子束检测仪E-beam的暗区域，所述第二情况区域是电子束检测仪E-beam的明区域。
电子束检测仪E-beam是检测晶圆制造缺陷的一种常规手段，经过电子束检测仪扫描E-beam scan后明暗区分是定位缺陷的方法。但是电子束检测仪E-Beam在接触孔contact工艺之后扫描有源区scan AA和多晶硅区poly的表现是不一致的。接触孔contact直接相连有源区AA的地方经过电子束检测仪E-Beam扫描之后可以看到明暗的区别，暗域通常是接触孔开路contact open。而接触孔contact连接在多晶硅poly上的地方，电子束检测仪E-beam扫描时没有明暗区分，通常都是暗域。所以无法区分接触孔开路和接触孔正常区。在多晶硅Poly两侧设计公共接触孔share contact，这样在电子束检测仪扫描E-beam scan时电子束流过接触孔contact然后通过公共接触孔share contact流到硅衬底Si，那么正常的通路会发亮，有问题的接触孔contact会显得暗，这样可以通过电子束检测仪E-Beam准确定位接触孔开路contact open位置。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是半导体器件接触孔开路结构示意图。
图2是本发明结构侧视示意图。
图3是本发明结构俯视示意图。
附图标记说明
1是接触孔
2是接触孔开路位置
3是多晶硅栅
4是氧化层
5是硅衬底
6是公共接触孔
具体实施方式
如图1所示，以某半导体器件局部侧视图为例，硅衬底5上方是氧化层4，氧化层4上方是多晶硅栅3，在多晶硅栅上方形成有两个接触孔，其中接触孔1是连接正常的接触孔，另一接触孔是开关接触孔，接触孔开路位置2表示。但是电子束检测在探测接触孔开路contact open时是有局限的。若采用图1所示的现有结构，当电子束检测扫描的是接触孔相连有源区区域时，暗域是接触孔开路区域，明域是接触孔正常区域，这种情况E电子束检测可以满足检测需求。但当接触孔contact连接在多晶硅poly上的时，电子束检测扫描的结果看不到明暗区分的，也就是说正常区域和缺陷区域没有分开，所以很难定位发生异常的位置。
如图2所示，本发明提供一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测结构第一实施例，包括：硅衬底5上方是氧化层4，氧化层4上方是多晶硅栅3，在多晶硅栅3上方形成有两个接触孔，其中接触孔1是连接正常的接触孔，另一接触孔是开关接触孔，接触孔开路位置2表示。以某器件元胞结构为例，在该器件元胞结构多晶硅栅3两侧设置公共接触孔6，所述公共接触孔6自器件顶端连接硅衬底5。
所述公共接触孔6的位置是在版图规划时根据设计规则确定的，所述公共接触孔6采用光刻和蚀刻方法制造。
本发明提供一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测结构第二实施例，包括：硅衬底5上方是氧化层4，氧化层4上方是多晶硅栅3，在多晶硅栅3上方形成有两个接触孔，其中接触孔1是连接正常的接触孔，另一接触孔是开关接触孔，接触孔开路位置2表示。以某器件元胞结构为例，在该器件元胞结构多晶硅栅3两侧设置公共接触孔6，所述公共接触孔6自器件顶端连接硅衬底5。
所述公共接触孔6的位置是在版图规划时根据设计规则确定的，所述公共接触孔6采用光刻和蚀刻方法制造。所述公共接触孔6在半导体器件的层间介质ILD化学机械研磨CMP制程后，接触孔1刻蚀同时刻蚀所述公共接触孔6。
本发明提供一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测结构第三实施例，包括：硅衬底5上方是氧化层4，氧化层4上方是多晶硅栅3，在多晶硅栅3上方形成有两个接触孔，其中接触孔1是连接正常的接触孔，另一接触孔是开关接触孔，接触孔开路位置2表示。以某器件元胞结构为例，在该器件元胞结构多晶硅栅3两侧设置公共接触孔6，所述公共接触孔6自器件顶端连接硅衬底5。
所述公共接触孔6的位置是在版图规划时根据设计规则确定的，所述公共接触孔6采用光刻和蚀刻方法制造。所述公共接触孔6在半导体器件的层间介质ILD化学机械研磨CMP制程后，接触孔1刻蚀同时刻蚀所述公共接触孔6。
其中，所述公共接触孔内淀积钨，并且所述公共接触孔内的钨进行过化学机械研磨CMP。
如图3所示，本发明提供一种利用电子束检测进行失效分析时，能定位接触孔开路位置的半导体器件接触孔开路检测结构第四实施例，包括：以某芯片为例，该芯片具有由某种半导体器件形成器件阵列，在所述半导体器件阵列多晶硅栅3两侧设置公共接触孔6。图3中间所示各接触孔为器件阵列的接触孔1，多晶硅栅3两侧的接触孔为制造的公共接触孔6。
所述公共接触孔6的位置是在版图规划时根据设计规则确定的，所述公共接触孔6采用光刻和蚀刻方法制造。所述公共接触孔6在半导体器件的层间介质ILD化学机械研磨CMP制程后，接触孔1刻蚀同时刻蚀所述公共接触孔6。
其中，所述公共接触孔内淀积钨，并且所述公共接触孔内的钨进行过化学机械研磨CMP。
本发明提供半导体器件接触孔开路检测结构第一～第四实施例，无论是元胞区还是作为芯片的半导体器件阵列，通过在多晶硅Poly两侧设计公共接触孔share contact，这样在电子束检测仪扫描E-beam scan时电子束流过接触孔contact然后通过公共接触孔share contact流到硅衬底Si。那么正常的通路会发亮(明域)，有问题的接触孔contact会显得暗(暗域)，这样可以通过电子束检测仪E-Beam找出接触孔开路contact open位置。
本发明提供一种上述任意一项所述半导体器件接触孔开路检测结构的半导体器件接触孔开路检测方法：
使用接触孔开路检测仪器对半导体芯片进行检测，所述接触孔开路检测仪器显示第一情况区域判断为接触孔开路区域，所述接触孔开路检测仪器显示第二情况区域判断为接触孔正常区域。
其中，所述接触孔开路检测仪器是电子束检测仪E-beam，所述第一情况区域是电子束检测仪E-beam的暗区域，所述第二情况区域是电子束检测仪E-beam的明区域。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (10)
1.一种半导体器件接触孔开路检测结构，其特征在于：在所述半导体器件多晶硅栅两侧设置公共接触孔，所述公共接触孔自器件顶端连接硅衬底。
2.如权利要求1所述半导体器件接触孔开路检测结构，其特征在于：在所述半导体器件形成器件阵列时，在所述半导体器件阵列多晶硅栅两侧设置公共接触孔。
3.如权利要求1所述半导体器件接触孔开路检测结构，其特征在于：所述公共接触孔的位置是在版图规划时根据设计规则确定的。
4.如权利要求1所述半导体器件接触孔开路检测结构，其特征在于：所述公共接触孔采用光刻和蚀刻方法制造。
5.如权利要求1所述半导体器件接触孔开路检测结构，其特征在于：在半导体器件的层间介质(ILD)化学机械研磨(CMP)制程后，接触孔刻蚀同时刻蚀所述公共接触孔。
6.如权利要求1所述半导体器件接触孔开路检测结构，其特征在于：所述公共接触孔内淀积钨。
7.如权利要求6所述半导体器件接触孔开路检测结构，其特征在于：所述公共接触孔内的钨进行过化学机械研磨(CMP)。
8.一种利用权利要求1-7任意一项所述半导体器件接触孔开路检测结构的半导体器件接触孔开路检测方法：
使用接触孔开路检测仪器对半导体芯片进行检测，所述接触孔开路检测仪器显示第一情况区域判断为接触孔开路区域，所述接触孔开路检测仪器显示第二情况区域判断为接触孔正常区域。
9.如权利要求8所述半导体器件接触孔开路检测方法，其特征在于：所述接触孔开路检测仪器是电子束检测仪(E-beam)。
10.如权利要求8所述半导体器件接触孔开路检测方法，其特征在于：所述第一情况区域是电子束检测仪(E-beam)的暗区域，所述第二情况区域是电子束检测仪(E-beam)的明区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811607261.4A CN109712904A (zh) | 2018-12-27 | 2018-12-27 | 半导体器件接触孔开路检测结构及开路检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811607261.4A CN109712904A (zh) | 2018-12-27 | 2018-12-27 | 半导体器件接触孔开路检测结构及开路检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109712904A true CN109712904A (zh) | 2019-05-03 |
Family
ID=66258453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811607261.4A Pending CN109712904A (zh) | 2018-12-27 | 2018-12-27 | 半导体器件接触孔开路检测结构及开路检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109712904A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854092A (zh) * | 2019-11-13 | 2020-02-28 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
| CN110879344A (zh) * | 2019-11-13 | 2020-03-13 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134619A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法 |
| CN107507786A (zh) * | 2017-08-23 | 2017-12-22 | 上海华力微电子有限公司 | 一种多晶硅上接触孔粘结层异常缺陷检测方法 |
-
2018
- 2018-12-27 CN CN201811607261.4A patent/CN109712904A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134619A (zh) * | 2014-08-08 | 2014-11-05 | 上海华力微电子有限公司 | 通过刻蚀不足缺陷检测多晶硅与连接孔对准度的方法 |
| CN107507786A (zh) * | 2017-08-23 | 2017-12-22 | 上海华力微电子有限公司 | 一种多晶硅上接触孔粘结层异常缺陷检测方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110854092A (zh) * | 2019-11-13 | 2020-02-28 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
| CN110879344A (zh) * | 2019-11-13 | 2020-03-13 | 上海华力集成电路制造有限公司 | 共享接触孔及其刻蚀缺陷检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhou et al. | Characterization of contact module failure mechanisms for SOI technology using E-beam inspection and in-line TEM | |
| Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
| Patterson et al. | Voltage contrast test structure for measurement of mask misalignment | |
| US5736863A (en) | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures | |
| Patterson et al. | E-beam inspection for detection of sub-design rule physical defects | |
| Rosenkranz | Failure localization with active and passive voltage contrast in FIB and SEM | |
| US6452412B1 (en) | Drop-in test structure and methodology for characterizing an integrated circuit process flow and topography | |
| US20100055809A1 (en) | Process of fabricating a workpiece using a test mask | |
| JPH11121561A (ja) | 半導体及び集積回路構成体をテストする方法及び装置 | |
| CN109712904A (zh) | 半导体器件接触孔开路检测结构及开路检测方法 | |
| CN104091769B (zh) | 一种通孔刻蚀不足的检测方法 | |
| US20170154687A1 (en) | Sram-like ebi structure design and implementation to capture mosfet source-drain leakage eariler | |
| CN104078379B (zh) | 一种通孔刻蚀不足的检测方法 | |
| JP2007017599A (ja) | マスクパターン検査方法、露光条件検証方法、および半導体装置の製造方法 | |
| Toh et al. | In-depth electrical analysis to reveal the failure mechanisms with nanoprobing | |
| KR100660325B1 (ko) | 반도체 소자의 제조방법 | |
| CN107507786B (zh) | 一种多晶硅上接触孔粘结层异常缺陷检测方法 | |
| US7592623B2 (en) | Semiconductor device including wiring connection testing structure | |
| Lei et al. | Application of backscattered electron imaging for process development in advanced technology nodes | |
| JP4750489B2 (ja) | 半導体装置の製造方法 | |
| CN107919295B (zh) | 一种检测接触孔底部钨栓缺失缺陷的方法 | |
| CN110854092A (zh) | 共享接触孔及其刻蚀缺陷检测方法 | |
| CN110879344A (zh) | 共享接触孔及其刻蚀缺陷检测方法 | |
| CN108227390B (zh) | 一种光刻机的像质检测方法 | |
| CN114252680B (zh) | 检测源漏间漏电的电压衬度方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190503 |
|
| RJ01 | Rejection of invention patent application after publication |