JP3654434B2 - 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 - Google Patents
試験用コンタクトチェーンおよびそれに関連するデバッグ方法 Download PDFInfo
- Publication number
- JP3654434B2 JP3654434B2 JP2001248319A JP2001248319A JP3654434B2 JP 3654434 B2 JP3654434 B2 JP 3654434B2 JP 2001248319 A JP2001248319 A JP 2001248319A JP 2001248319 A JP2001248319 A JP 2001248319A JP 3654434 B2 JP3654434 B2 JP 3654434B2
- Authority
- JP
- Japan
- Prior art keywords
- doped layer
- contact
- substrate
- conductivity type
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【産業上の利用分野】
本発明は、半導体製品試験のためのコンタクトチェーンの構造に関し、特に試験および不良解析ができるコンタクトチェーンに関する。
【0002】
【従来の技術】
半導体チップの品質をモニターするために、幾つかの試験装置が各半導体チップの間のスクライブライン上に設けれらる。例えば、スクライブライン上のPMOSあるいはNMOSは、隣接する半導体チップにおけるPMOSあるいはNMOSと近似した電気特性を有している。そして試験装置の電気特性を試験あるいは測定することによって、半導体チップの装置特性を得ることができる。これらの試験装置の一つとして、コンタクトチェーンとよばれる半導体チップ中のコンタクトの平均抵抗を得るために用いられる特殊な試験装置が知られている。
【0003】
コンタクトは少なくともCG、CS−P、CS−Nの3種類に分類することができる。CGは第1金属層からゲート層あるいは電極までのコンタクトであり、CS−Pは第1金属層からP型基板までのコンタクトであり、CS−Nは第1金属層からN型基板までのコンタクトである。図1(A)及び図1(B)を参照されたい。図1(A)は従来のコンタクトチェーンのレイアウトを示し、図1(B)はCS−Pのコンタクトを実施した場合における図1(A)のコンタクトチェーンの断面を示している。P+ドープ層12、コンタクトホール14、および第1金属ストリップ16からなるパターンを参照すると、複数のコンタクトが直列に接続されていることが容易に理解される。CS−Pのコンタクト1個の平均コンタクト抵抗は、パッド1とパッド2の間で計測された全体の抵抗を、直列に接続されたコンタクトの総数で割ることにより得ることができる。つまりCS−P、CS−N、あるいはCGのコンタクト1個の平均コンタクト抵抗は、数種類のコンタクトのコンタクトチェーンから得ることができる。
【0004】
検出および測定により得られた平均コンタクト抵抗が許容範囲内でない場合には、コンタクトチェーンの1個あるいはそれ以上のコンタクトに問題があることになる。この場合には、根本原因を検出するための不良解析とよばれる処理を実施して、製造工程における問題が検出され、修正される。
【0005】
従来の不良解析のツールとしては、よく知られた走査電子顕微鏡(SEM)に似た機能を果たす集束イオンビーム(FIB)を用いるものがある。正に荷電されたイオンビームで物体を走査することによって、物体の顕微的な構造を観察することができる。FIBは、さらに2つの機能がよく知られている。それはイオン衝撃により観察する物体を切って断面を得ることと、回路修復のために金属イオンをその表面に堆積させることによって接続経路を形成することである。
【0006】
FIBによって不良コンタクトチェーンの根本原因を分析する前に、研磨により金属ストリップを取り除き、その下層の誘電層を露出させる必要がある。
【0007】
図2(A)および図2(B)に、どのようにイオンビームが、正常でよく形成されたCS−Pのコンタクトと異常で未充填のCS−Pのコンタクトに影響するかをそれぞれ示す。コンタクトチェーンは常に数多くのコンタクトにより構成されているため、異常コンタクトの正確な位置が分からなければ、不良解析を行うことはほとんど不可能である。図2(A)において、イオンビームが正常なCS−Pのコンタクトを走査する時、陽電荷が流れて、コンタクトホール14中の導電材と、P+ドープ層とN型ウェル10の間の順方向バイアスPN接合を通り、接地されたN型ウェル10に至る。つまり、正常なCS−Pのコンタクトは当てられたイオンにより運ばれる電荷を放電することができる。イオンビームが異常で未充填のCS−Pコンタクトを走査する時、図2(B)に示すように、陽電荷が蓄えられる。なぜなら、導電経路の提供ができるほど十分に導電材がコンタクトホール14に充填されていないため、先に到達した陽電荷が後に到達した陽電荷を排斥するからである。集束イオンビームのイメージ形成の理論は、物体の観察点上の陽極イオン衝撃により発生した二次電子の量を利用するものである。つまり、反応によりモニター上に異なるグレーレベルを発生させるということである。もし陽電荷が蓄えられる場合、図2(B)に示すように、後に到達した陽電荷が先に到達した陽電荷により排斥されて、二次電子がさらに発生されることがない。図2(B)に示される異常コンタクトは、図2(A)に示される正常コンタクトよりグレーレベルが暗い。そのため、CS−PのコンタクトはFIBツールのモニターに示されたグレーレベルを調べるだけで簡単に正常と異常とを識別することができる。
【0008】
【発明が解決しようとする課題】
【0009】
しかしながら、FIBの方法ではCS−Nの正常なコンタクトとCS−Nの異常なコンタクトを識別することはできなかった。図2(C)および図2(D)に、どのようにイオンビームが、正常でよく形成されたCS−Nのコンタクトと異常で未充填のCS−Nのコンタクトに影響するかをそれぞれ示す。図2(C)において、N+ドープ層20とP型ウェル18の間に形成されたPN接合は逆方向バイアスであり、陽極イオンビームがコンタクトを走査して、P型ウェル18が接地されている時、陽電荷が放電されるのを防ぐ。図2(D)に示す陽電荷も放電されないのは、コンタクトホール中の導電材が導電経路を形成するのに十分なほどコンタクトホールを充填していないからである。そのためCS−Nのコンタクト全ては、正常あるいは異常でもコンタクトホール中に陽電荷を蓄えて、FIBツールのモニター上に似たようなグレーレベルを表示する。そのため、お互いの違いを認識することは難しかった。
そこで、この発明の目的は、FIB不良解析の時に、正常なCS−Nのコンタクトと異常なCS−Nのコンタクトを認識することができるコンタクトチェーンの新しい構造を提供することである。
【0010】
この発明の他の目的は、コンタクトチェーンの不良原因を探し出す分析方法を提供することである。
【0011】
【課題を解決するための手段】
上記問題を解決し、所望の目的を達成するために、この発明は第1導電タイプの基板、基板上の誘電層、複数個のコンタクト手段、2個の探針パッドを含むコンタクトチェーンの構造を提供する。コンタクト手段は直列に接続されて2個の端部を有している。各コンタクト手段は誘電層中のコンタクトホールとコンタクトホール中の導電材を含み、第2導電タイプの第1ドープ層と電気的に接続される。基板上には第1ドープ領域が形成されており、2個の探針パッドを2個の端部にそれぞれ接続する。コンタクトチェーンはさらに選択的に第1ドープ層を基板に接続する手段を含む。基板が第1ドープ層に接続されていない時、探針パッドの測定により総コンタクト抵抗を測定することができる。
【0012】
この発明はさらにコンタクトチェーンの総抵抗を測定する方法を提供する。コンタクトチェーンは、直列に接続された複数のコンタクト手段と、2つの端部を有している。各コンタクト手段は、誘電層中のコンタクトホールおよびコンタクトホール中の導電材を含み、第2導電タイプの第1ドープ層と電気的に接続するために用いられる。第1ドープ領域は第1導電タイプの基板上に形成されている。2個の探針パッドは2個の端部にそれぞれ接続される。第1ドープ層を基板に対して選択的に接続する手段が設けられており、第1ドープ層の基板に対する接続は解除される。総抵抗を確認するため、2個の探針パッドを介してコンタクトチェーンに電源を与えて、2個の探針パッド間の電圧値が測定されるとともに、2個の探針パッドのうちの一方を介して電流値が測定される。
【0013】
この発明はさらに複数のコンタクト手段の中の不良コンタクト手段を判定するデバッグ方法を提供する。各コンタクト手段は第1導電タイプの基板上に配置されており、誘電層は基板上に設けられている。各コンタクト手段は、誘電層中のコンタクトホールおよびコンタクトホール中の導電材を含み、第2導電タイプの第1ドープ層と電気的に接続するために用いられる。基板に選択的に接続される第1ドープ層は該基板上に形成されている。このデバッグ方法のステップは次の通りである。まず、基板が接地され、第1ドープ層が選択的に基板に接続される。電荷キャリアビームによりコンタクト手段を走査して、コンタクト手段に対応した第1表面反応を得る。第1反応が所定の要件に適合しない不良コンタクトとしての第1特定コンタクト手段が検出される。
【0014】
【作用】
選択的に第1ドープ層を基板に接続する手段により、コンタクトチェーンのコンタクト手段の中から特定コンタクト手段を探し出すことが非常に容易となる。さらに、不良コンタクトチェーンの根本原因をこの発明のコンタクトチェーンを分析することにより判断することができる。
【0015】
【発明の実施の形態】
以下、この発明にかかる好適な実施形態を図面に基づいて説明する。
【0016】
この発明の特徴は、FIBの不良解析を行う場合に、制御可能な電気的に接続する手段を採用して、選択的にCS−Nのコンタクト下のN+ドープ層をその下のP型ウェルに接続するため、逆方向バイアスのPN接合により発生した問題を解決して、CS−Nのコンタクトの正常と異常とを識別できるようにしたことである。ここで、電流値の測定中、この制御可能な接続手段は、N+ドープ層とP型基板の間の電気接続を適当に切断するため、平均コンタクト抵抗の測定に影響を及ぼさない。
【0017】
この発明の実施形態では、CS−Nのコンタクトチェーンを使用する。しかしながら、この発明はCS−Pのコンタクトチェーンにも適用して同じ効果を得ることができる。この分野に詳しいものであるならばデバイスの導電タイプを変えることは特別ではない。そのため下の記述を読めばCS−Pのコンタクトチェーンも実施することができる。
【0018】
図3は、この発明にかかるCS−Nのコンタクトチェーンのレイアウトを示している。図4(A)は、図1(B)のコンタクトチェーンに似た、図3b−b’部分のコンタクトチェーンの断面を示している。図4(B)は、図3のa−a’部分のコンタクトチェーン構造の断面を示している。図4(A)に示すように、CS−NのコンタクトチェーンはP型ウェル31上に形成されて、それは直列に配置された24個のコンタクト(C1−C24)および6個のコンタクト(C1−C6)を含む。各CS−Nのコンタクトは第1金属ストリップ30とN+ドープ層(32aあるいは32b)の電気的な接続のための接続構造を表し、それはコンタクトホール34および導電材を含む。24個のコンタクトは4列に配列されて、これら24個のコンタクトは第1金属ストリップ30あるいはN+ドープ層32aを通して互いに接続されてコンタクトチェーンが形成される。C1で示されるCS−Nの第1コンタクトは、第1金属ストリップ30を介して第2探針パッド44に接続され、同様にC24で示されるCS−Nの最後のコンタクトは第1金属ストリップ30を介して第1探針パッド40に接続されている。
【0019】
CS−N各2列の間には2個の制御ゲート60がある。全ての制御ゲート60は互いに接続されて、ゲートコンタクト36の接続を介してそれらは第1金属スリップに接続され、図3に示すように他より大きくゲートパッド42を形成する。
【0020】
2個の制御ゲート60の間にはN+ドープ層32bがある。レイアウトに示すように、N+ドープ層32bが延在されてP+ドープ層33、P型ウェル31の電性コンタクト領域に隣接している。N+ドープ層32bとP+ドープ層33の境界部分に、導電材が充填された複数個の基板コンタクトホール38が存在している。この設計において注意が必要なのは、複数個の基板コンタクトホール38の一部が図3および図4に示すように、N+ドープ層32b上とP+ドープ層33上に位置し、基板コンタクトホール38の導電材を介して、N+ドープ層32bがP+ドープ層33に接続されて、電気的にP型ウェルに接続されたのと同じとなることである。また基板コンタクトホール38上の第1金属ストリップが大きい領域を有して基板パッド46となる。
【0021】
図4(B)に示すように、各CS−NのコンタクトはNMOSトランジスタに隣接する。各CS−Nのコンタクト下のN+ドープ層32aをNMOSトランジスタのドレイン/ソース電極とし、同様にN+ドープ層32bも他のNMOSトランジスタのドレイン/ソース電極とする。NMOSトランジスタの制御ゲート60は、基板コンタクトホール38中の導電材を介してP型ウェル31に接続されたN+ドープ層32aとN+ドープ層32b間の接続を制御することができる。
【0022】
図5において、図3のCS−Nコンタクトの平均コンタクト抵抗を測定する工程の流れ図を示す。CS−Nのコンタクトの平均コンタクト抵抗を測定するために4個のパッドをそれぞれ第1探針パッド40、第2探針パッド44、ゲートパッド42、基板パッド46上で使用する。適当な電圧レベルをゲートパッド42と基板パッド46に供給して、N+ドープ層32aとP型ウェル31を電気的に分離状態にする(ステップ70)。ゲートパッド42と基板パッド46は接地されて、例えばNMOSトランジスタをオフして所望の分離を達成することができる。
【0023】
そして、第1探針パッド40と第2探針パッド42間に電圧降下Vdropを提供して(ステップ72)、第1探針パッドあるいは第2探針パッドを通る発生電流Iflowを測定する(ステップ74)。直列に接続されたCS−Nのコンタクト24個の合計抵抗RtotalはVdrop/Iflowと等しい。そのため、24個のCS−Nコンタクトの1個の平均抵抗は、Rtotalをコンタクトの数である24で割ったものに等しい(ステップ76)。
【0024】
図6において、図3のコンタクトチェーンのデバッグステップの流れ図を示す。一旦、得たRtotalが予定された所定の抵抗範囲を超えると、コンタクトチェーンの欠陥の原因を探すためにデバッグが必要となる。次いで、デバッグのステップおよび不良解析のステップを説明する。
【0025】
まず、FIB分析のサンプルをつくるための事前プロセスが必要となる。これらの事前プロセスは、コンタクトホール中の導電材を露出させることが目的で、これはコンタクトチェーンの表面を研磨して誘電層35にダメージをあまり与えずに第1金属ストリップを完全に取り除くステップを含む(ステップ80)。
【0026】
次いで、サンプルの研磨されたコンタクトチェーンは、FIBツール中に設置されて固定される。一方、コンタクトチェーンのP型ウェル31はFIGツールのアースに接続される。
【0027】
その後、FIBツール中の陽極イオンビームでゲートパッド42を走査して、図7(A)に示すように制御ゲート60を陽極電荷で充電して、制御ゲート60は正極電圧を得る(ステップ82)。制御ゲート上の正極電圧によりNMOSがオンして、そのドレインとソースであるN+ドープ層32aとN+ドープ層32bを接続する。上で述べたように、N+ドープ層32bが常にP型ウェル31に接続されているため、N+ドープ層32aも接地されたP型ウェル31に接続されることとなる。
【0028】
全てのCS−Nのコンタクトが走査されて、コンタクトに対応するグレーレベルをFIBツールのモニターに表示する(ステップ84)。
【0029】
図7(A)に示すように、CS−Nの正常で良く形成されたコンタクトの放電経路はN+ドープ層32a、制御ゲート60下のチャネル、N+ドープ層32b、基板コンタクトホール中の導電材、接地されたP型ウェル31を含み、受け取った電荷を放電する。そのため、これは多数の二次電子を発生させて、モニター上により高い輝度のパターンを形成する。比較的暗いパターンを有する特定のコンタクト1個がモニター上に提供された場合(ステップ86のイエス・ルート)、これはその特定コンタクトのための放電経路が高インピーダンスを有することか、あるいは断線が発生したことを示す(ステップ88)。比較的暗いパターンを発生させる理由の一つとしてコンタクトの未充填があり、それはFIBツールによりカットされたその特定のコンタクトの断面で確かめることができる。
【0030】
もし全ての走査したCS−Nのコンタクトが似たようなグレーレベルを有する場合(ステップ86のノー・ルート)、制御ゲートとP型ウェル31を短絡させるために陽極イオンビームでゲートパッド42の一部分とその下を削る(ステップ90)。そのため、接地された制御ゲートによりNMOSトランジスタがオフして、N+ドープ層32bとN+ドープ層32aが切断される。
【0031】
再び、全てのCS−Nのコンタクトを走査して、コンタクトに対応するグレーレベルをFIBツールのモニター上に表示する(ステップ92)。
【0032】
理論上、上で述べたように、良好に形成された構造のCS−NのコンタクトはFIB走査中に、高インピーダンスの逆方向バイアスPN接合を有する。そのため、コンタクトゲートが接地されている時、高インピーダンスの良好なコンタクトはFIBツールのモニター上に暗いパターンを表示する。
【0033】
もしモニター上に表示された対応するパターンに、他よりも明るい特定のコンタクトがある場合(ステップ94のイエス・ルート)、これはその特定のコンタクトが低インピーダンスの電流リーク経路を有することを表し、これは異常なコンタクトである。
【0034】
図7(B)に、低インピーダンスであるCS−Nの異常なコンタクトの可能な2種類の電流リーク経路を示す。二つの理由によりCS−Nの特定のコンタクトに低インピーダンスを発生させる可能性がある。一つは制御ゲート60が特定のコンタクト中の導電材と短絡するため、図7(B)の電流ILGに示すように、コンタクト中の電荷が制御ゲート60およびP型ウェル31を通り地面にリークするからである。もう一つはPN接合が欠陥を有して、図7(B)のILJに示すように、コンタクトとP型ウェル31の間が接続されるからである。
【0035】
特定のコンタクト中の導電材と制御ゲート60の間の短絡では、通常特異な外観が観察される。これはその特定のコンタクトを制御ゲート60の表面まで研磨して(ステップ98)、その上に異常な外観がないかどうかをFIBのSEMにより検査して確かめることができる。異常な外観はコンタクトと制御ゲート60の短絡を表す一方で(ステップ100のノー・ルート)、正常な外観(ステップ100のイエス・ルート)はPN接合の不良による電流リーク経路の存在を表す。
【0036】
もし第2FIB走査時に、グレーレベルによりコンタクトを発見できない場合(ステップ94のノー・ルート)、不良コンタクトチェーンの原因は不明である(ステップ90)。一つの可能性として第1金属ストリップ30による短絡があり、それはサンプルが準備される前に目視により検査しなければならない。しかし第1金属ストリップ30はサンプルが準備される間に研磨されるため、結果として検査することができない。
【0037】
以上のごとく、この発明を好適な実施形態により開示したが、もとより、この発明を限定するためのものではなく、同業者であれば容易に理解できるように、この発明の技術思想の範囲において、適当な変更ならびに修正が当然なされうるものであるから、特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
【0038】
【発明の効果】
上記構成により、この発明は、下記のような長所を有する。CS−Nのコンタクトチェーンの不良解析が難しかった従来のコンタクトチェーンの構造と較べて、この発明のコンタクトチェーンの構造はコンタクト下のN+ドープ層に隣接するNMOSトランジスタを採用して、N+ドープ層とPウェルを連接したり切断したりする。そのため従来の技術で発生していた問題を解決することができる。そして、この発明のコンタクトチェーンの構造はCS−Nの未充填コンタクトを見つける困難度を低下させるだけでなく、その不良がPN接合リークの制御ゲートの短絡によるものかどうかを調べる方法を提供する。これらの特徴は全て従来の技術では達成できなかった。そのため産業上の利用価値が高い。
【図面の簡単な説明】
【図1】 従来の技術を説明するための図であり、(A)はコンタクトチェーンの平面図、(B)はCS−Pのコンタクトを実施した時のコンタクトチェーンの断面図である。
【図2】 従来の技術を説明するための図であり、(A)は正常で良く形成されたCS−Pのコンタクトに反応するイオンビームを示す断面図、(B)は異常で未充填のCS−Pのコンタクトに反応するイオンビームを示す断面図、(C)は正常で良く形成されたCS−Nのコンタクトに反応するイオンビームを示す断面図、(D)は異常で未充填のCS−Nのコンタクトに反応するイオンビームを示す断面図である。
【図3】 本発明の実施形態に係るCS−Nのコンタクトチェーンの平面図である。
【図4】 本発明の実施形態に係るコンタクトチェーンの構造を示す断面図であり、(A)は図3のb−b’線に沿う断面を、(B)は図3のa−a’線に沿う断面を示している。
【図5】 本発明の実施形態に係るCS−Nのコンタクトの平均コンタクト抵抗を測定するステップを示した流れ図である。
【図6】 本発明の実施形態に係るコンタクトチェーンをデバッグするステップを示す流れ図である。
【図7】 本発明の実施形態を説明するための図であり、(A)は正常で良く形成されたCS−Nコンタクトの放電経路を示す断面図、(B)は低インピーダンスである異常なCS−Nコンタクトの可能性のある2種類の電流リーク経路を示す断面図である。
【符号の説明】
30 第1金属ストリップ
31 P型ウェル
32a N+ドープ層
32b N+ドープ層
33 P+ドープ層
34 コンタクトホール
35 誘電層
36 ゲートコンタクト
38 基板コンタクトホール
40 第1探針パッド
42 ゲートパッド
44 第2探針パッド
46 基板パッド
60 制御ゲート
Claims (15)
- 第1導電タイプの基板と、
前記基板上の誘電層と、
前記誘電層中のコンタクトホールおよび前記コンタクトホール中の導電材を備えて構成され、前記基板に形成された第2導電タイプの第1ドープ層との電気的接続に用いられる、2個の端部を有し、直列に接続された複数のコンタクト手段と、
前記2個の端部にそれぞれ接続される2個の探針パッドと、
前記第1ドープ層を前記基板に選択的に接続する手段とを備え、
前記第1ドープ層を前記基板に選択的に接続する手段は、前記基板に接続され、前記基板上に形成された第2導電タイプの第2ドープ層と、前記第1ドープ層と前記第2ドープ層との電気的な接続を制御するため、前記第1ドープ層と前記第2ドープ層との間の基板表面に形成された制御ゲートとを含み、
前記第2ドープ層はコンタクトホール中の導電材および第1導電タイプの第3ドープ層を介して前記基板に接続され、前記コンタクトホールの一部は前記第2ドープ層上に位置され、前記コンタクトホールの一部は前記第3ドープ層上に位置され、
前記第1ドープ層の前記基板に対する接続を解除した状態で、前記探針パッドをプロービングすることによって総コンタクト抵抗を測定するようにしたコンタクトチェーン構造。 - 前記制御ゲートは、外部電圧によって制御されるゲートパッドに接続されている請求項1記載のコンタクトチェーン構造。
- 前記制御ゲートは、少なくとも1個のゲートコンタクトホールを介してゲートパッドに連接されている請求項1記載のコンタクトチェーン構造。
- 前記2個の端部を前記2個の探針パッドにそれぞれ、同じ金属層により形成された少なくとも2個の金属ストリップを介して接続した請求項1記載のコンタクトチェーン構造。
- 前記第1導電タイプがN型で、前記第2導電タイプがP型である請求項1記載のコンタクトチェーン構造。
- 前記第1導電タイプがP型で、前記第2導電タイプがN型である請求項1記載のコンタクトチェーン構造。
- 第1導電タイプの基板と、
前記基板上の誘電層と、
前記誘電層中のコンタクトホールおよび前記コンタクトホール中の導電材を備えて構成され、前記基板に形成された第2導電タイプの第1ドープ層との電気的接続に用いられる、2個の端部を有し、直列に接続された複数のコンタクト手段と、
前記2個の端部にそれぞれ接続される2個の探針パッドと、
前記第1ドープ層を前記基板に選択的に接続する手段とを備え、
前記第1ドープ層を前記基板に選択的に接続する手段は、前記基板に接続され、前記基板上に形成された第2導電タイプの第2ドープ層と、前記第1ドープ層と前記第2ドープ層との電気的な接続を制御するため、前記第1ドープ層と前記第2ドープ層との間の基板表面に形成された制御ゲートとを含み、
前記第2ドープ層はコンタクトホール中の導電材および第1導電タイプの第3ドープ層を介して前記基板に接続され、前記コンタクトホールの一部は前記第2ドープ層上に位置され、前記コンタクトホールの一部は前記第3ドープ層上に位置されたコンタクトチェーンの総抵抗測定方法であって、
前記第1ドープ層の前記基板に対する接続を解除した状態で、前記探針パッドをプロービングすることによって総コンタクト抵抗を測定するようにしたコンタクトチェーンの総抵抗測定方法。 - 誘電層を有する第1導電タイプの基板上に配置され、前記誘電層中のコンタクトホール及び該コンタクトホール中の導電材を備えて構成され、前記基板に選択的に接続される該基板に形成された第2導電タイプの第1ドープ層との電気的接続に用いられる複数のコンタクト手段のうちの不良コンタクト手段を判定するデバック方法であって、
前記第1ドープ層は、前記基板に接続された前記第2導電タイプの第2ドープ層に選択的に接続するための制御ゲートによって制御され、
前記基板を接地するステップと、
前記第1ドープ層の前記基板に対する接続を選択するステップと、
各コンタクト手段に対応する第1反応を得るため、電荷キャリアビームにより前記コンタクト手段を走査するステップと、
第1反応が所定の要件に適合しない不良コンタクト手段としての第1特定コンタクト手段を検出するステップと
を備え、
前記第1ドープ層の前記基板に対する接続を選択するステップは、前記第1ドープ層を前記第2ドープ層に接続するための電荷キャリアビームで前記制御ゲートをチャージすることによって実行されるデバッグ方法。 - 導電材が装填された少なくとも1個のゲートコンタクトホールが前記制御ゲート上に設けられ、
前記チャージステップは、電荷キャリアビームで前記ゲートコンタクトホールを走査することにより実行される請求項8記載のデバッグ方法。 - 前記第1特定コンタクト手段が検出されない場合に実行される、
前記第1ドープ層を前記基板から電気的に絶縁するステップと、
各コンタクト手段に対応する第2表面反応を得るため、電荷キャリアビームにより前記コンタクト手段を走査するステップと、
前記コンタクト手段を前記電荷キャリアビームで走査して、各コンタクト手段に対応する第2反応を得るステップと、
第2反応が他の所定の要件に適合しない不良コンタクト手段としての第2特定コンタクト手段を検出するステップと
をさらに備えた請求項8記載のデバッグ方法。 - 前記第1ドープ層は、前記基板に接続された前記第2導電タイプの第2ドープ層に選択的に接続するための制御ゲートによって制御され、
前記電気的に絶縁するステップは、前記基板から前記第1ドープ層を絶縁するために、前記基板に前記制御ゲートを接続するための電荷キャリアビームを用いて前記制御ゲートを切断することによって実行される請求項10記載のデバッグ方法。 - 前記第2特定コンタクト手段を前記制御ゲートまで研磨して、前記第2特定コンタクト手段が前記制御ゲートと短絡しているかどうかを判断するステップをさらに備えた請求項11記載のデバッグ方法。
- 前記電荷キャリアは正に帯電された請求項8記載のデバッグ方法。
- 前記第1導電タイプはN型であり、前記第2導電タイプはP型である請求項8記載のデバッグ方法。
- 前記第1導電タイプはP型であり、前記第2導電タイプはN型である請求項8記載のデバッグ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001248319A JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001248319A JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003068812A JP2003068812A (ja) | 2003-03-07 |
JP3654434B2 true JP3654434B2 (ja) | 2005-06-02 |
Family
ID=19077501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001248319A Expired - Fee Related JP3654434B2 (ja) | 2001-08-17 | 2001-08-17 | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654434B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101834169A (zh) * | 2010-04-29 | 2010-09-15 | 上海宏力半导体制造有限公司 | 集成无源器件的衬底的电阻率的测量结构及其形成方法 |
CN112233993B (zh) * | 2020-09-24 | 2022-10-21 | 上海华力集成电路制造有限公司 | 检测晶圆通孔缺陷的方法及装置 |
CN112230067B (zh) * | 2020-10-21 | 2022-08-16 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
-
2001
- 2001-08-17 JP JP2001248319A patent/JP3654434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003068812A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
KR101333760B1 (ko) | 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조 | |
US5959459A (en) | Defect monitor and method for automated contactless inline wafer inspection | |
US7939348B2 (en) | E-beam inspection structure for leakage analysis | |
US9103875B2 (en) | Probe-able voltage contrast test structures | |
US6410353B1 (en) | Contact chain for testing and its relevantly debugging method | |
US8039837B2 (en) | In-line voltage contrast detection of PFET silicide encroachment | |
US20090152595A1 (en) | Semiconductor devices and method of testing same | |
US7733099B2 (en) | Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect | |
JPH11121561A (ja) | 半導体及び集積回路構成体をテストする方法及び装置 | |
TWI754151B (zh) | 晶圓級測試方法及其測試結構 | |
Jenkins et al. | Analysis of silicide process defects by non-contact electron-beam charging | |
US7705621B2 (en) | Test pattern and method of monitoring defects using the same | |
US6727501B1 (en) | Method for detecting over-etch defects | |
JP3654434B2 (ja) | 試験用コンタクトチェーンおよびそれに関連するデバッグ方法 | |
JP2000021945A (ja) | 半導体集積回路のコンタクト抵抗測定方法及び回路 | |
US6963206B2 (en) | System and method of evaluating gate oxide integrity for semiconductor microchips | |
US20030057988A1 (en) | Semiconductor device inspecting method using conducting AFM | |
CN107346751B (zh) | 测试结构及其形成方法以及测试方法 | |
JP2959529B2 (ja) | 荷電粒子ビームによる半導体ウエハー検査装置及び検査方法 | |
TWI696207B (zh) | 用於帶電粒子束檢測之檢測結構及用其檢測缺陷的檢測方法 | |
JP3219147B2 (ja) | コンタクト不良箇所特定方法 | |
EP0237406A2 (en) | Electron beam testing of semiconductor wafers | |
Zheng et al. | A novel nanoprobing analysis flow by using multi-probe configuration to localize silicide defect in MOSFET | |
Österreicher et al. | Active voltage contrast and seebeck effect imaging as complementary techniques for localization of resistive interconnections |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |