KR101030295B1 - 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 - Google Patents

반도체 소자의 소자 분리막 검사용 필드 트랜지스터 Download PDF

Info

Publication number
KR101030295B1
KR101030295B1 KR1020040117512A KR20040117512A KR101030295B1 KR 101030295 B1 KR101030295 B1 KR 101030295B1 KR 1020040117512 A KR1020040117512 A KR 1020040117512A KR 20040117512 A KR20040117512 A KR 20040117512A KR 101030295 B1 KR101030295 B1 KR 101030295B1
Authority
KR
South Korea
Prior art keywords
region
drain region
device isolation
source region
substrate
Prior art date
Application number
KR1020040117512A
Other languages
English (en)
Other versions
KR20060078920A (ko
Inventor
유흥렬
김선주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117512A priority Critical patent/KR101030295B1/ko
Priority to US11/293,660 priority patent/US7348189B2/en
Publication of KR20060078920A publication Critical patent/KR20060078920A/ko
Application granted granted Critical
Publication of KR101030295B1 publication Critical patent/KR101030295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 소자 분리막 검사용 필드 트랜지스터를 개시한다. 본 필드 트랜지스터는, 반도체 기판 내에 형성된 소스 영역 및 드레인 영역과, 상기 기판 내에 형성되어 상기 소스 영역 및 드레인 영역을 분리하는 소자 분리막과, 상기 소스 영역 및 상기 드레인 영역에 각각 접속된 소스 단자 및 드레인 단자와, 상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제1 가지 전극을 포함하는 제1 전압 인가용 전극과, 상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제2 가지 전극을 포함하는 제2 전압 인가용 전극;을 포함하여 구성된다. 그리하여, STI 등의 소자 분리막의 절연 특성 뿐만 아니라, 트랜치의 폭이 좁은 경우에 발생할 수 있는 딤플(Dimple)로 인하여 게이트 전극 사이의 전류 누설이 발생하는 지를 검사할 수 있다.

Description

반도체 소자의 소자 분리막 검사용 필드 트랜지스터{Field Transistor for Testing Isolation in Semiconductor Device}
도 1은 종래의 소자 분리막 형성 방법에 따른 문제점을 설명하기 위한 트랜치 매립 공정의 단면 예시도.
도 2는 딤플(Dimple) 현상이 나타난 영역의 SEM 단면 이미지.
도 3은 딤플(Dimple) 현상이 나타난 영역의 SEM 평면 이미지.
도 4는 종래의 필드 트랜지스터(Field Transistor)의 패턴의 구조를 도시한 예시도.
도 5는 본 발명에 따른 반도체 소자의 소자 분리막 검사용 필드 트랜지스터의 구조를 도시한 평면도.
본 발명은 반도체 소자의 소자 분리막 검사용 필드 트랜지스터에 관한 것으로서, 보다 자세하게는, STI(Shallow Trench Isolation)에 형성된 딤플(Dimple)로 인한 게이트 전극 사이의 누설 전류를 검사할 수 있는 필드 트랜지스터에 관한 것이다.
일반적으로, 소자들 간의 전기적 분리를 위한 소자분리(isolation) 방법으로서 LOCOS에 의한 필드 산화막이 이용되어져 왔다. 그런데, LOCOS에 의한 필드산화막은 집적도 측면에서 단점이 있어서 그 이용에 한계를 갖게 되었고, 현재의 반도체 제조 공정에서는 소자분리 방법으로서 STI(Shallow Trench Isolation) 공정을 이용하고 있다.
이러한 STI 공정은 반도체 기판에 얕은 깊이의 트렌치를 형성한 후, 이 트렌치 내에 절연물을 매립시킴으로써, 인접하는 소자들간을 전기적으로 분리시키는 트렌치형의 소자분리막을 형성하는 방식으로 진행된다.
소자분리막이 형성되는 과정을 간략히 살펴보면, 트렌치형의 소자분리막을 형성하기 위해, 먼저 반도체 기판 상에 패드 산화막 및 패드 질화막을 차례로 형성한 후, 이들을 패터닝하여 소자분리 영역에 해당하는 기판 부분을 노출시킨다. 이후, 노출된 기판 부분을 식각하여 트렌치를 형성하고, 이 트렌치가 완전히 매립되도록 그 내부에 절연 산화막을 매립한다. 이어서, 절연 산화막을 연마하여 트렌치형의 소자분리막이 형성되도록 하고, 잔류된 패드질화막 및 패드산화막을 제거한다.
트렌치 내에 양호하게 산화막을 매립하기 위해서 상대적으로 매립 특성이 양호한 고밀도 플라즈마 화학기상증착법(high density plasma chemical vapor deposition)으로 산화막을 형성하여 트렌치 내부를 채운다.
그러나, 트렌치의 폭이 좁은 경우에는 절연 산화막을 트랜치 내부에 매립하는 과정에서 공공(void; V)이 발생할 수 있다. 도 1에는 트랜치에 매립된 산화막(20)에 공공(V)이 형성된 상태를 도시하였다. 여기서, 참조 번호 10은 실리콘 기판, 11은 패드 산화막, 12는 패드 질화막을 각각 나타낸다.
이와 같은 현상은 특히 0.1 ㎛ 이하의 설계 규칙(design rule)을 갖는 소자분리막을 형성하는 경우에 보다 빈번하게 발생하게 된다. 또한, 이러한 공공의 발생은 이후에 진행되는 공정 즉, 절연 산화막(20)을 연마한 후 잔류된 패드 질화막(12) 및 패드산화막(11)을 제거하였을 때 STI(Shallow Trench Isolation)에 물방울 모양의 딤플로 나타난다.
도 2는 딤플(Dimple) 현상이 나타난 영역을 SEM(주사전자현미경)을 이용하여 얻은 수직 단면에 대한 이미지이고, 도 3은 딤플이 나타난 영역에 대한 SEM 평면 이미지이다. 도 2 및 도 3에서 참조 부호 30은 기판 위에 형성한 다결정 실리콘층, 20은 트렌치에 매립된 절연 산화물, 10은 기판, 22는 딤플, F는 STI가 형성된 영역, A는 트랜지스터의 활성 영역을 나타낸다. 이러한 딤플(Dimple) 현상은 다결정 실리콘 게이트 사이의 전류 누설을 야기하므로, 반도체 소자의 절연(Isolation) 특성의 불량을 유발한다.
한편, 종래에는 웨이퍼 상에 형성된 반도체 소자의 STI 절연 특성을 측정하기 위하여 필드 트랜지스터 측정 패턴을 이용하였다. 도 4에는 종래의 필드 트랜지스터 측정 패턴의 구조를 도시하였다. 도 4에서 보듯이, 필드 트랜지스터 측정 패턴에서는, 기판 내에 형성된 소스 영역(1a) 및 드레인 영역(1b)이 필드 산화막(F)에 의해 분리되어 있고, 소스 영역(1a), 필드 산화막(F) 및 드레인 영역(1b) 위에 다결정 실리콘 전극(G)이 형성되어 있다. 여기서, 다결정 실리콘 전극(G)는 소스 영역(1a) 및 드레인 영역(1b)과 수직한 방향으로 복수개의 가지 전극(Gb)으로 분기되어 있다. 각각의 가지 전극(Gb)는 소스 영역(1a), 필드 산화막(F) 및 드레인 영역(1b)의 위에 형성되되 이들을 수직한 방향으로 가로질러 형성된다.
이와 같은 필드 트랜지스터에서 다결정 실리콘 전극(G)에 소정 크기의 전압을 인가한 후 소스 영역(1a)에 접속된 소스 전극(S) 및 드레인 영역(1b)에 접속된 드레인 전극(D)사이에 전류 누설이 발생하는지 검사함으로써 필드 산화막(F)의 절연 특성을 검사하게 된다.
그러나, 종래의 필드 트랜지스터 검사 패턴은 필드 산화막 등의 소자 분리막이 그 좌우에 형성된 소자의 분리 특성을 측정하기 위한 것이므로, 상술한 딤플에 의한 전류 누설은 측정할 수 없다. 즉, 소자 분리막의 상부에 형성된 딤플로 인하여 다결정 실리콘 게이트 전극 사이에 발생하는 전류 누설에 대하여는 측정이 곤란하다. 따라서, STI에 딤플(Dimple)이 발생하였는지 여부를 검사하기 위한 방법이 필요하게 되었다.
본 발명의 목적은 STI 등의 소자 분리막의 절연 특성 뿐만 아니라, 트랜치의 폭이 좁은 경우에 발생할 수 있는 딤플(Dimple)로 인하여 게이트 전극 사이의 전류 누설이 발생하는 지를 검사할 수 있는 소자 분리막 검사용 필드 트랜지스터를 제공하는 것이다.
본 발명에 따른 반도체 소자의 소자 분리막 검사용 필드 트랜지스터는, 반도 체 기판 내에 형성된 소스 영역 및 드레인 영역과, 상기 기판 내에 형성되어 상기 소스 영역 및 드레인 영역을 분리하는 소자 분리막과, 상기 소스 영역 및 상기 드레인 영역에 각각 접속된 소스 단자 및 드레인 단자와, 상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제1 가지 전극을 포함하는 제1 전압 인가용 전극과, 상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제2 가지 전극을 포함하는 제2 전압 인가용 전극;을 포함하여 구성된다.
본 발명에 따른 소자 분리막 검사용 필드 트랜지스터는 딤플이 발생하기 쉬운 영역에 형성되는 것이 바람직하다. 즉, 트랜지스터 활성 영역이 넓고 STI 영역은 좁은 경우(예컨대, 활성 영역의 폭에 대한 STI의 폭의 비율이 4:1 이상인 지역) 에 본 발명에 따른 테스트 패턴을 형성하면, 소자 분리막의 절연 특성 뿐만 아니라 딤플로 인한 게이트 사이의 전류 누설을 측정할 수 있다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
본 발명에 따른 소자 분리막 검사용 필드 트랜지스터는 딤플이 발생하기 쉬운 영역에 형성되는 것이 바람직하다. 즉, 트랜지스터 활성 영역이 넓고 STI 영역은 좁은 경우(예컨대, 활성 영역의 폭에 대한 STI의 폭의 비율이 4:1 이상인 지역) 에 본 발명에 따른 테스트 패턴을 형성하면, 소자 분리막의 절연 특성 뿐만 아니라 딤플로 인한 게이트 사이의 전류 누설을 측정할 수 있다.
도 5에는 본 발명에 따른 반도체 소자의 소자 분리막 검사용 필드 트랜지스 터의 구조를 예시한 평면도이다.
도 5에서 보듯이, 반도체 기판 내에 형성된 소스 영역(1a) 및 드레인 영역(1b)이 형성된다. 그리고, 소스 영역(1a) 및 드레인 영역(1b)의 사이에는 이들을 분리하는 소자 분리막으로서 STI(30)가 형성된다. 소스 영역(1a) 및 드레인 영역(1b)은 소정의 폭으로 길게 형성되어 있다. 또한, 소스 영역(1a) 및 드레인 영역(1b)의 일단에는 이들 각각에 소스 단자(S) 및 드레인 단자(D)가 접속된다.
한편, 기판 위에는 소스 영역(1a), STI(30) 및 드레인 영역(1b)을 가로 질러 제1 전압 인가용 전극(G1)가 형성된다. 제1 전압 인가용 단자는 복수개의 가지 전극(G1b)가 형성된다. 복수개의 가지 전극(G1b)는 제1 전압 인가용 전극의 본체(G1)로부터 분기되어 형성되어 있다. 아울러 제1 전압 인가용 전극(G1)의 형상과 유사하게 제2 전압 인가용 전극(G2)가 형성되는데, 제2 전압 인가용 단자(G2)의 본체로부터 복수개의 가지 전극(G2b)가 분기되어 소스 영역(1a), STI(30) 및 드레인 영역(1b)을 가로질러 형성된다. 여기서, 가지 전극(G1b) 및 가지 전극(G2b)는 상호 교대로 형성되는 것이 바람직하고, 이들 가지 전극(G1b, G2b)들이 하나씩 교대로 일정 간격을 두고 이격되어 배치되는 것이 보다 바람직하다. 또한, 제1 전압 인가용 전극(G1) 및 제2 전압 인가용 전극(G2)은 다결정 실리콘 전극인 것이 바람직하다.
상술한 구조의 필드 트랜지스터를 이용하여 소자 분리막(30)의 분리 특성 및 소자 분리막(30)에 형성될 수 있는 딤플로 인한 게이트 전극 사이의 전류 누설은 다음과 같은 방식으로 검사될 수 있다.
먼저, 소자 분리막(30)의 절연 특성은 제1 전압 인가용 전극(G1) 및 제2 전압 인가용 전극(G2)에 동일 크기의 전압을 인가한다. 그리고 나서, 소스 단자(S) 및 드레인 단자(D) 사이에 누설 전류가 있는 지를 측정한다. 만약, 소자 분리막(30)에 절연 특성이 불량하다면 소스 단자(S) 및 드레인 단자(D) 사이에 흐르는 전류가 검출될 것이다.
또한, 트렌치의 폭이 좁은 STI에 딤플이 형성되어 있는 지 여부는 다음과 같은 방식으로 검사할 수 있다. 즉, 제1 전압 인가용 전극(G1) 및 제2 전압 인가용 전극(G2)에 크기가 다른 전압을 인가한다. 그리고 나서, 제1 전압 인가용 전극(G1) 및 제2 전압 인가용 전극(G2) 사이에 전류 누설이 있는 지 여부를 측정한다. 만약, STI(30)에 딤플이 형성되어 있다면, 딤플로 인하여 가지 전극(G1b) 및 가지 전극(G2b) 사이에 누설 전류가 발생할 것이고, 이러한 누설 전류는 G1 및 G2 사이에 흐르게 될 것이다. 따라서, 제1 전압 인가용 전극(G1) 및 제2 전압 인가용 전극(G2) 사이에 발생하는 누설 전류를 측정함으로써 딤플의 존재 여부 및 그로 인한 누설 전류를 검사할 수 있다.
이상으로 본 발명에 따른 바람직한 실시예를 중심으로 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 본 발명에 속하는 기술 분야에서 통상의 지식을 가진 자라면 용이하게 이해할 수 있을 것이다.
본 발명에 따르면, 반도체 소자의 소자 분리막의 절연 특성 뿐만 아니라, 폭 이 좁은 트랜치를 형성하는 경우에 발생할 수 있는 딤플로 인한 게이트 전극 사이의 전류 누설을 동시에 측정할 수 있다. 따라서, 종래 모니터링이 까다로웠던 STI의 딤플을 손쉽게 검출할 수 있다.

Claims (3)

  1. 반도체 기판 내에 형성된 소스 영역 및 드레인 영역;
    상기 기판 내에 형성되어 상기 소스 영역 및 드레인 영역을 분리하는 소자 분리막;
    상기 소스 영역 및 상기 드레인 영역에 각각 접속된 소스 단자 및 드레인 단자;
    상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제1 가지 전극을 포함하는 제1 전압 인가용 전극; 및
    상기 기판 위에 형성되고 상기 소스 영역, 상기 소자 분리막 및 상기 드레인 영역을 가로질러 형성된 복수개의 제2 가지 전극을 포함하는 제2 전압 인가용 전극;을 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 검사용 필드 트랜지스터.
  2. 제1항에 있어서, 상기 제1 가지 전극 및 상기 제2 가지 전극은 상호 교대로 형성된 것을 특징으로 하는 반도체 소자의 소자 분리막 검사용 필드 트랜지스터.
  3. 제1항에 있어서, 상기 제1 전압 인가용 전극 및 상기 제2 전압 인가용 전극은 다결정 실리콘 전극인 것을 특징으로 하는 반도체 소자의 소자 분리막 검사용 필드 트랜지스터.
KR1020040117512A 2004-12-30 2004-12-30 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 KR101030295B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117512A KR101030295B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
US11/293,660 US7348189B2 (en) 2004-12-30 2005-12-02 Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117512A KR101030295B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 소자 분리막 검사용 필드 트랜지스터

Publications (2)

Publication Number Publication Date
KR20060078920A KR20060078920A (ko) 2006-07-05
KR101030295B1 true KR101030295B1 (ko) 2011-04-20

Family

ID=36641021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117512A KR101030295B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 소자 분리막 검사용 필드 트랜지스터

Country Status (2)

Country Link
US (1) US7348189B2 (ko)
KR (1) KR101030295B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810605A (zh) * 2016-03-24 2016-07-27 上海华力微电子有限公司 用于检查多晶硅栅极侧墙绝缘性能的测试结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101406227B1 (ko) 2008-05-15 2014-06-13 삼성전자주식회사 소자분리막 내 보이드 검출을 위한 ｔｅｇ 패턴 및 그형성방법
CN104422870B (zh) * 2013-09-10 2018-08-21 中芯国际集成电路制造(上海)有限公司 一种微型沟槽的测试结构及测试方法
CN104465616B (zh) * 2013-09-23 2017-10-27 中芯国际集成电路制造(上海)有限公司 集成电路的可靠性分析测试结构及其测试方法
CN104792585B (zh) * 2014-01-22 2017-05-17 中芯国际集成电路制造(上海)有限公司 一种tem样品的制备方法
CN103871924A (zh) * 2014-03-24 2014-06-18 上海华力微电子有限公司 监控栅极漏电的测试结构和测试方法
CN105097779B (zh) * 2014-04-25 2017-12-19 中芯国际集成电路制造(上海)有限公司 用于检测sti结构的电隔离性能的检测结构和检测方法
CN110767572B (zh) * 2018-07-27 2021-11-05 无锡华润上华科技有限公司 监测有源区与隔离结构交界区域台阶高度的方法
CN112599436B (zh) * 2020-12-10 2022-07-05 泉芯集成电路制造(济南)有限公司 一种侦测结构、及sti异常孔洞的侦测方法
CN113488451A (zh) * 2021-06-29 2021-10-08 上海华力微电子有限公司 浅沟槽隔离能力测试结构及其测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006315A (ko) * 1998-06-22 2000-01-25 포만 제프리 엘 트렌치캐패시터구조체및그제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614750A (en) 1995-06-29 1997-03-25 Northern Telecom Limited Buried layer contact for an integrated circuit structure
JP4649006B2 (ja) * 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP3583662B2 (ja) 1999-08-12 2004-11-04 株式会社 沖マイクロデザイン 半導体装置および半導体装置の製造方法
JP2001060590A (ja) 1999-08-20 2001-03-06 Denso Corp 半導体装置の電気配線及びその製造方法
JP3621359B2 (ja) 2001-05-25 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000006315A (ko) * 1998-06-22 2000-01-25 포만 제프리 엘 트렌치캐패시터구조체및그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810605A (zh) * 2016-03-24 2016-07-27 上海华力微电子有限公司 用于检查多晶硅栅极侧墙绝缘性能的测试结构

Also Published As

Publication number Publication date
KR20060078920A (ko) 2006-07-05
US7348189B2 (en) 2008-03-25
US20060148138A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP2002217258A (ja) 半導体装置およびその測定方法、ならびに半導体装置の製造方法
US8093074B2 (en) Analysis method for semiconductor device
US7348189B2 (en) Field transistor monitoring pattern for shallow trench isolation defects in semiconductor device
US6600333B1 (en) Method and test structure for characterizing sidewall damage in a semiconductor device
US5739052A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
KR20070105201A (ko) 반도체 기판의 하부결함 검출방법
KR100915765B1 (ko) 반도체 소자의 테스트 패턴 및 그 제조 방법
US9691669B1 (en) Test structures and methods for measuring silicon thickness in fully depleted silicon-on-insulator technologies
US8890551B2 (en) Test key structure and method for measuring step height by such test key structure
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
TWI434362B (zh) 金屬氧化物半導體測試結構、其形成方法以及用於進行晶圓驗收測試之方法
US20070111340A1 (en) Method for in-line testing of semiconductor wafers
CN100590828C (zh) 浅沟槽隔离结构平坦化性能检测方法
JP4750489B2 (ja) 半導体装置の製造方法
KR100787745B1 (ko) 반도체 제조용 ｐｃｍ 테스트 패턴
US7807552B2 (en) Method of inspecting defect of semiconductor device
JP2007123755A (ja) ボイド検出装置、その製造方法及び評価方法
KR100559538B1 (ko) 소자 분리막 시험패턴 형성방법
KR100290483B1 (ko) 테스트 패턴 형성 방법 및 이를 이용한 절연막의 공극검출 방법
KR20080029699A (ko) 리세스 깊이 측정 방법
KR100293828B1 (ko) 반도체 소자의 패턴 손상 검출방법
KR100531952B1 (ko) 얕은 트랜치 절연 프로파일의 모니터링 패턴 형성방법
US20210109051A1 (en) Inspection Structure and Inspection Method
CN114649303A (zh) 尺寸测试结构及方法
JP4089622B2 (ja) 半導体装置の評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee