KR100741677B1 - 임프린팅에 의한 기판의 제조방법 - Google Patents
임프린팅에 의한 기판의 제조방법 Download PDFInfo
- Publication number
- KR100741677B1 KR100741677B1 KR1020060020853A KR20060020853A KR100741677B1 KR 100741677 B1 KR100741677 B1 KR 100741677B1 KR 1020060020853 A KR1020060020853 A KR 1020060020853A KR 20060020853 A KR20060020853 A KR 20060020853A KR 100741677 B1 KR100741677 B1 KR 100741677B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- layer
- thin film
- metal thin
- resin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/887—Nanoimprint lithography, i.e. nanostamp
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
금속 박막층을 이용하여 임프린팅 몰드와 수지층 간의 이형성을 부여하면서, 도금에 의한 도전층 형성에 유리한 기판의 제조방법 및 이 방법에 의하여 제조된 기판을 제공한다. 본 발명의 일 측면에 따르면, (a) 수지층의 상부에 금속 박막층을 적층하는 단계, (b) 상기 수지층과 상기 금속 박막층을 배선 패턴에 상응하는 패턴을 가지는 면을 포함하는 임프린팅 몰드(imprinting mold)로 가압하는 단계, (c) 상기 수지층을 구성하는 수지를 경화시키는 단계, (d)상기 수지층 및 상기 금속 박막층으로부터 상기 임프린팅 몰드를 제거하는 단계를 포함하는 임프린팅에 의한 기판의 제조방법을 제시할 수 있다.
임프린팅, 기판, 금속 박막층, 전해도금
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 기판의 제조방법을 나타내는 도면; 및
도 2는 본 발명의 바람직한 일 실시예에 따른 기판을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
301 : 임프린팅 몰드 302 : 이형층
303 : 금속 박막층 305 : 수지층
307 : 하부기재 309 : 도전층
본 발명은 기판의 제조방법에 관한 것으로, 특히 임프린팅 방법에 의한 기판의 제조방법에 관한 것이다.
전자제품의 박막, 경량, 다기능화 추세에 따라 이에 사용되는 기판 역시 미 세패턴화, 소형화, 고밀도화 및 패키지화가 동시에 요구되고 있다. 따라서 신호처리 능력이 뛰어난 회로를 좁은 면적에서 구형하기 위한 여러 가지 다양한 연구들이 수행되고 있다.
그 중 극히 미세한 배선을 형성하기 위하여 배선 패턴에 상응하는 스템프로 기판 상에 패턴을 압착하여 전사하는 방식인 임프린팅(imprinting)에 의하여 배선패턴을 형성하는 방법이 시도되고 있다.
이와 같은 임프린팅에 의한 기판의 제조에 있어서 양산성을 높이기 위해서는 대면적 임프린팅이 가능해야 하는데, 이를 위해서는 임프린팅 몰드와 기판간의 이형성 문제가 반드시 해결되어야 한다. 즉, 종래의 임프린팅 공정에서 금속성 임프린팅 몰드를 이용하여 기판 상의 수지층에 열압착을 하는 경우 몰드 상의 패턴 채널에 수지가 구속되어 완벽한 패턴을 전사하는데 어려움을 겪었다. 이러한 이형분량의 문제를 해결하기 위하여 다양한 노력들이 시도되고 있는데, 예를 들면, 임프린팅 몰드 상에 이형제를 도포하거나 표면에너지가 낮은 물질로 코팅하는 방법, 임프린팅 몰드의 재료자체를 표면에너지가 낮은 재료를 이용하여 제작하는 방법, 임프린팅되는 수지층에 이형제를 도포하거나 또는 수지층 자체에 이형제나 이형되는 물질을 혼합하는 방법 등이 있이 제시되고 있다. 그러나 이러한 종래의 방식에 의해서도 내구성을 가지고 완벽하게 이형성을 부여하는 데는 한계가 있다.
본 발명은 금속 박막층을 이용하여 임프린팅 몰드와 수지층 간의 이형성을 부여하면서, 도금에 의한 도전층 형성에 유리한 기판의 제조방법 및 이 방법에 의하여 제조된 기판을 제공한다.
본 발명의 일 측면에 따르면, (a) 수지층의 상부에 금속 박막층을 적층하는 단계, (b) 상기 수지층과 상기 금속 박막층을 배선 패턴에 상응하는 패턴을 가지는 면을 포함하는 임프린팅 몰드(imprinting mold)로 가압하는 단계, (c) 상기 수지층을 구성하는 수지를 경화시키는 단계 및 (d) 상기 수지층 및 상기 금속 박막층으로부터 상기 임프린팅 몰드를 제거하는 단계를 포함하는 임프린팅에 의한 기판의 제조방법을 제공할 수 있다.
여기서 수지층은 열경화성 수지를 포함하는 층일 수 있고, 바람직한 실시예에따르면 이 열경화성 수지는 에폭시 수지이다.
여기서 상기 금속 박막층은 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 이들의 합금 중 적어도 하나를 포함할 수 있고, 상기 금속 박막층의 두께가 0.1 내지 100㎛일 수 있다.
또한 여기서 상기 단계(a)는 상기 열경화수지가 열흐름성을 가지고 상기 금속 박막층과 결합할 수 있는 온도에서 수행되고, 바람직한 실시예에 따르면 60 내지 120℃에서 수행된다. 또한 여기서 상기 단계(c)는 80 내지 250℃에서 수행될 수 있다.
또한 여기서 (e) 상기 금속 박막층에 전사된 상기 배선 패턴 중 음각부에 도 전층을 형성하는 단계 및 (f) 상기 수지층의 높이에 상응하도록 상기 도전층과 상기 금속 박막층을 제거하는 단계를 더 포함할 수 있다. 여기서 상기 단계 (e)의 도전층은 전해도금에 의하여 형성될 수 있다.
본 발명의 다른 측면에 따르면 상술한 임프린팅에 의한 기판의 제조방법에 의하여 제조되는 기판을 제공할 수 있다. 여기서 기판은 폭이 50nm 내지 15㎛인 도전성 배선을 포함할 수 있다.
이하, 본 발명에 따른 임프린팅에 의한 기판의 제조방법의 바람직한 실시예들을 첨부도면을 참조하여 상세히 설명하기로 한다. 본 발명의 제조방법을 설명하기에 앞서 임프린팅 방식의 종류에 대하여 간단히 설명하기로 한다.
임프린팅 방식으로는 재료의 특성에 따라 열가소성(thermoplastic) 또는 열경화성 (thermalsist) 재료를 사용하는 핫 엠보싱(hot embossing)방식과 광경화성 재료(photoresist)를 사용하는 UV방식이 있다. 핫 엠보싱 방식은 3차원 패턴이 구형되어 있는 임프린팅 몰드 또는 스템프(tool foil)를 열가소성이나 열경화성 수지가 적층되어 있는 기재에 열압착한다. 그 후 열경화성 수지가 완전히 고형화 또는 경화되었을 때 이 임프린팅 몰드 또는 스템프를 제거함으로써 몰드 상에 3차원 패턴을 열가소성이나 열경화성 재료에 전사하는 방식이다. 또한 UV방식은 3차원 패턴이 구현되어 있는 투명한 임프린팅 몰드 또는 스템프(tool foil)를 광경화 재료가 도포되어 있는 기재에 압착시켜 광경화 재료가 임프린팅 몰드 또는 스템프에 완전히 스미도록 한 후, UV를 조사하여 광경화를 유도한 후, 이형함으로써 몰드 등의 3 차원 패턴을 광경화 재료에 전사하는 방식을 말한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 기판의 제조방법을 나타내는 도면이다. 도 1을 참조하면, 임프린팅 몰드(301), 이형층(302), 금속 박막층(303), 수지층(305), 하부기재(307), 도전층(309)이 도시되어 있다.
본 발명의 임프린팅에 의한 기판의 제조방법은 (a) 수지층(305)의 상부에 금속 박막층(303)을 적층하는 단계, (b) 수지층(305)과 금속 박막층(303)을 배선 패턴에 상응하는 패턴을 가지는 면을 포함하는 임프린팅 몰드(301)(imprinting mold)로 가압하는 단계, (c) 상기 수지층(305)을 구성하는 수지를 경화시키는 단계, (d) 수지층(305) 및 금속 박막층(303)으로부터 상기 임프린팅 몰드(301)를 제거하는 단계, (e) 상기 금속 박막층(303)에 전사된 상기 배선 패턴 중 음각부에 도전층(309)을 형성하는 단계; 및 (f) 상기 수지층(305)의 높이에 상응하도록 상기 도전층(309)과 상기 금속 박막층(303)을 제거하는 단계를 포함한다. 각 단계들을 순서대로 살펴보기로 한다. 여기서 음각부는 패턴에서 수지층 높이를 기준으로 내려간 부위를 말하며, 일반적으로 에디티브 또는 세미에디티브 방식에서 금속이 충전되는 부분에 해당한다.
단계 (a)는 수지층의 상부에 금속 박막층을 적층하는 단계이다. 여기서 수지층으로는 열경화성 수지가 바람직하며, 기판에 사용되는 열경화성 수지는 제한 없이 사용될 수 있다. 본원발명의 바람직한 실시예에 따르면 에폭시 수지 또는 개질된 에폭시 수지를 사용할 수 있다. 이 에폭시 수지는 한 종류로 이루어진 것은 드물며 요구되는 열적, 기계적, 전기적 특성에 따라 다양한 종류의 에폭시 수지를 혼 합하여 사용하고, 난연성이나 치수안정성 등을 위하여 다양한 첨가제를 포함할 수 있으며, 개질하여 사용될 수 있다.
금속 박막층으로는 기판의 도전성 재료나 무전해 도금 또는 전해 도금에 의하여 형성될 수 있는 도금층에 포함되는 금속이라면 그 종류에 제한 없이 사용될 수 있다. 이는 단일한 금속일 수도 있고, 합금일 수도 있으며, 동일 또는 상이한 금속으로 이루어진 다층박막일 수도 있다. 바람직한 실시예에 따르면 본 발명의 금속 박막층은 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상의 금속이고, 바람직하게는 구리 알루미늄 또는 니켈이다. 이 금속 박막층의 두께는 임프린팅 몰드에 의하여 배선 패턴이 전사되고, 도금 도전층을 더 적층하기 적합한 0.1 내지 100㎛인 것이 바람직하며, 이보다 두꺼워도 후 공정에서 수지층상에 적층된 잉여 금속 박막층을 제거하기 불편하고, 효율적인 측면에서 바람직하지 않다.
이 단계에서 금속 박막층과 수지층이 결합하기에 적합하도록 일정한 온도에서 공정을 수행하는 것이 바람직하다. 이는 수지층을 구성하는 수지의 유리전이 온도까지 승온시킬 필요는 없으나, 이 수지층이 어느 정도 열흐름성을 가지어 금속 박막층이 적층되었을 때 밀착될 수 있도록 하는 것이 바람직하다. 이는 후 공정인 임프린팅 시 배선패턴의 전사가 정확하게 일어나기 위해서는 금속 박막층과 수지층이 서로 분리되어 평면상으로 서로 어긋나지 않아야 하기 때문이다. 이러한 수지층의 조건을 형성하기 위하여 예를 들면, 에폭시 수지의 경우 60 내지 120℃에서 단계 (a)를 수행하는 것이 바람직하다.
단계 (b)에서는 수지층(305)과 금속 박막층(303)을 배선 패턴에 상응하는 패턴을 가지는 면을 포함하는 임프린팅 몰드(301)(imprinting mold)로 가압하는 단계이다. 이 단계는 당해 기술분야의 통상적인 범위 내에서 수행될 수 있으며, 가압조건이나 임프린팅 몰드의 조건에 특별히 제한되지 않는다. 이 임프린팅 몰드에서 배선패턴에 상응하는 면은 이형층을 더 포함하여, 수지층과의 이형성을 더 좋게 할 수 있다. 본 발명의 바람직한 실시예에 따르면, 이 이형층은 불소나 규소 또는 이들의 혼합물을 포함하는 층일 수 있다. 여기서 배선 패턴에 상응하는 패턴은 형성하고자 하는 배선의 형상에 대하여 음각과 양각이 역전된 패턴을 말한다.
단계 (c) 상기 수지층(305)을 구성하는 수지를 경화시키는 단계이다. 수지의 경화를 위하여 열을 가하여야 하는데, 이는 사용된 수지에 상응하는 온도를 부가하면 된다. 예를 들면, 에폭시 수지
의 경우 80 내지 250℃에서 기판을 처리하여 수지층을 경화시킬 수 있다. 이와 같은 기판의 경화는 통상적인 조건에서 수행될 수 있다.
단계 (d)에서는 배선 패턴의 전사가 완료되어 수지층(305) 및 금속 박막층(303)으로부터 상기 임프린팅 몰드(301)를 제거하는 단계이고, 단계 (e)는 상기 금속 박막층(303)에 전사된 상기 배선 패턴 중 음각부에 도전층(309)을 형성하는 단계이다. 단계 (e)는 종래의 에디티브 방식이나 세미-에디티브 방식에 의하여 도금에 의해 도전층을 형성하는 단계에 해당하는 것으로, 이미 금속 박막층이 형성되어 있어 무전해 도금과 같은 단계는 생략할 수 있어, 간략화된 방법에 의하여 도금할 수 있다는 장점이 있다. 여기서 도전층(309)은 전해도금에 의하여 형성될 수 있으 며, 구체적인 전해도금 방법은 통상적인 도금욕 조건으로 수행될 수 있다. 바람직하게는 구리 도금욕을 이용하여 구리 도금층을 형성하는 것이다. 이러한 도금 조건으로 이에 한정되는 것은 아니나, 예를 들면, 하기의 표에서 제시한 시안화 동도금 조성과 공정조건을 이용하면 본 발명의 구리 도전층을 형성할 수 있다. 여기서, 구리 대신에 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al) 및 이들의 합금 중 적어도 하나를 포함하는 시안화 칼륨을 포함시키면 각 금속을 포함하는 도전층을 형성할 수 있다.
스트라이크(g/L) | 중농도 | 고농도 | |
시안화구리(CuCN) | 20내지40 | 60내지75 | 90내지120 |
시안화소다(NaCN) | 35내지54 | 70내지85 | 100내지135 |
유리시안화소다 | 15이상 | 5내지10 | 5내지10 |
시안화칼륨 (KCN) | - | 91내지97 | 130내지175 |
가성소다(NaOH) | 0내지7 | 10내지40 | 25 |
수산화칼륨(KOH) | - | 10내지40 | 25 |
pH | 11.5 | 12.4 | 12.4내지12.6 |
온도(℃) | 45내지60 | 60내지70 | 75내지85 |
전류밀도(A/dm^2) | - | 2내지4 | 2내지11 |
단계 (f)에서는 상기 수지층(305)의 높이에 상응하도록 상기 도전층(309)과 상기 금속 박막층(303)을 제거하는 단계이다. 이는 다층기판을 형성하기 위하여 절연층이 적층되기 위해서는 도금에 기여하지 않은 불필요한 니켈층과 잉여 도금층을 제거하는 단계이다. 이 층들을 제거하는 것은 물리적 또는 화학적 에칭에 의하여 수행될 수 있으며, 통상적인 도전층의 에칭방법이 제한 없이 사용될 수 있음은 물론이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 기판을 나타내는 도면이다. 도 2를 참조하면, 본 발명의 기판은 상술한 방법에 의하여 제조된 것으로, 하부기재(307) 상에 수지층(305)과 배선 패턴에 해당하는 금속 박막층(303)을 포함하고, 금속 박막층 상에는 도전층(309)이 충전되어 있다. 상술한 제조방법에 의하여 형성된 배선은 종래의 서브트랙티드(substractive), 에디티브(additive) 또는 세미에디티브(semi-additive) 방식에 의한 경우 보다 훨씬 미세한 배선 폭을 형성할 수 있다. 바람직한 실시예에 따르면, 본 발명의 기판은 50nm 내지 15㎛의 폭을 가지는 배선을 포함할 수 있다.
이상에서 임프린팅에 의한 기판의 제조방법을 설명하였으며, 여기에 기재되지 않았으나, 당업자가 임프린팅 공정을 수행하는데 통상적인 범위 내에서 적용하는 전처리 과정이나 후 처리과정이 부가될 수 있음은 물론이다. 상술한 바와 같이 임프린팅에 의하여 배선패턴이 형성된 기판은 통상적인 범위 내에서 적층하여 다층기판을 형성할 수 있다.
본 발명은 금속 박막층을 이용하여 임프린팅 몰드와 수지층 간의 이형성을 부여하면서, 도금에 의한 도전층 형성에 유리한 기판의 제조방법 및 이 방법에 의하여 제조된 기판을 제공한다.
Claims (12)
- (a) 수지층의 상부에 금속 박막층을 적층하는 단계;(b) 상기 수지층과 상기 금속 박막층을 배선 패턴에 상응하는 패턴을 가지는 면을 포함하는 임프린팅 몰드(imprinting mold)로 가압하는 단계;(c) 상기 수지층을 구성하는 수지를 경화시키는 단계; 및(d) 상기 수지층 및 상기 금속 박막층으로부터 상기 임프린팅 몰드를 제거하는 단계를 포함하는 임프린팅에 의한 기판의 제조방법
- 청구항 1에 있어서,상기 수지층은 열경화성 수지를 포함하는 층인 기판의 제조방법
- 청구항 2에 있어서,상기 열경화성 수지는 에폭시 수지인 기판의 제조방법
- 청구항 1에 있어서,상기 금속 박막층은 금(Au), 은(Ag), 니켈(Ni), 알루미늄(Al), 구리(Cu) 및 이들의 합금 중 적어도 하나를 포함하는 기판의 제조방법
- 청구항 1에 있어서,상기 금속 박막층의 두께가 0.1 내지 100㎛인 기판의 제조방법
- 청구항 2에 있어서,상기 단계(a)는 상기 열경화수지가 열흐름성을 가지고 상기 금속 박막층과 결합할 수 있는 온도에서 수행되는 기판의 제조방법
- 청구항 6에 있어서,상기 단계(a)는 60 내지 120℃에서 수행되는 기판의 제조방법
- 청구항 2에 있어서,상기 단계(c)는 80 내지 250℃에서 수행되는 기판의 제조방법
- 청구항 1에 있어서,(e) 상기 금속 박막층에 전사된 상기 배선 패턴 중 음각부에 도전층을 형성하는 단계; 및(f) 상기 수지층의 높이에 상응하도록 상기 도전층과 상기 금속 박막층을 제거하는 단계를 더 포함하는 기판의 제조방법
- 청구항 9에 있어서,상기 단계 (e)의 도전층은 전해도금에 의하여 형성되는 기판의 제조방법
- 청구항 1 내지 10 중 어느 한 항의 임프린팅에 의한 기판의 제조방법에 의하여 제조되는 기판
- 청구항 11에 있어서,폭이 50nm 내지 15㎛인 도전성 배선을 포함하는 기판
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060020853A KR100741677B1 (ko) | 2006-03-06 | 2006-03-06 | 임프린팅에 의한 기판의 제조방법 |
JP2007048563A JP2007243181A (ja) | 2006-03-06 | 2007-02-28 | インプリンティングによる基板の製造方法 |
US11/713,608 US8187518B2 (en) | 2006-03-06 | 2007-03-05 | Method for manufacturing substrate by imprinting |
CN2007100867045A CN101035412B (zh) | 2006-03-06 | 2007-03-06 | 通过压印制造基板的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060020853A KR100741677B1 (ko) | 2006-03-06 | 2006-03-06 | 임프린팅에 의한 기판의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100741677B1 true KR100741677B1 (ko) | 2007-07-23 |
Family
ID=38471796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060020853A KR100741677B1 (ko) | 2006-03-06 | 2006-03-06 | 임프린팅에 의한 기판의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8187518B2 (ko) |
JP (1) | JP2007243181A (ko) |
KR (1) | KR100741677B1 (ko) |
CN (1) | CN101035412B (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011037285A1 (ko) * | 2009-09-24 | 2011-03-31 | Hwang Choon Seob | 전극 제조방법 |
WO2011043537A2 (en) * | 2009-10-08 | 2011-04-14 | Lg Innotek Co., Ltd. | Printed circuit board and manufacturing method thereof |
KR101042117B1 (ko) | 2008-11-06 | 2011-06-16 | 안복만 | 금형성형에 의한 두께동 전자회로 형성방법 |
KR101373721B1 (ko) * | 2012-01-27 | 2014-03-14 | 한국기계연구원 | 나노 금속패턴 형성방법 |
KR20140127160A (ko) | 2013-04-19 | 2014-11-03 | 주식회사 잉크테크 | 디스플레이용 투명전극 필름 제조방법 및 디스플레이용 투명전극 필름 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090049022A (ko) | 2007-11-12 | 2009-05-15 | 도오꾜오까고오교 가부시끼가이샤 | 부극 기재 |
JP5433144B2 (ja) * | 2007-11-12 | 2014-03-05 | 東京応化工業株式会社 | リチウム二次電池用負極基材 |
JP5096223B2 (ja) * | 2008-05-08 | 2012-12-12 | 日東電工株式会社 | 配線回路基板の製造方法 |
KR20090129927A (ko) * | 2008-06-13 | 2009-12-17 | 주식회사 엘지화학 | 발열체 및 이의 제조방법 |
KR100940437B1 (ko) * | 2008-06-13 | 2010-02-10 | 주식회사 엘지화학 | 발열체 및 이의 제조방법 |
JP2010010500A (ja) * | 2008-06-30 | 2010-01-14 | Hitachi Ltd | 銅回路部品およびその製造方法 |
US8101519B2 (en) | 2008-08-14 | 2012-01-24 | Samsung Electronics Co., Ltd. | Mold, manufacturing method of mold, method for forming patterns using mold, and display substrate and display device manufactured by using method for forming patterns |
JP2010287625A (ja) * | 2009-06-09 | 2010-12-24 | Toshiba Corp | テンプレート及びパターン形成方法 |
KR20110122321A (ko) * | 2010-05-04 | 2011-11-10 | 엘지디스플레이 주식회사 | 박막 패턴의 제조 장치 및 방법 |
KR20120082310A (ko) * | 2011-01-13 | 2012-07-23 | 엘지이노텍 주식회사 | 터치 패널, 이의 제조 방법 및 터치 패널을 포함한 액정 표시 장치 |
KR101284595B1 (ko) * | 2011-12-23 | 2013-07-15 | 한국생산기술연구원 | 멀티 터치용 터치 스크린 패널 및 그 제조 방법 |
US9313896B2 (en) | 2013-02-04 | 2016-04-12 | Nanchang O-Film Tech. Co., Ltd. | Double-layered transparent conductive film and manufacturing method thereof |
CN103426500B (zh) * | 2013-02-04 | 2016-03-09 | 南昌欧菲光科技有限公司 | 双层透明导电膜及其制备方法 |
CN103106953B (zh) * | 2013-02-06 | 2014-11-26 | 南昌欧菲光科技有限公司 | 导电膜及其制备方法以及包含该导电膜的触摸屏 |
US8828503B1 (en) * | 2013-02-28 | 2014-09-09 | Eastman Kodak Company | Making multi-layer micro-wire structure |
US8895429B2 (en) * | 2013-03-05 | 2014-11-25 | Eastman Kodak Company | Micro-channel structure with variable depths |
JP6040834B2 (ja) * | 2013-03-28 | 2016-12-07 | 富士通株式会社 | 樹脂凸部形成方法及び配線板製造方法 |
JP6197369B2 (ja) * | 2013-05-24 | 2017-09-20 | 富士通株式会社 | 配線基板の製造方法および配線基板製造用の型 |
CN106034373B (zh) * | 2015-03-10 | 2018-09-25 | 上海量子绘景电子股份有限公司 | 高密度多层铜线路板及其制备方法 |
KR102179729B1 (ko) * | 2018-03-27 | 2020-11-17 | 주식회사 엘지화학 | 블랙 격벽 패턴 필름 및 이의 제조방법 |
KR20240001274A (ko) * | 2019-01-07 | 2024-01-03 | 비아비 솔루션즈 아이엔씨. | 유기층을 포함하는 다층 물품 |
CN111421798B (zh) * | 2020-04-28 | 2023-01-17 | 东莞世纪创造绝缘有限公司 | 一种可调节式橡胶模压装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100378078B1 (ko) * | 1999-07-20 | 2003-03-29 | 주식회사 미뉴타텍 | 직접 가압 공정을 이용한 금속 배선층 형성 방법 |
JP2004230471A (ja) | 2003-01-28 | 2004-08-19 | Murata Mfg Co Ltd | セラミック微細パターン形成方法 |
KR20040107058A (ko) * | 2003-06-12 | 2004-12-20 | 삼성전자주식회사 | 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지 |
KR20050054042A (ko) * | 2003-12-03 | 2005-06-10 | 삼성전기주식회사 | 인쇄회로기판의 솔더 레지스트 패턴 형성 방법 |
KR20060008663A (ko) * | 2004-07-23 | 2006-01-27 | 한국기계연구원 | 나노 임프린트를 이용한 나노 물질의 패턴 형성방법 |
KR20060104737A (ko) * | 2005-03-31 | 2006-10-09 | 삼성전기주식회사 | 인쇄회로기판용 임프린트 몰드의 이형처리방법 |
KR20060108104A (ko) * | 2005-04-12 | 2006-10-17 | 삼성전기주식회사 | 임프린트법을 이용한 인쇄회로기판의 제조방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4407883A (en) * | 1982-03-03 | 1983-10-04 | Uop Inc. | Laminates for printed circuit boards |
US4614837A (en) * | 1985-04-03 | 1986-09-30 | Allied Corporation | Method for placing electrically conductive paths on a substrate |
CA2052931A1 (en) * | 1991-01-31 | 1992-08-01 | Theodore A. Martin, Jr. | Process and programmable computer controlled system for electroless copper plating |
US5761801A (en) * | 1995-06-07 | 1998-06-09 | The Dexter Corporation | Method for making a conductive film composite |
US5718789A (en) | 1995-06-07 | 1998-02-17 | The Dexter Corporation | Method for making a debossed conductive film composite |
JP3626022B2 (ja) * | 1998-10-09 | 2005-03-02 | イビデン株式会社 | 多層プリント配線板の製造方法 |
JP2002270997A (ja) * | 2001-03-08 | 2002-09-20 | Hitachi Ltd | 配線基板の製造方法 |
JP2002290010A (ja) * | 2001-03-23 | 2002-10-04 | Toppan Printing Co Ltd | プリント配線板及びその製造方法 |
JP3639229B2 (ja) | 2001-07-17 | 2005-04-20 | 松下電器産業株式会社 | 堆積膜の平坦化方法 |
TWI236092B (en) * | 2001-10-05 | 2005-07-11 | Semiconductor Tech Acad Res Ct | Electroless plating process, and embedded wire and forming process thereof |
JP2007158017A (ja) | 2005-12-05 | 2007-06-21 | Mitsui Mining & Smelting Co Ltd | 配線基板およびその製造方法 |
KR20080017403A (ko) * | 2005-06-01 | 2008-02-26 | 미쓰이 긴조꾸 고교 가부시키가이샤 | 배선 기판 형성용 몰드 및 그 제조 방법, 배선 기판 및 그제조 방법, 다층 적층 배선 기판의 제조 방법 및 비아홀의형성 방법 |
-
2006
- 2006-03-06 KR KR1020060020853A patent/KR100741677B1/ko not_active IP Right Cessation
-
2007
- 2007-02-28 JP JP2007048563A patent/JP2007243181A/ja active Pending
- 2007-03-05 US US11/713,608 patent/US8187518B2/en not_active Expired - Fee Related
- 2007-03-06 CN CN2007100867045A patent/CN101035412B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100378078B1 (ko) * | 1999-07-20 | 2003-03-29 | 주식회사 미뉴타텍 | 직접 가압 공정을 이용한 금속 배선층 형성 방법 |
JP2004230471A (ja) | 2003-01-28 | 2004-08-19 | Murata Mfg Co Ltd | セラミック微細パターン形成方法 |
KR20040107058A (ko) * | 2003-06-12 | 2004-12-20 | 삼성전자주식회사 | 반도체 패키지용 배선 기판, 그 제조방법 및 이를 이용한반도체 패키지 |
KR20050054042A (ko) * | 2003-12-03 | 2005-06-10 | 삼성전기주식회사 | 인쇄회로기판의 솔더 레지스트 패턴 형성 방법 |
KR20060008663A (ko) * | 2004-07-23 | 2006-01-27 | 한국기계연구원 | 나노 임프린트를 이용한 나노 물질의 패턴 형성방법 |
KR20060104737A (ko) * | 2005-03-31 | 2006-10-09 | 삼성전기주식회사 | 인쇄회로기판용 임프린트 몰드의 이형처리방법 |
KR20060108104A (ko) * | 2005-04-12 | 2006-10-17 | 삼성전기주식회사 | 임프린트법을 이용한 인쇄회로기판의 제조방법 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101042117B1 (ko) | 2008-11-06 | 2011-06-16 | 안복만 | 금형성형에 의한 두께동 전자회로 형성방법 |
WO2011037285A1 (ko) * | 2009-09-24 | 2011-03-31 | Hwang Choon Seob | 전극 제조방법 |
WO2011043537A2 (en) * | 2009-10-08 | 2011-04-14 | Lg Innotek Co., Ltd. | Printed circuit board and manufacturing method thereof |
WO2011043537A3 (en) * | 2009-10-08 | 2011-07-07 | Lg Innotek Co., Ltd. | Printed circuit board and manufacturing method thereof |
KR101373721B1 (ko) * | 2012-01-27 | 2014-03-14 | 한국기계연구원 | 나노 금속패턴 형성방법 |
KR20140127160A (ko) | 2013-04-19 | 2014-11-03 | 주식회사 잉크테크 | 디스플레이용 투명전극 필름 제조방법 및 디스플레이용 투명전극 필름 |
Also Published As
Publication number | Publication date |
---|---|
CN101035412A (zh) | 2007-09-12 |
US20070207297A1 (en) | 2007-09-06 |
JP2007243181A (ja) | 2007-09-20 |
CN101035412B (zh) | 2012-06-20 |
US8187518B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100741677B1 (ko) | 임프린팅에 의한 기판의 제조방법 | |
KR100632556B1 (ko) | 인쇄회로기판의 제조방법 | |
CN110536564B (zh) | 一种凸台作为焊盘的电路板的制作方法 | |
JP4635224B2 (ja) | 回路基板の製造方法 | |
CN102648670B (zh) | 印刷电路板及其制造方法 | |
CN102598881A (zh) | 布线基板的制造方法 | |
US20130025120A1 (en) | Wiring board and manufacturing method for same | |
KR100688869B1 (ko) | 임프린트법을 이용한 인쇄회로기판 제조방법 | |
KR101077311B1 (ko) | 연성인쇄회로기판 제조 방법 | |
TWI482549B (zh) | 印刷電路板之製造方法 | |
JP4191740B2 (ja) | インプリント法を利用した印刷回路基板の製造方法 | |
JP5640667B2 (ja) | 回路基板の製造方法 | |
TWI581697B (zh) | Method for manufacturing heat dissipation structure of ceramic substrate | |
CN214294085U (zh) | 基于压印技术的印刷线路板制作用压印模具 | |
CN115066086A (zh) | 一种柔性线路板及其制备方法 | |
JP2014017534A (ja) | 配線板の製造方法 | |
CN101411253B (zh) | 多层布线基板及其制造方法 | |
JP5406241B2 (ja) | 配線板の製造方法 | |
CN114506000A (zh) | 基于压印技术的印刷线路板制作用压印模具及其制备方法 | |
KR100771472B1 (ko) | 스템퍼를 이용한 인쇄회로기판의 제조방법 | |
KR100932832B1 (ko) | 음각된 미세 회로에 폴리이미드 수지를 다이캐스팅 하는방법 | |
KR20080100111A (ko) | 고밀도 패키지 기판 제조 방법 | |
KR100851068B1 (ko) | 스템퍼 및 이를 이용한 인쇄회로기판의 제조방법 | |
CN108901149A (zh) | 一种可成像型介电材料制作双面埋线印制电路板的方法 | |
KR100782403B1 (ko) | 회로기판 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |