KR100726272B1 - 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기 - Google Patents

격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100726272B1
KR100726272B1 KR1020050084967A KR20050084967A KR100726272B1 KR 100726272 B1 KR100726272 B1 KR 100726272B1 KR 1020050084967 A KR1020050084967 A KR 1020050084967A KR 20050084967 A KR20050084967 A KR 20050084967A KR 100726272 B1 KR100726272 B1 KR 100726272B1
Authority
KR
South Korea
Prior art keywords
pattern
liquid
concave portion
bank
convex
Prior art date
Application number
KR1020050084967A
Other languages
English (en)
Other versions
KR20060051228A (ko
Inventor
도시미츠 히라이
도시히로 우시야마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051228A publication Critical patent/KR20060051228A/ko
Application granted granted Critical
Publication of KR100726272B1 publication Critical patent/KR100726272B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

본 발명은 패턴 형성시에 미세 패턴과 다른 패턴의 각각의 높이를 같게 함으로써, 패턴을 포함하는 영역의 윗면에 평탄 영역을 형성하는 뱅크 구조체, 패턴 형성 방법, 및 전기 광학 장치, 전자 기기를 제공하는 것을 과제로 한다.
기능액에 의해 형성되는 패턴에 대응한 오목부(35)가 설치된 격벽 구조체로서, 제1 패턴에 대응하여 설치된 제1 오목부(55)와, 제1 패턴에 접속되며, 또한 제1 패턴보다도 폭이 좁은 제2 패턴에 대응하여 설치된 제2 오목부(56)와, 제1 오목부(55)에 적어도 하나 이상 설치된 볼록부(35)를 구비하는 것을 특징으로 한다.
뱅크 구조체, 전기 광학 장치, 패턴 형성 방법, 전자 기기

Description

격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기{PATTERN FORMED STRUCTURE, METHOD OF FORMING PATTERN, DEVICE, ELECTROOPTICAL DEVICE AND ELECTRONIC EQUIPMENT}
도 1은 본 발명의 액체 방울 토출 장치의 개략 구성을 나타내는 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3(ａ)는 뱅크 구조를 모식적으로 나타내는 평면도이고, 도 3(ｂ)는 도 3(ａ)에 나타내는 뱅크 구조의 단면도.
도 4의 (ａ) ~ (ｃ)는 배선 패턴의 형성 공정을 나타내는 단면도.
도 5의 (ａ) ~ (ｃ)는 배선 패턴의 형성 방법을 나타내는 단면도.
도 6은 표시 영역인 1 화소를 모식적으로 나타내는 평면도.
도 7은 1 화소의 형성 공정을 나타내는 단면도.
도 8(ａ)는 뱅크 구조를 모식적으로 나타내는 평면도이고, 도 8(ｂ)는 도 8(ａ)에 나타내는 뱅크 구조의 단면도.
도 9(ａ)는 뱅크 구조를 모식적으로 나타내는 평면도이고, 도 9(ｂ)는 도 9(ａ)에 나타내는 뱅크 구조의 단면도.
도 10(ａ)는 뱅크 구조를 모식적으로 나타내는 평면도이고, 도 10(ｂ)는 도 10(ａ)에 나타내는 뱅크 구조의 단면도.
도 11은 액정 표시 장치를 대향 기판의 옆에서 본 평면도.
도 12는 도 9의 Ｈ-Ｈ＇선에 따른 액정 표시 장치의 단면도.
도 13은 액정 표시 장치의 등가 회로도.
도 14는 유기 ＥＬ 장치의 부분 확대 단면도.
도 15는 본 발명의 전자 기기의 구체적인 예를 나타내는 도면.
도 16은 비접촉형 카드 매체의 분해 사시도.
* 도면의 주요 부분에 대한 부호의 설명 *
Ｌ … 기능액,　
34 … 뱅크(격벽),　
34ｂ … 소스·드레인 전극용 뱅크,　
34ｃ … 화소 전극용 뱅크,　
35 … 볼록부,　
40 … 배선 패턴, 게이트 배선(제1 패턴),　
41 … 배선 패턴, 게이트 전극(제2 패턴),　
42 … 소스 배선(제1 패턴),　
43 … 소스 전극(제2 패턴),　
55 … 제1 홈부(제1 오목부),
56 … 제2 홈부(제2 오목부)
본 발명은 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학 장치, 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 소정 패턴으로 이루어지는 배선 등을 형성하는 방법으로서는, 예를 들면 포토리소그래피법이 널리 이용되고 있다. 이 포토리소그래피법은 진공 장치, 노광 장치 등의 대규모 설비가 필요하다. 그리고, 상기 장치에서는 소정 패턴으로 이루어지는 배선 등을 형성하기 위하여 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수% 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다고 하는 과제가 있다.
이에 대하여, 액체 토출 헤드로부터 액체 재료를 액체 방울 모양으로 토출하는 액체 방울 토출법, 이른바 잉크젯법을 사용하여 기판 위에 소정 패턴으로 이루어지는 배선 등을 형성하는 방법이 제안되고 있다(예를 들면, 특허문헌 1, 특허문헌 2 참조). 이 잉크젯법에서는 패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 행하여 패턴으로 변환한다. 따라서, 이 방법에 의하면 포토리소그래피 공정이 불필요해지며, 프로세스가 대폭 간략화되는 것과 동시에, 패턴 위치에 원재료를 직접 배치할 수 있으므로, 사용량도 삭감할 수 있다고 하는 장점이 있다.
[특허문헌 1] 일본공개특허 평11-274671호 공보
[특허문헌 2] 일본공개특허 2000-216330호 공보
그런데, 최근 디바이스를 구성하는 회로의 고밀도화가 진행되어, 예를 들면 배선에 대하여도 새로운 미세화, 세선화(細線化)가 요구되고 있다. 상술한 액체 방울 토출법을 사용한 패턴 형성 방법에서는, 토출한 액체 방울이 착탄(着彈) 후에 기판 위에서 퍼지기 때문에, 미세한 패턴을 안정적으로 형성하는 것이 곤란했다. 특히, 패턴을 도전막으로 하는 경우에는, 상술한 액체 방울의 퍼짐에 의해 액체 굄이(liquid bulge) 생겨, 그것이 단선이나 합선 등의 불량의 발생 원인이 될 우려가 있었다.
그래서, 배선의 형성 영역을 구획하는 뱅크의 윗면이 발액화된 상태에서 배선의 형성 영역을 향하여 기능액을 토출함으로써, 액체 방울 토출법에 의해 토출된 기능액의 비상(飛翔) 지름보다도 폭이 좁은 배선을 형성하는 기술도 제안되고 있다. 이와 같이 배선의 형성 영역을 구획하는 뱅크를 형성함으로써, 기능액의 일부가 뱅크 윗면에 토출된 경우라도, 배선의 형성 영역 전부에 기능액이 유입하도록 되어 있다.
그러나, 상기 미세 배선 패턴을 모세관 현상에 의해 형성하는 경우, 모세관 현상에 의해 형성된 미세 배선 패턴은 다른 배선 패턴과 비교하여, 형성되는 막 두께가 얇아진다고 하는 문제가 있었다. 이에 따라, 미세 배선 패턴과 다른 배선 패턴의 윗면에서는 배선 패턴의 막 두께의 차이에 의해 단차가 생겨버려, 이 배선 패턴을 포함하는 뱅크 윗면에 박막 패턴 등을 더 적층하는 경우에는 단차에 의한 단선 및 합선 등이 일어날 우려가 있었다.
본 발명은 상기 과제에 감안하여 이루어진 것으로서, 그 목적은 미세 패턴과 다른 패턴의 막 두께를 동일하게 함으로써, 패턴을 포함하는 영역의 윗면에 평탄 영역을 형성하는 뱅크 구조체, 패턴 형성 방법, 및 전기 광학 장치, 전자 기기를 제공하는 것에 있다.
본원 발명은 상기 과제를 해결하기 위한 것으로, 기능액에 의해 형성되는 패턴에 대응한 오목부가 설치된 격벽 구조체로서, 제1 패턴에 대응하여 상기 격벽에 설치된 제1 오목부와, 상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 폭이 좁은 제2 패턴에 대응하여 상기 격벽에 설치된 제2 오목부와, 상기 제1 오목부의 저면(底面)에 적어도 하나 이상 설치된 볼록부를 구비하는 것을 특징으로 한다.
여기서, 제1 패턴의 폭이란 제1 패턴의 연장 방향에 대하여 직교하는 방향의 패턴의 일단(一端)으로부터 타단(他端)까지의 길이이다. 또, 제2 패턴의 폭이란 제1 패턴과 제2 패턴의 접속점으로부터 제2 패턴에 연장하는 방향에 대하여 직교하는 방향의 패턴의 일단으로부터 타단까지의 길이이다.
이 구성에 의하면, 제1 오목부에 배치되는 기능액은 제1 오목부에 설치된 볼록부에 접촉한다. 이때, 볼록부가 장벽이 되어 제1 오목부에 젖어 퍼지려고 하는 기능액을 막는 기능을 완수한다. 즉, 제1 오목부의 저면에 설치되는 볼록부가 기능액의 유동을 조정한다. 그리고, 제1 오목부의 저면에 설치된 볼록부에 의해 막힌 기능액은, 모세관 현상에 의해 제2 오목부에 유입한다. 이에 따라, 제2 오목부에의 기능액의 유입량을 증가시킬 수 있어, 제1 오목부에 배치되는 기능액과 제2 오목부에 배치되는 기능액(패턴)의 높이가 동일해진다. 이 결과, 제1 오목부 및 제2 오목 부에 배치되는 기능액의 윗면을 평탄화할 수 있으며, 상기 윗면에 형성되는 패턴 등의 단선, 합선을 방지할 수 있다.
또, 본 발명의 격벽 구조체는 상기 볼록부가 상기 제1 오목부와 상기 제2 오목부의 접속부를 포함하는 상기 제1 오목부의 저면 영역에 설치되어 있는 것도 바람직하다.
이 구성에 의하면, 제1 오목부 및 제2 오목부의 접속부를 포함하는 제1 오목부에 볼록부가 설치되어 있기 때문에, 볼록부에 의해 막힌 기능액을 직접 제2 오목부에 유입시킬 수 있다.
또, 본 발명의 격벽 구조체는 상기 볼록부가 복수 설치되어, 인접하여 설치되는 상기 볼록부 사이의 간극부가 상기 제2 오목부의 폭보다도 작게 설치되어 있는 것도 바람직하다.
이 구성에 의하면, 제2 오목부의 폭이 제1 오목부의 저면에 설치된 볼록부 사이의 폭보다도 커지기 때문에, 제2 오목부의 내부 압력을 볼록부 사이의 내부 압력보다도 작게 할 수 있다. 따라서, 제1 오목부의 저면에 배치되는 기능액은 내부 압력이 작은 제2 오목부에 유입된다. 이에 의해 모세관 현상을 촉진하여 제2 오목부에의 기능액의 유입량을 증가시키며, 제1 오목부에 배치되는 기능액과 제2 오목부에 배치되는 기능액의 높이를 동일하게 할 수 있다.
또, 본 발명의 격벽 구조체는 상기 볼록부의 높이가 상기 격벽 구조체 윗면보다도 낮게 설치되어 있는 것도 바람직하다.
일반적으로, 격벽의 윗면에는 토출되는 기능액을 튕기게 하기 위하여, 발액 처리가 실시된다. 또, 본 발명에서 형성하는 볼록부는 격벽의 일부에 의해 형성하는 것도 가능하고, 격벽과는 다른 재료, 공정 등에 의해 형성하는 것도 가능하다. 예를 들면, 본 발명에서 볼록부를 격벽의 일부에 의해 형성하면, 볼록부의 높이가 격벽의 높이와 같은 경우 볼록부의 윗면이 발액성이 된다. 따라서, 볼록부의 윗면에서는 액체 방울이 튕겨져서, 상기 영역에는 액체 방울이 부착되지 않아 패턴이 형성되지 않는다. 이에 따라, 형성되는 패턴의 단면적이 작아지며, 도전 패턴으로서 사용하는 경우 저항이 커져 버린다. 이에 대하여 본 발명에 의하면, 발액 처리된 볼록부의 윗면은 하프톤 노광 후 현상함으로써 제거되며, 볼록부의 높이가 격벽보다도 낮게 형성된다. 따라서, 볼록부의 윗면에도 기능액을 배치할 수 있고, 패턴의 단면적을 크게 할 수 있어 패턴의 저항을 낮게 할 수 있다.
또, 본 발명의 격벽 구조체는 상기 볼록부가 상기 제2 패턴의 길이 방향을 따라 설치되어 있는 것도 바람직하다.
이 구성에 의하면, 제1 오목부의 폭 방향으로 볼록부가 설치된 경우, 볼록부가 제2 패턴의 길이 방향을 따라 설치되어 있다. 그 때문에, 적은 볼록부의 수에 의해 제1 오목부의 폭 방향으로 기능액을 막는 장벽을 형성할 수 있다.
또, 본 발명의 격벽 구조체의 제조 방법은 기판 위에 복수의 패턴에 대응한 오목부를 갖는 격벽 구조체를 형성하는 방법으로서, 상기 기판 위에 격벽재를 도포하는 공정과, 제1 패턴에 대응한 제1 오목부를 가짐과 동시에, 상기 제1 패턴에 접속하고, 또한 상기 제1 패턴보다도 좁은 제2 패턴에 대응한 제2 오목부를 갖는 격벽을 형성하는 공정을 갖고, 상기 격벽 형성 공정에서 상기 제1 오목부에 적어도 하나 이상의 볼록부를 설치하는 것을 특징으로 한다.
본 발명의 격벽 구조체의 제조 방법에 의하면, 제1 오목부에 배치되는 기능액은 제1 오목부에 설치된 볼록부에 접촉한다. 이때, 볼록부가 장벽이 되어, 제1 오목부에 젖어 퍼지려고 하는 기능액을 막고, 모세관 현상에 의해 제2 오목부에 유입한다. 이에 의해, 제2 오목부에의 기능액의 유입량을 증가시킬 수 있어, 제1 오목부에 형성되는 제1 패턴과 제2 오목부에 형성되는 제2 패턴의 높이를 동일하게 할 수 있다. 이 결과, 제1 오목부 및 제2 오목부에 배치되는 기능액의 윗면을 평탄화할 수 있으며, 상기 윗면에 형성되는 패턴 등의 단선, 합선을 방지할 수 있다.
또, 본 발명의 디바이스는 상기 격벽 구조체와, 상기 격벽 구조체의 상기 제1 오목부 및 상기 제2 오목부의 내부에 배치된 패턴을 구비하는 디바이스인 것을 특징으로 한다.
본 발명의 디바이스에 의하면, 상술한 바와 같은 격벽 구조체의 내부에 패턴이 형성되어 있기 때문에, 제1 오목부 및 제2 오목부에 배치되는 기능액의 윗면을 평탄화할 수 있으며, 상기 윗면에 형성되는 패턴 등의 단선, 합선을 방지한 전기적 특성이 뛰어난 디바이스를 실현할 수 있다.
또, 본 발명의 디바이스는 상기 제1 패턴이 게이트 배선이고, 상기 제2 패턴이 게이트 전극인 것도 바람직하다.
상술한 격벽 구조체를 사용함으로써, 게이트 배선과 게이트 전극의 막 두께를 동일하게 할 수 있다. 이에 의해, 게이트 배선, 게이트 전극 및 격벽 윗면에 평탄 영역을 형성할 수 있으며, 이 윗면에 형성되는 배선 등의 합선, 단선 등을 방지 할 수 있어, 전기 특성이 뛰어난 디바이스를 실현할 수 있다.
또, 본 발명의 디바이스는 상기 제1 패턴이 소스 배선이며, 상기 제2 패턴이 소스 전극인 것도 바람직하다.
상술한 격벽 구조체를 사용함으로써, 소스 배선과 소스 전극의 막 두께를 동일하게 할 수 있다. 이에 의해, 소스 배선, 소스 전극 및 격벽 윗면에 평탄 영역을 형성할 수 있으며, 이 윗면에 형성되는 배선 등의 합선, 단선 등을 방지할 수 있어, 전기적 특성이 뛰어난 디바이스를 실현할 수 있다.
또, 본 발명의 전기 광학 장치는 상기 디바이스를 구비하는 것을 특징으로 한다. 또한, 본 발명의 전자 기기는 상기 전기 광학 장치를 구비하는 것을 특징으로 한다.
이들 발명에 의하면, 고정밀도의 전기적 특성 등을 갖는 디바이스를 구비함으로써, 품질이나 성능의 향상을 도모한 전기 광학 장치 및 전자 기기를 실현할 수 있다.
여기서, 본 발명에서 전기 광학 장치란, 전계에 의해 물질의 굴절률이 변화하여 광의 투과율을 변화시키는 전기 광학 효과를 갖는 것 외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함하여 총칭하고 있다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 전기 광학 물질로서 유기 ＥＬ(Electro-Luminescence)을 사용하는 유기 ＥＬ 장치, 무기 ＥＬ을 사용하는 무기 ＥＬ 장치, 전기 광학 물질로서 플라즈마용 가스를 사용하는 플라즈마 디스플레이 장치 등이 있다. 또한, 전기 영동 디스플레이 장치(ＥＰＤ：Electrophoretic Display), 필드에미션 디스플레이 장치(ＦＥＤ：전계 방출 표시 장치：Field Emission Display) 등이 있다.
<제1 실시 형태>
이하, 본 발명의 최선의 1 실시 형태에 대해 도면을 참조하여 설명한다. 또한, 이하에 설명하는 실시 형태는 본 발명의 일부의 태양을 나타내는 것으로서, 본 발명을 한정하는 것은 아니다. 또, 이하의 설명에 사용하는 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 적절히 변경하고 있다.
(액체 방울 토출 장치)
우선, 본 실시 형태에 있어서, 배선을 형성하기 위한 액체 방울 토출 장치에 대해 도 1을 참조하여 설명한다.
도 1은 본 발명의 패턴 형성 방법에 사용되는 장치의 일례로서, 액체 방울 토출법에 의해 기판 위에 액체 재료를 배치하는 액체 방울 토출 장치(잉크젯 장치) (ＩＪ)의 개략 구성을 나타내는 사시도이다.
액체 방울 토출 장치(ＩＪ)는 액체 방울 토출 헤드(1)와, Ｘ축 방향 구동축(4)과, Ｙ축 방향 가이드축(5)과, 제어 장치(ＣＯＮＴ)와, 스테이지(7)와, 클리닝 기구(8)와, 테이블(9)과, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액체 방울 토출 장치(ＩＪ)에 의해 잉크(액체 재료)가 설치되는 기판(Ｐ)을 지지하는 것이며, 기판(Ｐ)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액체 방울 토출 헤드(1)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액체 방울 토출 헤드이며, 길이 방향과 Ｙ축 방향을 일치시키고 있다. 복수의 토출 노즐은 액체 방울 토출 헤드(1)의 아랫면에 Ｙ축 방향으로 나란히 일정 간격으로 설치되어 있다. 액체 방울 토출 헤드(1)의 토출 노즐로부터는, 스테이지(7)에 지지되어 있는 기판(Ｐ)에 대하여 상술한 도전성 미립자를 포함하는 잉크가 토출된다.
Ｘ축 방향 구동축(4)에는 Ｘ축 방향 구동 모터(2)가 접속되어 있다. Ｘ축 방향 구동 모터(2)는 스텝 모터 등이며, 제어 장치(ＣＯＮＴ)로부터 Ｘ축 방향의 구동 신호가 공급되면, Ｘ축 방향 구동축(4)을 회전시킨다. Ｘ축 방향 구동축(4)이 회전하면 액체 방울 토출 헤드(1)는 Ｘ축 방향으로 이동한다.
Ｙ축 방향 가이드축(5)은 기대(9)에 대하여 움직이지 않게 고정되어 있다. 스테이지(7)는 Ｙ축 방향 구동 모터(3)를 구비하고 있다. Ｙ축 방향 구동 모터(3)는 스텝 모터 등이며, 제어 장치(ＣＯＮＴ)로부터 Ｙ축 방향의 구동 신호가 공급되면 스테이지(7)를 Ｙ축 방향으로 이동한다.
제어 장치(ＣＯＮＴ)는 액체 방울 토출 헤드(1)에 액체 방울의 토출 제어용 전압을 공급한다. 또, Ｘ축 방향 구동 모터(2)에 액체 방울 토출 헤드(1)의 Ｘ축 방향의 이동을 제어하는 구동 펄스 신호를, Ｙ축 방향 구동 모터(3)에 스테이지(7)의 Ｙ축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액체 방울 토출 헤드(1)를 클리닝 하는 것이다. 클리닝 기구(8)에는, 도시하지 않은 Ｙ축 방향의 구동 모터가 구비되어 있다. 이 Ｙ축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Ｙ축 방향 가이드축(5)을 따라서 이동한다. 클리닝 기구(8)의 이동도 제어 장치(ＣＯＮＴ)에 의해 제어된다.
히터(15)는 여기에서는 램프 어닐에 의해 기판(Ｐ)을 열처리하는 수단이며, 기판(Ｐ) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원의 투입 및 차단도 제어 장치(ＣＯＮＴ)에 의해 제어된다.
액체 방울 토출 장치(ＩＪ)는 액체 방울 토출 헤드(1)와 기판(Ｐ)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(Ｐ)에 대하여 액체 방울을 토출한다. 여기서, 이하의 설명에서 Ｘ축 방향을 주사 방향, Ｘ축 방향과 직교하는 Ｙ축 방향을 비주사 방향으로 한다. 따라서, 액체 방울 토출 헤드(1)의 토출 노즐은 비주사 방향인 Ｙ축 방향에 일정 간격으로 나란히 설치되어 있다. 또한, 도 1에서는 액체 방울 토출 헤드(1)는 기판(Ｐ)의 진행 방향에 대해 직각으로 배치되어 있지만, 액체 방울 토출 헤드(1)의 각도를 조정하여, 기판(Ｐ)의 진행 방향에 대하여 교차시키도록 하여도 좋다.
이와 같이 하면, 액체 방울 토출 헤드(1)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또, 기판(Ｐ)과 노즐면의 거리를 임의로 조절할 수 있도록 하여도 좋다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다.
피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 거쳐 피에조 소자(22)에 전압을 인가하고, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형하여 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써 피에조 소자(22)의 왜곡량이 제어된다. 또, 인가 전압의 주파수를 변화시킴으로써 피에조 소자(22)의 왜곡 속도가 제어된다.
또한, 액체 재료의 토출 원리로서는 상술한 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식 외에도, 액체 재료를 가열하여 발생한 거품(버블)에 의해 액체 재료를 토출시키는 버블 방식 등, 공지의 여러 가지 기술을 적용할 수 있다. 이 중, 상술한 피에조 방식에서는 액체 재료에 열을 가하지 않기 때문에, 재료의 조성 등에 영향을 주지 않는다고 하는 이점을 갖는다.
여기서, 기능액(Ｌ)은 도전성 미립자를 분산매에 분산시킨 분산액과 유기은 화합물과 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다.
도전성 미립자로서는, 예를 들면 금, 은, 구리, 파라듐, 및 니켈 중 어느 하나를 함유하는 금속 미립자 외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들 도전성 미립자는 분산성을 향상시키기 위하여 표면에 유기물 등을 코팅하여 사용할 수도 있다. 도전성 미립자의 표면에 코팅하는 코팅재로서는, 예를 들면 크실렌, 톨루엔 등의 유기 용제나 구연산 등을 들 수 있다.
도전성 미립자의 입경은 1ｎｍ 이상 0.1μｍ 이하인 것이 바람직하다. 0.1μｍ보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또, 1 ｎｍ보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 내의 유기물의 비율이 과다하게 된다.
분산매로서는 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 외에 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, ｎ-헵탄, ｎ-옥탄, 데칸, 도데칸, 테트라 데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라하이드로 나프탈렌, 데카하이드로 나프탈렌, 사이클로헥실 벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸 에테르, 에틸렌글리콜 디에틸 에테르, 에틸렌글리콜 메틸 에틸 에테르, 디에틸렌글리콜 디메틸 에테르, 디에틸렌글리콜 디에틸 에테르, 디에틸렌글리콜 메틸 에틸 에테르, 1, 2-디메톡시 에탄, 비스(2-메톡시 에틸) 에테르, ｐ-디옥산 등의 에테르계 화합물, 또한 프로필렌 카보네이트, γ-부틸올락톤, Ｎ-메틸-2-피롤리돈, 디메틸 포름 아미드, 디메틸 설폭사이드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중 미립자의 분산성과 분산액의 안정성, 또 액체 방울 토출법(잉크젯법)에의 적용의 용이점으로, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면 장력은 0.02 Ｎ/ｍ 이상 0.07 Ｎ/ｍ 이하의 범위 내인 것이 바람직하다. 액체 방울 토출법에서 액체를 토출할 때, 표면 장력이 0.02 Ｎ/ｍ 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대하기 때문에 비행 굴곡이 생기기 쉬워지며, 0.07 Ｎ/ｍ를 넘으면 노즐 선단(先端)에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤 란하게 된다. 표면 장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 노니온계 등의 표면 장력 조절제를 미량 첨가하면 좋다. 노니온계 표면 장력 조절제는 액체의 기판에의 습윤성을 향상시키고, 막의 레벨링성을 개량하며, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면 장력 조절제는, 필요에 따라서 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 좋다.
상기 분산액의 점도는 1 ｍＰａ·ｓ 이상 50 ｍＰａ·ｓ 이하인 것이 바람직하다. 액체 방울 토출법을 사용하여 액체 재료를 액체 방울로서 토출할 때, 점도가 1 ｍＰａ·ｓ보다 작은 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50 ｍＰａ·ｓ보다 큰 경우는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액체 방울의 토출이 곤란해진다.
(뱅크 구조체)
다음에, 본 실시 형태에서의 기능액(잉크)을 배치하는 뱅크 구조체에 대해 도 3(ａ), (ｂ)를 참조하여 설명한다.
도 3(ａ), (ｂ)는 뱅크 구조체의 개관 구성을 나타내는 평면도이다.
도 3에 나타내듯이, 본 실시 형태에서의 뱅크 구조체는 기판(48) 위에 형성된 뱅크(34)와, 뱅크(34)에 소정의 배선 패턴에 대응하여 형성된 홈부에 의해 구성되어 있다.
뱅크(34)에 소정의 배선 패턴에 대응하여 형성된 홈부는 제1 홈부(55)와 제2 홈부(56)로 구성되어 있다.
제1 홈부(55)는 도 1 중 Ｘ축 방향으로 연장하여 형성되고, 이 제1 홈부(55)는 폭(Ｈ1)을 갖고 있다. 여기서, 제1 홈부(55)의 폭(Ｈ1)은 상술한 액체 방울 토출 장치(ＩＪ)로부터 토출되는 기능액의 비상 지름과 동일하거나, 또는 크게 되도록 형성되어 있다.
제2 홈부(56)는 제1 홈부(55)에 대하여 대략 수직으로 접속되고, 도 1 중 Ｙ축 방향으로 연장하여 형성되어 있다. 이 제2 홈부(56)는 폭(Ｈ2)을 갖고, 제1 홈부(55)의 폭(Ｈ1)보다도 좁게 형성되어 있다. 이러한 구조를 채용함으로써, 모세관 현상을 이용하여 미세 패턴인 제2 홈부(56)에 제1 홈부(55)로부터 기능액(Ｌ)을 유입시킬 수 있게 되어 있다.
다음에, 본 실시 형태의 제1 홈부(55)에 형성되는 볼록부(35)의 구조 등에 대해서 도 3(ａ), (ｂ)를 참조하여 설명한다. 여기서, 제2 홈부(56)의 기능액(Ｌ)이 유입하는 입구를 기능액 유입구(37)라고 부른다.
도 3(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면에는 복수의 볼록부(35)가 형성되어 있다. 이 복수의 볼록부(35)의 각각은, 소정의 두께(높이)를 갖고 평면에서 보아 직사각형 모양으로 형성되며, 소정의 배열 패턴에 의해 제1 홈부(55)의 저면에 배치되어 있다. 구체적으로는, 제1 홈부(55)의 저면의 볼록부(35)는 도 3(ａ)에 나타내는 제1 홈부(55)의 저면에 설치되는 영역(Ｓ)을 둘러싸듯이 형성되어 있다. 여기서 영역(Ｓ)이란, 제1 홈부(55)와 제2 홈부(56)의 접속부, 상세하게는, 제2 홈부(56)의 폭(Ｈ2)의 중심을 Ｙ축 방향으로 통과하는 축과, 제1 홈부(55)의 폭(Ｈ1)의 중점을 Ｘ축 방향으로 통과하는 축이 교차하는 영역이다. 즉, 제1 홈 부(55)의 저면에 설치되는 영역(Ｓ)은, 제2 홈부(56)의 기능액 유입구(37)와 같은 축 위에 중첩하도록 설치되어 있다. 또한, 이 영역(Ｓ)은 제1 홈부(55)의 저면에 가상적으로 설치되는 영역이다.
또, 영역(Ｓ)을 평면에서 보았을 때 원형 모양으로 생각하면, 그 직경은 적어도 제2 홈부(56)의 폭(Ｈ2)보다도 커지도록 설정되어 있다. 이는 배치되는 기능액(Ｌ)의 비상 지름과 대략 동일하거나 또는 크다고 할 수 있다. 이에 의해, 기능액(Ｌ)이 영역(Ｓ)에 배치되었을 경우, 볼록부(35)는 기능액(Ｌ)을 둘러싸듯이 하여 배치된다. 그 때문에, 제1 홈부(55)에 유동하는 기능액(Ｌ)을 볼록부(35)에 의해 일시적으로 가두어두고, 갇히게 된 기능액(Ｌ)을 제2 홈부(56)에 유입시킬 수 있다.
계속해서, 볼록부(35)의 배열 패턴에 대해 설명한다.
볼록부(35)는 영역(Ｓ)의 도 3 중, 좌측 및 우측에 Ｙ축 방향을 따라 2행으로 배열되어 있다. 이 영역(Ｓ)의 좌측 및 우측에 배열되는 볼록부(35)는 영역(Ｓ)의 대략 직경 만큼의 간격을 두고 배열되어 있다. 이때, 복수의 볼록부(35)의 각각은 직사각형 모양으로 이루어지는 볼록부(35)의 길이 방향이 Ｙ축 방향과 평행하고, 또한 볼록부(35)의 단변 방향이 Ｘ축 방향과 평행이 되도록 배열 형성되어 있다. 또한, 상기 볼록부(35)는 Ｘ축 방향이나 Ｙ축 방향에 대하여 소정 각도의 경사를 갖게 하여 형성하는 것도 바람직하다.
또, Ｙ축 상에 인접하여 형성되는 볼록부(35, 35) 사이의 간격(Ｈ3)은 도 3(ａ)에 나타내듯이, 제2 홈부(56)의 폭(Ｈ2)보다도 작아지도록 형성되어 있다. 이에 의해, 제2 홈부(56)의 내부 압력을 볼록부(35, 35) 사이의 내부 압력보다도 작게 할 수 있다. 따라서, 제1 홈부(55)의 저면에 배치되어 일차적으로 막은 기능액(Ｌ)을, 내부 압력이 작은 제2 홈부(56)에 유입시킬 수 있다. 또한, 제2 홈부(56)의 폭(Ｈ2)보다도 작게 하는 영역은 상기 볼록부(35, 35) 사이뿐만 아니라, 볼록부(35)와 뱅크(34)의 간격에 대하여도 제2 홈부(56)의 폭(Ｈ2)보다도 작게 하는 것이 바람직하다.
또, 제1 홈부(55)의 저면에 형성되는 볼록부의 높이(Ｈ14)는, 도 3(ｂ)에 나타내듯이, 뱅크(34)의 높이(Ｈ15)보다도 낮아지도록 형성되어 있다. 본 실시 형태에서는 뱅크(34)의 윗면은 발액 처리가 실시되지만, 후술하듯이 뱅크(34)의 일부를 가공함으로써 형성되는 볼록부(35)의 윗면은, 하프톤 노광, 현상됨으로써 제거되고, 볼록부(35)의 높이가 격벽보다도 낮게 형성된다. 이에 의해, 볼록부(35)의 윗면을 발액성이 아닌 상태로 할 수 있어 볼록부(35)의 윗면에도 기능액(Ｌ)을 배치할 수 있다. 따라서, 패턴의 단면적을 크게 할 수 있어 패턴의 저항을 낮게 할 수 있다.
본 실시 형태에 의하면, 도 3(ａ)에 나타내듯이, 영역(Ｓ)을 둘러싸듯이 하여 복수의 볼록부(35) 및 뱅크(34)가 형성되어 있다. 이에 의해, 제2 홈부(56)의 기능액 유입구(37)를 개구(開口)시키고, 영역(Ｓ)을 볼록부(35) 및 뱅크(34)에 의해 구획할 수 있다. 따라서, 이 영역(Ｓ)에 기능액(Ｌ)이 배치되었을 경우, 기능액(Ｌ)은 볼록부(35) 및 뱅크(34)가 장벽이 되어, 갇히게 된다. 그리고, 이 갇히게 된 기능액(Ｌ)은 개구되어 있는 제2 홈부(56) 방향으로 유동한다. 이와 같이 하여, 제2 홈부(56)에의 기능액(Ｌ)의 유입량을 증가시켜, 제1 홈부(55)에 형성되는 배선 패턴과 제2 홈부(56)에 형성되는 배선 패턴의 막 두께를 동일하게 할 수 있다. 이 결과, 제1 홈부(55) 및 제2 홈부(56)에 배치되는 기능액(Ｌ)의 윗면을 평탄화할 수 있어, 상기 윗면에 형성되는 패턴 등의 단선, 합선을 방지할 수 있다.
(뱅크 구조체 및 패턴의 형성 방법)
도 4는 뱅크 구조체 및 패턴의 형성 방법을 공정 순서로 나타낸 단면도이다. 도 4 중, 좌측에 도시하는 공정은 도 3의 Ｄ-Ｄ‘선에 따른 제1 홈부(55)에 배선 패턴(40)을 형성하는 공정을 나타낸 단면도이다. 마찬가지로 도 4(ａ) 중, 중앙에 도시하는 공정은 도 3의 Ｂ-Ｂ‘선에 따른 제2 홈부(56)에 배선 패턴(41)을 형성하는 공정을 나타낸 단면도이다. 도 4 중, 우측에 도시하는 공정은 도 3의 Ｃ-Ｃ‘선에 따른 제1 홈부(55) 및 제 2홈부(56)에 배선 패턴(40, 41)를 형성하는 공정을 나타낸 단면도이다. 도 5의(ａ), (ｂ)는, 배선 패턴의 형성 방법을 나타내는 단면도이다.
(뱅크재(材) 도포 공정)
우선, 도 4(ａ)에 나타내듯이, 스핀 코트법에 의해 기판(48)의 전체면에 뱅크재를 도포한다. 기판(48)으로서는 유리, 석영 유리, Ｓｉ 웨이퍼, 플라스틱 필름, 금속판 등의 각종 재료를 사용할 수 있다. 또, 뱅크재는 감광성의 아크릴 수지나 폴리이미드 등으로 이루어지는 절연 재료 및 친액성의 재료를 함유하고 있다. 이에 의해, 뱅크재가 레지스트의 기능을 겸비하기 때문에, 포토레지스트 도포 공정을 생략할 수 있다. 또, 뱅크재에 홈부를 형성했을 경우, 이 홈부의 안쪽 표면을 미리 친액성으로 할 수 있다.
또한, 이 기판(48)의 기판 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층을 형성하는 것도 바람직하다. 또, 상기 뱅크재의 도포 방법으로서, 스프레이 코트, 롤 코트, 다이 코트, 딥 코트 등의 각종 방법을 적용하는 것이 가능하다.
(발액화 처리 공정)
다음에, 기판(48)의 전체면에 도포한 뱅크재의 표면을 ＣＦ₄, ＳＦ5, ＣＨＦ3 등의 불소 함유 가스를 처리 가스로 한 플라즈마 처리한다. 이 플라즈마 처리에 의해 뱅크재의 표면을 발액성으로 한다. 발액화 처리법으로서는, 예를 들면 대기 분위기 중에서 테트라 플루오르 메탄을 처리 가스로 하는 플라즈마 처리법(ＣＦ₄ 플라즈마 처리법)을 채용할 수 있다.
ＣＦ₄ 플라즈마 처리의 조건은, 예를 들면 플라즈마 파워가 50 ~ 1000Ｗ, 4불화 메탄가스 유량이 50 ~ 100ｍｌ/ｍｉｎ, 플라즈마 방전 전극에 대한 기체 반송 속도가 0.5 ~ 1020 ｍｍ/ｓｅｃ, 기체 온도가 70 ~ 90℃가 된다.
또한, 상기 처리 가스로서는 테트라 플루오르 메탄(4 불화 탄소)에 한정하지 않고, 다른 플루오르카본계의 가스를 사용할 수도 있다. 또한, 상기 발액화 처리는, 후술하는 뱅크재에 소정 패턴의 홈부를 형성한 후에 행하는 것도 바람직하다. 이 경우, 마이크로 컨택트 프린팅법도 채용할 수 있다. 또, 이러한 처리 대신에, 뱅크의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것도 바람직하다. 이 경우에는, ＣＦ₄플라즈마 처리 등을 생략할 수 있다.
또한, 예를 들면 플루오르 알킬실란(ＦＡＳ)을 사용함으로써, 막의 표면에 플루오르 알킬기가 위치하도록 각 화합물이 배향되는 자기조직화막(self-assembled monolayers)을 형성해도 좋다. 이 경우도 뱅크재의 표면에 균일한 발액성이 부여된다.
자기조직화막을 형성하는 화합물로서는, 헵타데카플루오르-1, 1, 2, 2 테트라하이드로데실트리에톡시실란, 헵타데카플루오르-1, 1, 2, 2 테트라하이드로데실트리메톡시실란, 헵타데카플루오르-1, 1, 2, 2 테트라하이드로데실트리클로로실란, 트리데카플루오르-1, 1, 2, 2 테트라하이드로옥틸트리에톡시실란, 트리데카플루오르-1, 1, 2, 2 테트라하이드로옥틸트리메톡시실란, 트리데카플루오르-1, 1, 2, 2 테트라하이드로옥틸트리클로로실란, 트리플루오르프로필트리메톡시실란 등의 플루오르알킬실란(이하「ＦＡＳ」이라고 함)을 예시할 수 있다. 이들 화합물은 단독으로 사용해도 좋고, 2종 이상을 조합하여 사용해도 좋다. 유기 분자막 등으로 이루어지는 자기조직화막은 상기의 원료 화합물과 기판을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2 ~ 3일 정도 방치함으로써 기판 위에 형성된다. 이들은 기상으로부터의 형성법이지만, 액상으로부터도 자기조직화막을 형성할 수 있다. 예를 들면, 원료 화합물을 포함하는 용액 중에 기판을 침적하고, 세정, 건조함으로써 기판 위에 자기조직화막이 형성된다.
다음에, 도 4(ｂ)에 나타내듯이, 하프톤 마스크를 사용한 포토리소그래피 처리에 의해, 제1 홈부(55), 제2 홈부(56) 및 제1 홈부(55)의 저면에 볼록부(35)를 형성한다.
여기서, 하프톤 마스크란, 노광 장치로부터 조사되는 노광 광(光)을 차단하는 부분과, 노광 광을 완전히 투과시키는 부분과, 노광 광을 부분적으로 투과시키는 부분을 갖는 포토마스크이다. 그리고, 부분적으로 노광 광을 투과시키는 포토마스크 영역에는, 슬릿으로 이루어지는 회절 격자 등의 패턴이 설치되고, 노광 광의 투과하는 광강도를 제어할 수 있게 되어 있다. 또한, 이하의 포토리소그래피 처리에서 현상 처리에 사용되고 있는 광화학 반응으로서는, 포지티브형의 레지스터를 전제로 하고 있다.
제1 홈부(55)의 저면에 형성하는 볼록부(35)에 대응하는 뱅크 영역에서는, 하프톤 마스크의 부분적으로 노광 광을 통과시키는 포토마스크 영역에 대응시켜 노광한다. 상세하게는, 제1 홈부(55)의 저면에 가상적으로 설치되는 영역(Ｓ)을 기준으로 하여 상기 포토마스크 영역을 위치 맞춤하여 노광, 현상 처리를 행한다. 이에 의해, 제1 홈부(55)의 저면에 형성하는 볼록부(35)에 대응하는 뱅크 영역에 조사하는 노광 광을 억제할 수 있어, 현상에 의한 뱅크재(34)의 용해도를 줄일 수 있다.
동시에, 제1 홈부(55) 및 제2 홈부(56)에 대응하는 뱅크 영역에서는, 하프톤 마스크의 완전히 노광 광을 투과시키는 포토마스크 영역에 대응시켜 노광한다. 이에 의해, 노광 광을 완전히 투과시켜 제1 홈부(55) 및 제2 홈부(56)에 대응하는 영역(뱅크재)에 조사할 수 있다.
또한, 그 밖의 제1 홈부(55) 및 제2 홈부(56) 이외의 뱅크 영역에 대하여는, 상기 하프톤 마스크의 노광 광을 차단시키는 포토마스크 영역에 대응시켜 노광한다. 이에 의해, 상기 영역에는 노광 광이 조사되지 않고, 현상 처리시에는 뱅크 (34)가 용해되지 않는다.
계속해서, 상기 마스크 패턴에 의거하여 현상 처리를 행한다. 부분적으로 노광 광을 통과시키는 포토마스크 영역에서는, 제1 홈부(55)의 저면에 상술한 바와 같은 배열 패턴의 볼록부(35)를 형성한다. 여기서, Ｙ축 상에 인접하여 형성되는 볼록부(35, 35) 사이의 간격(Ｈ3)은 제2 홈부(56)의 폭(Ｈ2)보다도 작아지도록 형성한다. 이에 의해, 제2 홈부(56)의 내부 압력을 볼록부(35, 35) 사이의 내부 압력보다 작게 할 수 있고, 기능액(Ｌ)을 내부 압력이 작은 제2 홈부(56)에 유입시킬 수 있다. 또, 제1 홈부(55)의 저면에 형성되는 볼록부(35)의 높이는 상술한 바와 같이, 뱅크(34)보다도 낮아지도록 하여 뱅크(34)를 노광, 현상한다. 이에 의해, 발액 처리가 실시된 뱅크(34)의 윗면의 노광, 현상에 의해 제거할 수 있다. 이와 같이 하여, 뱅크(34)를 노광, 현상 처리함으로써, 뱅크(34)를 상술한 복수의 볼록부(35)에 형성한다.
또, 하프톤 마스크의 완전히 노광 광을 투과시키는 포토마스크 영역에서는, 폭(Ｈ1)을 갖는 제1 홈부(55) 및 폭(Ｈ2)을 갖는 제2 홈부(56)를 형성한다. 이때, 제1 홈부(55), 제2 홈부(56), 및 볼록부(35)의 표면은, 상술한 것처럼 뱅크재(34)에 친액성의 재료를 사용하고 있기 때문에 친액성을 갖는다. 또, 제1 홈부(55) 및 제2 홈부(56)의 윗면(34ａ)은, 상술한 것처럼 발액 처리가 실시되고 있기 때문에 발액성을 갖는다.
(기능액 배치 공정)
다음에, 도 4(ｃ), 도 5(ａ)에 나타내듯이, 액체 방울 토출 장치(ＩＪ)에 의 해, 제1 홈부(55)에 배선 패턴 형성 재료인 기능액(Ｌ)을 배치한다. 또한, 본 실시 형태에서, 제2 영역의 제2 홈부(56)는 미세 배선 패턴이기 때문에, 뱅크재(34)에 형성되는 제2 홈부(56)의 폭(Ｈ3)이 좁고, 액체 방울 토출 장치(ＩＪ)로는 기능액(Ｌ)을 직접 배치하는 것은 곤란하다. 따라서, 제2 홈부(56)에의 기능액(Ｌ)의 배치는, 상술한 것처럼 제1 홈부(55)에 배치한 기능액(Ｌ)을 모세관 현상에 의해 제2 홈부(56)에 유입시키는 방법에 의해 행한다.
액체 방울 토출 장치(ＩＪ)에 의해 제1 홈부(55)에 배치된 기능액(Ｌ)은 도 4(ｃ), 도 5(ａ)에 나타내듯이, 제1 홈부(55) 내부에서 젖어 퍼진다. 여기서, 기능액(Ｌ)은 제1 홈부(55)의 저면에 설치된 영역(Ｓ)을 포함한 영역에 배치한다.
제1 홈부(55)의 저면에 배치된 기능액(Ｌ)은 도 5(ｂ)에 나타내듯이, 제1 홈부(55)에 형성된 볼록부(35) 및 뱅크(34)의 장벽에 의해, 일시적으로 갇히게 된다. 그리고, 갇히게 된 기능액(Ｌ)은 볼록부 등의 장벽이 설치되어 있지 않은 제2 홈부(56) 방향으로 유동한다. 이러한 공정에 의해, 제2 홈부(56)에의 모세관 현상을 촉진시키고, 제1 홈부(55)에는 배선 패턴(40)(제1 패턴)이 형성되며, 제2 홈부(56)에는 배선 패턴(41)(제2 패턴)이 형성된다.
본 실시 형태에 의하면, 제1 홈부(55)의 저면에 복수의 볼록부(35)를 형성하고 있기 때문에, 제2 홈부(56)에의 기능액(Ｌ)의 유입량을 증가시켜서, 도 4(ｄ)에 나타내듯이, 제1 홈부(55)에 형성되는 제1 패턴과 제2 홈부(56)에 형성되는 제2 패턴의 막 두께를 동일하게 할 수 있다. 이 결과, 제1 홈부(55) 및 제2 홈부(56)에 배치되는 기능액(Ｌ)의 윗면을 평탄화할 수 있어서, 상기 윗면에 형성되는 패턴 등 의 단선, 합선을 방지할 수 있다.
(중간 건조 공정)
다음에, 제1 홈부(55) 및 제2 홈부(56)에 기능액(Ｌ)을 배치하여 배선 패턴(40, 41)을 형성한 후, 필요에 따라 건조 처리를 행한다. 이에 의해, 기능액(Ｌ)의 분산매의 제거 및 패턴의 막 두께를 확보할 수 있다. 건조 처리는, 예를 들면 기판(48)을 가열하는 통상의 핫 플레이트, 전기로, 램프 어닐 그 밖의 각종 방법에 의해 실시하는 것이 가능하다. 여기서, 램프 어닐에 사용하는 빛의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, ＹＡＧ 레이저, 아르곤 레이저, 탄산 가스 레이저, ＸｅＦ, ＸｅＣｌ, ＸｅＢｒ, ＫｒＦ, ＫｒＣｌ, ＡｒＦ, ＡｒＣｌ 등의 엑시머 레이져 등을 광원으로서 사용할 수 있다. 이러한 광원은 일반적으로는, 출력 10 Ｗ 이상 5000 Ｗ이하의 범위의 것이 사용되지만, 본 실시 형태에서는 100 Ｗ 이상 1000 Ｗ 이하의 범위에서 충분하다. 또, 원하는 막 두께로 하기 위하여, 중간 건조 공정 후에 필요에 따라 기능액 배치 공정을 반복해도 좋다.
(소성 공정)
기능액(Ｌ)을 배치한 후, 기능액(Ｌ)의 도전성 재료가 예를 들면 유기 은화합물의 경우, 도전성을 얻기 위하여 열처리를 행하고, 유기 은화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 기능액(Ｌ)을 배치한 후의 기판에는 열처리나 광처리를 실시하는 것이 바람직하다.
열처리나 광처리는 통상 대기 중에서 행해지지만, 필요에 따라 수소, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 실시할 수도 있다. 열처리나 광처리 의 처리 온도는, 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자나 유기 은화합물의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들면, 유기 은화합물의 유기분을 제거하기 위하여는, 약 200℃에서 소성하는 것이 필요하다. 또, 플라스틱 등의 기판을 사용하는 경우에는, 실온 이상 100℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 기능액(Ｌ)의 도전성 재료(유기 은화합물)인 은입자가 잔류하여 도전성막으로 변환됨으로써, 도 4(ｄ)에 나타내듯이 연속한 막으로서의 도전성 패턴, 즉 배선 패턴(40, 41)을 형성할 수 있다.
다음에, 상술한 본 실시 형태의 뱅크 구조를 이용하여 형성한 화소 및 화소의 형성 방법에 대하여 도 6 ~ 도 8을 참조하여 설명한다.
<화소의 구조>
도 6은 본 실시 형태의 화소의 구조를 나타낸 도면이다.
도 6에 나타내듯이, 화소는 기판(48) 위에 게이트 배선(40)(제1 패턴)과, 이 게이트 배선(40)으로부터 연장하여 형성되는 게이트 전극(41)(제2 패턴)과, 소스 배선(42)(제1 패턴)과, 이 소스 배선(42)으로부터 연장하여 형성되는 소스 전극(43)(제2 패턴)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으로 접속되는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 Ｘ축 방향으로 연장하여 형성되고, 소스 배선(42)은 게이트 배선(40)과 교차하여 Ｙ축 방향으로 연장하여 형성되어 있다. 그리고, 게이트 배선(40)과 소스 배선(42)의 교차점의 근방에는 스위칭 소자인 ＴＦＴ가 형성되어 있다. 이 ＴＦＴ가 온 상태가 됨으로써, ＴＦＴ에 접속 되는 화소 전극(45)에 구동 전류가 공급되도록 되어 있다.
여기서, 도 6에 나타내듯이, 게이트 전극(41)의 폭(Ｈ2)은 게이트 배선(40)의 폭(Ｈ1)보다도 좁게 형성되어 있다. 예를 들면, 게이트 전극(41)의 폭(Ｈ3)은 10μｍ이며, 게이트 배선(40)의 폭(Ｈ1)은 20μｍ이다. 또, 소스 전극(43)의 폭(Ｈ5)은 소스 배선(42)의 폭(Ｈ6)보다도 좁게 형성되어 있다. 예를 들면, 소스 전극(43)의 폭(Ｈ5)은 10μｍ이며, 소스 배선(42)의 폭(Ｈ6)은 20μｍ이다. 이와 같이 형성함으로써, 기능액(Ｌ)을 직접 토출할 수 없는 미세 패턴(게이트 전극(41), 소스 전극(43))이라도, 모세관 현상을 이용함으로써, 기능액(Ｌ)을 미세 패턴에 유입시킬 수 있다.
<화소의 형성 방법>
도 7 (ａ) ~ (ｅ)는 도 6에 나타내는 Ｅ-Ｅ‘선에 따른 화소의 형성 공정을 나타낸 단면도이다.
본 실시 형태에서는, 상술한 뱅크 구조체 및 패턴의 형성 방법을 이용하여, 보텀 게이트형 ＴＦＴ(30)의 게이트 전극, 소스 전극, 드레인 전극 등을 갖는 화소를 형성한다. 또한, 이하의 설명에서는 상술한 도 4(ａ) ~ (ｄ) 및 도 5(ａ), (ｂ)에 나타내는 패턴 형성 공정과 같은 공정을 거치기 때문에, 상기 공정에 대한 설명은 생략한다. 또, 상기 공정에서 형성한 패턴(41)은 이하에 설명하는 화소의 형성 방법에서는 게이트 전극으로서 설명한다. 또, 상기 실시 형태에 나타내는 구성 요소와 공통의 구성 요소에 대하여는 동일한 부호를 붙인다.
도 7(ａ)에 나타내듯이, 도 4(ａ) ~ (ｄ)에 나타내는 공정에 의해 형성된 배 선 패턴을 포함하는 뱅크 평탄면 위에, 플라즈마 ＣＶＤ법 등에 의해 게이트 절연막(39)을 성막한다.
여기서, 게이트 절연막(39)은 질화 실리콘으로 이루어진다. 다음에, 게이트 절연막(39) 위에 활성층을 성막한다. 계속해서 포토리소그래피 처리 및 에칭 처리에 의해, 도 7(ａ)에 나타내듯이 소정 형상으로 패터닝하여 아모퍼스 실리콘막(46)을 형성한다.
다음에, 아모퍼스 실리콘막(46) 위에 컨택트층(47)을 성막한다. 계속해서 포토리소그래피 처리 및 에칭 처리에 의해, 도 7(ａ)에 나타내듯이 소정 형상으로 패터닝한다. 또한, 컨택트층(47)은 ｎ＋형 실리콘막을 원료 가스나 플라즈마 조건을 변화시킴으로써 형성한다.
다음에, 도 7(ｂ)에 나타내듯이, 스핀 코트법 등에 의해 컨택트층(47) 위를 포함하는 전체면에 뱅크재를 도포한다. 여기서, 뱅크재를 구성하는 재료로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있기 때문에, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 매우 적합하게 사용된다. 보다 바람직하게는, 무기 골격을 갖는 폴리실라잔이 소성 공정에서의 내열성, 투과율이라고 하는 점으로 사용된다. 그리고, 이 뱅크재에 발액성을 갖게 하기 위하여 ＣＦ₄ 플라즈마 처리 등(불소 성분을 갖는 가스를 사용한 플라즈마 처리)을 실시한다. 또, 이러한 처리 대신에, 뱅크의 소재 자체에 미리 발액 성분(불소기 등)을 충전해 두는 것도 바람직하다. 이 경우에는, ＣＦ₄플라즈마 처리 등을 생략할 수 있다. 이상과 같이 하여 발액화된 뱅크재의 기능액(Ｌ)에 대한 접촉각으로서는, 40°이상을 확보하는 것이 바람직하다.
다음에, 1 화소 피치의 1/20 ~ 1/10이 되는 소스·드레인 전극용 뱅크(34ｂ)를 형성한다. 구체적으로는, 우선, 포토리소그래피 처리에 의해, 게이트 절연막(39)의 윗면에 도포한 뱅크재(34)의 소스 전극(43)에 대응하는 위치에 소스 전극용 홈부(43ａ)를 형성하고, 마찬가지로 드레인 전극(44)에 대응하는 위치에 드레인 전극용 홈부(44ａ)를 형성한다. 이때, 소스 배선 홈부에 게이트 배선 홈부(55)와 마찬가지로, 소정의 배열 패턴으로 이루어지는 복수의 볼록부(35)를 형성한다(도시 생략).
다음에, 소스·드레인 전극용 뱅크(34ｂ)에 형성한 소스 전극용 홈부(43ａ) 및 드레인 전극용 홈부(44ａ)에 기능액(Ｌ)을 배치하고, 소스 전극(43) 및 드레인 전극(44)을 형성한다. 구체적으로는, 우선, 액체 방울 토출 장치(ＩＪ)에 의해 소스 배선용 홈부에 기능액(Ｌ)을 배치한다(도시 생략). 소스 전극용 홈부(43ａ)의 폭(Ｈ5)은 도 6에 나타내듯이, 소스 배선용 홈부의 폭(Ｈ6)보다도 좁게 형성되어 있다. 그 때문에, 소스 배선용 홈부에 배치한 기능액(Ｌ)은 볼록부에 의해 일차적으로 갇히어, 모세관 현상에 의해 소스 전극용 홈부(43ａ)에 유입한다. 이에 의해, 도 7(ｃ)에 나타내듯이 소스 전극(43)이 형성된다. 같은 방법에 의해, 드레인 전극(44)이 형성된다.
다음에, 도 7(ｃ)에 나타내듯이, 소스 전극(43) 및 드레인 전극(44)을 형성한 후, 소스·드레인 전극용 뱅크(34ｂ)를 제거한다. 그리고, 컨택트층(47) 위에 남은 소스 전극(43) 및 드레인 전극(44)의 각각을 마스크로 하여 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 Ｎ＋형 실리콘막을 에칭한다. 이 에칭 처리에 의해, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 Ｎ＋ 실리콘막이 제거되며, Ｎ＋ 실리콘막의 하층에 형성되는 아모퍼스 실리콘막(46)의 일부가 노출한다. 이와 같이 하여, 소스 전극(43)의 하층에는 Ｎ＋실리콘으로 이루어지는 소스 영역(32)이 형성되며, 드레인 전극(44)의 하층에는 Ｎ＋실리콘으로 이루어지는 드레인 영역(33)이 형성된다. 그리고, 이들 소스 영역(32) 및 드레인 영역(33)의 하층에는 아모퍼스 실리콘으로 이루어지는 채널 영역(아모퍼스 실리콘막(46))이 형성된다.
이상 설명한 공정에 의해, 보텀 게이트형 ＴＦＴ(30)를 형성한다.
본 실시 형태의 패턴 형성 방법을 이용함으로써, 소스 배선(42)과 소스 전극(43)을 동일한 막 두께로 형성할 수 있으며, 이들의 윗면을 평탄 영역으로 할 수 있다. 이 결과, 평탄 영역 위에 소정 패턴을 더 적층하는 경우에도, 단차에 기인하는 패턴의 합선, 단선 등을 방지할 수 있다. 또, 소스·드레인 전극용(34ｂ)의 윗면에 발액 처리가 실시되고, 또한 상기 소스 전극용 홈부(43ａ) 및 드레인 전극용 홈부(44ａ) 내면이 친액성이기 때문에, 기능액(Ｌ)이 홈부로부터 흘러나오지 않고 미세한 배선 패턴을 형성할 수 있다.
다음에, 도 7(ｄ)에 나타내듯이, 소스 전극(43), 드레인 전극(44), 소스 영 역(32), 드레인 영역(33), 및 노출된 실리콘층 위에, 증착법, 스퍼터법 등에 의해 패시베이션막(38)(보호막)을 성막한다. 계속해서 포토리소그래피 처리 및 에칭 처리에 의해, 후술하는 화소 전극(45)이 형성되는 게이트 절연막(39) 위의 패시베이션막(38)을 제거한다. 동시에, 화소 전극(45)과 소스 전극(43)을 전기적으로 접속하기 위하여, 드레인 전극(44) 위의 패시베이션막(38)에 컨택트홀(49)을 형성한다.
다음에, 도 7(ｅ)에 나타내듯이, 화소 전극(45)이 형성되는 게이트 절연막(39)을 포함하는 영역에, 뱅크재를 도포한다. 여기서, 뱅크재는, 상술한 것처럼 아크릴 수지, 폴리이미드 수지, 폴리실라잔 등의 재료를 함유하고 있다. 계속해서, 이 뱅크재(화소 전극용 뱅크(34ｃ)) 윗면에 플라즈마 처리 등에 의해 발액 처리를 실시한다. 다음에, 포토리소그래피 처리에 의해 화소 전극(45)이 형성되는 영역에 화소 전극용 홈부를 형성하고, 화소 전극용 뱅크(34ｃ)를 형성한다.
다음에, 잉크젯법, 증착법 등에 의해 상기 화소 전극용 뱅크(34ｃ)에 구획된 영역에 ＩＴＯ(Indium Tin Oxide)로 이루어지는 화소 전극(45)을 형성한다. 또, 화소 전극(45)을 상술한 컨택트홀(49)에 충전시킴으로써, 화소 전극(45)과 드레인 전극(44)의 전기적 접속이 확보된다. 또한, 본 실시 형태에서는 화소 전극용 뱅크(34ｃ)의 윗면에 발액 처리를 실시하고, 또한 상기 화소 전극용 홈부에 친액 처리를 실시한다. 그 때문에, 화소 전극(45)을 화소 전극용 홈부로부터는 흘러나오지 않게 형성할 수 있다.
이상 설명한 것처럼, 도 6에 나타내는 본 실시 형태의 화소를 형성할 수 있다.
<제2 실시 형태>
본 실시 형태에서는, 상기 제1 실시 형태의 상기 제1 홈부(55)의 저면에 형성되어 있던 볼록부의 배열 패턴이 다른 경우에 대하여 설명한다. 또한, 그 밖의 뱅크 구조 및 패턴의 형성 방법의 기본 구성은 상기 제1 실시 형태와 같기 때문에, 공통의 구성 요소에는 동일한 부호를 붙이고 상세한 설명은 생략한다.
도 8(ａ), (ｂ)는, 제1 홈부(55)의 저면에 형성된 볼록부의 배열 패턴을 나타낸 도면이다.
도 8(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면에는 복수의 볼록부(35)가 형성되어 있다. 복수의 볼록부(35)의 각각은 평면에서 보아 직사각형 모양으로 형성되며, 소정의 배열 패턴에 의해 제1 홈부(55)의 저면에 배치되어 있다. 구체적으로는 도 8(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면의 볼록부(35)는 영역(Ｓ)의 좌측 및 우측에 Ｙ축 방향을 따라 3행으로 배열되어 있다. 즉, 볼록부(35)는 영역(Ｓ)을 둘러싸듯이 하여, 제1 홈부(55)의 저면에 3행 2열로 형성되어 있다.
이때, 복수의 볼록부(35)의 각각은 직사각형 모양으로 이루어지는 볼록부(35)의 길이 방향이 Ｘ축 방향과 평행하고, 볼록부(35)의 단변 방향이 Ｙ축 방향과 평행이 되도록 형성되어 있다. 또, 도 8(ａ)에 나타내듯이, Ｙ축 상에 인접하여 형성되는 볼록부(35, 35)의 간격(Ｈ6)은, 상기 제1 실시 형태와 마찬가지로 제2 홈부(56)의 폭(Ｈ5)보다도 작아지도록 형성되어 있다. 또한, 도 8(ｂ)에 나타내듯이, 제1 홈부(55)의 저면에 형성되는 볼록부(35)의 높이는, 상기 실시 형태와 마찬가지로 뱅크(34)의 높이보다도 낮아지도록 형성하는 것도 바람직하다.
본 실시 형태에 의하면, 상기 제1 실시 형태와 달리 Ｙ축 방향에 인접하는 볼록부(35, 35) 사이의 볼록부(35)의 길이 방향의 거리를 상기 제1 실시 형태와 비교하여 길게 할 수 있다. 이에 의해, 볼록부(35, 35) 사이의 저항(내부 압력)이 높아지고, 볼록부(35, 35) 사이와 비교하여 저항(내부 응력)이 낮은 제2 홈부(56)에 원활하게 기능액(Ｌ)을 유입시킬 수 있다. 또한, 본 실시 형태는 제1 실시 형태와 동일한 작용 효과를 얻을 수 있는 것은 당연하다.
<제3 실시 형태>
본 실시 형태에서는, 상기 제1 및 제2 실시 형태의 상기 제1 홈부(55)의 저면에 형성되어 있던 볼록부의 배열 패턴이 다른 경우에 대하여 설명한다. 또한, 그 밖의 뱅크 구조 및 패턴의 형성 방법의 기본 구성은 상기 제1 실시 형태와 같기 때문에, 공통의 구성 요소에는 동일한 부호를 붙이고 상세한 설명은 생략한다.
도 9(ａ), (ｂ)는 제1 홈부(55)의 저면에 형성된 볼록부의 배열 패턴을 나타낸 도면이다.
도 9(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면에는 복수의 볼록부(35)가 형성되어 있다. 복수의 볼록부(35)의 각각은 평면에서 보아 직사각형 모양으로 형성되어 소정의 배열 패턴에 의해 제1 홈부(55)의 저면에 배치되어 있다. 구체적으로는 도 9(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면의 볼록부(35)는 영역(Ｓ)의 좌측 및 우측에 Ｙ축 방향을 따라 2행으로 배열되어 있다. 또한, 볼록부(35)는 영역(Ｓ)의 평면에서 보아 아래쪽과 이에 대향하는 뱅크(34) 사이에 형성되어 있다. 즉, 볼록부(35)는 영역(Ｓ)을 둘러싸듯이 하여 제1 홈부(55)의 저면에 형성 되어 있다.
이때, 복수의 볼록부(35)의 각각은 직사각형 모양으로 이루어지는 볼록부(35)의 길이 방향이 Ｘ축 방향과 평행하고, 볼록부(35)의 단변 방향이 Ｙ축 방향과 평행이 되도록 형성되어 있다. 또, 도 9(ａ)에 나타내듯이, Ｙ축 상에 인접하여 형성되는 볼록부(35, 35)의 간격(Ｈ9)은, 상기 제1 실시 형태와 마찬가지로 제2 홈부(56)의 폭(Ｈ8)보다도 작아지도록 형성되어 있다. 또한, 도 9(ｂ)에 나타내듯이, 제1 홈부(55)의 저면에 형성되는 볼록부(35)의 높이는, 상기 실시 형태와 마찬가지로 뱅크(34)의 높이보다도 낮아지도록 형성하는 것도 바람직하다.
본 실시 형태에 의하면, 배치되는 기능액(Ｌ)의 비상 지름이 상기 제1 또는 제2 실시 형태보다도 작은 경우라도, 기능액(Ｌ)을 확실히 막을 수 있다. 또한, 본 실시 형태는 제1 실시 형태와 같은 작용 효과를 얻는 것은 말할 필요도 없다.
<제4 실시 형태>
본 실시 형태에서는, 상기 제1 및 제2 실시 형태의 상기 제1 홈부(55)의 저면에 형성되어 있던 볼록부의 배열 패턴이 다른 경우에 대하여 설명한다. 또한, 그 밖의 뱅크 구조 및 패턴의 형성 방법의 기본 구성은 상기 제1 실시 형태와 같기 때문에, 공통의 구성 요소에는 동일한 부호를 붙이고 상세한 설명은 생략한다.
도 10(ａ), (ｂ)는, 제1 홈부(55)의 저면에 형성된 볼록부의 배열 패턴을 나타낸 도면이다.
도 10(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면에는 복수의 볼록부(35)가 형성되어 있다. 복수의 볼록부(35)의 각각은 평면에서 보아 직사각형 모양으로 형성되어 소정의 배열 패턴에 의해 제1 홈부(55)의 저면에 배치되어 있다. 구체적으로는, 도 10(ａ), (ｂ)에 나타내듯이, 제1 홈부(55)의 저면의 볼록부(35)는 Ｙ축 방향을 따라 소정 간격(Ｈ12)을 두고 3행으로 형성되는 것과 동시에, 이 3행으로 형성되는 볼록부(35)는 Ｘ축 방향으로 소정 간격(Ｈ13)으로 어긋나게 배열 형성되어 있다. 즉, 이들 복수의 볼록부(35)는 계단 모양으로 패턴 형성되어 있다. 그리고, 이 소정의 배열 패턴으로 이루어지는 볼록부(35)가 각 영역(Ｓ)의 좌측 및 우측에 각각 형성되어 있다.
이때, 복수의 볼록부(35)의 각각은 직사각형 모양으로 이루어지는 볼록부(35)의 대향하는 두 변이 Ｘ축 방향과 평행에 형성되고, 또한 볼록부(35)의 다른쪽의 대향하는 두 변이 Ｙ축 방향과 평행이 되도록 형성되어 있다. 또, 도 10(ａ)에 나타내듯이, Ｙ축 상에 인접하여 형성되는 볼록부(35, 35)의 간격(Ｈ12)은, 상기 제1 실시 형태와 마찬가지로 제2 홈부(56)의 폭(Ｈ11)보다도 작아지도록 형성되어 있다. 또한, 도 10(ｂ)에 나타내듯이, 제1 홈부(55)의 저면에 형성되는 볼록부(35)의 높이는, 상기 실시 형태와 마찬가지로 뱅크(34)의 높이보다도 낮아지도록 형성하는 것도 바람직하다.
본 실시 형태에 의하면, 볼록부(35)를 상술한 바와 같이 어긋나게 형성했을 경우에서도, 상기 제1 실시 형태와 동일한 작용 효과를 얻을 수 있다.
<전기 광학 장치>
다음에, 상기 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성한 화소를 구비하는 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해 설명한다.
도 11은 본 발명에 따른 액정 표시 장치에 대하여, 각 구성 요소와 함께 나타낸 대향 기판 쪽에서 본 평면도이다. 도 12는 도 11의 Ｈ-Ｈ＇선에 따른 단면도이다. 도 13은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가 회로도이고, 또한 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 11 및 도 12에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는, 쌍을 이루는 ＴＦＴ 어레이 기판(10)과 대향 기판(20)이 광 경화성의 밀봉재인 씰재(52)에 의해 접합되고, 이 씰재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다. 씰재(52)는 기판면 내의 영역에서 닫혀진 틀 모양으로 형성되어 이루어지고, 액정 주입구를 구비하지 않고, 밀봉재로 밀봉된 흔적이 없는 구성으로 되어 있다.
씰재(52)의 형성 영역의 안쪽 영역에는, 차광성 재료로 이루어지는 주변 분리부(53)가 형성되어 있다. 씰재(52)의 바깥쪽 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 ＴＦＴ 어레이 기판(10)의 한 변을 따라 형성되어 있으며, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. ＴＦＴ 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또, 대향 기판(20)의 코너부의 적어도 1 개소에서는, ＴＦＴ 어레이 기판(10)과 대향 기판(20) 사이에 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 ＴＦＴ 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 ＬＳＩ가 실장된 ＴＡＢ(Tape Automated Bonding) 기판과 ＴＦＴ 어레이 기판(10)의 주변부에 형성된 단자군(群)을 이방성 도전막을 거쳐서 전기적 및 기계적으로 접속하도록 하여도 좋다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉 ＴＮ(Twisted Nematic) 모드, Ｃ-ＴＮ법, ＶＡ 방식, ＩＰＳ 방식 모드 등의 동작 모드나, 노말 화이트 모드/노말 블랙 모드 각각에 응하여, 위상 차판, 편광판 등이 소정의 방향으로 배치되지만, 여기에서는 도시를 생략한다.
또, 액정 표시 장치(100)를 칼라 표시용으로서 구성하는 경우에는, 대향 기판(20)에서, ＴＦＴ 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 빨강(Ｒ), 초록(Ｇ), 파랑(Ｂ)의 칼라 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 10에 나타내듯이, 복수의 화소(100ａ)가 매트릭스 형상으로 구성되어 있는 것과 동시에, 이러한 화소(100ａ)의 각각에는, 화소 스위칭용 ＴＦＴ(스위칭 소자)(30)가 형성되어 있어, 화소 신호(Ｓ1, Ｓ2,…, Ｓｎ)를 공급하는 데이터선(6ａ)이 ＴＦＴ(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6ａ)에 기입하는 화소 신호(Ｓ1, Ｓ2,…, Ｓｎ)는 이 순서로 선순차(線順次) 공급해도 좋고, 인접하는 복수의 데이터선(6ａ)끼리에 대하여, 그룹마다 공급하도록 해도 좋다. 또, ＴＦＴ(30)의 게이트에는 주사선(3ａ)이 전기적으로 접속되어 있으며, 소정의 타이밍으로 주사선(3ａ)에 펄스적으로 주사 신호(Ｇ1, Ｇ2,…, Ｇｍ)를 이 순서로 선순차 인가하도록 구성되어 있다.
화소 전극(19)은 ＴＦＴ(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 ＴＦＴ(30)를 일정 기간만큼 온 상태로 함으로써, 데이터선(6ａ)으로부터 공급되는 화소 신호(Ｓ1, Ｓ2,…, Ｓｎ)를 각 화소에 소정의 타이밍으로 기입한다. 이와 같이 하여 화소 전극(19)을 거쳐서 액정에 기입된 소정 레벨의 화소 신호(Ｓ1, Ｓ2,…, Ｓｎ)는, 도 12에 나타내는 대향 기판(20)의 대향 전극(121)과의 사이에 일정 기간 유지된다. 또한, 유지된 화소 신호(Ｓ1, Ｓ2,…, Ｓｎ)가 리크(leak)하는 것을 막기 위하여, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의해, 전하의 유지 특성은 개선되고, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 14는 상기 뱅크 구조 및 패턴 형성 방법에 의해 형성한 화소를 구비하는 유기 ＥＬ 장치의 측단면도이다. 이하, 도 14를 참조하면서, 유기 ＥＬ 장치의 개략 구성을 설명한다.
도 14에서, 유기 ＥＬ 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 ＥＬ 소자(402)에, 플렉시블 기판(도시 생략)의 배선 및 구동 ＩＣ(도시 생략)를 접속한 것이다. 회로 소자부(421)는 액티브 소자인 ＴＦＴ(60)가 기 판(411) 위에 형성되어 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬하여 구성된 것이다. 그리고, ＴＦＴ(60)를 구성하는 게이트 배선(61)이 상술한 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 모양으로 형성되고 있고, 뱅크부(441)에 의해 생긴 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광을 이루는 소자와 녹색의 발광을 이루는 소자와 청색의 발광을 이루는 소자로 이루어져 있으며, 이에 의해 유기 ＥＬ 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전체면에 형성되며, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 ＥＬ 소자를 포함하는 유기 ＥＬ 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라즈마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고, 정공 주입층 형성 공정은, 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 위에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452) 을 형성하는 제1 건조 공정을 갖고 있다. 또, 발광층 형성 공정은, 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상술한 것처럼 빨강, 초록, 파랑의 3색에 대응하는 재료에 의해 3종류의 것이 형성되도록 되어 있고, 따라서 앞에서 본 제2 토출 공정은 3종류의 재료를 각각 토출하기 위하여 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에서, 상기의 액체 방울 토출 장치(ＩＪ)를 사용할 수 있다.
또, 본 발명에 따른 디바이스(전기 광학 장치)로서는 상기 외에, ＰＤＰ(플라즈마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흘림으로써, 전자 방출이 발생하는 현상을 사용하는 표면 전도형 전자 방출 소자 등에도 적용 가능하다.
<전자 기기>
다음에, 본 발명의 전자 기기의 구체적인 예에 대해 설명한다.
도 15는, 휴대 전화의 일례를 나타낸 사시도이다. 도 15에서, 부호 600은 휴대 전화 본체를 나타내고, 부호 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 15에 나타내는 전자 기기는 상기 실시 형태의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능을 얻을 수 있다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 전계 발광 표시 장치, 플라즈마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
다음에, 본 발명의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성되는 패턴을, 안테나 회로에 적용한 예에 대해 설명한다.
도 16은 본 실시 형태예에 따른 비접촉형 카드 매체를 나타내고 있고, 비접촉형 카드 매체(400)는 카드 기체(基體)(402)와 카드 커버(418)로 이루어지는 케이스 내에, 반도체 집적 회로 칩(408)과 안테나 회로(412)를 내장하고, 도시되지 않은 외부의 송수신기와 전자파 또는 정전 용량 결합의 적어도 한쪽에 의해 전력 공급 또는 데이터 수수의 적어도 한쪽을 행하도록 되어 있다.
본 실시 형태에서는, 상기 안테나 회로(412)가 본 발명의 패턴 형성 방법에 의거하여 형성되어 있다. 그 때문에, 상기 안테나 회로(412)의 미세화나 세선화를 도모할 수 있으며, 높은 품질이나 성능을 얻을 수 있다.
또한, 상술한 전자 기기 이외에도 여러 가지의 전자 기기에 적용할 수 있다. 예를 들면, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(ＰＣ) 및 엔지니어링 워크스테이션(ＥＷＳ), 페이져, 워드프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테잎 레코더, 전자 수첩, 전자 탁상 계산기, 카 내비게이션 장치, ＰＯＳ 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용하는 것이 가능하다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 최적의 실시 형태예에 대해 설명했지만, 본 발명은 상기 예에 한정되지 않음은 말할 필요도 없다. 상술한 예에서 나타낸 각 구성 부재의 제반 형상이나 조합 등은 일례이며, 본 발명의 주요 취지로부터 벗어나지 않는 범위에서 설계 요구 등에 의거하여 여러 가지 변경이 가능하다.
예를 들면, 상기 실시 형태에서는, 포토리소그래피 처리 및 에칭 처리에 의해, 뱅크에 원하는 홈부(예를 들면, 제1 홈부 등)를 형성하고 있었다. 이에 대하여, 상기 형성 방법에 대신하여, 레이저를 사용해 뱅크에 패터닝함으로써 원하는 홈부를 형성하는 것도 바람직하다.
또, 상기 실시 형태에서는, 볼록부를 평면에서 보아 직사각형 모양으로 형성했지만, 평면에서 보아 원형 모양, 다각 형상 등으로 형성하는 것도 바람직하다.
본 발명에 의하면 패턴 형성시에 미세 패턴과 다른 패턴의 각각의 높이를 같게 함으로써, 패턴을 포함하는 영역의 윗면에 평탄 영역을 형성하는 뱅크 구조체, 패턴 형성 방법, 및 전기 광학 장치, 전자 기기를 제공할 수 있다.

Claims (11)

  1. 기능액에 의해 형성되는 패턴들과 일치하는 형상을 갖는 오목부들이 설치된 격벽 구조체로서,
    제1 패턴과 일치하는 형상을 갖도록 설치된 제1 오목부와,
    상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 폭이 좁은 제2 패턴과 일치하는 형상을 갖도록 설치된 제2 오목부와,
    상기 제1 오목부에 복수 개로 설치된 볼록부들을 구비하며,
    상기 볼록부들이 상기 제1 오목부와 상기 제2 오목부의 접속부를 둘러싸도록 상기 제1 오목부의 저면 영역에 설치되어 있고,
    인접하여 설치되는 상기 볼록부들 사이의 간극부가 상기 제2 오목부의 폭보다도 작은 것을 특징으로 하는 격벽 구조체.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 볼록부의 높이가 상기 격벽 구조체 윗면보다도 낮게 설치되어 있는 것을 특징으로 하는 격벽 구조체.
  5. 제 1 항에 있어서,
    상기 볼록부가 상기 제2 패턴의 길이 방향을 따라 설치되어 있는 것을 특징으로 하는 격벽 구조체.
  6. 기판 위에 복수의 패턴과 일치하는 형상을 갖는 오목부들을 갖는 격벽 구조체를 형성하는 방법으로서,
    상기 기판 위에 격벽재를 도포하는 공정과,
    제1 패턴과 일치하는 형상을 갖는 제1 오목부를 갖는 동시에, 상기 제1 패턴에 접속되고, 또한 상기 제1 패턴보다도 좁은 제2 패턴과 일치하는 형상을 갖는 제2 오목부를 갖는 격벽을 형성하는 공정과,
    상기 제1 오목부에 복수 개의 볼록부들을 설치하는 공정을 구비하며,
    상기 볼록부들은 상기 제1 오목부와 상기 제2 오목부의 접속부를 둘러싸도록 상기 제1 오목부의 저면 영역에 설치되어 있고,
    인접하여 설치되는 상기 볼록부들 사이의 간극부가 상기 제2 오목부의 폭보다도 작은 것을 특징으로 하는 격벽 구조체의 형성 방법.
  7. 제 1 항에 기재된 격벽 구조체와, 상기 격벽 구조체의 상기 제1 오목부 및 상기 제2 오목부의 내부에 배치된 패턴을 구비하는 것을 특징으로 하는 디바이스.
  8. 제 7 항에 있어서,
    상기 제1 패턴이 게이트 배선이며, 상기 제2 패턴이 게이트 전극인 것을 특징으로 하는 디바이스.
  9. 제 7 항에 있어서,
    상기 제1 패턴이 소스 배선이며, 상기 제2 패턴이 소스 전극인 것을 특징으로 하는 디바이스.
  10. 제 9 항에 기재된 디바이스를 구비하는 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020050084967A 2004-09-30 2005-09-13 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기 KR100726272B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004288696A JP3922280B2 (ja) 2004-09-30 2004-09-30 配線パターンの形成方法及びデバイスの製造方法
JPJP-P-2004-00288696 2004-09-30

Publications (2)

Publication Number Publication Date
KR20060051228A KR20060051228A (ko) 2006-05-19
KR100726272B1 true KR100726272B1 (ko) 2007-06-11

Family

ID=35427278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084967A KR100726272B1 (ko) 2004-09-30 2005-09-13 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기

Country Status (7)

Country Link
US (1) US7732817B2 (ko)
EP (2) EP1739475B1 (ko)
JP (1) JP3922280B2 (ko)
KR (1) KR100726272B1 (ko)
CN (1) CN100477881C (ko)
DE (2) DE602005018471D1 (ko)
TW (1) TWI278904B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP2006216297A (ja) * 2005-02-02 2006-08-17 Dainippon Screen Mfg Co Ltd 有機ｅｌ用基板およびその製造方法
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP4222390B2 (ja) * 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
US7790219B2 (en) * 2006-12-22 2010-09-07 Palo Alto Research Center Incorporated Printed component circuit with fluidic template
CN101318402B (zh) * 2007-06-08 2010-12-08 台湾暹劲股份有限公司 电子元件定位于料盘内的定位装置
JP2009075252A (ja) 2007-09-19 2009-04-09 Ricoh Co Ltd 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
US8922435B2 (en) * 2009-04-27 2014-12-30 Drexel University Transparent conformal polymer antennas for RFID and other wireless communications applications
GB2488752A (en) 2011-02-21 2012-09-12 Sony Dadc Austria Ag Microfluidic Device
WO2013120908A1 (en) 2012-02-17 2013-08-22 Sony Dadc Austria Ag Microstructured polymer devices
JP2013187203A (ja) * 2012-03-05 2013-09-19 Fujifilm Corp パターン形成方法
EP2893575B1 (en) * 2012-09-04 2020-09-23 Flexenable Limited Process of surface modification of dielectric structures in organic electronic devices
EP2709160B1 (en) * 2012-09-14 2016-03-30 ATOTECH Deutschland GmbH Method for metallization of solar cell substrates
KR101819654B1 (ko) 2015-05-22 2018-01-17 한국기계연구원 용액 공정 장치 및 이를 이용한 다층 구조 소자의 제조 방법
US10133428B2 (en) 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
JP7197765B2 (ja) * 2018-08-03 2022-12-28 日亜化学工業株式会社 発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075142A (ja) * 1993-06-16 1995-01-10 Idemitsu Kosan Co Ltd 二酸化窒素検知材料およびこれを用いたセンサ
JPH07319463A (ja) * 1994-05-24 1995-12-08 Roland Corp 電子楽器
JPH08195393A (ja) * 1995-01-17 1996-07-30 Toshiba Corp メタル配線形成方法
JPH08213397A (ja) * 1994-11-01 1996-08-20 Texas Instr Inc <Ti> ダマスク金属化構造体を備えた半導体デバイス

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6188547B1 (en) * 1998-06-04 2001-02-13 Seagate Technology Llc Slider with pressure relief trenches
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
CA2721172C (en) * 1999-06-28 2012-04-10 California Institute Of Technology Microfabricated elastomeric valve and pump systems
JP4111669B2 (ja) * 1999-11-30 2008-07-02 シャープ株式会社 シート製造方法、シートおよび太陽電池
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP4170049B2 (ja) * 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
TWI254025B (en) * 2003-05-23 2006-05-01 Rohm & Haas Elect Mat Etching process for micromachining crystalline materials and devices fabricated thereby
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4090954B2 (ja) 2003-07-08 2008-05-28 株式会社リコー 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版
JP4330492B2 (ja) 2004-06-09 2009-09-16 シャープ株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075142A (ja) * 1993-06-16 1995-01-10 Idemitsu Kosan Co Ltd 二酸化窒素検知材料およびこれを用いたセンサ
JPH07319463A (ja) * 1994-05-24 1995-12-08 Roland Corp 電子楽器
JPH08213397A (ja) * 1994-11-01 1996-08-20 Texas Instr Inc <Ti> ダマスク金属化構造体を備えた半導体デバイス
JPH08195393A (ja) * 1995-01-17 1996-07-30 Toshiba Corp メタル配線形成方法

Also Published As

Publication number Publication date
CN1756456A (zh) 2006-04-05
KR20060051228A (ko) 2006-05-19
US7732817B2 (en) 2010-06-08
JP3922280B2 (ja) 2007-05-30
JP2006108148A (ja) 2006-04-20
EP1643301A1 (en) 2006-04-05
CN100477881C (zh) 2009-04-08
DE602005001097T2 (de) 2008-01-10
EP1739475B1 (en) 2009-12-23
TWI278904B (en) 2007-04-11
US20060065897A1 (en) 2006-03-30
EP1739475A3 (en) 2007-08-01
EP1643301B1 (en) 2007-05-09
EP1739475A2 (en) 2007-01-03
TW200620393A (en) 2006-06-16
DE602005018471D1 (de) 2010-02-04
DE602005001097D1 (de) 2007-06-21

Similar Documents

Publication Publication Date Title
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100631358B1 (ko) 패턴과 그 형성 방법, 디바이스와 그 제조 방법, 전기광학 장치, 전자 기기 및 액티브 매트릭스 기판의 제조 방법
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100619486B1 (ko) 박막 패턴의 형성 방법 및 디바이스의 제조 방법
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
US7723133B2 (en) Method for forming pattern, and method for manufacturing liquid crystal display
US7691562B2 (en) Method for forming film pattern, and method for manufacturing device, electro-optical device, electronic apparatus and active matrix substrate
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee