JP3922280B2 - 配線パターンの形成方法及びデバイスの製造方法 - Google Patents

配線パターンの形成方法及びデバイスの製造方法 Download PDF

Info

Publication number
JP3922280B2
JP3922280B2 JP2004288696A JP2004288696A JP3922280B2 JP 3922280 B2 JP3922280 B2 JP 3922280B2 JP 2004288696 A JP2004288696 A JP 2004288696A JP 2004288696 A JP2004288696 A JP 2004288696A JP 3922280 B2 JP3922280 B2 JP 3922280B2
Authority
JP
Japan
Prior art keywords
pattern
functional liquid
forming
recess
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004288696A
Other languages
English (en)
Other versions
JP2006108148A (ja
Inventor
利充 平井
敏寛 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004288696A priority Critical patent/JP3922280B2/ja
Priority to US11/213,789 priority patent/US7732817B2/en
Priority to KR1020050084967A priority patent/KR100726272B1/ko
Priority to DE602005001097T priority patent/DE602005001097T2/de
Priority to EP05020094A priority patent/EP1643301B1/en
Priority to TW094131890A priority patent/TWI278904B/zh
Priority to EP06021877A priority patent/EP1739475B1/en
Priority to DE602005018471T priority patent/DE602005018471D1/de
Priority to CNB2005101071397A priority patent/CN100477881C/zh
Publication of JP2006108148A publication Critical patent/JP2006108148A/ja
Application granted granted Critical
Publication of JP3922280B2 publication Critical patent/JP3922280B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing

Description

本発明は、配線パターンの形成方法及びデバイスの製造方法に関する。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィー法が広く利用されている。このフォトリソグラフィー法は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている（例えば、特許文献１、特許文献２参照）。このインクジェット法では、パターン用の液体材料（機能液）を基板に直接パターン配置し、その後熱処理やレーザー照射を行ってパターンに変換する。従って、この方法によれば、フォトリソグラフィー工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、使用量も削減できるというメリットがある。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報
さて、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。
そこで、配線の形成領域を区画するバンクの表面が撥液化された状態で配線の形成領域に向けて機能液を吐出することによって、液滴吐出法によって吐出した機能液の飛翔径よりも幅が狭い配線を形成する技術も提案されている。このように、配線の形成領域を区画するバンクを形成することによって、機能液の一部がバンクの上面に吐出された場合であっても、配線の形成領域に全てに機能液が流れ込むようになっている。
しかしながら、上記微細配線パターンを毛細管現象により形成する場合、毛細管現象により形成した微細配線パターンは、他の配線パターンと比較して、形成される膜厚が薄くなるという問題があった。これにより、微細配線パターンと他の配線パターンとの上面においては、配線パターンの膜厚の差により段差が生じてしまい、この配線パターンを含むバンク上面に、さらに薄膜パターン等を積層する場合には、段差による断線及び短絡等が生じてしまうおそれがあった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、微細パターンと他のパターンとの膜厚を等しくすることにより、パターンを含む領域の上面に平坦領域を形成する配線パターンの形成方法及びデバイスの製造方法を提供することにある。
本願発明は、上記課題を解決するために、液滴吐出法を用いて機能液を基板上に形成された隔壁構造体の凹部に吐出することによって複数のパターンを形成する配線パターンの形成方法であって、前記隔壁構造体が、その幅が前記機能液の飛翔径以上である第１凹部と、前記第１凹部に接続されてその幅が前記機能液の飛翔径よりも小さい第２凹部と、前記機能液が吐出される領域を囲むように形成されてその高さが前記隔壁構造体上面よりも低く設けられた少なくとも１以上の凸部とを有し、前記第１凹部のうち、少なくとも前記凸部で囲まれた領域内に前記機能液を配置する工程と、前記機能液を前記凸部で一時的に堰き止める工程と、前記機能液により前記第１凹部に第１パターンを形成すると共に、前記機能液の毛細管現象により前記第２凹部に前記第１パターンに接続される第２パターンを形成する工程と、を備えることを特徴とする。
ここで、第１パターンの幅とは、第１パターンの延在する方向に対して直交する方向のパターンの一端から他端までの長さである。また、第２パターンの幅とは、第１パターンと第２パターンとの接続点から第２パターンに延在する方向に対して直交する方向のパターンの一端から他端までの長さである。
この構成によれば、第１凹部に配置される機能液は、第１凹部に設けられた凸部に接触する。このとき、凸部が障壁となり、第１凹部に濡れ広がろうとする機能液を堰き止める機能を果たす。即ち、第１凹部の底面に設けられる凸部が機能液の流動を調整する。そして、第１凹部の底面に設けられた凸部によって堰き止められる機能液は、毛細管現象により第２凹部に流入する。これにより、第２凹部への機能液の流入量を増加させることができ、第１凹部に配置される機能液と第２凹部に配置される機能液（パターン）の高さが等しくなる。この結果、第１凹部及び第２凹部に配置される機能液の上面を平坦化することができ、かかる上面に形成されるパターン等の断線、短絡を防止することができる。
さらに、一般的に、隔壁の上面には、吐出される機能液をはじかせるため、撥液処理が施される。また、本発明で形成する凸部は、隔壁の一部によって形成することも可能であるし、隔壁とは別の材料、工程等により形成することも可能である。例えば、本発明において、凸部を隔壁の一部によって形成すると、凸部の高さが隔壁の高さと同じ場合、凸部の上面が撥液性となる。従って、凸部の上面では液滴がはじかれ、かかる領域には液滴が付着せずパターンが形成されない。これにより、形成されるパターンの断面積が小さくなり、導電パターンとして使用する場合、抵抗が大きくなってしまう。これに対して、本発明によれば、撥液処理された凸部の上面は、ハーフトーン露光後、現像されることにより除去され、凸部の高さが隔壁よりも低く形成される。よって、凸部の上面にも機能液を配置することができ、パターンの断面積を大きくすることができ、パターンの抵抗を低くすることができる。
また本発明の配線パターンの形成方法は、前記凸部が、前記第１凹部と前記第２凹部の接続部を含む前記第１凹部の底面領域に設けられていることも好ましい。
この構成によれば、第１凹部及び第２凹部の接続部を含む第１凹部に凸部が設けられているため、凸部によって堰き止められた機能液を直接第２凹部に流入させることができる。
また本発明の配線パターンの形成方法は、前記凸部が複数設けられ、隣接して設けられる前記凸部間の間隙部が、前記第２凹部の幅よりも小さく設けられていることも好ましい。
この構成によれば、第２凹部の幅が第１凹部の底面に設けられた凸部間の幅よりも大きくなるため、第２凹部の内部圧力を凸部間の内部圧力よりも小さくすることができる。従って、第１凹部の底面に配置される機能液は、内部圧力の小さい第２凹部に流入する。これにより、毛細管現象を促進し、第２凹部への機能液の流入量を増加させて、第１凹部に配置される機能液と第２凹部に配置される機能液の高さを等しくすることができる。
また本発明の配線パターンの形成方法は、前記凸部が、前記第２パターンの長手方向に沿って設けられていることも好ましい。
この構成によれば、第１凹部の幅方向に凸部が設けられた場合、凸部が第２パターンの長手方向に沿って設けられている。そのため、少ない凸部の数により第１凹部の幅方向に機能液を堰き止める障壁を形成することができる。
本発明のデバイスの製造方法は、基板上に形成された隔壁の凹部に、液滴吐出法を用いて機能液を配置することで複数のパターンを形成するデバイスの製造方法であって、前記基板上に隔壁材を塗布する工程と、塗布した前記隔壁材をパターニングすることにより、その幅が前記機能液の飛翔径以上である第１凹部と、前記第１凹部に接続されてその幅が前記機能液の飛翔径よりも小さい第２凹部と、前記機能液が吐出される領域を囲むように形成されてその高さが前記隔壁の上面よりも低く設けられた少なくとも１以上の凸部とを有する隔壁構造体を形成する工程と、前記第１凹部のうち、少なくとも前記凸部で囲まれた領域内に前記機能液を配置する工程と、前記機能液を前記凸部で一時的に堰き止める工程と、前記機能液により前記第１凹部に第１パターンを形成すると共に、前記機能液の毛細管現象により前記第２凹部に前記第１パターンに接続される第２パターンを形成する工程と、を備えることを特徴とする。
本発明のデバイスの製造方法によれば、上述したような隔壁構造体の内部にパターンが形成されているため、第１凹部及び第２凹部に配置される機能液の上面を平坦化することができ、かかる上面に形成されるパターン等の断線、短絡を防止した電気的特性に優れたデバイスを実現することができる。
また本発明のデバイスの製造方法は、前記第１パターンがゲート配線であり、前記第２パターンがゲート電極であることも好ましい。
上述した隔壁構造体を用いることにより、ゲート配線とゲート電極との膜厚を等しくすることができる。これにより、ゲート配線、ゲート電極及び隔壁上面に平坦領域を形成することができ、この上面に形成される配線等の短絡、断線等を防止することができ、電気特性に優れたデバイスを実現することができる。
また本発明のデバイスの製造方法は、前記第１パターンがソース配線であり、前記第２パターンがソース電極であることも好ましい。
上述した隔壁構造体を用いることにより、ソース配線とソース電極との膜厚を等しくすることができる。これにより、ソース配線、ソース電極及び隔壁上面に平坦領域を形成することができ、この上面に形成される配線等の短絡、断線等を防止することができ、電気的特性に優れたデバイスを実現することができる。
［第１の実施の形態］
以下、本発明の最良の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさととするため、各層や各部材ごとに縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態において、配線を形成するための液滴吐出装置について図１を参照して説明する。
図１は、本発明のパターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と、Ｘ軸方向駆動軸４と、Ｙ軸方向ガイド軸５と、制御装置ＣＯＮＴと、ステージ７と、クリーニング機構８と、基台９と、ヒータ１５とを備えている。
ステージ７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持するものであって、基板Ｐを基準位置に固定する不図示の固定機構を備えている。
液滴吐出ヘッド１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド１の吐出ノズルからは、ステージ７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインクが吐出される。
Ｘ軸方向駆動軸４には、Ｘ軸方向駆動モータ２が接続されている。Ｘ軸方向駆動モータ２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸４を回転させる。Ｘ軸方向駆動軸４が回転すると、液滴吐出ヘッド１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸５は、基台９に対して動かないように固定されている。ステージ７は、Ｙ軸方向駆動モータ３を備えている。Ｙ軸方向駆動モータ３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ２に液滴吐出ヘッド１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３にステージ７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構８は、液滴吐出ヘッド１をクリーニングするものである。クリーニング機構８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構８は、Ｙ軸方向ガイド軸５に沿って移動する。クリーニング機構８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド１と基板Ｐを支持するステージ７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。
このようにすれば、液滴吐出ヘッド１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節することが出来るようにしてもよい。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室２１に隣接してピエゾ素子２２が設置されている。液体室２１には、液体材料を収容する材料タンクを含む液体材料供給系２３を介して液体材料が供給される。
ピエゾ素子２２は駆動回路２４に接続されており、この駆動回路２４を介してピエゾ素子２２に電圧を印加し、ピエゾ素子２２を変形させることにより、液体室２１が変形し、ノズル２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子２２の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡（バブル）により液体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液Ｌは、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の表面にコーティングするコーティング材としては、例えばキシレン、トルエン等の有機溶剤やクエン酸等が挙げられる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
（バンク構造体）
次に、本実施形態における機能液（インク）を配置するバンク構造体について図３（ａ）、（ｂ）を参照して説明する。
図３（ａ）、（ｂ）は、バンク構造体の概観構成を示す平面図である。
図３に示すように、本実施形態におけるバンク構造体は、基板４８上に形成されたバンク３４と、バンク３４に所定の配線パターンに対応して形成された溝部により構成されている。
バンク３４に所定の配線パターンに対応して形成された溝部は、第１溝部５５と第２溝部５６とから構成されている。
第１溝部５５は図１中、Ｘ軸方向に延在して形成され、この第１溝部５５は幅Ｈ１を有している。ここで、第１溝部５５の幅Ｈ１は、上述した液滴吐出装置ＩＪから吐出される機能液の飛翔径と等しいか、あるいは、大きくなるように形成されている。
第２溝部５６は、第１溝部５５に対して略垂直に接続され、図１中、Ｙ軸方向に延在して形成されている。この第２溝部５６は幅Ｈ２を有し、第１溝部５５の幅Ｈ１よりも狭く形成されている。このような構造を採用することにより、毛細管現象を利用して、微細パターンである第２溝部５６に第１溝部５５から機能液Ｌを流入させることができるようになっている。
次に、本実施形態の第１溝部５５に形成される凸部３５の構造等について図３（ａ）、（ｂ）を参照して説明する。ここで、第２溝部５６の機能液Ｌが流入する入口を機能液流入口３７と称する。
図３（ａ）、（ｂ）に示すように、第１溝部５５の底面には、複数の凸部３５が形成されている。この複数の凸部３５の各々は、所定の厚み（高さ）を有して平面視矩形状に形成され、所定の配列パターンによって第１溝部５５の底面に配置されている。具体的には、第１溝部５５の底面の凸部３５は、図３（ａ）に示す第１溝部５５の底面に設けられる領域Ｓを囲むようにして形成されている。ここで領域Ｓとは、第１溝部５５と第２溝部５６との接続部、詳細には、第２溝部５６の幅Ｈ２の中心をＹ軸方向に通過する軸と、第１溝部５５の幅Ｈ１の中点をＸ軸方向に通過する軸と、が交差する領域である。即ち、第１溝部５５の底面に設けられる領域Ｓは、第２溝部５６の機能液流入口３７と同軸上に重なるように設けられている。なお、この領域Ｓは、第１溝部５５の底面に仮想的に設けられる領域である。
また、領域Ｓを平面視円形状と考えると、その直径は、少なくとも第２溝部５６の幅Ｈ２よりも大きくなるように設定されている。これは、配置される機能液Ｌの飛翔径と略等しいか、あるいは大きいということである。これにより、機能液Ｌが領域Ｓに配置された場合、凸部３５は機能液Ｌを囲むようにして配置される。そのため、第１溝部５５に流動する機能液Ｌを凸部３５によって一時的に堰き止めて、堰き止めた機能液Ｌを第２溝部５６に流入させることができる。
続けて、凸部３５の配列パターンについて説明する。
凸部３５は、領域Ｓの図３中、左側及び右側にＹ軸方向に沿って２行に配列されている。この領域Ｓの左側及び右側に配列される凸部３５は、領域Ｓの略直径分の間隔を空けて配列されている。このとき、複数の凸部３５の各々は、矩形状からなる凸部３５の長手方向がＹ軸方向と平行、かつ、凸部３５の短辺方向がＸ軸方向と平行となるように配列形成されている。なお、上記凸部３５は、Ｘ軸方向やＹ軸方向に対して所定角度の傾斜を持たせて形成することも好ましい。
また、Ｙ軸上に隣接して形成される凸部３５，３５間の間隔Ｈ３は、図３（ａ）に示すように、第２溝部５６の幅Ｈ２よりも小さくなるように形成されている。これにより、第２溝部５６の内部圧力を凸部３５，３５間の内部圧力よりも小さくすることができる。従って、第１溝部５５の底面に配置され一次的に堰き止めた機能液Ｌを、内部圧力の小さい第２溝部５６に流入させることができる。なお、第２溝部５６の幅Ｈ２よりも小さくする領域は、上記凸部３５，３５間だけでなく、凸部３５とバンク３４との間隔についても第２溝部５６の幅Ｈ２よりも小さくすることが好ましい。
また、第１溝部５５の底面に形成される凸部の高さＨ１４は、図３（ｂ）に示すように、バンク３４の高さＨ１５よりも低くなるように形成されている。本実施形態では、バンク３４の上面は撥液処理が施されるが、後述するように、バンク３４の一部を加工することにより形成される凸部３５の上面は、ハーフトーン露光、現像されることにより除去されて、凸部３５の高さが隔壁よりも低く形成される。これにより、凸部３５の上面を撥液性でない状態とすることができ、凸部３５の上面にも機能液Ｌを配置することができる。よって、パターンの断面積を大きくすることができ、パターンの抵抗を低くすることができる。
本実施形態によれば、図３（ａ）に示すように、領域Ｓを囲むようにして複数の凸部３５及びバンク３４が形成されている。これにより、第２溝部５６の機能液流入口３７を開口させて、領域Ｓを凸部３５及びバンク３４によって区画することができる。従って、この領域Ｓに機能液Ｌが配置された場合、機能液Ｌは凸部３５及びバンク３４が障壁となり、堰き止められる。そして、この堰き止められた機能液Ｌは、開口されている第２溝部５６方向に流動する。このようして、第２溝部５６への機能液Ｌの流入量を増加させて、第１溝部５５に形成される配線パターンと第２溝部５６に形成される配線パターンの膜厚を等しくすることができる。この結果、第１溝部５５及び第２溝部５６に配置される機能液Ｌの上面を平坦化することができ、かかる上面に形成されるパターン等の断線、短絡を防止することができる。
（バンク構造体及びパターンの形成方法）
図４は、バンク構造体及びパターンの形成方法を工程順に示した断面図である。図４中、左側に図示する工程は、図３のＤ−Ｄ‘線に沿った第１溝部５５に配線パターン４０を形成する工程を示した断面図である。同様に、図４（ａ）中、中央に図示する工程は、図３のＢ−Ｂ‘線に沿った第２溝部５６に配線パターン４１を形成する工程を示した断面図である。図４中、右側に図示する工程は、図３のＣ−Ｃ‘線に沿った第１溝部５５及び第２溝部５６に配線パターン４０，４１を形成する工程を示した断面図である。図５の（ａ）、（ｂ）は、配線パターンの形成方法を示す断面図である。
（バンク材塗布工程）
まず、図４（ａ）に示すように、スピンコート法により、基板４８の全面にバンク材を塗布する。基板４８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。また、バンク材は、感光性のアクリル樹脂やポリイミド等からなる絶縁材料及び親液性の材料を含有している。これにより、バング材がレジストの機能を兼ね備えるため、フォトレジスト塗布工程を省略することができる。また、バンク材に溝部を形成した場合、この溝部の内側表面を予め親液性にすることができる。
なお、この基板４８の基板表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成することも好ましい。また、上記バンク材の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート等の各種方法を適用することが可能である。
（撥液化処理工程）
次に、基板４８の全面に塗布したバンク材の表面を、ＣＦ４、ＳＦ５、ＣＨＦ３等のフッ素含有ガスを処理ガスとしたプラズマ処理する。このプラズマ処理によりバンク材の表面を撥液性にする。撥液化処理法としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法（ＣＦ４ プラズマ処理法）を採用することができる。ＣＦ４ プラズマ処理の条件は、例えばプラズマパワーが５０〜１０００Ｗ、４フッ化メタンガス流量が５０〜１００ｍｌ／ｍｉｎ、プラズマ放電電極に対する基体搬送速度が０．５〜１０２０ｍｍ／ｓｅｃ、基体温度が７０〜９０℃とされる。
なお、上記処理ガスとしては、テトラフルオロメタン（四フッ化炭素）に限らず、他のフルオロカーボン系のガスを用いることもできる。また、なお、上記撥液化処理は、後述するバンク材に所定パターンの溝部を形成した後に行うことも好ましい。この場合、マイクロコンタクトプリンティング法も採用できる。また、このような処理の代わりに、バンクの素材自体に予め撥液成分（フッ素基等）を充填しておくことも好ましい。この場合には、ＣＦ４プラズマ処理等を省略することができる。
なお、例えばフルオロアルキルシラン（ＦＡＳ）を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向される自己組織化膜を形成してもよい。この場合もバンク材の表面に均一な撥液性が付与される。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−１，１，２，２テトラヒドロデシルトリクロロシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−１，１，２，２テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン（以下「ＦＡＳ」という）を例示できる。これらの化合物は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。有機分子膜などからなる自己組織化膜は、上記の原料化合物と基板とを同一の密閉容器中に入れておき、室温で２〜３日程度の間放置することにより基板上に形成される。これらは気相からの形成法であるが、液相からも自己組織化膜を形成できる。例えば、原料化合物を含む溶液中に基板を浸積し、洗浄、乾燥することで基板上に自己組織化膜が形成される。
次に、図４（ｂ）に示すように、ハーフトーンマスクを用いたフォトリソグラフィー処理により、第１溝部５５、第２溝部５６及び第１溝部５５の底面に凸部３５を形成する。ここで、ハーフトーンマスクとは、露光装置から照射される露光光を遮断する部分と、露光光を完全に透過させる部分と、露光光を部分的に透過させる部分とを有するフォトマスクである。そして、部分的に露光光を透過させるフォトマスク領域には、スリットからなる回折格子等のパターンが設けられ、露光光の透過する光強度を制御することができるようになっている。なお、以下のフォトリソグラフィー処理において現像処理に用いられている光化学反応としては、ポジ型のレジストを前提にしている。
第１溝部５５の底面に形成する凸部３５に対応するバンク領域においては、ハーフトーンマスクの部分的に露光光を通過させるフォトマスク領域に対応させて露光する。詳細には、第１溝部５５の底面に、仮想的に設けられる領域Ｓを基準として、上記フォトマスク領域を位置合わせして露光、現像処理を行う。これにより、第１溝部５５の底面に形成する凸部３５に対応するバンク領域に照射する露光光を抑制することができ、現像によるバンク材３４の溶解度を少なくすることができる。
同時に、第１溝部５５及び第２溝部５６に対応するバンク領域においては、ハーフトーンマスクの完全に露光光を透過させるフォトマスク領域に対応させて露光する。これにより、露光光を完全に透過させて第１溝部５５及び第２溝部５６に対応する領域（バンク材）に照射することができる。
さらに、その他の第１溝部５５及び第２溝部５６以外のバンク領域に対しては、上記ハーフトーンマスクの露光光を遮断させるフォトマスク領域に対応させて露光する。これにより、上記領域には、露光光が照射されず、現像処理の際にはバンク３４が溶解されない。
続けて、上記マスクパターンに基づいて現像処理を行う。部分的に露光光を通過させるフォトマスク領域においては、第１溝部５５の底面に上述したような配列パターンの凸部３５を形成する。ここで、Ｙ軸上に隣接して形成される凸部３５，３５間の間隔Ｈ３は、第２溝部５６の幅Ｈ２よりも小さくなるように形成する。これにより、第２溝部５６の内部圧力を凸部３５，３５間の内部圧力よりも小さくすることができ、機能液Ｌを内部圧力の小さい第２溝部５６に流入させることができる。また、第１溝部５５の底面に形成される凸部３５の高さは、上述したように、バンク３４よりも低くなるようにして、バンク３４を露光、現像する。これにより、撥液処理が施されたバンク３４の上面の露光、現像によって除去することができる。このようにして、バンク３４を露光、現像処理することにより、バンク３４を上述した複数の凸部３５に形成する。
また、ハーフトーンマスクの完全に露光光を透過させるフォトマスク領域においては、幅Ｈ１を有する第１溝部５５及び幅Ｈ２を有する第２溝部５６を形成する。このとき、第１溝部５５、第２溝部５６、及び凸部３５の表面は、上述したように、バンク材３４に親液性の材料を使用しているため新液性を有する。また、第１溝部５５及び第２溝部５６の上面３４ａは、上述したように、撥液処理が施されているため撥液性を有する。
（機能液配置工程）
次に、図４（ｃ）、図５（ａ）に示すように、液滴吐出装置ＩＪにより、第１溝部５５に配線パターン形成材料である機能液Ｌを配置する。なお、本実施形態において、第２領域の第２溝部５６は微細配線パターンであるため、バンク材３４に形成される第２溝部５６の幅Ｈ３が狭く、液滴吐出装置ＩＪでは機能液Ｌを直接配置することは困難である。従って、第２溝部５６への機能液Ｌの配置は、上述したように、第１溝部５５に配置した機能液Ｌを毛細管現象によって第２溝部５６に流入させる方法により行う。
液滴吐出装置ＩＪによって第１溝部５５に配置された機能液Ｌは、図４（ｃ）、図５（ａ）に示すように、第１溝部５５内部において濡れ広がる。ここで、機能液Ｌは、第１溝部５５の底面に設けられた領域Ｓを含む領域に配置する。
第１溝部５５の底面に配置された機能液Ｌは、図５（ｂ）に示すように、第１溝部５５に形成された凸部３５及びバンク３４の障壁により、一時的に堰き止められる。そして、堰き止められた機能液Ｌは、凸部等の障壁が設けられていない第２溝部５６方向に流動する。このような工程により、第２溝部５６への毛細管現象を促進させ、第１溝部５５には配線パターン４０（第１パターン）が形成され、第２溝部５６には配線パターン４１（第２パターン）が形成される。
本実施形態によれば、第１溝部５５の底面に複数の凸部３５を形成しているため、第２溝部５６への機能液Ｌの流入量を増加させて、図４（ｄ）に示すように、第１溝部５５に形成される第１パターンと第２溝部５６に形成される第２パターンの膜厚を等しくすることができる。この結果、第１溝部５５及び第２溝部５６に配置される機能液Ｌの上面を平坦化することができ、かかる上面に形成されるパターン等の断線、短絡を防止することができる。
（中間乾燥工程）
次に、第１溝部５５及び第２溝部５６に機能液Ｌを配置して配線パターン４０，４１を形成した後、必要に応じて乾燥処理を行う。これにより、機能液Ｌの分散媒の除去及びパターンの膜厚を確保することができる。乾燥処理は、例えば、基板４８を加熱する通常のホットプレート、電気炉、ランプアニールその他の各種方法により行うことが可能である。ここで、ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌ等のエキシマレーザー等を光源として使用することができる。これらの光源は一般には、出力１０Ｗ以上５０００Ｗ以下の範囲のものが用いられるが、本実施形態では１００Ｗ以上１０００Ｗ以下の範囲で十分である。また、所望の膜厚にするために、中間乾燥工程後に必要に応じて機能液配置工程を繰り返しても良い。
（焼成工程）
機能液Ｌを配置した後、機能液Ｌの導電性材料が例えば有機銀化合物の場合、導電性を得るために、熱処理を行い、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、機能液Ｌを配置した後の基板には熱処理や光処理を施すことが好ましい。熱処理や光処理は通常大気中で行なわれるが、必要に応じて、水素、窒素、アルゴン、ヘリウムなどの不活性ガス雰囲気中で行うこともできる。熱処理や光処理の処理温度は、分散媒の沸点（蒸気圧）、雰囲気ガスの種類や圧力、微粒子や有機銀化合物の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機銀化合物の有機分を除去するためには、約２００℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上１００℃以下で行なうことが好ましい。
以上の工程により機能液Ｌの導電性材料（有機銀化合物）である銀粒子が残留し、導電性膜に変換されることで、図４（ｄ）に示すように、連続した膜としての導電性パターン、すなわち配線パターン４０，４１を形成することができる。
次に、上述した本実施形態のバンク構造を利用して形成した画素及び画素の形成方法について図６〜図８を参照して説明する。
<画素の構造>
図６は、本実施形態の画素の構造を示した図である。
図６に示すように、画素は、基板４８上に、ゲート配線４０（第１パターン）と、このゲート配線４０から延出して形成されるゲート電極４１（第２パターン）と、ソース配線４２（第１パターン）と、このソース配線４２から延出して形成されるソース電極４３（第２パターン）と、ドレイン電極４４と、ドレイン電極４４に電気的に接続される画素電極４５とを備えている。ゲート配線４０はＸ軸方向に延在して形成され、ソース配線４２はゲート配線４０と交差してＹ軸方向に延在して形成されている。そして、ゲート配線４０とソース配線４２との交差点の近傍にはスイッチング素子であるＴＦＴが形成されている。このＴＦＴがオン状態となることにより、ＴＦＴに接続される画素電極４５に駆動電流が供給されるようになっている。
ここで、図６に示すように、ゲート電極４１の幅Ｈ２は、ゲート配線４０の幅Ｈ１よりも狭く形成されている。例えば、ゲート電極４１の幅Ｈ３は１０μｍであり、ゲート配線４０の幅Ｈ１は２０μｍである。また、ソース電極４３の幅Ｈ５は、ソース配線４２の幅Ｈ６よりも狭く形成されている。例えば、ソース電極４３の幅Ｈ５は１０μｍであり、ソース配線４２の幅Ｈ６は２０μｍである。このように形成することにより、機能液Ｌを直接吐出することができない微細パターン（ゲート電極４１，ソース電極４３）であっても、毛細管現象を利用することにより、機能液Ｌを微細パターンに流入させることができる。
<画素の形成方法>
図７（ａ）〜（ｅ）は、図６に示すＥ−Ｅ‘線に沿った画素の形成工程を示した断面図である。
本実施形態においては、上述したバンク構造体及びパターンの形成方法を利用して、ボトムゲート型のＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を有する画素を形成する。なお、以下の説明においては、上述した図４（ａ）〜（ｄ）及び図５（ａ）、（ｂ）に示すパターン形成工程と同様の工程を経るため、かかる工程についての説明は省略する。また、上記工程において形成したパターン４１は、以下に説明する画素の形成方法ではゲート電極として説明する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
図７（ａ）に示すように、図４（ａ）〜（ｄ）に示す工程により形成された配線パターンを含むバンク平坦面上に、プラズマＣＶＤ法等により、ゲート絶縁膜３９を成膜する。ここで、ゲート絶縁膜３９は窒化シリコンからなる。次に、ゲート絶縁膜３９上に活性層を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図７（ａ）に示すように所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、図７（ａ）に示すように所定形状にパターニングする。なお、コンタクト層４７はｎ＋型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。
次に、図７（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む全面にバンク材を塗布する。ここで、バンク材を構成する材料としては、形成後に光透過性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が好適に用いられる。より好ましくは、無機骨格を有するポリシラザンが焼成工程における耐熱性、透過率という点で用いられる。そして、このバンク材に撥液性を持たせるためにＣＦ４プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。また、このような処理の代わりに、バンクの素材自体に予め撥液成分（フッ素基等）を充填しておくことも好ましい。この場合には、ＣＦ４プラズマ処理等を省略することができる。以上のようにして撥液化されたバンク材の機能液Ｌに対する接触角としては、４０°以上を確保することが好ましい。
次に、１画素ピッチの１／２０〜１／１０となるソース・ドレイン電極用バンク３４ｂを形成する。具体的には、まず、フォトリソグラフィー処理により、ゲート絶縁膜３９の上面に塗布したバンク材３４のソース電極４３に対応する位置にソース電極用溝部４３ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用溝部４４ａを形成する。このときに、ソース配線溝部に、ゲート配線溝部５５と同様に、所定の配列パターンからなる複数の凸部３５を形成する（図示省略）。
次に、ソース・ドレイン電極用バンク３４ｂに形成したソース電極用溝部４３ａ及びドレイン電極用溝部４４ａに機能液Ｌを配置して、ソース電極４３及びドレイン電極４４を形成する。具体的には、まず、液滴吐出装置ＩＪによって、ソース配線用溝部に機能液Ｌを配置する（図示省略）。ソース電極用溝部４３ａの幅Ｈ５は、図６に示すように、ソース配線用溝部の幅Ｈ６よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液Ｌは、凸部によって一次的に堰き止められ、毛細管現象によりソース電極用溝部４３ａに流入する。これにより、図７（ｃ）に示すように、ソース電極４３が形成される。同様の方法により、ドレイン電極４４が形成される。
次に、図７（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、ソース・ドレイン電極用バンク３４ｂを除去する。そして、コンタクト層４７上に残ったソース電極４３及びドレイン電極４４の各々をマスクとして、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋型シリコン膜をエッチングする。このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のＮ＋シリコン膜が除去され、Ｎ＋シリコン膜の下層に形成されるアモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層には、Ｎ＋シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、Ｎ＋シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモルファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０を形成する。
本実施形態のパターン形成方法を利用することにより、ソース配線４２とソース電極４３とを同じ膜厚で形成することができ、これらの上面を平坦領域にすることができる。この結果、平坦領域上にさらに所定パターンを積層する場合でも、段差に起因するパターンの短絡、断線等を防止することができる。また、ソース・ドレイン電極用３４ｂの上面に撥液処理が施され、かつ、上記ソース電極用溝部４３ａ及びドレイン電極用溝部４４ａ内面が親液性であるため、機能液Ｌが溝部からはみ出すことなく、微細な配線パターンを形成することができる。
次に、図７（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィー処理及びエッチング処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーション膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するために、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図７（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリイミド樹脂、ポリシラザン等の材料を含有している。続けて、このバンク材（画素電極用バンク３４ｃ）上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィー処理により、画素電極４５が形成される領域に画素電極用溝部を形成し、画素電極用バンク３４ｃを形成する。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク３４ｃに区画された領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を形成する。また、画素電極４５を上述したコンタクトホール４９に充填させることによって、画素電極４５とドレイン電極４４との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク３４ｃの上面に撥液処理を施し、かつ、上記画素電極用溝部に親液処理を施す。そのため、画素電極４５を画素電極用溝部からはみ出すことなく形成することができる。
以上説明したように、図６に示すような、本実施形態の画素を形成することができる。
［第２実施形態］
本実施形態においては、上記第１実施形態の上記第１溝部５５の底面に形成されていた凸部の配列パターンの異なる場合について説明する。なお、その他のバンク構造及びパターンの形成方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図８（ａ）、（ｂ）は、第１溝部５５の底面に形成された凸部の配列パターンを示した図である。
図８（ａ）、（ｂ）に示すように、第１溝部５５の底面には、複数の凸部３５が形成されている。複数の凸部３５の各々は、平面視矩形状に形成され、所定の配列パターンによって第１溝部５５の底面に配置されている。具体的には、図８（ａ）、（ｂ）に示すように、第１溝部５５の底面の凸部３５は、領域Ｓの左側及び右側にＹ軸方向に沿って３行に配列されている。即ち、凸部３５は、領域Ｓを囲むようにして、第１溝部５５の底面に３行２列に形成されている。
このとき、複数の凸部３５の各々は、矩形状からなる凸部３５の長手方向がＸ軸方向と平行、かつ、凸部３５の短辺方向がＹ軸方向と平行となるように形成されている。また、図８（ａ）に示すように、Ｙ軸上に隣接して形成される凸部３５，３５の間隔Ｈ６は、上記第１実施形態と同様に、第２溝部５６の幅Ｈ５よりも小さくなるように形成されている。さらに、図８（ｂ）に示すように、第１溝部５５の底面に形成される凸部３５の高さは、上記実施形態と同様に、バンク３４の高さよりも低くなるように形成することも好ましい。
本実施形態によれば、上記第１実施形態と異なり、Ｙ軸方向に隣接する凸部３５，３５間の、凸部３５の長手方向の距離を、上記第１実施形態と比較して長くすることができる。これにより、凸部３５，３５間の抵抗（内部圧力）が高くなり、凸部３５，３５間と比較して抵抗（内部応力）の低い第２溝部５６に円滑に機能液Ｌを流入させることができる。なお、本実施形態は、第１実施形態と同様の作用効果を奏することは言うまでもない。
[第３実施形態］
本実施形態においては、上記第１及び第２実施形態の上記第１溝部５５の底面に形成されていた凸部の配列パターンの異なる場合について説明する。なお、その他のバンク構造及びパターンの形成方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図９（ａ）、（ｂ）は、第１溝部５５の底面に形成された凸部の配列パターンを示した図である。
図９（ａ）、（ｂ）に示すように、第１溝部５５の底面には、複数の凸部３５が形成されている。複数の凸部３５の各々は、平面視矩形状に形成され、所定の配列パターンによって第１溝部５５の底面に配置されている。具体的には、図９（ａ）、（ｂ）に示すように、第１溝部５５の底面の凸部３５は、領域Ｓの左側及び右側にＹ軸方向に沿って２行に配列されている。さらに、凸部３５は、領域Ｓの平面視下側とこれに対向するバンク３４との間に形成されている。即ち、凸部３５は、領域Ｓを囲むようにして、第１溝部５５の底面に形成されている。
このとき、複数の凸部３５の各々は、矩形状からなる凸部３５の長手方向がＸ軸方向と平行、かつ、凸部３５の短辺方向がＹ軸方向と平行となるように形成されている。また、図９（ａ）に示すように、Ｙ軸上に隣接して形成される凸部３５，３５の間隔Ｈ６は、上記第１実施形態と同様に、第２溝部５６の幅Ｈ５よりも小さくなるように形成されている。さらに、図９（ｂ）に示すように、第１溝部５５の底面に形成される凸部３５の高さは、上記実施形態と同様に、バンク３４の高さよりも低くなるように形成することも好ましい。
本実施形態によれば、配置される機能液Ｌの飛翔径が、上記第１又は第２実施形態よりも小さい場合であっても、機能液Ｌを確実に堰き止めることができる。なお、本実施形態は、第１実施形態と同様の作用効果を奏することは言うまでもない。
［第４実施形態］
本実施形態においては、上記第１及び第２実施形態の上記第１溝部５５の底面に形成されていた凸部の配列パターンの異なる場合について説明する。なお、その他のバンク構造及びパターンの形成方法の基本構成は、上記第１実施形態と同様であるため、共通の構成要素には同一の符号を付し、詳細な説明は省略する。
図１０（ａ）、（ｂ）は、第１溝部５５の底面に形成された凸部の配列パターンを示した図である。
図１０（ａ）、（ｂ）に示すように、第１溝部５５の底面には、複数の凸部３５が形成されている。複数の凸部３５の各々は、平面視矩形状に形成され、所定の配列パターンによって第１溝部５５の底面に配置されている。具体的には、図１０（ａ）、（ｂ）に示すように、第１溝部５５の底面の凸部３５は、Ｙ軸方向に沿って所定間隔Ｈ１２を空けて３行に形成されるとともに、この３行に形成される凸部３５は、Ｘ軸方向に所定間隔Ｈ１３ずれて配列形成されている。即ち、これらの複数の凸部３５は、階段状にパターン形成されている。そして、この所定の配列パターンからなる凸部３５が、各領域Ｓの左側及び右側にそれぞれ形成されている。
このとき、複数の凸部３５の各々は、矩形状からなる凸部３５の対向する２辺がＸ軸方向と平行に形成され、かつ、凸部３５の他方の対向する２辺がＹ軸方向と平行となるように形成されている。また、図１０（ａ）に示すように、Ｙ軸上に隣接して形成される凸部３５，３５の間隔Ｈ６は、上記第１実施形態と同様に、第２溝部５６の幅Ｈ５よりも小さくなるように形成されている。さらに、図１０（ｂ）に示すように、第１溝部５５の底面に形成される凸部３５の高さは、上記実施形態と同様に、バンク３４の高さよりも低くなるように形成することも好ましい。
本実施形態によれば、凸部３５を上述したようにずらして形成した場合でも、上記第１実施形態と同様の作用効果を奏することができる。
<電気光学装置>
次に、上記バンク構造を有するパターン形成方法により形成した画素を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図１１は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図１２は図１１のＨ−Ｈ’線に沿う断面図である。図１３は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図１１及び図１２において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。シール材５２は、基板面内の領域において閉ざされた枠状に形成されてなり、液晶注入口を備えず、封止材にて封止された痕跡がない構成となっている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１０に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１、Ｓ２、…、Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１、Ｓ２、…、Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１、Ｓ２、…、Ｓｎは、図１２に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
図１４は、上記バンク構造及びパターン形成方法により形成した画素を備える有機ＥＬ装置の側断面図である。以下、図１４を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１４において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及び封止基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線及び駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ６０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ６０を構成するゲート配線６１が、上述した実施形態の配線パターンの形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
この発光素子形成工程において、正孔注入層形成工程における第１吐出工程と、発光層形成工程における第２吐出工程とで前記の液滴吐出装置ＩＪを用いることができる。
また、本発明にかかるデバイス（電気光学装置）としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
<電子機器>
次に、本発明の電子機器の具体例について説明する。
図１５は、携帯電話の一例を示した斜視図である。図１５において、６００は携帯電話本体を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１５に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
次に、本発明のバンク構造を有するパターン形成方法によって形成されるパターンを、アンテナ回路に適用した例について説明する。
図１６は、本実施形態例に係る非接触型カード媒体を示しており、非接触型カード媒体４００は、カード基体４０２とカードカバー４１８から成る筐体内に、半導体集積回路チップ４０８とアンテナ回路４１２を内蔵し、図示されない外部の送受信機と電磁波又は静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態では、上記アンテナ回路４１２が、本発明のパターン形成方法に基づいて形成されている。そのため、上記アンテナ回路４１２の微細化や細線化が図られ、高い品質や性能を得ることができる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明はかかる例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態においては、フォトリソグラフィー処理及びエッチング処理により、バンクに所望の溝部（例えば、第１溝部等）を形成していた。これに対して、上記形成方法に代えて、レーザーを用いてバンクにパターニングすることにより、所望の溝部を形成することも好ましい。
また、上記実施形態においては、凸部を平面視矩形状に形成したが、平面視円形状、多角形状等に形成することも好ましい。
図１は、本発明の液滴吐出装置の概略構成を示す斜視図である。 図２は、ピエゾ方式による液状体の吐出原理を説明するための図である。 図３（ａ）は、バンク構造を模式的に示す平面図である。（ｂ）は、（ａ）に示すバンク構造の断面図である。 図４の（ａ）〜（ｃ）は、配線パターンの形成工程を示す断面図である。 図５の（ａ）〜（ｃ）は、配線パターンの形成方法を示す断面図である。 図６は、表示領域である１画素を模式的に示す平面図である。 図７は、１画素の形成工程を示す断面図である。 図８（ａ）は、バンク構造を模式的に示す平面図である。（ｂ）は、（ａ）に示すバンク構造の断面図である。 図９（ａ）は、バンク構造を模式的に示す平面図である。（ｂ）は、（ａ）に示すバンク構造の断面図である。 図１０（ａ）は、バンク構造を模式的に示す平面図である。（ｂ）は、（ａ）に示すバンク構造の断面図である。 図１１は、液晶表示装置を対向基板の側から見た平面図である。 図１２は、図９のＨ−Ｈ’線に沿う液晶表示装置の断面図である。 図１３は、液晶表示装置の等価回路図である。 図１４は、有機ＥＬ装置の部分拡大断面図である。 図１５は、本発明の電子機器の具体例を示す図である。 図１６は、非接触型カード媒体の分解斜視図である。
符号の説明
Ｌ…機能液、 ３４…バンク（隔壁）、 ３４ｂ…ソース・ドレイン電極用バンク、 ３４ｃ…画素電極用バンク、 ３５…凸部、 ４０…配線パターン，ゲート配線（第１パターン）、 ４１…配線パターン，ゲート電極（第２パターン）、 ４２…ソース配線（第１パターン）、 ４３…ソース電極（第２パターン）、 ５５…第１溝部（第１凹部）、５６…第２溝部（第２凹部）

Claims (7)

  1. 液滴吐出法を用いて機能液を基板上に形成された隔壁構造体の凹部に吐出することによって複数のパターンを形成する配線パターンの形成方法であって、
    前記隔壁構造体が、その幅が前記機能液の飛翔径以上である第１凹部と、前記第１凹部に接続されてその幅が前記機能液の飛翔径よりも小さい第２凹部と、前記機能液が吐出される領域を囲むように形成されてその高さが前記隔壁構造体上面よりも低く設けられた少なくとも１以上の凸部とを有し、
    前記第１凹部のうち、少なくとも前記凸部で囲まれた領域内に前記機能液を配置する工程と、
    前記機能液を前記凸部で一時的に堰き止める工程と、
    前記機能液により前記第１凹部に第１パターンを形成すると共に、前記機能液の毛細管現象により前記第２凹部に前記第１パターンに接続される第２パターンを形成する工程と、を備えることを特徴とする配線パターンの形成方法。
  2. 前記凸部が、前記第１凹部と前記第２凹部の接続部を含む前記第１凹部の底面領域に設けられていることを特徴とする請求項１に記載の配線パターンの形成方法。
  3. 前記凸部が複数設けられ、
    隣接して設けられる前記凸部間の間隙部が、前記第２凹部の幅よりも小さく設けられていることを特徴とする請求項１又は請求項２に記載の配線パターンの形成方法。
  4. 前記凸部が、前記第２パターンの長手方向に沿って設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の配線パターンの形成方法。
  5. 基板上に形成された隔壁の凹部に、液滴吐出法を用いて機能液を配置することで複数のパターンを形成するデバイスの製造方法であって、
    前記基板上に隔壁材を塗布する工程と、
    塗布した前記隔壁材をパターニングすることにより、その幅が前記機能液の飛翔径以上である第１凹部と、前記第１凹部に接続されてその幅が前記機能液の飛翔径よりも小さい第２凹部と、前記機能液が吐出される領域を囲むように形成されてその高さが前記隔壁の上面よりも低く設けられた少なくとも１以上の凸部とを有する隔壁構造体を形成する工程と、
    前記第１凹部のうち、少なくとも前記凸部で囲まれた領域内に前記機能液を配置する工程と、
    前記機能液を前記凸部で一時的に堰き止める工程と、
    前記機能液により前記第１凹部に第１パターンを形成すると共に、前記機能液の毛細管現象により前記第２凹部に前記第１パターンに接続される第２パターンを形成する工程と、を備えることを特徴とするデバイスの製造方法。
  6. 前記第１パターンがゲート配線であり、前記第２パターンがゲート電極であることを特徴とする請求項５に記載のデバイスの製造方法。
  7. 前記第１パターンがソース配線であり、前記第２パターンがソース電極であることを特徴とする請求項５に記載のデバイスの製造方法。
JP2004288696A 2004-09-30 2004-09-30 配線パターンの形成方法及びデバイスの製造方法 Expired - Fee Related JP3922280B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2004288696A JP3922280B2 (ja) 2004-09-30 2004-09-30 配線パターンの形成方法及びデバイスの製造方法
US11/213,789 US7732817B2 (en) 2004-09-30 2005-08-30 Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment
KR1020050084967A KR100726272B1 (ko) 2004-09-30 2005-09-13 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
EP05020094A EP1643301B1 (en) 2004-09-30 2005-09-15 Partition-wall structure for forming a conductive pattern by ink jet printing
DE602005001097T DE602005001097T2 (de) 2004-09-30 2005-09-15 Trennwandstruktur zur Bildung von Leiterbahnen im Tintenstrahldruckverfahren
TW094131890A TWI278904B (en) 2004-09-30 2005-09-15 Pattern formed structure, method of forming pattern, device, electrooptical device and electronic equipment
EP06021877A EP1739475B1 (en) 2004-09-30 2005-09-15 Partition-wall structure for forming a conductive pattern by ink jet printing
DE602005018471T DE602005018471D1 (de) 2004-09-30 2005-09-15 Trennwandstruktur zur Bildung von Leiterbahnen im Tintenstrahldruckverfahren
CNB2005101071397A CN100477881C (zh) 2004-09-30 2005-09-28 图案形成结构及形成方法、器件及电光学装置、电子仪器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004288696A JP3922280B2 (ja) 2004-09-30 2004-09-30 配線パターンの形成方法及びデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006108148A JP2006108148A (ja) 2006-04-20
JP3922280B2 true JP3922280B2 (ja) 2007-05-30

Family

ID=35427278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004288696A Expired - Fee Related JP3922280B2 (ja) 2004-09-30 2004-09-30 配線パターンの形成方法及びデバイスの製造方法

Country Status (7)

Country Link
US (1) US7732817B2 (ja)
EP (2) EP1643301B1 (ja)
JP (1) JP3922280B2 (ja)
KR (1) KR100726272B1 (ja)
CN (1) CN100477881C (ja)
DE (2) DE602005001097T2 (ja)
TW (1) TWI278904B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965124B2 (en) * 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP2006216297A (ja) * 2005-02-02 2006-08-17 Dainippon Screen Mfg Co Ltd 有機ｅｌ用基板およびその製造方法
JP2006245526A (ja) * 2005-02-04 2006-09-14 Seiko Epson Corp 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4240018B2 (ja) * 2005-02-04 2009-03-18 セイコーエプソン株式会社 膜パターンの形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器
JP4200981B2 (ja) * 2005-05-16 2008-12-24 セイコーエプソン株式会社 バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4507978B2 (ja) * 2005-05-16 2010-07-21 セイコーエプソン株式会社 膜パターンの形成方法
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP4222390B2 (ja) * 2006-07-25 2009-02-12 セイコーエプソン株式会社 パターンの形成方法、及び液晶表示装置の製造方法
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
US7790219B2 (en) * 2006-12-22 2010-09-07 Palo Alto Research Center Incorporated Printed component circuit with fluidic template
CN101318402B (zh) * 2007-06-08 2010-12-08 台湾暹劲股份有限公司 电子元件定位于料盘内的定位装置
JP2009075252A (ja) 2007-09-19 2009-04-09 Ricoh Co Ltd 積層構造体およびその形成方法、配線基板、マトリクス基板、電子表示装置
US8922435B2 (en) * 2009-04-27 2014-12-30 Drexel University Transparent conformal polymer antennas for RFID and other wireless communications applications
GB2488752A (en) 2011-02-21 2012-09-12 Sony Dadc Austria Ag Microfluidic Device
US9823221B2 (en) 2012-02-17 2017-11-21 STRATEC CONSUMABLES GmbH Microstructured polymer devices
JP2013187203A (ja) * 2012-03-05 2013-09-19 Fujifilm Corp パターン形成方法
US9450187B2 (en) * 2012-09-04 2016-09-20 Merck Patent Gmbh Process of surface modification of dielectric structures in organic electronic devices to increase surface energy
ES2573137T3 (es) * 2012-09-14 2016-06-06 Atotech Deutschland Gmbh Método de metalización de sustratos de célula solar
KR101819654B1 (ko) 2015-05-22 2018-01-17 한국기계연구원 용액 공정 장치 및 이를 이용한 다층 구조 소자의 제조 방법
US10133428B2 (en) 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
JP7197765B2 (ja) * 2018-08-03 2022-12-28 日亜化学工業株式会社 発光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH075142A (ja) * 1993-06-16 1995-01-10 Idemitsu Kosan Co Ltd 二酸化窒素検知材料およびこれを用いたセンサ
JP3217591B2 (ja) * 1994-05-24 2001-10-09 ローランド株式会社 電子楽器
US5602423A (en) 1994-11-01 1997-02-11 Texas Instruments Incorporated Damascene conductors with embedded pillars
JPH08195393A (ja) 1995-01-17 1996-07-30 Toshiba Corp メタル配線形成方法
JP4003273B2 (ja) * 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6188547B1 (en) * 1998-06-04 2001-02-13 Seagate Technology Llc Slider with pressure relief trenches
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
KR100865105B1 (ko) * 1999-06-28 2008-10-24 캘리포니아 인스티튜트 오브 테크놀로지 마이크로 가공된 탄성중합체 밸브 및 펌프 시스템
JP4111669B2 (ja) * 1999-11-30 2008-07-02 シャープ株式会社 シート製造方法、シートおよび太陽電池
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6984576B1 (en) * 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7001798B2 (en) * 2001-11-14 2006-02-21 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor device
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP2004273661A (ja) * 2003-03-07 2004-09-30 Sumitomo Chem Co Ltd 窒化ガリウム単結晶基板の製造方法
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
EP1479648A3 (en) * 2003-05-23 2005-10-19 Rohm and Haas Electronic Materials, L.L.C. Etching process for micromachining crystalline materials and devices fabricated thereby
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4090954B2 (ja) 2003-07-08 2008-05-28 株式会社リコー 基板、基板用基体及び基板の製造方法並びに該製造方法に用いられる版
JP4330492B2 (ja) 2004-06-09 2009-09-16 シャープ株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
EP1739475A2 (en) 2007-01-03
DE602005001097T2 (de) 2008-01-10
DE602005018471D1 (de) 2010-02-04
EP1739475A3 (en) 2007-08-01
US20060065897A1 (en) 2006-03-30
EP1739475B1 (en) 2009-12-23
JP2006108148A (ja) 2006-04-20
CN1756456A (zh) 2006-04-05
TWI278904B (en) 2007-04-11
CN100477881C (zh) 2009-04-08
KR20060051228A (ko) 2006-05-19
EP1643301A1 (en) 2006-04-05
KR100726272B1 (ko) 2007-06-11
EP1643301B1 (en) 2007-05-09
TW200620393A (en) 2006-06-16
US7732817B2 (en) 2010-06-08
DE602005001097D1 (de) 2007-06-21

Similar Documents

Publication Publication Date Title
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4507978B2 (ja) 膜パターンの形成方法
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2007053333A (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
US7667232B2 (en) Bank structure, method of forming bank structure, device, electro-optical device and electronic apparatus
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4075929B2 (ja) パターン形成方法
JP2006269884A (ja) 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees