KR100721047B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100721047B1
KR100721047B1 KR1020010005895A KR20010005895A KR100721047B1 KR 100721047 B1 KR100721047 B1 KR 100721047B1 KR 1020010005895 A KR1020010005895 A KR 1020010005895A KR 20010005895 A KR20010005895 A KR 20010005895A KR 100721047 B1 KR100721047 B1 KR 100721047B1
Authority
KR
South Korea
Prior art keywords
signal
line
output
scanning
lines
Prior art date
Application number
KR1020010005895A
Other languages
English (en)
Other versions
KR20020006409A (ko
Inventor
모리따게이조
나까바야시겐이찌
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20020006409A publication Critical patent/KR20020006409A/ko
Application granted granted Critical
Publication of KR100721047B1 publication Critical patent/KR100721047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

제 1 또는 제 2 주사 드라이버의 출력선의 전위가 고정되는 결함을 검출하고, 그 결함을 수복(修復)할 수 있는 표시 장치를 제공하는 것을 과제로 한다.
본 발명의 표시 장치는 복수의 주사선을 갖는 표시부(2)와, 표시부의 주사선의 양단에 주사신호를 공급하기 위한 출력선을 갖는 제 1 및 제 2 주사 드라이버(4a, 4b)를 갖는다. 제 1 또는 제 2 주사 드라이버 등의 이상상태에 의해서 제 1 또는 제 2 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 고정 또는 개방되어 있을 때는, 이 고정 또는 개방되어 있는 전위의 출력선과 표시부의 주사선 사이의 접속을 절단한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}
도 1은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도.
도 2는 표시영역의 구성을 나타낸 회로도.
도 3은 데이터 드라이버의 구성을 나타낸 회로도.
도 4a는 클록 인버터를 나타낸 도면이고, 도 4b는 클록 인버터의 구성을 나타낸 회로도.
도 5a는 주사 드라이버의 구성을 나타낸 회로도이고, 도 5b는 주사 드라이버의 동작을 나타낸 타이밍 차트.
도 6은 제 1 실시형태에 의한 판정수단 및 그 주변부분의 회로도.
도 7은 제 1 실시형태에 의한 액정 표시 장치의 동작을 나타낸 타이밍 차트.
도 8은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도.
도 9는 본 발명의 제 3 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도.
도 10은 제 3 실시형태에 의한 판정수단 및 그 주변부분의 회로도.
도 11은 제 3 실시형태에 의한 액정 표시 장치가 정상적인 경우의 동작을 나타낸 타이밍 차트.
도 12는 제 3 실시형태에 의한 액정 표시 장치의 주사 드라이버 내의 주사선이 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트.
도 13은 본 발명의 제 4 실시형태에 의한 액정 표시 장치의 판정수단 및 그 주변부분의 회로도.
도 14는 제 4 실시형태에 의한 액정 표시 장치가 정상적인 경우의 동작을 나타낸 타이밍 차트.
도 15는 제 4 실시형태에 의한 액정 표시 장치의 주사 드라이버 내의 주사선이 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트.
도 16은 제 4 실시형태에 의한 액정 표시 장치의 주사 드라이버 내의 인접하는 2개의 주사선이 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트.
도 17은 본 발명의 제 5 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도.
도 18은 제 5 실시형태에 의한 판정수단 및 그 주변부분의 회로도.
도 19는 제 5 실시형태에 의한 액정 표시 장치가 정상적인 경우의 동작을 나타낸 타이밍 차트.
도 20은 제 5 실시형태에 의한 액정 표시 장치의 주사 드라이버 내의 주사선이 로우 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트.
도 21은 제 5 실시형태에 의한 액정 표시 장치의 주사 드라이버내의 주사선 이 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트.
도 22는 제 1 종래예에 의한 액정 표시 장치의 표시영역에 결함이 있는 경우를 나타낸 도면.
도 23은 제 1 종래예에 의한 액정 표시 장치의 주사 드라이버에 결함이 있는 경우를 나타낸 도면.
도 24는 제 2 종래예에 의한 액정 표시 장치의 주사 드라이버에 결함이 있는 경우를 나타낸 도면.
도 25는 제 2 종래예에 의한 액정 표시 장치의 표시영역 및 주사 드라이버에 결함이 있는 경우를 나타낸 도면.
도 26은 제 2 종래예에 의한 액정 표시 장치의 표시영역 및 제 1 및 제 2 주사 드라이버에 결함이 있는 경우를 나타낸 도면.
도 27은 제 3 종래예에 의한 액정 표시 장치의 구성을 나타낸 블록도.
도면의 주요부분에 대한 부호의 설명
1 유리기판
2, 100 표시영역(표시부)
3a, 3b, 102a, 102b 데이터 드라이버
4a, 4b, 71a, 71b, 101a, 101b 주사 드라이버
5a, 5b, 72a, 72b, 94a, 94b 판정수단
7a, 7b, 8a, 8b, 14a, 14b, 21, 34, 43, 44, 75a, 75b, 77a, 77b, 86, 92, 93a, 93b, 111a, 111b, 121a, 121b, 132 n채널 MOS 트랜지스터
10, 11, 104, 112, 113, 115, 116 단락 포인트
12, 103, 114, 117 단선 포인트
13a, 13b, 36, 74a, 74b, 76a, 76b, 52, 55, 61, 62, 82, 88, 135 인버터
15a, 15b, 35, 78a, 78b, 41, 42, 90 p채널 MOS 트랜지스터
22 화소전극
31 시프트 레지스트
32 비디오 아날로그선
33 아날로그 스위치
51, 53, 54, 56, 81, 83 클록 인버터
57, 58, 84, 85a, 95, 136 논리적(論理積) 회로
73a, 73b, 89 NAND 회로
87 D형 플립플롭
133 N진(進) 카운터
134 래치회로
본 발명은 표시 장치 및 그 구동 방법에 관한 것이며, 특히 주사 드라이버로부터 공급되는 주사신호에 따라서 표시를 하는 표시 장치 및 그 구동 방법에 관한 것이다.
최근의 액정 표시 장치의 연구개발에 있어서는 저비용화를 위한 기술 개발 경쟁이 치열하다. 이 중에서도 저온 프로세스로 폴리실리콘 박막트랜지스터를 형성하는 기술은 저가의 유리기판 상에 표시영역 뿐만 아니라, 주변회로(예를 들면 드라이버)도 형성하는 것이 가능하다. 이 때문에 종래와 같은 드라이버용 IC의 실장비용이 삭감되고, 대폭의 비용삭감을 기대할 수 있으므로 주목을 받고 있다. 이제까지 폴리실리콘 박막트랜지스터를 유리기판 상에 형성하여 대형으로 또한 고정밀한 액정 표시 장치를 제작하는 시도가 이루어지고 있다.
도 22는 제 1 종래예에 의한 액정 표시 장치의 구성을 나타낸다. 표시영역(100)은 2차원으로 배열된 박막트랜지스터를 갖고, 각 박막트랜지스터가 각 화소의 표시를 제어한다. 제 1 주사 드라이버(101a)는 표시영역(100)의 좌측에 설치되고, 제 2 주사 드라이버(101b)는 표시영역(100)의 우측에 설치되어 있다. 제 1 주사 드라이버(101a)는 n개의 출력선(GL1∼GLn)을 거쳐서, 제 2 주사 드라이버(101b)는 n개의 출력선(GL1∼GLn)을 거쳐서, 각각 표시영역(100)의 주사선의 양단에 동일한 주사신호를 공급한다. 제 1 데이터 드라이버(102a) 및 제 2 데이터 드라이버(102b)는 표시영역(100)의 상하에 설치되고, 데이터 신호를 표시영역(100)에 공급한다.
단선 포인트(103)는 제 1 주사 드라이버(101a)의 출력선(GL3)과 제 2 주사 드라이버(101b)의 출력선(GR3)을 접속하는 표시영역(100) 내의 주사선 상에서 단선된 포인트이다. 이 경우 표시영역(103a)에는 제 1 주사 드라이버(101a)로부터 주사신호가 공급되므로, 표시영역(103a)에서의 표시가 가능하게 된다. 한편 표시영역(103b)에는 제 2 주사 드라이버(101b)로부터 주사신호가 공급되므로, 표시영역(103b)에서의 표시가 가능하게 된다. 즉 단선포인트(103)에서의 단선이 생겼다고 하여도, 표시영역(103a, 103b)의 양쪽에서 표시가 가능하게 된다. 이 점에서 제 1 및 제 2 의 2개의 주사 드라이버(101a, 101b)를 설치하는 의미가 있다.
근년 액정 표시 장치의 고해상도화가 진행하여, 주사 드라이버(101a, 101b)의 출력선(GL1∼GLn, GR1∼GRn)의 수가 증가되고 있다. 그 결과 주사 드라이버(101a, 101b) 내에 제조프로세스 상의 결함이 발생할 확률이 높아지고 있다.
도 23에 나타낸 것과 같이, 예를 들면 제조 프로세스 상의 결함 등에 의해서 주사 드라이버(101b) 내의 단락 포인트(104)에서 출력선(GR3)이 전원선 또는 그라운드선 등에 단락되는 일이 있다. 이 경우 주사 드라이버(101b) 내의 출력선(GR3)은 전원전위나 그라운드 전위 등에 고정되어, 정상적인 주사신호가 주사 드라이버(101b)로부터 표시영역(100)에 공급되지 않도록 된다. 그 결과 상기 출력선(GR3)에 대응하는 표시영역(100) 내의 수평라인의 우측의 영역은, 항상 백색 또는 흑색의 표시로 되고 말아, 정상적인 표시를 할 수 없게 된다.
이와 같이 표시영역(100)이 무결함이었다고 하여도, 주사 드라이버(101a 또는 101b)에 결함이 생기게 되면, 이들은 동일 유리기판 상에 형성되므로 액정 표시 장치 전체가 불량품으로 되고 만다. 그래서 주사 드라이버(101a, 101b)의 결함을 수복(修復)하기 위한 기술이 제안되어 있으며, 다음에 그 기술을 설명한다.
도 24는 특개평6-67200호 공보에 나타낸 제 2 종래예에 의한 액정 표시 장치 의 구성을 나타낸다. 제 2 종래예에 의한 액정 표시 장치는, 제 1 종래예에 의한 액정 표시 장치(도 22 및 도 23)에 대하여, n채널 MOS 트랜지스터(111a, 111b)를 부가한 것이다. 트랜지스터(111a)의 게이트에는, 제어신호용 단자(CL)를 통해서 제어신호가 공급된다. 트랜지스터(111a)의 소스 및 드레인에는, 제 1 주사 드라이버(101a)의 출력선(GL1∼GLn) 및 표시영역(100)의 주사선이 접속된다. 마찬가지로 트랜지스터(111b)의 게이트에는, 제어신호용 단자(CR)를 통해서 제어신호가 공급된다. 트랜지스터(111b)의 소스 및 드레인에는, 제 2 주사 드라이버(101b)의 출력선(GR1∼GRn) 및 표시영역(100)의 주사선이 접속된다.
액정 표시 장치를 제조한 후, 제 2 주사 드라이버(101b) 내의 단락 포인트(112)에서 출력선(GR2)이 전원선 또는 그라운드선 등에 단락되어 있는 것을 검출할 수 있었다고 한다. 그 경우 제어신호용 단자(CL)에 하이 레벨의 전압을 인가하고, 제어신호용 단자(CR)에 로우 레벨의 전압을 인가한다.
그 결과 n개의 모든 트랜지스터(111a)의 게이트에는 하이 레벨이 공급되고, n개의 트랜지스터(111a)는 ON되어, 주사 드라이버(101a)의 출력선(GL1∼GLn)과 표시영역(100)의 주사선을 접속한다. 표시영역(100)에는 주사 드라이버(101a)로부터 주사신호가 공급된다.
한편 n개의 모든 트랜지스터(111b)의 게이트에는 로우 레벨이 공급되고, n개의 트랜지스터(111b)는 OFF되어, 주사 드라이버(101b)의 출력선(GR1∼GRn)과 표시영역(100)의 주사선 사이의 접속을 절단한다. 주사 드라이버(101b)로부터 표시영역(100 )에는 주사신호가 공급되지 않는다.
즉 표시영역(100)에는 주사 드라이버(101a)에서만 정상적인 주사신호가 공급되어 정상적인 표시를 할 수 있다. 그러나 상기의 공보에는, 단락 포인트(112)의 검출방법이 기재되어 있지 않다. 또 가령 제 2 라인에 결함이 있는 것을 표시화면 상의 육안으로 발견할 수 있었다고 해도, 그 제 2 라인에서의 결함이 제 1 주사 드라이버(101a) 내에서의 단락에 의한 것인지, 또는 제 2 주사 드라이버(101b) 내에서의 단락에 의한 것인지를 판단할 수 없다. 그 판단방법이 나타나 있지 않으면, 제 1 및 제 2 주사 드라이버 (101a, 101b) 중 어느 것에 결함이 있는지를 알 수 없어, 제어신호용 단자(CL, CR)의 전압수준을 결정할 수 없다.
또 도 25에 나타낸 것과 같이 제 2 주사 드라이버(101b) 내의 단락 포인트(113)에서 출력선(GR2)의 단락이 발생하고, 또 표시영역(100) 내의 단선포인트(114)에서 주사선의 단선이 발생하는 일이 있다. 이 경우 단락 포인트(113)를 수복하기 위해서 상기와 같이, 제어신호용 단자(CL)에 하이 레벨을 공급하고, 제어신호용 단자(CR)에 로우 레벨을 공급한다.
그러면 표시영역(114a)에는 제 1 주사 드라이버(101a)로부터 주사신호가 공급되지만, 표시영역(114b)에는 주사 드라이버(101a, 101b) 중 어느 것으로부터도 주사신호가 공급되지 않게 되어, 표시영역(114b)에서는 정상적인 표시를 할 수 없게 되고 만다.
또 도 26에 나타낸 것과 같이 제 1 주사 드라이버(101a) 내의 단락 포인트(115)에서 출력선(GL4)의 단락이 발생되고, 제 2 주사 드라이버(101b) 내의 단락 포인트(116)에서 출력선(GR1)의 단락이 발생되고, 표시영역(100) 내의 단선 포인트(117)에서 주사선의 단선이 발생한 경우를 생각할 수 있다.
단락 포인트(116)를 수복하기 위해서는 제어신호용 단자(CR)에 로우 레벨의 전압을 인가하고, 제어신호용 단자(CL)에 하이 레벨의 전압을 인가하는 것을 생각할 수 있다.
그러나 그 경우, 트랜지스터(111b)가 OFF로 되어, 표시영역(117b)에 주사신호가 공급되지 않아, 표시영역(117b)에서는 정상적인 표시가 행하여지지 않는다. 또 제 1 주사 드라이버(101a) 내의 단락 포인트(115)에서 출력선(GL4)이 단락되어 있기 때문에, 표시영역(100)의 제 4 라인의 주사선에는 제 2 주사 드라이버 (101b)에서 주사신호가 공급되지 않을 뿐만 아니라, 제 1 주사 드라이버(101a)에서도 정상적인 주사신호가 공급되지 않는다. 그 때문에 제 4 라인에서는 정상적인 표시를 행할 수 없다.
한편 단락 포인트(115)를 수복하기 위해서는, 제어신호용 단자(CL)에 로우 레벨을 인가하고, 제어신호용 단자(CR)에 하이 레벨을 인가하는 것을 생각할 수 있다. 그러나 그 경우, 트랜지스터(111a)가 OFF로 되어, 표시영역(117a)에 주사신호가 공급되지 않아, 표시영역(117a)에서는 정상적인 표시가 행하여지지 않는다. 또 제 2 주사 드라이버(101b) 내의 단락 포인트(116)에서 출력선(GR1)이 단락되어 있기 때문에 표시영역(100)의 제 1 라인에는, 제 1 주사 드라이버(101a) 및 제 2 주사 드라이버(101b)의 쌍방으로부터 정상적인 주사신호가 공급되지 않는다. 그 때문에 제 1 라인에서는 정상적인 표시를 할 수 없다.
상기와 같은 결함이 발생한 경우에는 완전히 수복할 수 없다. 또 상기의 공보에서는 상술과 같이 결함 검출 방법이 나타나 있지 않다. 다음에 결함 검출 방법을 나타낸 공보에 대하여 설명한다.
도 27은 특허 제 2,973,969호 공보에 나타낸 제 3 종래예에 의한 액정 표시 장치의 구성을 나타낸다. 이 제 3 종래예에 의한 액정 표시 장치는, 제 1 종래예에 의한 액정 표시 장치(도 22 및 도 23)에 대하여 n채널 MOS 트랜지스터(121a, 121b)를 부가한 것이다.
n개의 트랜지스터(121a)의 게이트에는 제 1 주사 드라이버 (101a)의 출력선(GL1∼GLn)이 접속된다. n개의 트랜지스터(121a)의 소스 및 드레인에는 입력단자(Lin) 및 출력단자(Lout)가 접속된다.
한편 n개의 트랜지스터(121b)의 게이트에는, 제 2 주사 드라이버(101b)의 출력선(GR1∼GRn)이 접속된다. n개의 트랜지스터(121b)의 소스 및 드레인에는 입력단자(Rin) 및 출력단자(Rout)가 접속된다.
입력단자(Lin)에 검사신호를 입력하고, 출력단자(Lout)의 신호를 조사함으로써 트랜지스터(121a)의 게이트에 인가되는 주사신호의 상태를 알 수 있다. 또 입력단자(Rin)에 검사신호를 입력하고, 출력단자(Rout)의 신호를 조사함으로써 트랜지스터(121b)의 게이트에 인가되는 주사신호의 상태를 알 수 있다. 그러나 제 3 종래예의 공보에는 검사방법만이 나타나 있고, 수복방법은 나타나 있지 않다.
상술과 같이 제 2 종래예의 공보에는 수복방법이 나타나 있지만, 검사방법은 나타나 있지 않다. 또 그 수복방법에는 한계가 있으며, 도 25에 나타낸 결함 및 도 26에 나타낸 결함에 대하여는 수복할 수 없다.
한편 제 3 종래예의 공보에는, 검사방법을 나타내고 있지만, 수복방법은 나타나 있지 않다. 또 그 검사방법은 구체적인 것을 나타내고 있지 않아, 모든 결함을 검출할 수 있는 것은 아니다. 또 가령 결함을 검출할 수 있었다고 해도, 그 결함을 어떻게 수복할 수 있는지를 나타내고 있지 않다.
본 발명의 목적은 주사 드라이버 출력선의 전위가 고정 또는 개방되는 결함을 검출하고, 그 결함을 자동적으로 수복할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은, 주사 드라이버 출력선의 전위가 고정 또는 개방되는 결함을 확실히 검출할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 주사 드라이버 출력선의 전위가 고정 또는 개방되는 결함을 확실히 수복할 수 있는 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 표시 장치는 복수의 주사선을 갖는 표시부와, 표시부 주사선에 주사신호를 공급하기 위한 출력선을 갖는 주사 드라이버를 갖는다. 주사 드라이버 등의 이상상태에 의해서 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 고정 또는 개방되어 있을 때에는, 이 고정 또는 개방되어 있는 전위의 출력선과 표시부의 주사선 사이의 접속을 절단한다.
주사 드라이버 출력선의 전위가 고정 또는 개방되어 있을 때에는, 이 고정 또는 개방되어 있는 전위의 출력선과 표시부 주사선 사이의 접속만을 절단하는 것이 가능하게 된다. 예를 들면 제 1 주사 드라이버의 출력선과 표시부 주사선 사이의 접속이 절단되었을 때에는, 표시부 주사선에는 제 2 주사 드라이버의 출력선으로부터 정상적인 주사신호가 공급된다. 제 1 또는 제 2 주사 드라이버의 모든 주사선과, 표시부의 모든 주사선 사이의 접속을 절단하는 것은 아니고, 전위가 고정 또는 개방되어 있는 출력선과 표시부의 주사선 사이의 접속만을 절단할 수 있기 때문에, 제 1 또는 제 2 주사 드라이버의 정상적인 출력선과 표시부의 주사선 사이는 접속되어, 정상적인 표시를 할 수 있다. 또 제 1 주사 드라이버와 제 2 주사 드라이버에서 개별로 출력선의 전위가 고정 또는 개방되어 있는지의 여부를 판정하고, 필요에 따라서 개별로 출력선과 주사선 사이의 접속을 절단하기 때문에, 도 25 및 도 26에 나타낸 것과 같은 결함이라도 수복할 수 있다. 즉 제 1 또는 제 2 주사 드라이버와 표시부의 양방에 결함이 있는 경우나, 제 1 및 제 2 주사 드라이버와 표시부에 결함이 있는 경우에도 수복이 가능하게 되어 정상적인 표시를 할 수 있다.
실시예
이하 본 발명의 실시형태를 도면에 기초하여 설명한다.
(제 1 실시형태)
도 1은 본 발명의 제 1 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도이다. 제 1 실시형태에 의한 액정 표시 장치는, 제 1 또는 제 2 주사 드라이버(4a, 4b) 내의 출력선이 그라운드선에 단락 또는 단선 등이 생기고, 그 출력선이 로우 레벨에 고정되거나 또는 개방으로 되는 결함이 생긴 경우에, 그 결함을 검출하여 자동적으로 수복할 수 있다.
유리기판(1) 상에는 표시영역(2), 제 1 주사 드라이버(4a), 제 2 주사 드라이버(4b), 제 1 데이터 드라이버(3a), 제 2 데이터 드라이버(3b)의 그 이외에, 판정수단(5a, 5b), n채널 MOS 트랜지스터(7a, 7b, 8a, 8b)가 일체화되어 형성된다. 유리기판(1)과 대향기판(6) 사이에는 액정이 충전되어 있고, 대향기판(6)의 전면에는 대향전극이 형성되어 있다. 다음에 설명하는 제 2 ∼5실시형태에 있어서도 똑 같은 대향기판(6)이 사용된다. 또 본 명세서에서 언급하는 트랜지스터는 전부 폴리실리콘 박막트랜지스터이다.
표시영역(표시부)(2) 내의 영역(9)의 구체적 구성을 도 2에 나타낸다. 표시영역(2)은 2차원 매트릭스 상으로 배열된 n채널 MOS 트랜지스터(21)를 갖는다. 주사선의 좌단부(L1)와 주사선의 우단부(R1)가 서로 접속되어 제 1 주사선을 구성한다. 주사선의 좌측단부(L2)와 주사선의 우측단부(R2)가 서로 접속되어 제 2 주사선을 구성한다. 마찬가지로 주사선의 좌측단부(Ln)와 주사선의 우측단부(Rn)가 서로 접속되어 제 n 주사선을 구성한다. 각 트랜지스터(21)는 게이트가 수평방향으로 뻗는 주사선(L1, R1)∼(Ln, Rn)에 접속되고, 소스 및 드레인이 수직방향으로 뻗는 데이터선(D1∼Dn) 및 화소전극(22)에 접속된다. 화소전극(22)에 소정의 전위를 인가함으로써, 각 화소의 표시를 제어할 수 있다.
도 1에 있어서, 제 1 및 제 2 주사 드라이버(4a, 4b)는 표시영역(2)을 사이에 끼우도록 표시영역(2)의 양측에 설치되고, 표시영역(2)의 주사선(L1∼Ln, R1∼Rn)의 양단에 동일주사 신호를 공급하기 위한 출력선(GL1∼GLn, GR1∼GRn)을 갖는다.
제 1 주사 드라이버(4a)는 표시영역(2)의 좌측에 설치되고, n개 출력선(GL1∼GLn)을 갖는다. 제 1 주사 드라이버(4a)의 출력선(GL1∼GLn)은 n개의 n채널 MOS 트랜지스터(스위칭 수단)(8a)를 통해서, 표시영역(2)의 주사선(L1∼Ln)에 접속된다. 즉 n개의 트랜지스터(8a)의 소스 및 드레인은 출력선(GL1∼GLn) 및 주사선(L1∼Ln)에 접속된다.
제 2 주사 드라이버(4b)는, 표시영역(2)의 우측에 설치되며, n개 출력선(GR1∼GRn)을 갖는다. 제 2 주사 드라이버(4b)의 출력선(GR1∼GRn)은 n개의 n채널 MOS 트랜지스터(스위칭 수단)(8b)를 통해서, 표시영역(2)의 주사선(R1∼Rn)에 접속된다. 즉 n개의 트랜지스터(8b)의 소스 및 드레인은 출력선(GR1∼GRn) 및 주사선(R1∼Rn)에 접속된다.
제 1 및 제 2 데이터 드라이버(3a, 3b)는 표시영역(2)을 사이에 끼우도록 표시영역(2)의 양측에 설치된다. 제 1 데이터 드라이버(3a)는, 표시영역(2)의 위에 설치되고, 표시영역(2)의 홀수번째 데이터선(D1, D3, D5, ···, Dn-1)에 데이터 신호를 공급한다. 제 2 데이터 드라이버(3b)는 표시영역(2)의 아래에 설치되고, 표시영역(2)의 짝수번째의 데이터선(D2, D4, D6, ···, Dn)에 데이터 신호를 공급한다. 또, 제 1 및 제 2 데이터 드라이버(3a, 3b)는, 2개로 분리시키지 않고, 2개를 통합하여 하나의 데이터 드라이버로 구성하여도 좋다. 다만 2개로 분리함으로써 제 1 및 제 2 데이터 드라이버(3a, 3b) 각각의 배선간 피치를 크게 할 수 있 기 때문에, 제조 프로세스 조건을 완화할 수 있어서 제조하기 쉽게 된다.
다음에 주사 드라이버(4a, 4b)와 데이터 드라이버(3a, 3b)와의 관계를 설명한다. 제 1 주사 드라이버(4a)는 표시영역(2)의 주사선(L1, R1)∼(Ln, Rn)을 순차 선택하기 위한 주사신호를 출력선(GL1∼GLn) 상에 출력한다. 마찬가지로 제 2 주사 드라이버(4b)는 표시영역(2)의 주사선(L1, R1)∼(Ln, Rn)을 순차 선택하기 위한 주사신호를 출력선(GR1∼GRn) 상에 출력한다.
데이터 드라이버(3a, 3b)는, 제 1 주사선(L1, R1)이 선택되어 있을 때에는 제 1 주사선(L1, R1)의 라인에 대응하는 데이터(D1∼Dn)를 출력하고, 마찬가지로 제 2 주사선(L2, R2)이 선택되어 있을 때에는 제 2 주사선(L2, R2)의 라인에 대응하는 데이터(D1∼Dn)를 출력하고, 이후 순차 제 n 주사선(Ln, Rn)의 라인까지 똑 같이 하여 출력을 한다.
n개의 제 1 검사용 트랜지스터(n채널 MOS 트랜지스터)(7a)의 게이트에는, 각각 제 1 주사 드라이버(4a)의 출력선(GL1∼GLn)이 접속된다. n개의 제 1 검사용 트랜지스터(7a)의 소스 및 드레인의 한쪽에는 검사입력단자(Lin)가 접속되고, 다른 쪽에는 판정수단(5a)의 입력단자가 접속된다.
검사입력단자(Lin)에는 검사신호를 입력한다. 출력선(GL1∼GLn) 중 어느 것이 선택되면, 그 선택된 출력선이 접속되는 트랜지스터(7a)가 ON된다. 그렇게 되면 트랜지스터(7a)는 검사입력단자(Lin)로부터 입력된 검사신호를 판정수단(5a)에 출력(전달)한다. 제 1 주사 드라이버(4a)가 정상이면, n개의 트랜지스터(7a)는 제 1 출력선(GL1)에 대응하는 것으로부터 제 n 출력선(GLn)에 대응하는 것까지가 순번 으로 ON된다.
우선 제 1 주사 드라이버(4a)가 정상적인 경우를 설명한다. 트랜지스터(7a)는 각 출력선(GL1∼GLn) 상의 주사신호가 하이 레벨로 될 때마다(출력선이 선택될 때마다) ON된다. 그렇게 되면 판정수단(5a)은 상기의 검사신호를 정상으로 입력하고, 제 1 주사 드라이버(4a)의 출력선(GL1∼GLn) 상의 주사신호가 정상이라고 판정하여, 하이 레벨을 출력한다. 이의 판정은 각 출력선(GL1∼GLn)의 타이밍마다 순차 행하여진다.
n개의 스위칭 트랜지스터(n채널 MOS 트랜지스터)(8a)의 게이트는 판정수단(5a)의 출력단자에 접속된다. n개의 스위칭 트랜지스터(8a)의 소스 및 드레인은 한쪽이 주사 드라이버(4a)의 출력선(GL1∼GLn)에 접속되고, 다른 쪽은 표시영역(2)의 주사선(L1∼Ln)에 접속된다.
판정수단(5a)이 하이 레벨을 출력하면, n채널 트랜지스터(8a)는 ON되고, 주사 드라이버(4a)의 출력선(GL1∼GLn)과 표시영역(2)의 주사선(L1∼Ln)을 서로 접속한다. 이에 의해서 표시영역(2)은 제 1 주사 드라이버(4a)로부터 주사신호를 입력하여, 정상적인 표시를 할 수 있다.
다음에 제 1 주사 드라이버(4a) 내의 출력선 중 하나 또는 복수의 출력선이 그라운드선에 단락되고, 그 출력선 상의 주사신호가 로우 레벨에 고정된 결함, 또는 하나 또는 복수의 출력선이 단선되어 개방상태로 되는 결함을 생각한다. 주사신호가 로우 레벨에 고정 또는 개방되면, 그 주사신호에 대응하는 트랜지스터(7a)는 OFF상태를 유지한다. 그렇게 되면, 판정수단(5a)은 단자(Lin)로부터 입력된 검 사신호를 얻을 수가 없고, 제 1 주사 드라이버(4a)의 출력선(GL1∼GLn) 중 소정 출력선이 그라운드선에 단락되어 있거나 또는 개방되어 있다고 판정하여 로우 레벨을 출력한다. 상기의 판정은 출력선(GL1∼GLn)의 각 출력선마다 판정을 하여 출력한다. 즉 정상적인 출력선의 타이밍으로는 하이 레벨을 출력하고, 이상 출력선의 타이밍으로는 로우 레벨을 출력한다.
판정수단(5a)이 로우 레벨을 출력하면, n채널 MOS 트랜지스터(8a)는 OFF되고, 주사 드라이버(4a)의 출력선(GL1∼GLn)과 표시영역(2)의 주사선(L1∼Ln) 사이의 접속을 절단한다. 또 정상적인 출력선에 대하여는, 판정수단(5a)이 하이 레벨을 출력하여 트랜지스터(8a)는 ON되어, 출력선(GL1∼GLn)과 주사선(L1∼Ln) 사이를 접속한다. 이에 의해서 표시영역(2)은 제 1 주사 드라이버(4a)가 정상적인 출력선으로부터만 주사신호를 입력한다. 이상(異常) 출력선에 대하여는 제 2 주사 드라이버(4b)로부터 주사신호를 입력하여, 정상적인 표시를 할 수 있다.
이상으로, 제 1 주사 드라이버(4a), 트랜지스터(7a, 8a) 및 제 1 판정수단(5a)에 대하여 설명하였지만, 제 2 주사 드라이버(4b), 트랜지스터(7b, 8b) 및 제 2 판정수단(5b)에 대해서도 동일하다.
즉 트랜지스터(7b)의 게이트에는 제 2 주사 드라이버(4b)의 출력선(GR1∼GRn)이 접속된다. 트랜지스터(7b)의 소스 및 드레인은, 한쪽이 검사입력단자(Rin)에 접속되고, 다른 쪽이 판정수단(5b)의 입력단자에 접속된다.
트랜지스터(8b)의 게이트에는 판정수단(5b)의 출력이 접속된다. 트랜지스터(8b)의 소스 및 드레인은 한쪽이 제 2 주사 드라이버(4b)의 출력선(GR1 ∼GRn)에 접속되고, 다른 쪽이 표시영역(2)의 주사선(R1∼Rn)에 접속된다.
트랜지스터(7b)는 제 2 주사 드라이버(4b)의 출력선(GR1∼GRn) 상의 주사신호에 따라서 스위칭을 한다. 판정수단(5b)은 트랜지스터(7b)의 스위칭의 상태에 따라서, 제 2 주사 드라이버(4b)내의 출력선(GR1∼GRn)이 그라운드선에 단락 또는 개방되어 있는지의 여부를 판정하여 판정결과를 출력한다. 트랜지스터(8b)는 판정수단(5b)의 출력에 따라서, 제 1 주사 드라이버(4b)의 출력선(GR1∼GRn)과 표시영역(2)의 주사선(R1∼Rn) 사이의 접속의 스위칭을 한다.
다음에 액정 표시 장치 내에 3개의 결함이 있는 경우를 설명한다. 제 1 결함은 제 1 주사 드라이버(4a) 내의 출력선(GLn)이 단락 포인트(10)에서 그라운드선에 단락되어 있는 결함이다. 제 2 결함은 제 2 주사 드라이버(4b) 내의 출력선(GR2)이 단락 포인트(11)에서 그라운드선에 단락되어 있는 결함이다. 제 3 결함은 표시영역(2)의 주사선(L5, R5)이 단선포인트(12)에서 단선되어 있는 결함이다.
이 경우 판정수단(5a)은 제 1 주사 드라이버(4a)의 제 n 출력선(GLn)만이 그라운드선에 단락되고, 그 이외의 출력선(GL1∼GLn-1)은 정상이라고 판정한다. 트랜지스터(8a)는 제 n 출력선(GLn)에 대응하는 것만이 OFF되고, 그 이외의 출력선(GL1∼GLn-1)에 대응하는 것은 ON된다.
또 판정수단(5b)은 제 2 주사 드라이버(4b)의 제 2 출력선(GR2)만이 그라운드선에 단락되고, 기타의 출력선(GR1, GR3∼GRn)은 정상이라고 판정한다. 트랜지스터(8b)는 제 2 출력선(GR2)에 대응하는 것만이 OFF되고, 기타의 출력선(GR1, GR3 ∼GRn)에 대응하는 것은 ON된다.
그 결과 표시영역(2)의 제 2 주사선(L2, R2)에는, 제 1 주사 드라이버(4a)에서만 주사신호가 공급되고, 제 n 주사선(Ln, Rn)에는 제 2 주사 드라이버(4b)에서만 주사신호가 공급된다. 또 나머지 주사선(L1, R1), (L3, R3)∼(Ln-1, Rn-1)에는, 제 1 및 제 2 주사 드라이버(4a, 4b)의 양방으로부터 주사신호가 공급된다.
단선포인트(12) 부근에서는 표시영역(12a)은 제 1 주사 드라이버(4a)에서 주사신호를 받아서 정상적인 표시를 할 수 있다. 한편 표시영역(12b)은 제 2 주사 드라이버(4b)에서 주사신호를 받아서 정상적인 표시를 할 수 있다. 이와 같이 상기의 3포인트(10∼12)의 결함이 있었다 해도, 모든 라인에 대하여 정상적인 표시를 할 수 있다.
도 3은 상기의 도 1의 데이터 드라이버(3a)의 구성을 나타낸 회로도이다. 데이터 드라이버(3a)의 구성을 설명하지만, 데이터 드라이버(3b)의 구성도 그것과 똑 같다. 데이터 드라이버(3a)는, 시프트 레지스터(31), 비디오 아날로그선(32), 및 아날로그 스위치(33)를 갖는다.
시프트 레지스터(31)는 스타트 신호단자(SI), 클록단자(CLK), 및 클록 바(clock bar)(반전) 단자(/CLK)의 3개의 입력단자에 각 신호를 입력하고, 출력선(37, 38, ···)으로부터 순차 펄스를 출력한다. 즉 먼저 출력선(37)이 선택되고, 다음에 출력선(38)이 선택되고, 순차 후단 출력선이 선택되어 간다. 출력선(37, 38, ··· )은 2개뿐만 아니라, 실제에는 다수 존재한다. 또 상기의 기호「/」는 바(반전) 신호를 의미한다.
비디오 아날로그선(32)은 예를 들면 8개의 비디오 아날로그선(32a∼32h)으로 되고, 예를 들면 256계조의 데이터 신호의 아날로그 전압을 공급한다. 아날로그 스위치(33)는 n채널 MOS 트랜지스터(34)와 p채널 MOS 트랜지스터(35)가 1조의 스위치를 구성하고, 수평방향으로 배열하는 8조의 스위치가 1유닛으로 된다. 즉 좌단의 8조의 유닛에서는, n채널 MOS 트랜지스터(34)의 게이트에 출력선(37)이 접속되고, p채널 MOS 트랜지스터(35)의 게이트에는 논리반전회로(인버터)(36)를 통해서 출력선(37)이 접속된다. 그 우측의 인접한 8조의 유닛은 n채널 MOS 트랜지스터(34 )의 게이트에 출력선(38)이 접속되고, p채널 MOS 트랜지스터(35)의 게이트에 논리반전회로(인버터)(36)를 통해서 출력선(38)이 접속된다.
n채널 MOS 트랜지스터(34)와 p채널 MOS 트랜지스터(35)의 소스 및 드레인은, 비디오 아날로그선(32a∼32h) 및 표시영역(2)데이터선(D1, D3, ···, Dn-1)에 접속된다.
출력선(37)이 선택되어 하이 레벨로 되면, 아날로그 스위치(33) 내의 좌단의 8조의 스위치 유닛이 ON되어, 8개의 비디오 아날로그선(32a∼32h)과 8개의 데이터선(D1, D3, ···, D15)이 접속되어 8개의 데이터 신호가 표시영역(2)에 공급된다.
다음에 출력선(37)이 로우 레벨로 된 후, 비디오 아날로그선(32)에 새로운 데이터 신호가 공급되고, 출력선(38)이 선택되어 하이 레벨로 된다. 그러면 아날로그 스위치(33) 내의 좌단으로부터 2번째의 8조의 스위치 유닛이 ON되고, 8개의 비디오 아날로그선(32a∼32h)과 8개의 데이터선(D17, D19, ···, D31)이 접속되 어, 새로운 8개의 데이터 신호가 표시영역(2)에 공급된다. 이상과 같이 하여 데이터선(Dn-1)까지 순차 데이터가 공급되고, 1라인분의 데이터 공급이 완료된다. 이 동작을 표시영역(2)의 각 라인에 대하여 행한다.
도 4a는 상기의 도 1의 주사 드라이버(4a, 4b) 내에서 사용하는 클록드 인버터를 나타낸 도면이다. 클록드 인버터는 클록 신호(CLK) 및 클록 바 신호(/CLK)를 제어신호로서, 입력단자(IN)에서 입력되는 신호를 반전하여, 출력단자(OUT)로부터 출력한다.
도 4b는 상기의 도 4a의 클록드 인버터의 구성을 나타낸 회로도이다. p채널 MOS 트랜지스터(41)는 게이트가 클록 바 신호단자(/CLK)에 접속되고, 소스가 정전위(Vdd)에 접속되고, 드레인이 p채널 MOS 트랜지스터(42)의 소스에 접속된다. p채널 MOS 트랜지스터(42)는 게이트가 입력단자(IN)에 접속되고, 드레인은 출력단자(OUT)에 접속된다. n채널 MOS 트랜지스터(43)는, 게이트가 입력단자(IN)에 접속되어, 드레인이 출력단자(OUT)에 접속되고, 소스는 n채널 MOS 트랜지스터(44)의 드레인에 접속된다. n채널 MOS 트랜지스터(44)는, 게이트가 클록 신호단자(CLK)에 접속되고, 소스가 그라운드 전위(GND)에 접속된다.
도 5a는 도 1의 제 1 주사 드라이버(4a)의 구성을 나타낸 회로도이다. 제 1 주사 드라이버(4a)의 구성을 설명하지만, 제 2 주사 드라이버(4b)의 구성도 그것과 동일하다. 제 1 클록드 인버터(51, 56)는 클록 신호단자(CLK) 및 클록 바 신호단자(/CLK)의 위치가 도 4b에 나타낸 것과 같다. 한편 제 2 클록드 인버터(53, 54)는 클록 신호단자(CLK) 및 클록 바 신호단자(/CLK)의 위치는 도 4b에 나타낸 것과 반대이며, 트랜지스터(41)의 게이트에 클록 신호단자(CLK)가 접속되고, 트랜지스터(44)의 게이트에 클록 바 신호단자(/CLK)가 접속된다.
클록드 인버터(51)는, 입력이 스타트 신호단자(SI)에 접속되고, 출력이 인버터(52)의 입력에 접속된다. 클록드 인버터(53)는 입력이 인버터(52)의 출력에 접속되고, 출력은 인버터(52)의 입력에 접속된다. 클록드 인버터(54)는 입력이 인버터(52)의 출력에 접속되고, 출력은 인버터(55)의 입력에 접속된다. 클록드 인버터(56)는 입력이 인버터(55)의 출력에 접속되고, 출력은 인버터(55)의 입력에 접속된다. 상기 클록드 인버터(51, 53) 및 인버터(52)는 홀수번째의 유닛을 구성하고, 클록드 인버터(54, 56) 및 인버터(55)는 짝수번째의 유닛을 구성한다. 도면의 우측에는 상기의 홀수번째의 유닛과 짝수번째의 유닛이 번갈아 수평방향으로 반복 접속된다.
논리적(積)(AND) 회로(57)는, 인버터(52)의 출력과 인버터(55)의 출력과의 논리적을 취하여 제 1 출력선(GL1)에 출력한다. 논리적 회로(58)는 인버터(55)의 출력과 후단의 인버터의 출력과의 논리적을 취하여 제 2 출력선(GL2)에 출력한다.
도 5b는 도 5a의 주사 드라이버(4a)의 동작을 설명하기 위한 타이밍 차트이다. 주사 드라이버(4a)는 시프트 레지스트와 똑 같은 기능을 다한다. 즉 스타트 신호단자(SI)에 스타트 신호의 펄스를 입력하면, 순차 제 1 출력선(GL1), 제 2 출력선(GL2)∼제 n 출력선(GLn)에 펄스를 출력한다.
도 6은 상기 도 1의 판정수단(5a) 및 그 주변부분의 회로도이다. 주사 드라이버(4a)는 상기 도 5a에 나타낸 주사 드라이버(4a)의 회로와 동일하다. n채널 MOS 트랜지스터(7a)는 도 1의 트랜지스터(7a)에 대응한다. n채널 MOS 트랜지스터(8a)는 도 1의 트랜지스터(8a)에 대응한다. 판정수단(5a)는 도 1의 판정수단(5a)에 대응하고, 2개의 인버터(61, 62)를 직렬로 접속함으로써 구성되고, 선(Lout)으로부터 받아들인 신호를 H/L로 정형하는 기능을 한다. 판정수단(5b) 및 그 주변부분도, 상기의 판정수단(5a) 및 그 주변부분의 회로와 같다.
도 7은 상기의 제 1 실시형태에 의한 액정 표시 장치(도 1)의 동작을 나타낸 타이밍 차트이다. 여기서는 도 1에 나타낸 것과 같이 단락 포인트(10, 11) 및 단선포인트(12)의 결함이 있는 경우를 예로 설명한다.
검사입력단자(Lin, Rin)에는 각각 펄스상의 검사신호가 공급된다. 출력선(GL1∼GLn-1)에는, 정상적인 펄스가 순차 출력된다. 즉 제 1 출력선(GL1)에는 타이밍(T1)에서 펄스가 발생하고, 제 2 출력선(GL2)에는 타이밍(T2)에서 펄스가 발생하고, 제 3 출력선(GL3)에는 타이밍(T3)에서 펄스가 발생한다.
제 n 출력선(GLn)은 단락 포인트(10)에서 그라운드선에 단락되어 있기 때문에, 원래 펄스가 발생하여야 할 타이밍(Tn)에서 펄스가 발생하지 않고, 로우 레벨에 고정되어 있다.
마찬가지로 출력선(GR1, GR3∼GRn)에는, 정상적인 펄스가 순차 공급된다. 즉, 제 1 출력선(GR1)에는 타이밍(T1)에서 펄스가 발생하고, 제 3 출력선(GR3)에는 타이밍(T3)에서 펄스가 발생하고, 제 n 출력선(GRn)에는 타이밍(Tn)에서 펄스가 발생한다.
제 2 출력선(GR2)은 단락 포인트(11)에서 그라운드선에 단락되어 있기 때문 에, 원래 펄스가 발생하여야 할 타이밍(T2)에서 펄스가 발생하지 않고 로우 레벨에 고정되어 있다.
판정수단(5a)에의 출력선(Lout)(도 6)에는, 트랜지스터(7a)를 통해서 검사입력단자(Lin)의 신호가 전달된다. 출력선(GL1∼GLn-1)이 정상이기 때문에, 타이밍(T1∼Tn-1)에서는 검사입력단자(Lin)의 신호가 그대로 출력선(Lout) 상에 나타난다. 그러나 출력선(GLn)이 로우 레벨에 고정되어 있기 때문에 타이밍(Tn)에서는 트랜지스터(7a)가 OFF되어, 출력선(Lout)이 로우 레벨로 되고 만다.
마찬가지로 판정수단(5b)에의 출력선(Rout)에는, 트랜지스터(7b)를 통해서 검사입력단자(Rin)의 신호가 전달된다. 출력선(GR1, GR3∼GRn)이 정상이기 때문에, 타이밍(T1, T3∼Tn)에서는 검사입력단자(Rin)의 신호가 그대로 출력선(Rout) 상에 나타난다. 그러나 출력선(GR2)이 로우 레벨로 고정되어 있기 때문에, 타이밍(T2)에서는 트랜지스터(7b)가 OFF되어 출력선(Rout)이 로우 레벨로 되고 만다.
그 결과 제 2 주사선(L2, R2)에는 타이밍(T2)에서 출력선(GR2)이 절단되어, 제 1 주사 드라이버(4a)의 출력선(GL2)으로부터 주사신호가 공급되어서 펄스가 나타난다. 또 제n의 주사선(Ln, Rn)에는 타이밍(Tn)에서 출력선(GLn)이 절단되고, 제 2 주사 드라이버(4b)의 출력선(GRn)에서 주사신호가 공급되어서 펄스가 나타난다. 이상과 같이 하여 결함포인트(10∼12)가 자동 수복되어 전 라인이 정상으로 표시된다.
다음에 검사입력단자(Lin)의 신호를 하이 레벨로 고정하지 않고, 각 타이밍 마다 짧은 로우 레벨기간을 설치한 펄스로 하고 있는 이유를 설명한다. 예를 들면 타이밍(T1)에 있어서 트랜지스터(7a)의 게이트에 접속되는 출력선(GL1)의 선택기간이 종료되기 직전의 하이 레벨인 때에, 검사입력단자(Lin)의 신호를 로우 레벨로 하고 있다. 이 때 트랜지스터(7a)는 ON되고, 입력단자(Lin)의 신호는 판정수단(5a)에 출력선(Lout)에 전달되어, 로우 레벨로 리셋된다. 이에 의해서 판정수단(5a)의 출력선(Lout)에서 불필요한 전하를 방전시켜서 앞에서의 상태를 지울 수 있다. 가령 입력단자(Lin)의 신호를 하이 레벨로 고정하면, 출력선(Lout)이 리셋되지 않고 불안정한 상태로 된다. 즉 트랜지스터(8a)를 한번 OFF시키지 않으면 출력선(GL1∼GLn)의 판정시에 출력선(GR1∼GRn)의 영향이 나타나서, 주사 드라이버(4a, 4b) 중 어떤 드라이브를 판정하고 있는지를 알 수 없게 되고 만다. 이상의 이유에 의해서 입력단자(Lin, Rin)의 신호를 펄스상으로 할 필요가 있다.
(제 2 실시형태)
도 8은 본 발명의 제 2 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도이다. 제 2 실시형태는 제 1 실시형태에 있어서의 스위칭 트랜지스터(8a, 8b)의 대신으로, n채널 MOS 트랜지스터(14a, 14b), p채널 MOS 트랜지스터(15a, 15b), 및 인버터(13a, 13b)를 설치한 점만이 제 1 실시형태와 다르다.
먼저 제 1 주사 드라이버(4a)측의 부분에 대하여 설명한다. n채널 MOS 트랜지스터(14a)와 p채널 MOS 트랜지스터(15a)로 구성되는 CMOS 트랜지스터가 스위치를 구성한다. 트랜지스터 (14a, 15a)의 소스 및 드레인은 한쪽이 제 1 주사 드라이버(4a)의 출력선(GL1∼GLn)에 접속되고, 다른 쪽은 표시영역(2)의 주사선(L1 ∼Ln)에 접속된다. n채널 MOS 트랜지스터(14a)의 게이트에는 판정수단(5a)의 출력이 접속된다. p채널 MOS 트랜지스터(15a)의 게이트에는 판정수단(5a)의 출력을 인버터(13a)로 논리 반전된 신호가 입력된다. CMOS 트랜지스터(14a, 15a)가 출력선(GL1∼GLn)과 주사선(L1∼Ln) 사이를 접속 또는 절단하는 스위칭 수단으로서 기능한다.
마찬가지로 제 2 주사 드라이버(4b)측의 부분에 있어서도, n채널 MOS 트랜지스터(14b) 및 p채널 MOS 트랜지스터(15b)의 소스 및 드레인은 한쪽이 제 2 주사 드라이버(4b)의 출력선(GR1∼GRn)에 접속되고, 다른 쪽은 표시영역(2)의 주사선(R1∼Rn)에 접속된다. n채널 MOS 트랜지스터(14b)의 게이트에는 판정수단(5b)의 출력이 접속되고, p채널 MOS 트랜지스터(15b)의 게이트에는, 판정수단(5b)의 출력을 인버터(13b)에서 논리 반전한 신호가 입력된다. CMOS 트랜지스터(14b, 15b)가 출력선(GR1∼GRn)과 주사선(R1∼Rn) 사이를 접속 또는 절단하는 스위칭 수단으로서 기능한다.
제 2 실시형태에서는, CMOS 트랜지스터(14a, 15a, 14b, 15b)에서 스위칭 수단을 구성함으로써 n채널 MOS 트랜지스터(8a, 8b)를 사용하는 제 1 실시형태에 비해서, 스위칭 속도를 고속화할 수 있다. 스위칭 속도를 고속화함으로써 표시영역(2)에 주사신호를 소정의 타이밍으로 확실하게 공급하여 동작을 안정화시킬 수 있다.
(제 3 실시형태)
도 9는 본 발명의 제 3 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도이다. 제 3 실시형태에서는 제 1 또는 제 2 주사 드라이버(71a, 71b) 내의 출력선이 전원선에 단락 등 하여, 그 출력선이 하이 레벨로 고정되는 결함이 생긴 경우에, 그 결함을 검출하여 자동적으로 수복할 수 있다.
유리기판(1) 상에는 표시영역(2), 제 1 데이터 드라이버(3a), 제 2 데이터 드라이버(3b), 제 1 주사 드라이버(71a), 제 2 주사 드라이버(71b)의 그 이외에, 판정수단(72a, 72b), NAND(부정논리적) 회로(73a, 73b), 인버터(74a, 74b, 76a, 76b), n채널 MOS 트랜지스터(75a,75b, 77a, 77b), p채널 MOS 트랜지스터(78a, 78b)가 일체화하여 형성된다.
표시영역(2) 제 1 및 제 2 데이터 드라이버(3a, 3b)는, 제 1 실시형태(도 1)와 같다. 제 1 주사 드라이버(71a)는 제 1 실시형태(도 1)의 제 1 주사 드라이버(4a)에 대하여, 제 0 출력선(GL0) 및 제 n+1 출력선(GLn+1)이 더미(dummy)로서 부가된 것이다. 출력선(GL0, GLn+1)은 표시영역(2)에는 접속되지 않지만, 제 1 주사 드라이버(71a)의 출력선(GL0∼GLn+1)이 전원선에 단락되고 있는지의 여부를 검출하기 위해서 사용된다. 마찬가지로 제 2 주사 드라이버(71b)는 제 1 실시형태(도 1)의 제 2 주사 드라이버(4b)에 대하여, 제 0 출력선(GR0) 및 제 n+1 출력선(GRn+1)이 더미로서 부가된 것이다.
인버터(76a, 76b), n채널 MOS 트랜지스터(77a, 77b) 및 p채널 MOS 트랜지스터(78a, 78b)는, 제 2 실시형태(도 8)의 인버터(13a, 13b), n채널 MOS 트랜지스터(14a), 14b), p채널 MOS 트랜지스터(15a, 15b)에 대응한다.
즉 MOS 트랜지스터(77a, 78a)의 소스 및 드레인은, 제 1 주사 드라이버(71a) 의 출력선(GL1∼GLn) 및 표시영역(2)의 주사선(L1∼Ln)에 접속된다. 또 n채널 MOS 트랜지스터(77a)의 게이트에는, 판정수단(72a)출력이 접속되고, p채널 MOS 트랜지스터(78a)의 게이트에는 인버터(76a)를 통해서 판정수단(72a)의 출력이 접속된다.
또 MOS 트랜지스터(77b, 78b)의 소스 및 드레인은, 제 2 주사 드라이버(71b)의 출력선(GR1∼GRn) 및 표시영역(2)의 주사선(R1∼Rn)에 접속된다. 또 n채널 MOS 트랜지스터(77b)의 게이트에는 판정수단(72b)출력이 접속되고, p채널 MOS 트랜지스터 (78b)의 게이트에는 인버터(76b)를 통해서 판정수단(72b)의 출력이 접속된다.
NAND 회로(73a)의 입력에는, 제 1 주사 드라이버(71a)의 출력선(GL0∼GLn+1) 중 각각 인접하는 2개의 출력선이 접속되고, 그 2개의 출력선 상의 주사신호의 부정논리적을 출력한다. 인버터(74a)는 NAND 회로(73a)의 출력을 입력하고, 그 논리반전신호를 출력한다.
검사용 n채널 MOS 트랜지스터(75a)는, 제 1 실시형태(도 1)의 검사용 트랜지스터(7a)에 대응한다. 검사용 트랜지스터(75a)의 게이트에는 인버터(74a)의 출력이 접속된다. 검사용 트랜지스터(75a)의 소스 및 드레인의 한쪽에는, 검사입력단자(Lin)가 접속되고, 다른 쪽에는 판단수단(72a)의 입력단자가 접속된다.
검사입력단자(Lin)에는 검사신호를 입력한다. 출력선(GL0∼GLn+1) 중 어느 것이 선택되면, 그 선택상태에 따라서 트랜지스터(75a)가 ON/OFF된다. 트랜지스터(75a)가 ON되면, 검사입력단자(Lin)로부터 입력된 검사신호는 판정수단(72a)으로부터 출력된다.
판정수단(72a)은 상기 검사신호의 입력에 따라서, 제 1 주사 드라이버(71a) 의 출력선(GL0∼GLn+1) 중 하나 또는 복수의 출력선이 전원선에 단락하여 하이 레벨로 고정되어 있는지의 여부를 판정하여, 하이 레벨로 고정되어 있는 경우에는 로우 레벨을 출력하고, 하이 레벨로 고정되어 있지 않는 경우에는 하이 레벨을 출력한다.
판정수단(72a)이 하이 레벨을 출력하면, 트랜지스터(77a, 78a)는 ON되고, 제 1 주사 드라이버(71a)의 출력선(GL1∼GLn)과 표시영역(2)의 주사선(L1∼Ln)을 접속한다. 이에 의해서 표시영역(2)은 제 1 주사 드라이버(71a)에서 주사신호를 입력하여 정상적인 표시를 할 수 있다.
한편 판정수단(72a)이 로우 레벨을 출력하면, 이상상태의 출력선에 대응하는 트랜지스터(77a, 78a)가 OFF되고, 제 1 주사 드라이버(71a)의 출력선(GL1∼GLn) 중 이상상태의 출력선과 표시영역(2)의 주사선(L1∼Ln) 사이를 절단한다. 이에 의해서 이상상태의 주사신호를 표시영역(2)에 공급하는 것을 방지할 수 있다.
이상으로, 제 1 주사 드라이버(71a), NAND 회로(73a), 인버터(74a, 76a), 트랜지스터(75a, 77a, 78a) 및 제 1 판정수단(72a)에 대하여 설명하였지만, 제 2 주사 드라이버(71b), NAND 회로(73b), 인버터(74b, 76b), 트랜지스터(75b, 77b, 78b) 및 제 2 판정수단(72b)에 대하여도 같다.
도 10은 상기의 도 9의 판정수단(72a) 및 그 주변부분의 회로도이다. 판정수단(72a) 및 그 주변부분의 회로를 설명하지만, 판정수단(72b) 및 그 주변부분의 회로도 그것과 같다. 주사 드라이버(71a)는 상기의 도 5a에 나타낸 주사 드라이버(4a)에 대하여, 더미 출력선(GL0)을 출력하기 때문에 유닛회로(AA)가 부가되어 있고, 더미 출력선(GLn+1)을 출력하기 때문에 유닛회로도 부가되어 있다. 유닛회로(AA)는 클록드 인버터(81, 83), 인버터 (82) 및 논리적 회로(84)를 갖고, 이들은 홀수번째 유닛으로서 클록드 인버터(54, 56), 인버터(55), 논리적 회로(58)에 대응하는 것이다. 클록드 인버터(81, 53, 54)는, 도 4b에 있어서, 클록 바 신호단자(/CLK)가 트랜지스터(41)의 게이트에 접속되고, 클록 신호단자(CLK)가 트랜지스터(44)의 게이트에 접속된다. 클록드 인버터(83, 51, 56)는, 도 4b에 있어서, 클록 바 신호단자(/CLK)가 트랜지스터(44)의 게이트에 접속되고, 클록 신호단자(CLK)는 트랜지스터(41)의 게이트에 접속된다.
논리적 회로(85a)는 도 9의 NAND 회로(73a) 및 인버터(74a)의 조합에 대응한다. n채널 MOS 트랜지스터(75a, 77a), p채널 MOS 트랜지스터(78a) 및 인버터(76a)는 도 9의 동일 부호의 소자에 대응한다.
판정수단(72a)은 D형 플립플롭(87), 인버터(88), NAND 회로(89), p채널 MOS 트랜지스터(90) 및 n채널 MOS 트랜지스터(86, 92)를 갖는다. D형 플립플롭(87)은 클록단자(CK)에, 신호선(OH)을 통해서 n채널 MOS 트랜지스터(75a)의 소스가 접속되고, 입력단자(DF)에 자기의 반전출력단자(/Q)가 접속된다. n채널 MOS 트랜지스터(86)는 게이트에 리셋 단자(RS)가 접속되고, 드레인에 상기의 입력단자(DF)가 접속되고, 소스에 그라운드 단자가 접속된다.
인버터(88)는 입력이 신호선(OH)에 접속되고, 그 입력신호의 논리반전신호를 출력한다. NAND 회로(89)는 한쪽 입력신호선(A)에 인버터(88)의 출력이 접속되고, 다른 쪽 입력신호선(B)에 D형 플립플롭(87)의 출력단자(Q)가 접속된다. p채널 MOS 트랜지스터(90)는 게이트에 단자(SS)가 접속되고, 소스에 NAND 회로 (89)의 출력이 접속되고, 드레인에 인버터(76a)의 입력이 접속된다. n채널 MOS 트랜지스터(92)는 게이트에 단자(SS)가 접속되고, 드레인에 인버터(76a)의 입력이 접속되고, 소스에 그라운드 단자가 접속된다.
도 11은 제 3 실시형태에 의한 액정 표시 장치의 동작을 나타낸 타이밍 차트이고, 액정 표시 장치에 결함이 없는 경우를 예로 설명한다. 도 11 및 도 12에서는 제 1 주사 드라이버(71a)측의 타이밍을 타나내지만, 제 2 주사 드라이버(71b)측의 타이밍도 같다.
검사입력단자(Lin, Rin)에는, 제 1 실시형태(도 7)와 똑 같이 펄스상의 검사신호가 공급된다. 출력선(GL0∼GLn+1, GR0∼GRn+1)에는, 정상적인 펄스상의 주사신호가 순차 출력된다.
신호선(H1)(도 10)의 신호는, 출력선(GL1)의 신호와 출력선(GL2)의 신호의 논리적의 신호로 되므로, 로우 레벨을 유지한다. 신호선(H2)(도 10)의 신호는 출력선(GL2)의 신호와 출력선(GL3)의 신호의 논리적의 신호로 되므로, 로우 레벨을 유지한다. 신호선(H1, H2) 등이 로우 레벨을 유지하면, 모든 n채널 MOS 트랜지스터(75a)는 OFF되어, 신호선(OH)은 로우 레벨을 유지한다.
리셋 단자(RS)에는 주사신호의 스타트 타이밍보다 전에 펄스상의 리셋 신호가 공급된다. D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)에 접속되어 있기 때문에, 신호선(OH)과 똑 같이 로우 레벨을 유지한다. D형 플립플롭(87)의 입력단자(DF)는 리셋 단자(RS)에 리셋 신호가 입력됨으로써 로우 레벨을 유지한다.
입력신호선(A)은 신호선(OH)의 반전신호로 되므로, 하이 레벨을 유지한다. 입력신호선(B)은 D형 플립플롭(87)의 출력단자(Q)에 접속되어 있기 때문에, 로우 레벨을 유지한다. 신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 되므로 하이 레벨을 유지한다.
단자(SS)에는 펄스신호가 공급된다. 인버터(76a)의 입력선(E)은, 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨이 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(C)의 신호와 똑 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호 레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때(즉 신호선(F)이 로우 레벨인 때)에 출력선(GL1)과 똑 같은 신호 레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다. 마찬가지로 주사선(L2)은 신호선(E)이 하이 레벨인 때에 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다.
그 결과 주사선(L1∼Ln)에는 출력선(GL1∼GLn) 상의 주사신호가 순차 펄스로서 정상으로 공급된다. 마찬가지로 주사선(R1∼Rn)에는 출력선(GR1∼GRn) 상의 주사신호가 순차 펄스로서 정상으로 공급된다.
도 12는 제 3 실시형태에 의한 액정 표시 장치에 있어서, 주사 드라이버(71a)의 출력선(GL2)이 전원선에 단락되어 하이 레벨로 고정된 경우의 동작을 나타낸 타이밍 차트이다.
검사입력단자(Lin, Rin)에는 펄스상의 검사신호가 공급된다. 출력선(GL2)만 이 하이 레벨에 고정되고, 그 이외의 출력선(GL0, GL1, GL3∼GLn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)의 신호는, 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호가 되므로, 타이밍(T1)에서 펄스가 나타난다. 신호선(H2)의 신호는 출력선(GL2)의 신호와 출력선(GL3)의 신호의 논리적의 신호가 되므로, 타이밍(T3)에서 펄스가 나타난다.
신호선(OH)은 신호선(H1 또는 H2)의 신호가 하이 레벨로 되었을 때에 검사입력단자(Lin)의 신호와 같은 신호레벨로 되고, 그 이 외에서는 로우 레벨로 된다. 그 결과 신호선(OH)은 타이밍(T1, T3)에서만 펄스가 나타나고, 그 이외에서는 로우 레벨을 유지한다. 단자(RS, SS)의 신호는 도 11에 나타낸 것과 같다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호레벨과 같아진다. D형 플립플롭(87)의 입력단자(DF)는 타이밍(T3)에서, 클록단자(CK)의 신호의 2회째의 리딩 에지(leading edge)에 따라서 로우 레벨로부터 하이 레벨로 변한다.
입력신호선(A)에는 신호선(OH)의 신호의 반전신호가 공급된다. 입력신호선(B)은 D형 플립플롭(87)의 클록단자(CK)의 리딩 에지에 따라서, 신호레벨이 반전된다. 즉 타이밍(T1)에서 로우 레벨에서 하이 레벨로 변화되고, 타이밍(T3)에서 하이 레벨에서 로우 레벨로 변화된다. 신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호의 부정논리적의 신호레벨로 된다.
인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(C)의 신호와 같은 신호 레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호 레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다. 마찬가지로 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호 레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다.
그 결과 주사선(L1)에서는, 도 11의 경우와 같이 타이밍(T1)에서 펄스가 나타난다. 그러나 주사선(L2)에서는 출력선(GL2)이 전원선에 단락되어 있기 때문에, 원래 펄스가 나타나야 할 타이밍(T2)에서 펄스가 나타나지 않는다. 그 대신 타이밍(T2)에서는 제 2 주사 드라이버(71b)의 출력선(GR2)으로부터 표시영역(2)의 주사선(R2)에 정상적인 주사신호가 공급되어 정상적인 표시가 행하여진다.
(제 4 실시형태)
본 발명의 제 4 실시형태에 의한 액정 표시 장치는, 제 3 실시형태(도 9)에 대하여 판정수단(72a, 72b)의 구성만이 다르다. 제 4 실시형태에 의하면, 제 1 또는 제 2 주사 드라이버(71a, 71b)의 인접(연속)하는 2개 이상의 출력선이 전원선에 단락 등하여, 그들 출력선이 하이 레벨에 고정되는 결함이 생긴 경우에, 그 결함을 검출하여 자동적으로 수복할 수 있다. 이 때 제 1 주사 드라이버(71a)의 인접하는 2개 이상의 출력선이 전원선에 단락되어 있을 때에는 제 1 주사 드라이버(71a)의 전 출력선을 표시영역(2)으로부터 분리하고, 제 2 주사 드라이버(71b)의 출력선으로부터 표시영역(2)에 주사신호를 공급한다. 한편 제 2 주사 드라이버(71b)의 인접하는 2개 이상의 출력선이 전원선에 단락되어 있을 때에는 제 2 주사 드라이버(71b)의 전 출력선을 표시영역(2)으로부터 분리하고, 제 1 주사 드라이버(71a)의 출력선으로부터 표시영역(2)에 주사신호를 공급한다.
도 13은 제 4 실시형태에 의한 판정수단(72a) 및 그 주변부분의 회로도이다. 판정수단(72a) 및 그 주변부분의 회로를 설명하지만, 판정수단(72b) 및 그 주변부분도 그것과 같다. 판정수단(72a)은 제 3 실시형태에 의한 판정수단(72a)(도 10)에 대하여, N진(進) 카운터(133), n채널 MOS 트랜지스터(132), 래치회로(134), 인버터(135) 및 논리적(AND)회로(136)를 부가한 것이다.
N진 카운터(133)는 입력단자(NCK)가 신호선(OH)에 접속되고, 리셋 단자(NR)가 n채널 MOS 트랜지스터(132)의 드레인에 접속되고, n개의 펄스를 카운트하면 출력단자(NQ)에서 하이 레벨을 출력한다. n채널 MOS 트랜지스터(132)는 소스가 그라운드 단자에 접속되고, 게이트는 리셋 단자(RS)에 접속된다.
예를 들면 액정 표시 장치의 표시영역의 수평해상도가 600인 경우는 N=600으로 된다. n진 카운터(133)는 1프레임 내에서 n개의 펄스를 카운트하면, 그 후에 출력단자(NQ)로부터 하이 레벨을 출력하고, 1 프레임 내의 펄스가 n개 미만인 때에는 프레임마다 리셋하여, 출력단자(NQ)로부터 로우 레벨을 출력한다.
래치회로(134)는 세트단자(S)가 n진 카운터(133)의 출력단자(NQ)에 접속되고, 리셋 단자(R)가 그라운드 단자에 접속되고, 세트단자(S)에 하이 레벨이 입력되면 출력단자(Q0)로부터 하이 레벨을 출력한다. 인버터(135)는 입력단자가 래치회로(134)의 출력단자(Q0)에 접속되고, 그 입력신호가 반전된 출력신호를 신호선(N) 에 출력한다.
NAND 회로(89)는 제 3 실시형태의 판정수단(72a)의 NAND 회로(89)(도 10)와 같이 출력단자가 신호선(C)에 접속된다. 논리적 회로(136)는 입력단자가 신호선(C)과 신호선(N)에 접속되고, 그들의 논리적을 연산하여 출력신호를 신호선(G)에 출력한다. p채널 MOS 트랜지스터(90)는 소스가 신호선(G)에 접속되고, 드레인은 신호선(E)에 접속되고, 게이트가 단자(SS)에 접속된다. n채널 MOS 트랜지스터(92)는 소스가 그라운드 단자에 접속되고, 드레인은 신호선(E)에 접속되고, 게이트는 단자(SS)에 접속된다. 인버터(76a)는 입력단자가 신호선(E)에 접속되고, 그 입력신호를 반전한 출력신호를 신호선(F)에 출력한다. n채널 MOS 트랜지스터(77a)의 게이트에는 신호선(E)이 접속되고, p채널 MOS 트랜지스터(78a)의 게이트에는 신호선(F)이 접속된다.
도 14는 제 4 실시형태에 의한 액정 표시 장치의 동작을 나타낸 타이밍 차트이고, 액정 표시 장치에 결함이 없는 경우를 예로 설명한다. 도 14∼도 16에서는 제 1 주사 드라이버(71a)측의 타이밍을 나타내지만, 제 2 주사 드라이버(71b)측의 타이밍도 똑 같다.
검사입력단자(Lin)에는 제 3 실시형태(도 11)와 같이, 펄스상의 검사신호가 공급된다. 출력선(GL0∼GLn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호의 논리적의 신호 레벨로 되므로 로우 레벨을 유지한다. 신호선(H2)은 출력선(GL2)의 신호와 출력선(GL3)의 신호와의 논리적의 신호레벨로 되므로 로우 레벨을 유지한다. 그렇 게 되면 트랜지스터(75a)가 전부 OFF되어, 신호선(OH)도 로우 레벨을 유지한다.
리셋 단자(RS) 및 단자(SS)에 입력되는 신호는 제 3 실시형태(도 11)와 같다. D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)과 같은 신호레벨이며, 로우 레벨을 유지한다. D형 플립플롭(87)의 입력단자(DF)는 리셋 단자(RS)에 리셋 신호가 입력됨으로써 로우 레벨을 유지한다.
입력선(A)은 신호선(OH)의 신호의 반전신호로 되므로, 하이 레벨을 유지한다. 입력신호선(B)은 D형 플립플롭(87)의 출력단자(Q)에 접속되어 있기 때문에 로우 레벨을 유지한다. 신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 되므로 하이 레벨을 유지한다.
N진 카운터(133)의 입력단자(NCK)에 접속되는 신호선(OH)은 로우 레벨을 유지하기 때문에, 그 출력단자(NQ)도 로우 레벨을 유지한다. 래치회로(134)의 세트단자(S)에 접속되는 상기 출력단자(NQ)가 로우 레벨을 유지하고 있기 때문에, 래치회로 (134)의 출력단자(Q0)도 로우 레벨을 유지한다. 신호선(N)은 출력단자(Q0)의 신호의 반전신호 레벨로 되므로, 하이 레벨을 유지한다.
신호선(G)은 신호선(N)의 신호와 신호선(C)의 신호와의 논리적의 신호레벨로 되므로 하이 레벨을 유지한다. 인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 똑 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨 로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 타이밍(T1)에서 펄스가 나타난다. 마찬가지로 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨이 되므로 타이밍(T2)에서 펄스가 나타난다.
그 결과 주사선(L1∼Ln)에는 출력선(GL1∼GLn) 상의 주사신호가 정상으로 공급된다. 마찬가지로 주사선(R1∼Rn)에는, 출력선(GR1∼GRn) 상의 주사신호가 정상으로 공급된다.
도 15는 제 4 실시형태에 의한 액정 표시 장치에 있어서, 주사 드라이버(71a)의 출력선(GL2)이 전원선에 단락되어 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트이다.
검사입력단자(Lin)에는 펄스상의 검사신호가 공급된다. 출력선(GL2)만이 하이 레벨로 고정되고, 그 이외의 출력선(GL0, GL1, GL3∼GLn+1)은, 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호레벨로 되고, 타이밍(T1)에서 펄스가 나타난다. 신호선(H2)은 출력선(GL2)의 신호와 출력선(GL3)의 신호와의 논리적의 신호레벨로 되어, 타이밍(T3)에서 펄스가 나타난다.
신호선(OH)은 신호선(H1 또는 H2)의 신호가 하이 레벨로 되었을 때에 검사입력단자(Lin)의 신호와 같은 신호레벨로 되고, 그 이외에서는 로우 레벨로 된다. 그 결과 신호선(OH)은 타이밍(T1, T3)에서만 펄스가 나타나고, 그 이외에서는 로우 레벨을 유지한다. 단자(RS, SS)의 신호는 도 14에 나타낸 것과 같다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호와 같은 신호레벨로 된다. D형 플립플롭(87)의 입력단자(DF)는 타이밍(T3)에서 클록단자(CK)의 신호의 2회째의 리딩 에지에 따라 로우 레벨에서 하이 레벨로 변한다.
입력선(A)은 신호선(OH)의 신호의 반전신호 레벨로 된다. 입력선(B)은 플립플롭(87)의 클록단자(CK)의 신호의 리딩 에지에 따라서 신호레벨이 반전된다. 즉 타이밍(T1)에서 로우 레벨에서 하이 레벨로 변화되고, 타이밍(T3)에서 하이 레벨에서 로우 레벨로 변화된다. 신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 된다.
N진 카운터(예를 들면 N=600)(133)의 입력단자(NCK)에 접속되는 신호선(OH)은 1프레임당 2개의 펄스밖에 포함하지 않기 때문에, N진 카운터(133)는 프레임마다 리셋을 하여, 그 출력단자(NQ)는 로우 레벨을 유지한다. 래치회로(134)의 세트단자(S)에 접속되는 상기 출력단자(NQ)가 로우 레벨을 유지하고 있기 때문에, 래치회로(134)의 출력단자(Q0)도 로우 레벨을 유지한다. 신호선(N)은 출력단자(Q0)의 신호의 반전신호레벨로 되므로, 하이 레벨을 유지한다.
신호선(G)은 신호선(N)의 신호와 신호선(C)의 신호와의 논리적의 신호레벨로 되므로, 신호선(C)의 신호와 똑 같은 신호레벨로 된다. 인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 똑 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다. 마찬가지로 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다.
그 결과 주사선(L1)에서는 도 14의 경우와 같이, 타이밍(T1)에서 펄스가 나타난다. 그러나 주사선(L2)에서는 출력선(GL2)이 전원선에 단락되어 있기 때문에 절단되어, 원래 펄스가 나타나야 할 타이밍(T2)에서 펄스가 나타나지 않는다. 그 대신 타이밍(T2)에서는 제 2 주사 드라이버(71b)의 출력선(GR2)으로부터 표시영역(2)의 주사선(R2)에 정상적인 주사신호가 공급되어, 정상적인 표시가 행하여진다.
도 16은 제 4 실시형태에 의한 액정 표시 장치에 있어서, 주사 드라이버(71a)의 인접(연속)하는 출력선(GL2, GL3)이 전원선에 단락되어 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트이다.
검사입력단자(Lin)에는 펄스상 검사신호가 공급된다. 출력선(GL2, GL3)만이 하이 레벨에 고정되고, 그 이외의 출력선(GL0, GL1, GL4∼GLn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호레벨이 되므로, 타이밍(T1)에서 펄스가 나타난다. 신호선(H2)은 출력선(GL2)의 신호와 출력선(GL3)의 신호와의 논리적의 신호레벨이 되므로 하이 레벨을 유지한다.
신호선(H2)이 하이 레벨을 유지하므로, 그 신호선(H2)이 접속되는 트랜지스 터(75a)는 ON상태를 유지하고, 신호선(OH)은 검사입력단자(Lin)의 신호와 똑 같은 신호레벨로 된다. 단자(RS, SS)의 신호는 도 14에 나타낸 것과 똑 같다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호와 같은 신호레벨로 된다. D형 플립플롭(87)의 입력단자(DF)는, 클록단자(CK)의 신호의 2회째 이후의 리딩 에지에 따라서, 신호레벨이 반전된다.
입력선(A)에는 신호선(OH)의 신호의 반전신호가 공급된다. 입력신호선(B)은 클록단자(CK)의 신호의 리딩 에지에 따라서 신호레벨이 반전된다. 신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 된다.
표시영역(2)의 수평해상도가 600 (n=600)인 경우, N진 카운터(N=600)(133)의 입력단자(NCK)에 접속되는 신호선(OH)은 1 프레임당 600개의 펄스를 포함하기 때문에, N진 카운터(133)는 타이밍(Tn)에서 600개째의 신호선(OH)의 펄스를 카운트하고, 출력단자(NQ)는 로우 레벨에서 하이 레벨로 변화된다.
래치회로(134)의 세트단자(S)에는 상기 출력단자(NQ)가 접속되어 있기 때문에, 래치회로(134)의 출력단자(Q0)는 제 1 프레임에서는 신호(141)로 되고, 제 2 프레임 이후에서는 신호(142)로 된다. 제 1 프레임의 신호(141)는 타이밍(Tn)에서 N진 카운터(133)의 출력단자(NQ)의 신호의 리딩 에지에 따라서, 로우 레벨에서 하이 레벨로 변화된다. 제 2 프레임 이후의 신호(142)는 계속해서 하이 레벨을 유지한다. 제 2 프레임 이후, 신호선(N)은 출력단자(Q0)의 신호의 반전신호 레벨로 되므로 로우 레벨을 유지한다.
신호선(G)은 신호선(N)의 신호와 신호선(C)의 신호와의 논리적의 신호레벨로 되므로 로우 레벨로 된다. 인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 같은 신호레벨로 된다. 그 결과 입력선(E)은 로우 레벨을 유지한다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 되므로, 하이 레벨을 유지한다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 원래 펄스가 나타나야 될 타이밍(T1)에서 펄스가 나타나지 않고 로우 레벨을 유지한다. 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 원래 펄스가 나타나야 될 타이밍(T2)에서 펄스가 나타나지 않고 로우 레벨을 유지한다.
즉 제 1 주사 드라이버(71a)의 전 출력선(GL1∼GLn)이 표시영역(2)으로부터 분리되어, 주사선(L1∼Ln)에는 제 1 주사 드라이버(71a)로부터 펄스가 공급되지 않는다. 그 대신 제 2 주사 드라이버(71b)에서 표시영역(2)의 모든 주사선(R1∼Rn)에 정상적인 주사신호가 공급되어서 정상적인 표시가 행하여진다.
제 4 실시형태에 의하면 출력선(GL2, GL3)과 같이, 출력선(GL0∼GLn+1) 중 인접하는 2개 이상의 출력선이 하이 레벨에 고정된 경우에는, 제 1 주사 드라이버(71a)의 모든 출력선(GL1∼GLn)과 표시영역(2)의 모든 주사선(L1∼Ln) 사이는 스위칭 트랜지스터에 의해서 절단된다. 그 대신 제 2 주사 드라이버(71b)가 출력선(GR1∼GRn)을 통해서 표시영역(2)의 모든 주사선(R1∼Rn)에 주사신호를 공급 한다. 이에 의해서 액정 표시 장치는 전 라인에 대하여 정상적인 표시를 할 수 있다.
(제 5 실시형태)
도 17은 본 발명의 제 5 실시형태에 의한 액정 표시 장치의 구성예를 나타낸 블록도이다. 제 5 실시형태는 제 2 실시형태(도 8) 및 제 3 실시형태(도 9)를 통합한 것이다. 제 5 실시형태에서는 제 1 또는 제 2 주사 드라이버(71a, 71b) 내의 출력선이 그라운드선 또는 전원선에 단락 또는 개방 등 하여, 그 출력선이 로우 레벨 또는 하이 레벨에 고정되는 결함이 생긴 경우에, 그 결함을 검출하여 자동적으로 수복할 수 있다.
유리기판(1), 표시영역(2), 데이터 드라이버(3a, 3b), 주사 드라이버(71a, 71b), NAND 회로(73a, 73b), 인버터(74a, 74b, 76a,76b), MOS 트랜지스터(75a, 75b, 77a, 77b, 78a, 78b)는, 제 3 실시형태(도 9)에 나타낸 것과 같다. 검사용 n채널 MOS 트랜지스터 (93a, 93b)는 제 2 실시형태(도 8)의 검사용 n채널 MOS 트랜지스터(7a, 7b)에 대응한다.
판정수단(94a)은 n채널 MOS 트랜지스터(75a)의 소스 및 n채널 MOS 트랜지스터(93a)의 소스로부터 신호를 입력하여, n채널 MOS 트랜지스터(77a)의 게이트 및 인버터(76a)의 입력단자에 출력한다. 판정수단(94b)도 판정수단(94a)과 같은 구성을 갖는다.
도 18은 상기 도 17의 판정수단(94a) 및 그 주변부분의 회로도이다. 판정수단(94a) 및 그 주변부분의 회로를 설명하지만, 판정수단(94b) 및 그 주변부분의 회 로도 그것과 같다. 주사 드라이버(71a)는, 제 3 실시형태(도 10)에 나타낸 것으로 같다.
논리적 회로(85a)는 도 17의 NAND 회로(73a) 및 인버터(74a)의 조합에 대응한다. 기타의 부호로 나타낸 소자는 도 17에 나타낸 동일부호의 소자와 동일한 것이다.
판정수단(94a)은 제 3 실시형태(도 10)에 나타낸 판정수단(72a)에 대하여, 논리적 회로(95)를 부가한 것이다. 논리적 회로(95)는 한쪽의 입력선(C)이 NAND 회로(89)의 출력에 접속되고, 다른 쪽의 입력선(D)이 신호선(OL)을 통해서 n채널 MOS 트랜지스터(93a)의 소스에 접속된다. 논리적 회로(95)의 출력은 p채널 MOS 트랜지스터(90)의 소스에 접속된다. n채널 MOS 트랜지스터(92)는 제 3 실시형태(도 10)과 똑 같이 접속된다.
도 19는 제 5 실시형태에 의한 액정 표시 장치에 있어서, 액정 표시 장치에 결함이 없는 경우의 동작을 나타낸 타이밍 차트이다. 도 19∼도 21에서는 제 1 주사 드라이버(71a)측의 타이밍을 나타내지만, 제 2 주사 드라이버(71b)측의 타이밍도 똑 같다.
검사입력단자(Lin, Rin)에는, 제 1 실시형태(도 7)와 같이, 펄스상 검사신호가 공급된다. 출력선(GL0∼GLn+1, GR0∼GRn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호레벨로 되므로, 로우 레벨을 유지한다. 신호선(H2)은 출력선(GL2)의 신호와 출력 선(GL3)의 신호와의 논리적의 신호레벨로 되므로, 로우 레벨을 유지한다. 신호선(H1, H2) 등이 로우 레벨을 유지하기 때문에, 트랜지스터(75a)의 전부가 OFF로 되어, 신호선(OH)은 로우 레벨을 유지한다.
출력선(GL1, GL2, GL3) 등의 펄스에 따라서 트랜지스터 (93a)가 ON되므로, 트랜지스터(93a)의 소스에 접속되어 있는 신호선(OL)에는, 검사입력단자(Lin)의 신호와 동일한 신호가 나타난다. 단자(RS, SS)에는 제 3 실시형태(도 11)와 같은 신호가 공급된다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호와 같은 신호레벨로 되어, 로우 레벨을 유지한다. D형 플립플롭(87)의 입력단자(DF)는 리셋 단자(RS)에 리셋신호가 입력됨으로써 로우 레벨을 유지한다.
입력선(A)은 신호선(OH)의 신호의 반전신호레벨로 되기 때문에, 하이 레벨을 유지한다. 입력선(B)은 D형 플립플롭(87)의 출력단자(Q)에 접속되어 있기 때문에 로우 레벨을 유지한다.
신호선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 되므로, 하이 레벨을 유지한다. 신호선(D)은 상기의 신호선(OL)의 신호와 같은 신호레벨이다. 신호선(G)은 신호선(C)의 신호와 신호선(D)의 신호와의 논리적의 신호이기 때문에, 신호선(D)의 신호레벨과 같아진다. 인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 타이밍(T1)에서 펄스가 나타난다. 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 타이밍(T2)에서 펄스가 나타난다.
그 결과 주사선(L1∼Ln)에는 출력선(GL1∼GLn) 상의 주사신호가 정상으로 공급된다. 마찬가지로 주사선(R1∼Rn)에는, 출력선(GR1∼GRn) 상의 주사신호가 정상으로 공급된다.
도 20은 제 5 실시형태에 의한 액정 표시 장치에 있어서, 주사 드라이버(71a)의 출력선(GL2)이 그라운드선에 단락되어 로우 레벨에 고정된 경우 또는 단선에 의해서 개방으로 된 경우의 동작을 나타낸 타이밍 차트이다.
검사입력단자(Lin)에는 펄스상 검사신호가 공급된다. 출력선(GL2)만이 로우 레벨에 고정되고, 그 이외의 출력선(GL0, GL1, GL3∼GLn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호레벨로 되므로, 로우 레벨을 유지한다. 신호선(H2)은 출력선(GL2)의 신호와 출력선(GL3)의 신호와의 논리적의 신호레벨로 되므로, 로우 레벨을 유지한다. 신호선(H1, H2) 등이 로우 레벨을 유지하기 때문에, 트랜지스터(75a)의 전부가 OFF로 되어 신호선(OH)은 로우 레벨을 유지한다.
신호선(OL)은 출력선(GL1, GL2 또는 GL3) 등이 하이 레벨인 때에는, 검사입 력단자(Lin)의 신호레벨과 같아진다. 그 결과 신호선(OL)은 타이밍(T2)에서 로우 레벨을 유지하고, 그 이외의 타이밍(T1, T3∼Tn)에서는 펄스가 나타난다. 단자(RS, SS)의 신호는 도 19에 나타낸 것과 같다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호와 동일한 신호레벨로 되므로 로우 레벨을 유지한다. D형 플립플롭(87)의 입력단자(DF)는 리셋 단자(RS)의 리셋 신호에 따라서 로우 레벨을 유지한다.
입력선(A)은 신호선(OH)의 신호의 반전신호레벨로 되므로 하이 레벨을 유지한다. 입력선(B)은 플립플롭(87)의 출력단자(Q)에 접속되어 있기 때문에 로우 레벨을 유지한다. 논리적 회로(95)의 한쪽의 입력선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 되므로, 하이 레벨을 유지한다. 그 다른 쪽의 입력선(D)은 신호선(OL)의 신호와 같은 신호레벨이다. 신호선(G)은 입력선(C)의 신호와 입력선(D)의 신호와의 논리적의 신호로 되므로 입력선(D)의 신호레벨과 같아진다.
인버터(76a)의 입력선(E)은 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되므로, 타이밍(T1)에서 펄스가 나타난다. 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같 은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 되지만, 원래 펄스가 나타나야 될 타이밍(T2)에서 펄스가 나타나지 않는다.
그 결과 주사선(L1, L3∼Ln)에는, 출력선(GL1, GL3∼GLn) 상의 정상적인 주사신호가 공급된다. 그러나 주사선(L2)에서는 출력선(GL2)이 그라운드선에 단락되어 있기 때문에, 원래 펄스가 나타나야 될 타이밍(T2)에서 펄스가 나타나지 않는다. 그 대신 타이밍(T2)에서는, 제 2 주사 드라이버(71b)로부터 표시영역(2)의 주사선(R2)에 정상적인 주사신호가 공급되어, 정상적인 표시가 행하여진다.
도 21은 제 5 실시형태에 의한 액정 표시 장치에 있어서, 주사 드라이버(71a)의 출력선(GL2)이 전원선에 단락되어 하이 레벨에 고정된 경우의 동작을 나타낸 타이밍 차트이다.
검사입력단자(Lin)에는 펄스상의 검사신호가 공급된다. 출력선(GL2)만이 하이 레벨에 고정되고, 그 이외의 출력선(GL0, GL1, GL3∼GLn+1)은 정상적인 펄스상의 주사신호를 순차 출력한다.
신호선(H1)은 출력선(GL1)의 신호와 출력선(GL2)의 신호와의 논리적의 신호레벨로 되므로, 타이밍(T1)에서 펄스가 나타난다. 신호선(H2)은 출력선(GL2)의 신호와 출력선(GL3)의 신호와의 논리적의 신호레벨로 되므로, 타이밍(T3)에서 펄스가 나타난다. 신호선(OH)은 신호선(H1 또는 H2)이 하이 레벨로 되었을 때에 검사입력단자(Lin)의 신호와 같은 신호레벨로 된다. 그 결과 신호선(OH)은 타이밍(T1, T3)에서 펄스가 나타난다. 출력선(GL2)이 하이 레벨에 고정되어 있기 때문에, 트랜지스터(93a)가 ON상태를 유지하고, 신호선(OL)에는 검사입력단자(Lin)의 신호와 같은 신호가 나타난다. 단자(RS, SS)의 신호는 도 19에 나타낸 것과 같다.
D형 플립플롭(87)의 클록단자(CK)는 신호선(OH)의 신호와 같은 신호레벨로 된다. D형 플립플롭(87)의 입력단자(DF)는 타이밍(T3)에서 클록단자(CK)의 신호의 2회째의 리딩 에지에 따라서 로우 레벨에서 하이 레벨로 변한다.
입력선(A)에는 신호선(OH)의 신호의 반전신호가 공급된다. 입력선(B)은 플립플롭(87)의 클록단자(CK)의 신호의 리딩 에지에 따라서 신호레벨이 반전되므로, 타이밍(T1)에서 로우 레벨에서 하이 레벨로 변화되고, 타이밍(T3)에서 하이 레벨에서 로우 레벨로 변화된다.
논리적 회로(95)의 한쪽의 입력선(C)은 신호선(A)의 신호와 신호선(B)의 신호와의 부정논리적의 신호레벨로 되므로, 타이밍(T2)의 기간에서는 로우 레벨을 유지한다. 그 다른 쪽 입력선(D)은 신호선(OL)의 신호와 같은 신호레벨이다. 신호선(G)은 입력선(C)의 신호와 입력선(D)의 신호와의 논리적의 신호레벨로 된다.
인버터(76a)의 입력선(E)은, 단자(SS)의 신호가 하이 레벨인 때에는 로우 레벨로 되고, 단자(SS)의 신호가 로우 레벨인 때에는 신호선(G)의 신호와 같은 신호레벨로 된다. 인버터(76a)의 출력선(F)은 입력선(E)의 신호의 반전신호레벨로 된다.
주사선(L1)은 신호선(E)이 하이 레벨인 때에는 출력선(GL1)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다. 마찬가지로 주사선(L2)은 신호선(E)이 하이 레벨인 때에는 출력선(GL2)과 같은 신호레벨로 되고, 신호선(E)이 로우 레벨인 때에는 로우 레벨로 된다. 그 결과 주사선(L1)에서 는 타이밍(T1)에서 펄스가 나타난다. 그러나 주사선(L2)에서는 출력선(GL2)이 전원선에 단락되어 있기 때문에, 원래 펄스가 나타나야 할 타이밍(T2)에서 펄스가 나타나지 않는다. 그 대신 타이밍(T2)에서는, 제 2 주사 드라이버(71b)의 출력선(GR2)으로부터 표시영역(2)의 주사선(R2)에 정상적인 주사신호가 공급되어, 정상적인 표시가 행하여진다.
제 5 실시형태에 의하면 제 1 또는 제 2 주사 드라이버(71a, 71b)의 출력선이 그라운드선에 단락 등 하여 로우 레벨에 고정된 결함이 생겼거나, 출력선이 전원선에 단락 등 하여 하이 레벨에 고정된 결함이 생겼거나, 어떤 결함이라도 그들 결함을 검출하여 자동적으로 수복할 수 있다. 이에 의해서 액정 표시 장치는 전 라인에 대하여 정상적인 표시를 할 수 있다.
또 제 5 실시형태에 의한 액정 표시 장치(도 17)에, 제 4 실시형태에 의한 액정 표시 장치의 판정수단(72a)(도 13)을 적용하여도 좋다. 그 경우 예를 들면 제 1 주사 드라이버(71a)의 출력선 중 인접하는 2개 이상의 출력선이 하이 레벨 또는 로우 레벨에 고정된 경우에, 제 1 주사 드라이버(71a)의 모든 출력선(GL1∼GLn)과 표시영역(2)의 모든 주사선(L1∼Ln) 사이를 스위칭 트랜지스터에 의해 절단하고, 제 2 주사 드라이버(71b)로부터 표시영역(2)의 모든 주사선(R1∼Rn)에 주사신호를 공급할 수 있다.
이상과 같이 제 1 및 제 2 실시형태에 의하면, 주사 드라이버의 출력선이 그라운드선에 단락 등 하여 로우 레벨에 고정된 경우 또는 단선 등에 의해서 개방이 경우에, 그 고정 또는 개방된 출력선을 검출하여 자동적으로 수복할 수 있다. 제 3 및 제 4 실시형태에 의하면 주사 드라이버의 출력선이 전원선에 단락 등 하여 하이 레벨에 고정된 경우에, 그 고정된 출력선을 검출하여, 자동적으로 수복할 수 있다. 제 5 실시형태에 의하면 주사 드라이버의 출력선이 그라운드선 또는 전원선에 단락 등 하여 로우 레벨 또는 하이 레벨에 고정된 경우 또는 단선 등에 의해서 개방된 경우에, 그 고정 또는 개방된 출력선을 검출하여 자동적으로 수복할 수 있다.
제 4 실시형태에 의하면 스위칭 트랜지스터는, 판정수단에 의해서 제 1 주사 드라이버의 인접하는 2 이상의 출력선의 전위가 고정되어 있다고 판정되었을 때에는, 제 1 주사 드라이버의 모든 출력선과 표시영역의 모든 주사선 사이의 접속을 절단하여, 제 2 주사 드라이버로부터 표시영역에 모든 주사신호를 공급할 수 있다. 또 제 2 주사 드라이버의 인접하는 2 이상의 출력선의 전위가 고정되어 있다고 판정되었을 때에는 제 2 주사 드라이버의 모든 출력선과 표시영역의 모든 주사선 사이의 접속을 절단하여, 제 1 주사 드라이버로부터 표시영역에 모든 주사신호를 공급할 수 있다. 이에 의해서 액정 표시 장치는 정상적인 표시를 할 수 있다.
제 1∼제 5 실시형태에 의하면 제 1 또는 제 2 주사 드라이버의 출력선의 전위가 고정되어 있을 때에는, 이 고정되어 있는 출력선과 표시영역주사선 사이의 접속만을 절단하는 것이 가능하게 된다. 예를 들면 제 1 주사 드라이버의 출력선과 표시영역 주사선 사이의 접속이 절단되었을 때에는, 표시영역주사선에는 제 2 주사 드라이버의 출력선으로부터 정상적인 주사신호가 공급된다. 제 1 또는 제 2 주사 드라이버의 모든 출력선과 표시영역의 모든 주사선 사이의 접속을 절단하는 것은 아니고, 전위가 고정되어 있는 출력선과 표시영역 주사선 사이의 접속만을 절단할 수 있기 때문에, 제 1 또는 제 2 주사 드라이버가 정상적인 출력선과 표시영역 주사선 사이는 접속되어 정상적인 표시를 할 수 있다. 또 제 1 주사 드라이버와 제 2 주사 드라이버로 개별로 출력선의 전위가 고정되어 있는지의 여부를 판정하고, 필요에 따라서 개별로 출력선과 주사선 사이의 접속을 절단하기 때문에, 도 25 및 도 26에 나타낸 것과 같은 결함이라도 수복할 수 있다. 즉 제 1 또는 제 2 주사 드라이버와 표시영역의 양방에 결함이 있는 경우나, 제 1 및 제 2 주사 드라이버와 표시영역에 결함이 있는 경우 등과 같이, 복수 개소에 결함이 있는 경우에도 확실하게 결함을 검출하여 자동적으로 수복하는 것이 가능하게 되어 정상적인 표시를 할 수 있다.
또 상기의 자동수복이 가능하기 때문에, 액정 표시 장치의 수율을 올릴 수 있어 생산성이 향상되고, 액정 표시 장치의 가격을 내릴 수 있다.
또 제 1 및 제 2 주사 드라이버의 주사신호의 양부를 판정하고, 그 판정결과에 따라서 출력선과 주사선 사이의 접속을 절단하는 경우를 설명하였으나, 똑 같은 구성을 제 1 및 제 2 데이터 드라이버에 적용하여도 좋다. 즉 제 1 및 제 2 데이터 드라이버는 똑 같은 데이터 신호를 표시영역에 공급하여, 제 1 및 제 2 데이터 드라이버의 데이터 신호의 양부를 판정하고, 그 판정결과에 따라서 데이터 드라이버와 표시영역 사이의 데이터선의 접속을 절단하여도 좋다.
상기 실시형태는 어느 것도 본 발명을 실시하는 데에 있어서의 구체화의 한 일례에 불과하며, 이에 의해서 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다. 즉 본 발명은 그 기술 사상, 또는 그 주요한 특징으로부터 벗어나 지 않는, 여러 가지 모양으로 실시할 수 있다.
본 발명의 여러 가지 형태를 정리하면, 이하와 같이 된다.
(부기 1) 복수 주사선을 갖는 표시부와,
상기 표시부의 주사선에 주사신호를 공급하기 위한 출력선을 갖는 주사 드라이버와,
상기 주사 드라이버로부터 공급되는 상기 주사신호의 양부를 판정하고, 이 판정결과를 출력하는 판정수단과,
상기 판정수단에 의해서 불량으로 판정된 주사신호를 공급하는 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 스위칭 수단
을 구비한 것을 특징으로 하는 표시 장치.
(부기 2) 상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 그라운드 전위에 고정되어 있는지의 여부를 판정하고,
상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 그라운드 전위에 고정되어 있다고 판정되었을 때에는, 이 고정되어 있는 전위의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 3) 상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 전원전위에 고정되어 있는지의 여부를 판정하고,
상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 전원전위에 고정되어 있다고 판정되었을 때 에는, 이 고정되어 있는 전위의 출력선과 상기 표시부 주사선 사이의 접속을 절단하는 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 4) 상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선이 개방되어 있는지의 여부를 판정하고,
상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선이 개방되어 있다고 판정되었을 때에는 이 개방되어 있는 전위의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 5) 상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 인접하는 2 이상의 출력선 주사신호가 불량으로 판정되었을 때에는, 상기 주사 드라이버의 모든 출력선과 상기 표시부의 모든 주사선 사이의 접속을 절단하는 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 6) 상기 판정수단은 게이트, 소스 및 드레인을 포함한 검사용 트랜지스터로서 상기 주사 드라이버의 출력선 상의 주사신호에 따른 신호가 이 게이트에 공급되는 검사용 트랜지스터와, 상기 검사용 트랜지스터의 게이트에 공급되는 신호에 따라서, 상기 검사용 트랜지스터의 소스 및 드레인 간에 검사신호가 전달되는지의 여부를 조사함으로써, 상기 주사 드라이버의 출력선의 주사신호의 불량여부를 판정하는 판정부를 갖는 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 7) 상기 검사용 트랜지스터의 게이트에는, 상기 주사 드라이버의 출력선이 접속되는 것을 특징으로 하는 부기 6 기재의 표시 장치.
(부기 8) 상기 판정수단은 상기 주사 드라이버의 인접하는 2개의 출력선 상의 주사신호의 논리적을 연산하는 논리적 회로를 더 포함하고, 상기 검사용 트랜지스터의 게이트에는, 상기 논리적 회로 출력이 접속되는 것을 특징으로 하는 부기 6 기재의 표시 장치.
(부기 9) 상기 스위칭 수단은 상기 주사 드라이버의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하기 위한 트랜지스터를 포함한 것을 특징으로 하는 부기 6 기재의 표시 장치.
(부기 10) 상기 스위칭 수단은 상기 출력선과 상기 주사선 사이의 접속을 절단하기 위한 n채널 MOS 트랜지스터 및 p채널 MOS 트랜지스터로 되는 CMOS 트랜지스터를 포함한 것을 특징으로 하는 부기 9 기재의 표시 장치.
(부기 11) 상기 n채널 MOS 트랜지스터의 게이트에는, 상기 판정수단의 출력이 공급되고, 상기 p채널 MOS 트랜지스터의 게이트에는, 상기 판정수단의 출력의 논리반전신호가 공급되고, 상기 n채널 및 p채널 MOS 트랜지스터의 소스 및 드레인에는, 상기 주사 드라이버의 출력선 및 상기 표시부의 주사선이 접속되는 것을 특징으로 하는 부기 10 기재의 표시 장치.
(부기 12) 상기 표시부, 상기 주사 드라이버, 상기 판정수단, 및 상기 스위칭 수단은, 동일기판 상에 일체화되어 형성되는 것을 특징으로 하는 부기 9 기재의 표시 장치.
(부기 13) 상기 기판은 유리기판인 것을 특징으로 하는 부기 12 기재의 표시 장치.
(부기 14) 상기 표시부는 트랜지스터를 포함하고, 이 표시부내의 트랜지스터, 상기 판정수단 내의 검사용 트랜지스터 및 상기 스위칭 수단 내의 트랜지스터는, 폴리실리콘 박막트랜지스터인 것을 특징으로 하는 부기 13 기재의 표시 장치.
(부기 15) 상기 표시부는 복수의 주사선 및 복수의 데이터선을 갖고,
상기 표시부의 데이터선에 접속되고, 상기 표시부에 데이터 신호를 공급하기 위한 제 1 및 제 2 데이터 드라이버를 더 구비한 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 16) 상기 제 1 및/또는 제 2 데이터 드라이버로부터 공급되는 상기 데이터 신호의 양부를 판정하고, 이 판정결과를 출력하는 데이터 신호 판정수단과,
상기 데이터 신호 판정수단에 의해서 불량으로 판정된 데이터 신호를 공급하는 데이터선과 상기 표시부의 데이터선 사이의 접속을 절단하는 데이터선 스위칭 수단을 더 구비한 것을 특징으로 하는 부기 15 기재의 표시 장치.
(부기 17) 상기 표시부는 복수의 주사선 및 복수의 데이터선을 갖고,
상기 표시부의 데이터선에 접속되고, 상기 표시부에 데이터 신호를 공급하기 위한 데이터 드라이버를 더 구비한 것을 특징으로 하는 부기 1 기재의 표시 장치.
(부기 18) 상기 데이터 드라이버는 상기 표시부의 일부의 데이터선에 데이터 신호를 공급하는 제 1 데이터 드라이버부와, 상기 표시부의 나머지의 데이터선에 데이터 신호를 공급하는 제 2 데이터 드라이버부를 포함한 것을 특징으로 하는 부기 17 기재의 표시 장치.
(부기 19) 복수의 주사선을 갖는 표시부와, 상기 표시부의 주사선에 주사신 호를 공급하기 위한 출력선을 갖는 주사 드라이버를 구비한 표시 장치의 구동 방법으로서,
(a) 상기 주사 드라이버로부터 공급되는 상기 주사신호의 양부를 판정하는 스텝과,
(b) 상기 주사신호가 불량으로 판정된 주사신호를 공급하는 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 스텝을 구비한 것을 특징으로 하는 표시 장치의 구동 방법.
이상 설명한 바와 같이 본 발명에 의하면, 주사 드라이버에 결함이 있는 경우나, 주사 드라이버와 표시부에 결함이 있는 경우 등과 같이, 복수 개소에 결함이 있는 경우에도 자동적으로 수복하는 것이 가능하게 되어 정상적인 표시를 할 수 있다. 또 표시 장치의 자동수복이 가능하므로, 표시 장치의 수율을 올릴 수 있어, 생산성이 향상되어 표시 장치의 가격을 내릴 수 있다.

Claims (5)

  1. 복수의 주사선을 갖는 표시부와,
    상기 표시부의 주사선에 주사신호를 공급하기 위한 출력선을 갖는 주사 드라이버와,
    상기 주사 드라이버로부터 공급되는 상기 주사신호의 양부(良否)를 판정하여, 이 판정결과를 출력하는 판정수단과,
    상기 판정수단에 의해서 불량으로 판정된 주사신호를 공급하는 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 스위칭 수단
    을 구비한 것을 특징으로 하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 그라운드 전위에 고정되어 있는지의 여부를 판정하고,
    상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 그라운드 전위에 고정되어 있다고 판정되었을 때에는, 이 고정되어 있는 전위의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 것을 특징으로 표시 장치.
  3. 제 1 항에 있어서,
    상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 전원전위에 고정되어 있는지의 여부를 판정하고,
    상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선의 전위가 전원전위에 고정되어 있다고 판정되었을 때에는, 이 고정되어 있는 전위의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 것을 특징으로 하는 표시 장치.
  4. 제 1 항에 있어서,
    상기 판정수단은 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선이 개방되어 있는지의 여부를 판정하고,
    상기 스위칭 수단은 상기 판정수단에 의해서 상기 주사 드라이버의 출력선 중 하나 또는 복수의 출력선이 개방되어 있다고 판정되었을 때에는, 이 개방되어 있는 전위의 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 것을 특징으로 하는 표시 장치.
  5. 복수의 주사선을 갖는 표시부와 상기 표시부의 주사선에 주사신호를 공급하기 위한 출력선을 갖는 주사 드라이버를 구비한 표시 장치의 구동 방법으로서,
    (a) 상기 주사 드라이버로부터 공급되는 상기 주사신호의 양부를 판정하는 스텝과,
    (b) 상기 주사신호가 불량으로 판정된 주사신호를 공급하는 출력선과 상기 표시부의 주사선 사이의 접속을 절단하는 스텝
    을 구비한 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020010005895A 2000-07-12 2001-02-07 표시 장치 및 그 구동 방법 KR100721047B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000211661A JP4659180B2 (ja) 2000-07-12 2000-07-12 表示装置
JP2000-211661 2000-07-12

Publications (2)

Publication Number Publication Date
KR20020006409A KR20020006409A (ko) 2002-01-19
KR100721047B1 true KR100721047B1 (ko) 2007-05-22

Family

ID=18707725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005895A KR100721047B1 (ko) 2000-07-12 2001-02-07 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US6970274B2 (ko)
JP (1) JP4659180B2 (ko)
KR (1) KR100721047B1 (ko)
TW (1) TWI228617B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909897B2 (en) 2018-11-05 2021-02-02 Samsung Display Co., Ltd. Gate driving circuit and display device having the same

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930332B2 (ja) * 2002-01-29 2007-06-13 富士通株式会社 集積回路、液晶表示装置、及び信号伝送システム
FR2843823B1 (fr) * 2002-08-20 2006-04-21 Thales Sa Visualisations a cristaux liquides a commande fiabilisee
KR100796298B1 (ko) 2002-08-30 2008-01-21 삼성전자주식회사 액정표시장치
US6996652B1 (en) * 2002-09-19 2006-02-07 Inapac Technology, Inc. High-speed segmented data bus architecture
JP2004133124A (ja) * 2002-10-09 2004-04-30 Advanced Display Inc 制御回路及びこれを用いた液晶表示装置
KR100608106B1 (ko) 2003-11-20 2006-08-02 삼성전자주식회사 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법
JP2006017815A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 駆動回路及びそれを用いた表示装置
KR100592642B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 평판 표시장치와 그의 구동방법
JP4247631B2 (ja) * 2004-09-06 2009-04-02 ソニー株式会社 画像表示装置
CN100489931C (zh) * 2004-09-06 2009-05-20 索尼株式会社 图像显示单元及驱动该图像显示单元的方法
KR101133768B1 (ko) * 2005-03-07 2012-04-09 삼성전자주식회사 표시 장치
KR20070020778A (ko) * 2005-08-17 2007-02-22 삼성전자주식회사 액정 표시 장치와 이의 검사 방법 및 이의 리페어 방법
US20090225067A1 (en) * 2005-09-28 2009-09-10 Kazuhiko Yoda Display Panel and Display Device
JP2007120991A (ja) * 2005-10-25 2007-05-17 Sharp Corp テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
KR100749423B1 (ko) * 2006-08-09 2007-08-14 삼성에스디아이 주식회사 유기발광표시장치 및 유기발광표시장치의 검사회로구동방법
KR101282401B1 (ko) 2006-09-26 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치
TWI391890B (zh) * 2006-10-11 2013-04-01 Japan Display West Inc 顯示裝置
US8405596B2 (en) * 2007-01-31 2013-03-26 Sharp Kabushiki Kaisha Display device having dual scanning signal line driver circuits
TWI360087B (en) * 2007-02-13 2012-03-11 Au Optronics Corp Display panel
WO2008146799A1 (ja) * 2007-05-29 2008-12-04 Sharp Kabushiki Kaisha 駆動回路、表示装置、およびテレビジョンシステム
JP4277055B2 (ja) * 2007-05-29 2009-06-10 シャープ株式会社 駆動回路、表示装置、およびテレビジョンシステム
WO2009107469A1 (ja) 2008-02-28 2009-09-03 シャープ株式会社 駆動回路および表示装置
US8665201B2 (en) * 2008-10-10 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
TWI375831B (en) * 2009-02-10 2012-11-01 Au Optronics Corp Display device and repairing method therefor
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
KR101350635B1 (ko) * 2009-07-03 2014-01-10 엘지디스플레이 주식회사 듀얼 쉬프트 레지스터
KR20110049560A (ko) * 2009-11-05 2011-05-12 삼성전자주식회사 표시장치
JP2011164328A (ja) * 2010-02-09 2011-08-25 Sony Corp 表示装置および電子機器
CN101846835B (zh) * 2010-06-11 2012-11-07 华映光电股份有限公司 对向扫描讯号发送***及其方法
TWI451372B (zh) * 2010-07-26 2014-09-01 Au Optronics Corp 修補線路的方法
GB2496590A (en) * 2011-11-11 2013-05-22 Ge Aviat Systems Ltd Apparatus for aircraft dual channel display
US9601064B1 (en) * 2011-11-28 2017-03-21 Elbit Systems Ltd. Liquid crystal display with full driver redundancy scheme
GB2500401B (en) 2012-03-20 2020-06-03 Ge Aviat Systems Ltd Apparatus for an aircraft cockpit display
GB2501255B (en) 2012-04-16 2018-04-11 Ge Aviat Systems Ltd Apparatus for aircraft dual channel display
GB2507524B (en) 2012-11-01 2016-02-24 Ge Aviat Systems Ltd Apparatus for aircraft dual channel display
CN103926767B (zh) * 2013-10-17 2017-01-25 成都天马微电子有限公司 液晶显示器及其检测方法
KR102312291B1 (ko) 2015-02-24 2021-10-15 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
CN105096876B (zh) * 2015-08-19 2017-06-27 深圳市华星光电技术有限公司 Goa驱动***及液晶面板
CN106128351B (zh) * 2016-08-31 2020-12-29 京东方科技集团股份有限公司 一种显示装置
CN106601174B (zh) * 2017-01-03 2019-12-17 京东方科技集团股份有限公司 移位寄存器、驱动方法、goa电路和显示装置
CN110268461A (zh) * 2017-02-09 2019-09-20 L3技术公司 用于航空电子***的容错液晶显示器
US11830407B2 (en) * 2017-02-10 2023-11-28 L3 Technologies, Inc. Fault-tolerant LCD display with dual transistor pixel cells
JP2018132744A (ja) * 2017-02-17 2018-08-23 パナソニック液晶ディスプレイ株式会社 表示装置
CN108665860B (zh) 2017-03-30 2019-11-08 京东方科技集团股份有限公司 一种goa单元及其驱动方法、goa驱动电路、显示装置
US11049445B2 (en) * 2017-08-02 2021-06-29 Apple Inc. Electronic devices with narrow display borders
CN107507593B (zh) * 2017-09-15 2023-03-17 惠科股份有限公司 显示面板及其驱动方法和显示装置
CN108877638B (zh) * 2018-09-21 2021-06-04 重庆惠科金渝光电科技有限公司 驱动电路、升压芯片及显示装置
US10783817B2 (en) 2018-09-21 2020-09-22 Chongqing Hkc Optoelectronics Technology Co., Ltd. Driving circuit, level shifter chip, and display device
US10832607B2 (en) 2018-09-27 2020-11-10 HKC Corporation Limited Display control device, display, and self-test interrupt method
CN109192159A (zh) * 2018-09-27 2019-01-11 惠科股份有限公司 显示控制装置、显示器、自检中断方法及装置
CN109410852A (zh) * 2018-10-22 2019-03-01 惠科股份有限公司 一种显示装置及其检测方法
JP2020086150A (ja) * 2018-11-27 2020-06-04 パナソニック液晶ディスプレイ株式会社 表示装置
CN110299110B (zh) * 2019-06-28 2020-10-02 上海天马有机发光显示技术有限公司 栅极驱动电路的驱动方法及栅极驱动电路、显示装置
US11308887B2 (en) * 2019-07-01 2022-04-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Display device having multiple start signals for emission control scanning drivers
KR102622270B1 (ko) * 2019-07-01 2024-01-09 보에 테크놀로지 그룹 컴퍼니 리미티드 디스플레이 패널, 디스플레이 디바이스 및 구동 방법
US11417257B2 (en) * 2019-12-26 2022-08-16 Lg Display Co., Ltd. Display device
US20230222980A1 (en) * 2020-05-15 2023-07-13 Hewlett-Packard Development Company, L.P. Controllers to drive display lines
CN114488591B (zh) * 2020-10-23 2024-07-09 北京京东方显示技术有限公司 一种阵列基板、显示装置
US20230047265A1 (en) * 2021-08-11 2023-02-16 Scioteq Bv Fault tolerant display
EP4385006A1 (en) * 2021-08-11 2024-06-19 ScioTeq BV Fault tolerant display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020263A (ko) * 1996-09-06 1998-06-25 김광호 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827463B2 (ja) * 1986-11-05 1996-03-21 セイコーエプソン株式会社 アクテイブマトリクスパネル
JP3210432B2 (ja) * 1992-08-17 2001-09-17 株式会社東芝 液晶表示装置
JP3184069B2 (ja) * 1994-09-02 2001-07-09 シャープ株式会社 画像表示装置
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
JPH08110531A (ja) 1995-09-11 1996-04-30 Seiko Epson Corp アクテイブマトリクスパネル
TW331599B (en) * 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
JP2973969B2 (ja) 1997-04-28 1999-11-08 セイコーエプソン株式会社 アクテイブマトリクスパネル及びその検査方法
US6529618B1 (en) * 1998-09-04 2003-03-04 Konica Corporation Radiation image processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020263A (ko) * 1996-09-06 1998-06-25 김광호 게이트 라인 결함 감지 수단을 구비한 액정 표시 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019980020263

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10909897B2 (en) 2018-11-05 2021-02-02 Samsung Display Co., Ltd. Gate driving circuit and display device having the same

Also Published As

Publication number Publication date
TWI228617B (en) 2005-03-01
JP4659180B2 (ja) 2011-03-30
US6970274B2 (en) 2005-11-29
JP2002023712A (ja) 2002-01-25
US20020075248A1 (en) 2002-06-20
KR20020006409A (ko) 2002-01-19

Similar Documents

Publication Publication Date Title
KR100721047B1 (ko) 표시 장치 및 그 구동 방법
KR100324914B1 (ko) 기판의 검사방법
US6265889B1 (en) Semiconductor test circuit and a method for testing a semiconductor liquid crystal display circuit
KR100248127B1 (ko) 검사회로를 갖는 액정표시장치
KR101129618B1 (ko) 액정 표시 패널 및 이의 검사 방법과 이의 제조방법
JP4615100B2 (ja) データドライバ及びそれを用いた表示装置
KR101385919B1 (ko) 집적 게이트 드라이버 회로를 포함하는 플랫 패널 디스플레이의 시험 방법 및 시험 장치
EP0760508A1 (en) Liquid crystal display device, method of its driving and methods of its inspection
KR101587291B1 (ko) 액정 스크린에서 이미지 결함을 검출하는 집적 방법
US5798742A (en) Active matrix panel and method for fabricating the same
JP2005043661A (ja) 検査方法、半導体装置、及び表示装置
CN101021628A (zh) 液晶显示面板的测试***及方法及阵列基板
KR100822332B1 (ko) 액정 표시 패널 및 그 제조 방법
US20220172689A1 (en) Interface circuit, source driver, and display device
US20220051595A1 (en) Protection system for goa circuit and liquid crystal display panel
JPH06118909A (ja) アクティブマトリックス型表示装置及び故障している駆動トランジスタの検出方法
KR100296551B1 (ko) 액정표시장치의불량검사방법
JP3255627B2 (ja) 基板の検査方法
JP2889751B2 (ja) 表示装置の駆動回路
JP4598252B2 (ja) 液晶駆動回路及びそれを用いた液晶表示装置
JPS61212883A (ja) アクテイブマトリクス液晶表示装置
JP4564145B2 (ja) 液晶駆動回路及びそれを用いた液晶表示装置
KR102564852B1 (ko) 표시장치 및 그 구동방법
JPH04288588A (ja) アクティブマトリクス型液晶表示装置
KR101244597B1 (ko) 게이트 드라이버

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee