KR100718839B1 - 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 - Google Patents

박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 Download PDF

Info

Publication number
KR100718839B1
KR100718839B1 KR1020050080590A KR20050080590A KR100718839B1 KR 100718839 B1 KR100718839 B1 KR 100718839B1 KR 1020050080590 A KR1020050080590 A KR 1020050080590A KR 20050080590 A KR20050080590 A KR 20050080590A KR 100718839 B1 KR100718839 B1 KR 100718839B1
Authority
KR
South Korea
Prior art keywords
oxide film
thin film
zirconium oxide
film
reactant
Prior art date
Application number
KR1020050080590A
Other languages
English (en)
Other versions
KR20070024939A (ko
Inventor
정은애
윤경렬
임기빈
여재현
김성태
김영선
박영근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050080590A priority Critical patent/KR100718839B1/ko
Priority to US11/468,932 priority patent/US20070098892A1/en
Publication of KR20070024939A publication Critical patent/KR20070024939A/ko
Application granted granted Critical
Publication of KR100718839B1 publication Critical patent/KR100718839B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

지르코늄 산화물을 포함하는 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법에 관한 것으로서, 지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 기판 상에 지르코늄 산화막을 형성한다. 그리고, 비활성 가스, 산소 가스, 이들의 혼합 가스 등을 제공하면서 400 내지 700℃의 온도에서 열처리를 수행한다. 그 결과, 상기 지르코늄 산화막은 치밀하면서도 결정화된 구조로 형성된다. 이어서, 알루미늄 전구체 물질을 포함하는 제2 반응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 지르코늄 산화막 상에 알루미늄 산화막을 형성한다. 그리고, 상기 지르코늄 산화막과 상기 알루미늄 산화막이 순차적으로 적층된 다층 박막을 커패시터의 유전막으로 적용한다.

Description

박막 제조 방법 및 이를 이용한 커패시터의 제조 방법{method of forming a thin film layer and method of forming a capacitor using the same}
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 박막 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 2는 본 발명의 다른 실시예에 따른 방법으로 제조한 박막을 나타내는 개략적인 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 반도체 장치의 커패시터 제조 방법을 나타내는 단면도들이다.
도 4a 및 도 4b는 본 발명의 방법에 따라 제조한 반도체 장치의 커패시터의 누설 전류 특성을 나타내는 그래프이다.
본 발명은 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법에 관한 것으로서, 보다 상세하게는 지르코늄 산화물을 포함하는 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법에 관한 것이다.
최근, 모스 트랜지스터의 게이트 절연막 또는 커패시터의 유전막 등과 같은 박막은 고유전율(high-k dielectric)을 갖는 물질을 사용하여 형성하고 있는 추세이다. 이는, 상기 고유전율을 갖는 물질로 이루어진 박막이 얇은 등가 산화막 두께(equivalent oxide thickness, EOT)를 유지함에도 불구하고 게이트 전극과 채널 영역 사이 또는 하부 전극과 상부 전극 사이에서 발생하는 누설 전류를 충분하게 줄일 수 있기 때문이다. 상기 고유전율을 갖는 물질의 예로서는 지르코늄 산화물, 하프늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 프라세오디뮴 산화물, 란탈륨 산화물 등과 같은 금속 산화물을 들 수 있다.
특히, 최근에는 커패시터의 동작 특성을 보다 향상시키기 위한 구조로서, 상기 지르코늄 산화막을 포함하는 다층 박막 또는 합금 박막을 상기 커패시터의 유전막 또는 상기 모스 트랜지스터의 게이트 절연막으로 적용하고 있다.
상기 지르코늄 산화막을 포함하는 다층 박막 또는 합금 박막을 상기 커패시터의 유전막으로 적용하는 예들은 대한민국 등록특허 456,554호, 일본 공개특허 2004-214304호 등에 개시되어 있다. 특히, 대한민국 등록특허 456,554호에는 지르코늄 산화막과 알루미늄 산화막이 순차적으로 적층되는 다층 박막의 구조를 갖는 커패시터의 유전막이 개시되어 있다.
그러나, 상기 지르코늄 산화막과 알루미늄 산화막이 순차적으로 적층되거나, 상기 지르코늄 산화막, 알루미늄 산화막 및 지르코늄 산화막이 순차적으로 적층되는 구조의 유전막을 포함하는 커패시터의 경우에는 다소 낮은 전압을 인가할 때 누설 전류가 생성되는 상황이 빈번하게 발생한다. 그 이유는, 상기 지르코늄 산화막 상에 알루미늄 산화막을 형성할 때 아래에 위치하는 하부 전극에서 산화가 발생하 기 때문이다. 즉, 상기 지르코늄 산화막이 치밀하고, 결정화가 충분하게 이루어지지 않은 구조를 갖기 때문에 상기 지르코늄 산화막 상에 상기 알루미늄 산화막을 형성할 때 산소가 상기 지르코늄 산화막을 통하여 상기 하부 전극에 용이하게 전달되기 때문이다.
이와 같이, 종래에는 상기 지르코늄 산화막을 포함하는 다층 박막 또는 합금 박막을 상기 커패시터의 유전막으로 적용하여 커패시터의 동작 특성을 보다 향상시키기 위한 노력을 경주하고 있으나, 상기 지르코늄 산화막의 구조적 결함으로 인하여 하부 전극이 열화되는 상황이 빈번하게 발생하고 있다.
본 발명의 일 목적은 치밀하면서도 결정화된 구조를 갖는 박막을 제조하는 방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 박막을 유전막으로 적용하는 커패시터를 제조하는 방법을 제공하는데 있다.
상기 일 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 박막 제조 방법은 지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 기판 상에 제1 지르코늄 산화막을 형성한다. 그리고, 비활성 가스, 산소 가스, 이들의 혼합 가스 등을 제공하면서 400 내지 700℃의 온도에서 열처리를 수행한다. 그 결과, 상기 제1 지르코늄 산화막은 치밀하면서도 결정화된 구조로 형성된다. 이어서, 알루미늄 전구체 물질을 포함하는 제2 반 응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 제1 지르코늄 산화막 상에 알루미늄 산화막을 형성한다.
언급한 바와 같이, 본 발명에서는 상기 열처리를 수행하여 상기 제1 지르코늄 산화막을 보다 치밀하면서도 결정화된 구조로 형성한다. 그러면, 후속의 상기 알루미늄 산화막을 형성하는 도중에 상기 제1 지르코늄 산화막 하부에 위치하는 결과물에서 발생하는 산화를 충분하게 감소시킬 수 있다.
상기 다른 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 커패시터의 제조 방법은 기판 상에 하부 전극을 형성한다. 그리고, 상기 하부 전극 상에 치밀하고, 결정화된 구조를 갖는 지르코늄 산화막과 알루미늄 산화막이 순차적으로 적층되는 다층 구조의 유전막을 형성한다. 특히, 상기 유전막은 지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 하부 전극 상에 제1 지르코늄 산화막을 형성하고, 열처리를 수행하여 상기 제1 지르코늄 산화막을 치밀하면서도 결정화된 구조로 형성한 후, 알루미늄 전구체 물질을 포함하는 제2 반응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 제1 지르코늄 산화막 상에 알루미늄 산화막을 형성한다. 이어서, 상기 유전막 상에 상부 전극을 형성한다.
마찬가지로, 본 발명에서는 상기 열처리를 수행하여 상기 제1 지르코늄 산화막을 보다 치밀하면서도 결정화된 구조로 형성한다. 그러면, 후속의 상기 알루미늄 산화막을 형성하는 도중에 상기 제1 지르코늄 산화막 하부에 위치하는 하부 전극에서 발생하는 산화를 충분하게 감소시킬 수 있다. 따라서, 하부 전극에 끼치는 영향 을 충분하게 줄이면서도 높은 유전율의 유전막을 갖는 커패시터를 용이하게 제조할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 박막이 다른 박막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
박막 제조 방법 1
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 박막 제조 방법을 설명하기 위한 개략적인 단면도들이다.
도 1a를 참조하면, 챔버(1) 내에 기판(10)을 위치시킨다. 상기 챔버(1) 내의 온도가 약 200℃ 미만이면 상기 챔버(1) 내에 제공되는 반응 물질의 반응성이 양호하지 않기 때문에 바람직하지 않고, 상기 챔버(1) 내의 온도가 약 400℃를 초과하면 상기 기판(10) 상에 형성하는 박막의 결정화가 진행되기 때문에 바람직하지 않다. 특히, 본 실시예에서는 원자층 적층을 수행하기 때문에 상기 챔버(1) 내의 온 도가 약 400℃를 초과하면 화학기상증착의 특성을 나타내기 때문에 더욱 바람직하지 않다. 따라서, 상기 챔버(1) 내의 온도를 약 200 내지 400℃로 조절하는 것이 바람직하다. 특히, 상기 챔버(1) 내의 온도를 약 300℃로 조절하는 것이 가장 바람직한데, 이는 약 300℃의 온도에서 상기 원자층 적층의 특성이 가장 양호하게 나타나기 때문이다. 또한, 상기 챔버(1) 내의 압력이 약 0.1torr 미만이면 상기 챔버(1) 내에 제공되는 반응 물질의 반응성이 양호하지 않기 때문에 바람직하지 않고, 상기 챔버(1) 내의 압력이 약 3.0torr을 초과하면 공정 조건의 제어가 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 챔버(1) 내의 압력을 약 0.1 내지 약 3.0torr로 조절하는 것이 바람직하다.
상기 챔버(1) 내의 온도와 압력을 언급한 바와 같이 조절한 상태에서 상기 챔버(1) 내에 위치한 기판(10) 상부로 제1 반응 물질을 제공한다. 이때, 상기 제1 반응 물질은 버블러와 같은 부재를 사용하여 가스 상태로 제공된다.
상기 제1 반응 물질은 지르코늄 산화물을 증착하기 위한 전구체 물질로서 TEMAZ(tetrakis methylethylamino zirconium, Zr[N(CH3)(C2H5)]4), 지르코늄 부틸옥사이드(Zr(O-tBu)4) 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서는 둘을 혼합하여 사용할 수도 있다. 특히, 본 실시예에서는 상기 제1 반응 물질로서 상기 TEMAZ를 사용한다. 그리고, 상기 제1 반응 물질은 약 0.5 내지 3초 동안 상기 기판(10)의 상부로 제공되는 것이 바람직하다.
그리고, 본 실시예에서는 상기 제1 반응 물질로서 지르코늄 산화물을 증착하기 위한 전구체 물질로 한정하고 있지만, 본 발명의 다른 실시예로서는 BST , STO , TiO 등을 증착하기 위한 바륨(Ba) 전구체 물질, 스트론튬(Sr) 전구체 물질, 티타늄(Ti) 전구체 물질 등을 들 수 있다. 구체적으로 상기 BST, STO 등의 증착을 위한 Ba 전구체 물질의 예로서는 Ba(METHD)2, Ba(THD)2 등을 들 수 있고, Sr 전구체 물질의 예로서는 Sr(METHD)2, Sr(THD)2 등을 들 수 있고, Ti 전구체 물질의 예로서는 Ti(THD)2(Oi-Pr)2 등을 들 수 있다. 또한 상기 TiO2 증착을 위한 Ti 전구체 물질의 예로서는 TiCl4, TEMAT(Ti[N(CH3)(C2H5)]4)), Ti(Oi-Pr4) 등을 들 수 있다.
이와 같이, 상기 기판(10) 상부로 제1 반응 물질을 제공함으로서 상기 제1 반응 물질의 제1 부분(12)은 상기 기판(10) 상에 화학 흡착된다. 그리고, 상기 제1 반응 물질의 제1 부분(12)을 제외한 제2 부분(13)은 상기 기판(10) 상에 화학 흡착된 제1 부분(12)에 물리 흡착되거나 상기 챔버(1) 내부에 표류한다.
도 1b를 참조하면, 상기 챔버(1) 내로 퍼지 가스를 제공한다. 상기 퍼지 가스의 예로서는 아르곤 가스 또는 질소 가스 등과 같은 불활성 가스를 들 수 있다. 이때, 상기 퍼지 가스는 약 0.5 내지 20초 동안 제공하는 것이 바람직하다.
이와 같이, 상기 챔버(1) 내로 퍼지 가스를 제공함으로서 상기 챔버(1) 내에 표류하거나 상기 제1 반응 물질의 제1 부분(12)에 물리 흡착된 제2 부분(13)은 제거된다. 그 결과, 상기 기판(10) 상에는 상기 화학 흡착된 제1 반응 물질의 제1 부분(12)인 지르코늄 전구체 분자들(12a)이 남는다.
본 발명의 다른 실시예로서, 상기 퍼지 가스의 도입 대신에 상기 챔버(1) 내부를 약 2 내지 10초 동안 진공 상태를 유지하여도 상기 챔버(1) 내에 표류하거나 상기 물리 흡착된 제2 부분(13)의 제거가 가능하다. 또 다른 실시예로서, 상기 퍼 지 가스의 도입과 진공 퍼지를 함께 수행하여도 상기 챔버(1) 내에 표류하거나 상기 물리 흡착된 제2 부분(13)의 제거가 가능하다.
도 1c를 참조하면, 상기 챔버(1) 내로 산화제(14)를 제공한다. 상기 산화제(14)의 예로서는 O3, O2, H2O, 플라즈마 O2, N20, 플라즈마 N20, 리모트 플라즈마 O2 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 특히, 본 실시예에서는 상기 산화제(14)로서 O3를 제공한다. 또한, 본 실시예에서는 상기 산화제(14)를 약 1 내지 7초 동안 제공한다.
이와 같이, 상기 기판(10) 상부로 상기 산화제(14)를 제공함으로서 상기 기판(10) 상에 화학 흡착된 제1 반응 물질의 제1 부분(12)인 지르코늄 전구체 분자들(12a)과 화학적으로 반응하여 상기 지르코늄 전구체 분자들(12a)을 산화시킨다.
도 1d를 참조하면, 상기 챔버(1) 내로 퍼지 가스를 제공한다. 상기 퍼지 가스의 종류 및 도입 시간은 도 1b에서 설명한 바와 동일하다.
이와 같이, 상기 챔버(1) 내로 퍼지 가스를 제공함으로서 상기 화학적으로 반응하지 않은 산화제가 상기 챔버(1)로부터 제거된다. 그 결과, 상기 기판(10) 상에는 지르코늄 산화물(ZrO2)을 포함하는 고체 물질(16)이 형성된다.
도 1e를 참조하면, 상기 도 1a 내지 도 1d에서 설명한 공정들을 적어도 1회 반복하여 수행한다. 그 결과, 상기 기판(10) 상에는 상기 지르코늄 산화물을 포함하는 고체 물질(16)를로 이루어지는 제1 박막(20)이 형성된다. 즉, 상기 기판 상에 제1 박막(20)으로서 지르코늄 산화막이 형성된다. 특히, 본 실시예에서와 같이, 원 자층 적층을 수행하여 형성하는 제1 박막은 약 10 내지 150Å의 두께를 갖도록 형성하는 것이 바람직하고, 약 50 내지 90Å의 두께를 갖도록 형성하는 것이 보다 바람직하다.
본 발명의 다른 실시예로서, 상기 제1 박막(20)은 BST, STO, TiO 등을 포함하는 고체 물질(16)들로 이루어질 수도 있다.
특히, 본 실시예에서는 상기 기판(10) 상에 제1 박막(20)을 형성한 후, 열처리를 수행한다.
상기 열처리는 약 300~700℃, 바람직하게는 약 400~600℃의 온도에서 수행한다. 그리고, 상기 열처리는 비활성 가스 분위기, 산소 가스 분위기 등에서 수행하는 것이 바람직하다. 상기 비활성 가스의 예로서는 질소 가스, 아르곤(Ar) 가스 등을 들 수 있다. 또한, 상기 열처리(Anneal treatment)는 진공 분위기에서 수행할 수도 있다.
언급한 바와 같이, 상기 열처리를 수행함으로써 상기 제1 박막(20)인 지르코늄 산화막(ZrO2)의 구조는 보다 치밀(densification)해지면서 결정화(crystallization)된다.
본 발명의 실시예에서는 상기 제1 박막(20)인 지르코늄 산화막을 열처리하여 보다 치밀하면서 결정화된 구조로 형성함으로써, 상기 지르코늄 산화막은 등가산화막 두께 (Toxeq; Equivalent oxide thickness)를 보다 감소시킬 수 있으며 상기 지르코늄 산화막을 형성한 이후에 고온 산화 공정 예를 들면, 약 450℃의 온도에서 알루미늄 산화막 (Al2O3)을 증착할 때 산소가 상기 지르코늄 산화막의 하부에 위치 하는 결과물로 침투하여 발생하는 상기 결과물의 열화를 방지할 수 있다. 구체적으로 원자층 적층(Atomic Layer Deposition Method) 공정을 수행하여 비정질(Amorphous) 상태의 지르코늄 산화막을 증착하면 상기 비정질 상태의 지르코늄 산화막 내의 댕글링 본드(dangling bond)이나 마이크로 구멍(micro-pore)을 통해 산소(Oxygen) 성분이 침투할 수 있는 경로(Path)가 생성되는데 반하여, 본 실시예에서와 같이 상기 열처리를 수행하면 상기 지르코늄 산화막의 구조가 보다 치밀하면서도 결정화되기 때문에 상기 지르코늄 산화막 내에 생성되는 상기 경로(path)를 충분하게 감소시킬 수 있다. 따라서, 상기 지르코늄 산화막을 형성한 후, 상기 지르코늄 산화막 상에 상기 알루미늄 산화막을 형성하여도 상기 지르코늄 산화막 아래에 위치하는 상기 결과물이 열화되는 것을 방지할 수 있다.
도 1f를 참조하면, 상기 기판(10) 상에 형성된 제1 박막(20) 상부로 제2 반응 물질을 제공한다. 이때, 상기 챔버(1) 내의 온도 및 압력은 상기 도 1a에서 설명한 상태를 계속적으로 유지한다.
상기 제2 반응 물질의 예로서는 알루미늄 전구체 물질 등을 들 수 있다. 상기 알루미늄 전구체 물질의 예로서는 TMA(trimethyl aluminum, Al(CH3)3), 알루미늄 부틸옥사이드 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서 혼합하여 사용할 수도 있다.
그리고 본 발명의 실시예에서는 상기 제2 반응 물질로서 상기 알루미늄 전구체 물질로 한정하지만, 다른 실시예로서는 하프늄(Hf) 전구체 물질, Ta 전구체 물질, Pr 전구체 물질, La 전구체 물질, Ti 전구체 물질 등을 사용할 수 있다. 상기 하프늄(Hf) 전구체 물질의 예로서는 TEMAH (tetrakis ethyl methyl amino hafnium, Hf[NC2H5CH3]4), 하프늄 부틸 옥사이드 (Hf(O-tBu)4) 등을 들 수 있고, 상기 탄탈륨(Ta) 전구체 물질의 예로서는 Ta(OC2H5)5, Ta(Os-Bu)5, Ta(OC2H5)4(AcacOC2H5) 등을 들 수 있고, 상기 프라세오디뮴(Pr) 전구체 물질의 예로서는 Pr(EDMDD)3, Pr(sBuCp)3 등을 들 수 있고,상기 란탈늄(La) 전구체 물질의 예로서는 La(THD)3, La(EDMDD)3, La(i-PrCp)3 등을 들 수 있다.
상기 제2 반응 물질의 경우에도 상기 제1 반응 물질과 마찬가지로 버블러 등과 같은 부재를 사용하여 가스 상태로 만들어서 약 0.5 내지 3초 동안 상기 제1 박막(20) 상부로 제공하는 것이 바람직하다.
이와 같이, 상기 제1 박막(20) 상부로 제2 반응 물질을 제공함으로서 상기 제2 반응 물질의 제1 부분(22)은 상기 제1 박막(20) 상에 화학 흡착된다. 그리고, 상기 제2 반응 물질의 제1 부분(22)을 제외한 제2 부분(23)은 상기 제1 박막 상에 화학 흡착된 제1 부분(22)에 물리 흡착되거나 상기 챔버(1) 내부에 표류한다.
도 1g를 참조하면, 상기 챔버(1) 내로 퍼지 가스를 제공한다. 상기 퍼지 가스의 종류 및 도입 시간은 도 1b에서 설명한 바와 동일하다.
이와 같이, 상기 챔버(1) 내로 퍼지 가스를 제공함으로서 상기 챔버(1) 내에 표류하거나 상기 제2 반응 물질의 제2 부분(22)에 물리 흡착된 제2 부분(23)은 제거된다. 그 결과, 상기 기판(10)의 제1 박막(20) 상에는 상기 화학 흡착된 제2 반응 물질의 제1 부분(22)인 전구체 분자들(22a)이 남는다.
도 1h를 참조하면, 상기 챔버(1) 내로 산화제(24)를 제공한다. 상기 산화제 (24)의 종류 및 도입 시간은 도 1c에서 설명한 바와 동일하다.
이와 같이, 상기 기판(10)의 제1 박막(20) 상부로 상기 산화제(24)를 제공함으로서 상기 제1 박막(20) 상에 화학 흡착된 제2 반응 물질의 제1 부분(22)인 전구체 분자들(22a)과 화학적으로 반응하여 상기 전구체 분자들(22a)을 산화시킨다.
본 발명의 실시예에서는 상기 제2 반응 물질로서 상기 알루미늄 전구체 물질을 사용하기 때문에 상기 전구체 분자들(22a)은 알루미늄 전구체 분자들이다.
도 1i를 참조하면, 상기 챔버(1) 내로 퍼지 가스를 제공한다. 상기 퍼지 가스의 종류 및 도입 시간은 도 1b에서 설명한 바와 동일하다.
이와 같이, 상기 챔버(1) 내부로 퍼지 가스를 제공함으로서 상기 화학적으로 반응하지 않은 산화제가 상기 챔버(1)로부터 제거된다. 그 결과, 상기 기판(10)의 제1 박막(20) 상에는 알루미늄 산화물을 포함하는 고체 물질(26)이 형성된다.
도 1j를 참조하면, 상기 도 1f 내지 도 1i에서 설명한 공정들을 적어도 1회 반복하여 수행한다. 그 결과, 상기 기판(10)의 제1 박막(20) 상에는 상기 알루미늄 산화물을 포함하는 고체 물질(26)들로 이루어지는 제2 박막(30)이 형성된다.
특히, 본 발명의 실시예에서는 상기 기판(10) 상에 제2 박막(30)으로서 알루미늄 산화막을 형성한다.
그리고, 다른 실시예로서는 상기 제2 박막(30)으로서 하프늄 산화물,탄탈륨 산화물,프라세오디뮴 산화물,란탈륨 산화물, 티타늄 산화물 등을 형성할 수 도 있다.
이와 같이, 본 발명의 실시예에서는 상기 제1 박막(20)으로서 지르코늄 산화 막을 형성하고, 상기 제2 박막(30)으로서 알루미늄 산화막을 형성한다.
그리고, 다른 실시예로서는 상기 제1 박막(20)으로서 BST막, STO막, TiO2막 등을 형성할 수 있고, 상기 제2 박막(30)으로서 하프늄 산화막, 탄탈륨 산화막, 란탄늄 산화막, 프라세오디뮴 산화막, 티타늄 산화막 등을 형성할 수 있다.
또한, 본 실시예에서는 상기 제1 박막(20)을 제1 두께를 갖도록 형성하고, 상기 제2 박막(30)을 제2 두께를 갖도록 형성한다. 따라서, 본 실시예에서의 박막(40)은 제1 두께를 갖는 제1 박막(20)과 제2 두께를 갖는 제2 박막(30)이 순차적으로 적층된 이중 박막 구조(double layer structure)로 이루어진다.
특히, 상기 이중 박막 구조를 갖는 박막(40)을 커패시터의 유전막으로 적용할 경우 상기 제1 박막(20)의 제1 두께가 약 10 내지 150Å인 것이 바람직하고, 약 50~90Å인 것이 보다 바람직하다. 그리고, 상기 제2 박막(30)의 제2 두께는 약 1 내지 30Å이 바람직하고, 약 5~15Å인 것이 보다 바람직하다.
언급한 바와 같이, 본 실시예에서는 상기 제1 박막으로서 지르코늄 산화막을 형성한 후, 상기 지르코늄 산화막을 대상으로 열처리를 수행한다. 그러면, 상기 지르코늄 산화막의 구조가 보다 치밀하면서 결정화가 이루어진다. 그러므로, 후속의 제2 박막인 알루미늄 산화막을 형성하는 공정을 수행하여도 상기 지르코늄 산화막의 아래에 위치하는 결과물에는 거의 영향을 끼치지 않는다.
박막 제조 방법 2
도 2는 본 발명의 다른 실시예에 따른 방법으로 제조한 박막을 나타내는 개 략적인 단면도이다. 특히, 언급한 박막 제조 방법 1에서는 이중 박막 구조에 대해서 설명하고 있지만, 본 실시예인 박막 제조 방법 2에서는 샌드 위치 구조를 갖는 박막에 대해서 설명하기로 한다.
도 2를 참조하면, 박막 제조 방법 1의 도 1a 내지 도 1e에서 설명한 공정들과 동일한 공정들을 수행하여 기판(60) 상에 지르코늄 산화물을 포함하는 제1 박막(62a)을 형성한다. 그리고, 박막 제조 방법 1의 도 1f 내지 도 1j에서 설명한 공정들과 동일한 공정들을 수행하여 상기 제1 박막(62a) 상에 알루미늄 산화물을 포함하는 제2 박막(62b)을 형성한다. 계속해서, 상기 제1 박막(62a)을 형성하는 공정과 동일한 공정을 수행하여 상기 제2 박막(62b) 상에 지르코늄 산화물을 포함하는 제3 박막(62c)을 형성한다.
또한, 본 실시예에서는 상기 제1 박막을 형성한 후, 상기 제1 박막을 대상으로 박막 제조 방법 1에서 언급한 동일한 열처리 공정을 수행한다. 이에 따라, 상기 제1 박막은 보다 치밀하면서도 결정화된 구조를 갖는다.
따라서, 본 실시예에서의 박막(62)은 지르코늄 산화물 포함하고, 보다 치밀하면서도 결정화된 구조를 갖는 제1 박막(62a)과 제3 박막(62c) 및 상기 제1 박막(62a)과 제3 박막(62c) 사이에 알루미늄 산화물 포함하는 제2 박막(62b)이 개재된 샌드위치 구조로 이루어진다.
특히, 본 실시예의 상기 샌드위치 구조를 갖는 삼중 박막(62)을 커패시터의 유전막으로 적용할 경우 상기 제1 박막(62a) 의 두께는 약 10 내지 150Å인 것이 바람직하고, 약 50 내지 90Å인 것이 보다 바람직하다. 그리고, 상기 제2 박막 (62b)의 두께는 약 1 내지 30Å인 것이 바람직하고, 약 5 내지 15Å인 것이 보다 바람직하다. 또한, 상기 제3 박막(62c)의 두께는 제1 박막(62a)의 두께와 마찬가지로 약 10 내지 150Å인 것이 바람직하고, 약 50 내지 90Å인 것이 보다 바람직하다.
커패시터 제조 방법
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 반도체 장치의 커패시터 제조 방법을 나타내는 단면도들이다.
도 3a를 참조하면, 일반적인 소자 분리 공정을 수행하여 반도체 기판(100)을 액티브 영역과 필드 영역(102)으로 분리한다. 상기 필드 영역(102)는 집적화 관점에서 보다 유리한 트랜치 소자 분리막에 의해 정의되는 것이 바람직하다. 이어서, 상기 기판(100) 상에 게이트 절연막 패턴(104) 및 게이트 도전막 패턴(110)을 형성한다. 상기 게이트 도전막 패턴(110)은 주로 폴리 실리콘막 패턴(106)과 금속 실리사이드막 패턴(108)을 포함한다.
그리고, 상기 게이트 도전막 패턴(110)의 상부에는 주로 산화 실리콘 물질을 포함하는 캡핑 절연막(112)을 형성하고, 상기 게이트 도전막 패턴(110)의 측면에는 주로 질화 실리콘 물질을 포함하는 측벽 스페이서(side wall spacer, 114)를 형성한다. 또한, 상기 측벽 스페이서(114)를 형성하기 이전/이후에 이온 주입을 수행하여 상기 게이트 도전막 패턴(110)과 인접하는 기판(100)의 양측에 얕은 접합을 갖는 소스/드레인(116a, 116b)을 형성한다.
도 3b를 참조하면, 상기 기판(100) 상에 주로 산화물을 포함하는 제1 절연막을 형성한다. 그리고, 사진 식각 공정을 수행하여 상기 제1 절연막을 패터닝한다. 그 결과, 상기 제1 절연막은 상기 소스(116a) 표면을 노출시키는 제1 콘택홀(120)을 갖는 제1 절연막 패턴(118)으로 형성된다. 이어서, 상기 제1 콘택홀(120)을 갖는 제1 절연막 패턴(118) 상에 폴리 실리콘 물질을 포함하는 제1 도전막을 형성한다. 이때, 상기 제1 콘택홀(120)에는 상기 제1 도전막이 충분하게 매립된다. 그리고, 상기 제1 절연막 패턴(118)의 표면이 노출될 때까지 평탄화 공정을 수행한다. 그 결과, 상기 제1 콘택홀(120) 내부에 상기 제1 도전막으로 이루어지는 콘택 플러그(122)가 형성된다. 상기 평탄화 공정은 주로 전면 식각 또는 화학기계적 연마를 수행한다.
도 3c를 참조하면, 상기 콘택 플러그(122)와 제1 절연막 패턴(118) 상에 식각 방지막(123)을 형성한다. 상기 식각 방지막(123)은 주로 실리콘 질화물 또는 실리콘 산질화물 등과 같이 상기 제1 절연막 패턴(118)에 비해 높은 식각비를 갖는 물질을 포함하는 것이 바람직하다. 이어서, 상기 식각 방지막(123) 상에 주로 산화물로 이루어진 제2 절연막을 형성한 후, 사진 식각 공정을 수행하여 상기 제2 절연막을 패터닝한다. 그 결과, 상기 제2 절연막은 상기 콘택 플러그(122)의 표면을 노출시키는 제2 콘택홀(126)을 갖는 제2 절연막 패턴(124)으로 형성된다. 특히, 상기 제2 절연막 패턴(124)의 형성에서는 상기 식각 방지막(123)이 노출될 때까지 상기 제2 절연막을 식각하고, 그 이후에 상기 노출된 식각 방지막(123)을 식각한다. 또한, 상기 제2 콘택홀(126)의 경우에는 주로 수직 방향으로 기울기를 가지면서 형성 되는데, 상기 제2 콘택홀(126)의 저면에서의 폭이 입구에서의 폭보다 다소 좁게 형성된다. 그 이유는 상기 제2 절연막을 패터닝할 때 상기 입구 부위로부터 상기 저면 부위로 갈수록 식각율이 다소 감소되기 때문이다.
이어서, 상기 제2 절연막 패턴(124)의 표면, 상기 제2 콘택홀(126)의 측면과 저면에 제2 도전막(127)을 연속적으로 형성한다. 상기 제2 도전막(127)은 커패시터의 하부 전극으로 형성하기 위한 것으로서, 주로 TiN, Ru, TaN, WN 등과 같은 물질을 사용하여 형성한다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다.
특히, 본 실시예에서는 상기 제2 도전막이 티타늄 질화물을 포함하는 것이 바람직하다.
도 3d를 참조하면, 상기 제2 도전막(127)을 갖는 결과물 상에 희생막(도시되지 않음)을 형성한 후, 상기 제2 절연막 패턴(124)의 표면이 노출될 때까지 상기 희생막을 제거한다. 이어서, 상기 제2 절연막 패턴(124)의 표면 상에 형성된 제2 도전막(127)을 제거한다. 그 결과, 상기 제2 도전막(127)은 상기 제2 콘택홀(126)의 측면과 저면에만 남는다. 이어서, 상기 제2 콘택홀(126) 내에 잔류하는 희생막을 완전히 제거하여 상기 제2 콘택홀(126)의 측면과 저면을 따라 형성된 제2 도전막(127)을 셀 단위로 분리시킨다. 따라서, 각각의 셀 영역에는 커패시터의 하부 전극(128)이 형성된다. 특히, 상기 하부 전극(128)은 입구의 폭이 저면의 폭에 비해 넓은 원기둥 모양을 갖고, 그 높이는 약 10,000 내지 17,000Å을 갖는다.
그 다음에, 상기 하부 전극(128)의 표면 상에 유전막(130)을 형성한다. 구체 적으로, 본 실시예에서는 상기 유전막(130)을 박막 제조 방법 1의 공정과 동일한 공정을 수행하여 형성한다. 따라서, 상기 유전막(130)은 지르코늄 산화물을 포함하는 제1 박막(130a)과 알루미늄 산화물을 포함하는 제2 박막(130b)으로 이루어진다.
특히, 본 실시예에서는 상기 지르코늄 산화물을 포함하는 제1 박막(130a)을 형성한 이후에, 상기 제1 박막(130a)을 대상으로 열처리를 수행한다. 상기 열처리의 경우에도 언급하는 박막 제조 방법 1의 열처리와 동일하다. 이와 같이, 상기 열처리를 수행함으로써 상기 지르크늄 산화물을 포함하는 제1 박막(130a)은 보다 치밀하면서도 보다 결정화된 구조를 갖는다. 그러므로, 상기 제1 박막(130a) 상에 알루미늄 산화물의 제2 박막(130b)을 형성하여도 상기 제1 박막(130a)의 아래에 위치하는 하부 전극(128)이 열화되는 상황을 충분하게 줄일 수 있다.
다른 실시예에로서, 상기 제1 박막(130a)은 BST막, STO막, TiO2막 등을 포함할 수 있고, 상기 제2 박막(130b)은 하프늄 산화막, 탄탈륨 산화막, 프라세오디뮴 산화막, 란탈륨 산화막, 티타늄 산화막 등을 포함할 수 있다
또한, 본 실시예에서는 상기 유전막(130)을 이중 박막 구조로 형성하지만, 다른 실시예로서는 상기 유전막(130)을 박막 제조 방법 2에서 언급하고 있는 삼중 박막으로 구성된 샌드위치 구조로도 형성할 수도 있다.
상기 이중 박막의 구조를 가질 때 제1 박막과 제2 박막의 두께는 박막 제조 방법 1에서 언급하는 두께와 동일하고, 상기 삼중 박막의 구조를 가질 때 제1 박막과 제2 박막 및 제3 박막의 두께는 박막 제조 방법 2에서 언급하는 두께와 동일하다.
도 3e를 참조하면, 상기 유전막(130)의 표면 상에 상부 전극(132)을 형성한다. 상기 상부 전극(132)은 폴리 실리콘, TiN, Ru, TaN, WN 등과 같은 물질을 사용하여 형성한다. 상기 물질은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다.
특히, 본 실시예에서는 상기 상부 전극(132)이 티타늄 질화물을 포함하는 것이 바람직하다.
이에 따라, 상기 기판(100) 상에는 상기 하부 전극(128), 유전막(130) 및 상부 전극(132)으로 이루어지는 커패시터(C)가 형성된다.
언급한 바와 같이, 본 실시예에서는 다층 구조를 갖는 유전막(130)의 형성에서 상기 제1 박막(130a)인 지르코늄 산화막을 형성한 후, 상기 지르코늄 산화막을 대상으로 열처리를 수행한다. 그러므로, 상기 지르코늄 산화막의 구조는 보다 치밀하면서도 결정화 특성이 우수해진다. 따라서, 후속의 제2 박막(130b)인 알루미늄 산화막을 형성하는 공정을 수행하여도 상기 지르코늄 산화막 아래에 위치하는 하부 전극(128)에 가해지는 열화를 충분하게 줄일 수 있다. 즉, 상기 지르코늄 산화막이 보다 치밀하면서도 우수한 결정화 특성을 가짐으로써 상기 알루미늄 산화막을 형성할 때 상기 하부 전극을 침투하는 산소를 충분하게 제어할 수 있기 때문이다.
열처리를 수행할 경우에 따른 등가 산화막 두께의 변화에 대한 평가
먼저, 티타늄 질화물의 하부 전극, 그리고 원자층 적층을 수행하여 30Å의 두께를 갖는 제1 지르코늄 산화막, 5Å의 두께를 갖는 알루미늄 산화막 및 60Å의 두 께를 갖는 제2 지르코늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 갖는 시료 1을 마련한다. 그리고, 티타늄 질화물의 하부 전극, 그리고 원자층 적층을 수행하여 45Å의 두께를 갖는 제1 지르코늄 산화막, 5Å의 두께를 갖는 알루미늄 산화막 및 45Å의 두께를 갖는 제2 지르코늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 갖는 시료 2를 마련한다. 또한, 티타늄 질화물의 하부 전극, 그리고 60Å의 두께를 갖는 제1 지르코늄 산화막, 5Å의 두께를 갖는 알루미늄 산화막 및 30Å의 두께를 갖는 제2 지르코늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 갖는 시료 3으로 마련한다. 특히, 상기 시료 1 내지 시료 3은 상기 유전막의 제1 지르코늄 산화막을 형성한 이후에 질소 가스 분위기에서 600℃의 온도 조건으로 열처리를 수행하였다.
그리고, 시료 4 내지 시료 6을 마련한다. 상기 시료 4는 상기 열처리의 수행을 생략하는 것을 제외하고는 시료 1과 동일한 방법으로 마련한다. 상기 시료 5는 상기 열처리의 수행을 생략하는 것을 제외하고는 시료 2와 동일한 방법으로 마련한다. 상기 시료 6은 상기 열처리의 수행을 생략하는 것을 제외하고는 시료 3과 동일한 방법으로 마련한다.
상기 시료 1 내지 시료 6을 대상으로 상기 유전막이 갖는 등가 산화막 두께의 변화에 대해서 평가하였다. 상기 평가 결과, 하기 표 1에 나타난 바와 같다.
[표 1]
등가 산화막 두께 등가 산화막 두께 등가 산화막 두께
시료 1 9.1Å 시료 2 10.4Å 시료 3 9.8Å
시료 4 11.3Å 시료 5 12.0Å 시료 6 10.2Å
상기 표 1에서 보는 바와 같이, 상기 열처리를 수행한 시료 1 내지 3이 상기 열처리를 수행하지 않은 시료 4 내지 6에 비해 등가 산화막 두께가 약 0.4~2.2Å 감소하는 것을 확인할 수 있었다.
그러므로, 본 발명에서와 같이 열처리를 수행할 경우에는 지르코늄 산화막의 구조가 보다 치밀하면서도 결정화되는 것을 확인할 수 있다.
열처리를 수행할 경우에 따른 누설 전류 특성에 대한 평가
도 4a 및 도 4b는 본 발명의 방법에 따라 제조한 반도체 장치의 커패시터의 누설 전류 특성을 나타내는 그래프이다.
먼저, 티타늄 질화막의 하부 전극과, 약 55Å의 두께를 갖는 지르코늄 산화막과 약 10Å의 두께를 갖는 알루미늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 포함하는 커패시터와, 티타늄 질화막의 하부 전극과, 약 70Å의 두께를 갖는 지르코늄 산화막과 약 10Å의 두께를 갖는 알루미늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 포함하는 커패시터와, 티타늄 질화막의 하부 전극과, 약 90Å의 두께를 갖는 지르코늄 산화막과 약 7의 두께를 갖는 알루미늄 산화막으로 이루어지는 유전막 및 티타늄 질화물의 상부 전극을 포함하는 커패시터를 마련하였다.
특히, 상기 커패시터에 포함하는 상기 지르코늄 산화막 각각에 대해서는 질소 가스 분위기에서 약 500℃의 온도로 열처리를 수행하였다.
그리고, 상기 커패시터 각각에 대해서 누설 전류를 측정하였다. 상기 측정 결과, 도 4a 및 도 4b에 나타나는 바와 같이, 상기 열처리를 수행함으로써 동일 등가 산화막 두께 조건에서 약 1 (fA/cell) 이 되는 전압이 약 0.3(V) 정도 개선되는 것을 알 수 있다.
그러므로, 상기 열처리를 수행함으로써 상기 지르코늄 산화막의 구조가 보다 치밀하면서도 결정화가 이루어지기 때문에 고온 산화 분위기에서 상기 알루미늄 산화막을 형성하여도 산소가 상기 하부 전극으로 침투하는 것을 충분하게 방지할 수 있어 누설 전류 특성을 개선하고, 등가 산화막 두께를 감소시킬 수 있다.
이와 같이, 본 발명에 의하면 다층 구조를 갖는 유전막을 형성할 때 열처리를 수행함으로써 하부에 위치하는 결과물에 끼치는 영향을 충분하게 줄일 수 있다. 그러므로, 누설 전류 측면에서 보다 유리한 커패시터의 유전막을 제공할 수 있다. 또한, 상기 열처리를 수행함에 따라 유전막의 등가 산화막 두께를 충분하게 감소시킬 수 있어 집적화에 보다 유리하다.
본 발명은 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 기판 상에 폴리 실리콘, 금속 및 금속 질화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 치밀하고, 결정화된 구조를 갖는 지르코늄 산화막과 알루미늄 산화막이 순차적으로 적층되는 다층 구조의 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부 전극을 형성하는 단계를 포함하고,
    상기 유전막을 형성하는 단계는,
    지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 하부 전극 상에 제1 지르코늄 산화막을 형성하는 단계;
    비활성 가스, 산소 가스 또는 이들의 혼합 가스를 제공하면서 400 내지 700℃의 온도에서 열처리를 수행하여 상기 제1 지르코늄 산화막을 치밀하고, 결정화된 구조로 형성하여 상기 하부 전극의 산화를 방지하는 단계; 및
    알루미늄 전구체 물질을 포함하는 제2 반응 물질과 상기 제2 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 제1 지르코늄 산화막 상에 알루미늄 산화막을 형성하는 단계를 포함하는 커패시터의 제조 방법.
  10. 제9 항에 있어서, 상기 상부 전극은 폴리 실리콘, 금속 및 금속 질화물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  11. 삭제
  12. 제9 항에 있어서, 상기 제1 반응 물질은 TEMAZ(tetrakis methylethylamino zirconium, Zr[N(CH3)(C2H5)]4), 지르코늄 부틸옥사이드(Zr(O-tBu)4) 또는 이들의 혼합물을 포함하고, 상기 제2 반응 물질은 TMA(trimethyl aluminum, Al(CH3)3), 알루미늄 부틸옥사이드(Al(O-tBu)4) 또는 이들의 혼합물을 포함하고, 상기 산화제는 오존(O3), 산소(O2), 수증기(H2O), 플라즈마 O2, 리모트 플라즈마 O2로, N20 및플라즈마 N20 로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  13. 제9 항에 있어서, 상기 유전막을 형성하는 단계에서,
    상기 제1 지르코늄 산화막과 상기 알루미늄 산화막 각각은 원자층 적층을 수행하여 형성하는 것을 특징으로 하는 커패시터의 제조 방법.
  14. 제13 항에 있어서, 상기 제1 지르코늄 산화막은 10 내지 150옹그스트롬의 두께를 갖고, 상기 알루미늄 산화막은 1 내지 30옹그스트롬의 두께를 갖는 것을 특징으로 하는 커패시터의 제조 방법.
  15. 제9 항에 있어서, 상기 유전막을 형성하는 단계는
    지르코늄 전구체 물질을 포함하는 제1 반응 물질과 상기 제1 반응 물질을 산화시키기 위한 산화제를 제공하여 상기 알루미늄 산화막 상에 제2 지르코늄 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 커패시터의 제조 방법.
  16. 제15 항에 있어서, 상기 제2 지르코늄 산화막은 원자층 적층을 수행하여 형성하는 것을 특징으로 하는 커패시터의 제조 방법.
  17. 제15 항에 있어서, 상기 제2 지르코늄 산화막은 10 내지 150옹그스트롬의 두께를 갖는 것을 특징으로 하는 커패시터의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR1020050080590A 2005-08-31 2005-08-31 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법 KR100718839B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050080590A KR100718839B1 (ko) 2005-08-31 2005-08-31 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
US11/468,932 US20070098892A1 (en) 2005-08-31 2006-08-31 Method of forming a layer and method of manufacturing a capacitor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050080590A KR100718839B1 (ko) 2005-08-31 2005-08-31 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070024939A KR20070024939A (ko) 2007-03-08
KR100718839B1 true KR100718839B1 (ko) 2007-05-16

Family

ID=37996693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080590A KR100718839B1 (ko) 2005-08-31 2005-08-31 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법

Country Status (2)

Country Link
US (1) US20070098892A1 (ko)
KR (1) KR100718839B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688499B1 (ko) 2004-08-26 2007-03-02 삼성전자주식회사 결정화 방지막을 갖는 유전막을 포함하는 ｍｉｍ 캐패시터및 그 제조방법
JP2010510247A (ja) * 2006-11-21 2010-04-02 アプライド バイオシステムズ インコーポレイテッド 酸化物層上に不動態化表面を形成するための中間体および方法およびこれにより製造される製品
JP4987812B2 (ja) * 2007-09-06 2012-07-25 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US10566169B1 (en) 2008-06-30 2020-02-18 Nexgen Semi Holding, Inc. Method and device for spatial charged particle bunching
US8173198B2 (en) * 2008-07-23 2012-05-08 Life Technologies Corporation Deposition of metal oxides onto surfaces as an immobilization vehicle for carboxylated or phophated particles or polymers
WO2010144730A2 (en) * 2009-06-10 2010-12-16 Nexgen Semi Holding, Inc. Apparatus and method for manufacturing multi-component oxide heterostructures
TWI399831B (zh) * 2009-10-02 2013-06-21 Inotera Memories Inc 堆疊式隨機動態存取記憶體之電容結構之製造方法
TWI399832B (zh) * 2009-10-07 2013-06-21 Inotera Memories Inc 半導體記憶體之電容下電極製程
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
KR101276555B1 (ko) * 2012-03-20 2013-06-24 부산대학교 산학협력단 나노시트 및 나노구조체 제조 방법
CN103394452A (zh) * 2013-07-24 2013-11-20 舟山市新龙电子设备有限公司 电容器铝壳涂覆黑色绝缘层的方法
DE102013111791A1 (de) * 2013-10-25 2015-04-30 Aixtron Se Vorrichtung und Verfahren zum Abscheiden von Nano-Schichten
US9129798B1 (en) * 2014-02-19 2015-09-08 Micron Technology, Inc. Methods of forming semiconductor structures comprising aluminum oxide
KR20240013974A (ko) * 2022-07-22 2024-01-31 주성엔지니어링(주) 박막 제조방법, 박막, 및 기판처리장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086779A (ko) * 1997-05-06 1998-12-05 이재복 산소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는 방법 및 장치
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
KR20030051873A (ko) * 2000-11-24 2003-06-25 에이에스엠 아메리카, 인코포레이티드 증착 전 표면 처리 방법
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112485B2 (en) * 2002-08-28 2006-09-26 Micron Technology, Inc. Systems and methods for forming zirconium and/or hafnium-containing layers
JP4489368B2 (ja) * 2003-03-24 2010-06-23 株式会社日立製作所 半導体装置およびその製造方法
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980086779A (ko) * 1997-05-06 1998-12-05 이재복 산소를 사용하여 우선 배향성이 조절된 백금 박막을 형성하는 방법 및 장치
JP2002033320A (ja) * 2000-07-06 2002-01-31 Sharp Corp ドープジルコニアまたはジルコニア様の誘電体膜トランジスタ構造およびその堆積方法
KR20030051873A (ko) * 2000-11-24 2003-06-25 에이에스엠 아메리카, 인코포레이티드 증착 전 표면 처리 방법
KR20020064624A (ko) * 2001-02-02 2002-08-09 삼성전자 주식회사 반도체소자의 유전체막 및 그 제조방법
KR20040008571A (ko) * 2002-07-18 2004-01-31 삼성전자주식회사 원자층 증착법을 이용한 물질 형성방법, 및 이를 이용한반도체 장치의 캐패시터 형성방법

Also Published As

Publication number Publication date
US20070098892A1 (en) 2007-05-03
KR20070024939A (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100718839B1 (ko) 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR100555543B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100640638B1 (ko) 원자층 증착법에 의한 고유전막 형성 방법 및 고유전막을 갖는 반도체소자의 제조 방법
KR100519800B1 (ko) 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법
KR100620451B1 (ko) 금속산화 합금막, 금속산화 합금막 형성 방법과 이를이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
KR20060113249A (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100693890B1 (ko) 반응 장벽막을 갖는 반도체 장치의 제조 방법
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
US20060134849A1 (en) Methods of manufacturing a thin film including zirconium titanium oxide and methods of manufacturing a gate structure, a capacitor and a flash memory device including the same
KR100593645B1 (ko) 반도체 장치의 제조 방법
KR100809336B1 (ko) 메모리 소자의 제조 방법
KR100647484B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물,커패시터와 플래시 메모리 장치의 제조 방법
KR100532960B1 (ko) 반도체소자의 캐패시터 형성방법
KR100750558B1 (ko) 반도체 장치의 커패시터 형성 방법
KR20070027789A (ko) 캐패시터 및 그의 제조방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR100925028B1 (ko) 유전막 및 그 형성방법, 이를 이용한 반도체 소자의커패시터 및 그 형성방법
KR100634256B1 (ko) 탄탈륨 탄소 질화막의 형성 방법 및 이를 이용한 반도체장치의 제조 방법
KR20060059454A (ko) 박막 제조 방법 및 이를 이용한 커패시터의 제조 방법
KR100745073B1 (ko) 하프늄니오븀옥사이드(ＨｆＮｂＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR100702133B1 (ko) 티타늄란탄옥사이드(ＴｉＬａＯ) 게이트절연막을 갖는반도체소자 및 그 제조방법
KR20060037970A (ko) 반도체 장치의 커패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee