KR100716685B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR100716685B1
KR100716685B1 KR1020030066466A KR20030066466A KR100716685B1 KR 100716685 B1 KR100716685 B1 KR 100716685B1 KR 1020030066466 A KR1020030066466 A KR 1020030066466A KR 20030066466 A KR20030066466 A KR 20030066466A KR 100716685 B1 KR100716685 B1 KR 100716685B1
Authority
KR
South Korea
Prior art keywords
line
read
reset
imaging unit
lines
Prior art date
Application number
KR1020030066466A
Other languages
English (en)
Other versions
KR20040027403A (ko
Inventor
야마구찌데쯔야
미야가와료헤이
에가와요시따까
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040027403A publication Critical patent/KR20040027403A/ko
Application granted granted Critical
Publication of KR100716685B1 publication Critical patent/KR100716685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 고체 촬상 장치는, 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부와, 상기 촬상부내의 동일한 행에서의 상기 단위 셀을 선택하는 폴리실리콘에 의해 형성된 선택선과, 상기 촬상부 내의 상기 동일한 행에서의 상기 단위 셀의 상기 광전 변환 소자에 축적된 전하를 판독하는, 폴리실리콘에 의해 형성된 판독선과, 상기 촬상부 내의 상기 동일한 행에서의 상기 단위 셀로부터 출력된 화소 신호를 전송하는 신호선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀내의 불필요한 전하를 배출하는, 폴리실리콘에 의해 형성된 리세트선과, 상기 판독선, 상기 선택선, 상기 리세트선에 각각 구동 신호를 공급하는, 상기 촬상부의 한쪽측에 배치된 구동 회로와, 적어도 상기 판독선을 따라 배치된 판독 보조 배선으로서, 상기 판독선보다도 낮은 전기 저항률을 가짐과 함께 상기 판독선과 복수 개소에서 전기적으로 접속된 판독 보조 배선을 포함한다.
CMOS 센서, 클럭 드라이버, 포토 다이오드, 판독 트랜지스터, 고체 촬상 장치

Description

고체 촬상 장치{SOLID-STATE IMAGE PICK UP DEVICE}
도 1은 본 발명의 제1 실시예로서의 CMOS 센서의 등가 회로도.
도 2는 도 1의 CMOS 센서의 주요부가 구체적인 구조를 나타내는 평면도.
도 3은 도 2의 A1-A2선, B1-B2선에 의해 절단된 종단면도.
도 4는 상기 CMOS 센서의 셀부에서 구동 회로로부터의 거리와 공급 전압과의 관계를 나타내는 그래프.
도 5는 본 발명의 제2 실시예로서의 CMOS 센서에서의 일 화소부의 예를 나타내는 등가 회로도.
도 6은 도 5에서의 일 화소부의 주요부의 구체적인 구조를 나타내는 평면 도.
도 7은 도 6의 C-C선에 의해 절단된 종단면도를 나타내는 도면,
도 8은 본 발명의 제2 실시예로서의 CMOS 센서에서의 일 화소부의 예를 나타내는 등가 회로도.
도 9는 도 8에서의 일 화소부의 주요부의 구체적인 구조를 나타내는 평면도.
도 10은 종래의 CMOS 센서의 셀부에서 구동 회로로부터의 거리와 공급 전압과의 관계를 나타내는 그래프.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : CMOS 센서
2 : 화소부
3: 셀부(촬상부)
4a: 수직 레지스터
4b: 수평 레지스터
5 : 클럭 드라이버
6: 수직 신호선
7: 검출부
8 : 포토 다이오드
9: 리세트 트랜지스터
10 : 판독 트랜지스터
11 : 증폭 트랜지스터
12: 수직 선택 트랜지스터
13: 리세트선
14: 판독선
15: 선택선
16: 수평 선택 트랜지스터
18: 수평 신호선
19: 알루미늄 보조 배선
20: 주요부
21: 컨택트
22: p형 기판
23, 24: 실리콘 산화막
25: 텅스텐 플러그
본 발명은 고체 촬상 장치에 관한 것으로, 특히 CMOS 센서형의 고체 촬상 장치에 관한 것이다.
예를 들면, CMOS 센서형의 촬상 장치는 수광한 광을 전하로 변환하는 광전 전환부 및 얻어진 전하에 기초하는 신호를 증폭하여 전송하는 부분 등을 갖는 화소부(단위 셀)가 2차원 어레이 형상으로 배치된 촬상부(셀부)를 갖다. 이 촬상부를 2차원 어레이 형상으로 구성하는 각 화소부를 구동하는 신호 배선의 재료로서는 일반적으로, 불순물을 도핑한 폴리실리콘(Poly-Si)이 이용된다.
그러나, 폴리실리콘의 저항률은 불순물의 도핑 조건 등에 따라 크게 변하지만, 예를 들면, 1.0×10-3Ω㎝로 금속 배선 등에 비하면 크다.
이 때문에, 각 화소부에 상기 신호 배선을 통해 클럭 펄스를 공급하는 구동 회로(드라이버 회로)로부터 멀리 떨어진 위치에 있는 화소부에서는 도 10에 도시된 바와 같이, 신호 배선에서의 전압 강하가 크기 때문에, 구동하는 데 충분한 펄스 전압을 확보할 수 없었다. 즉, 구동 회로로부터의 거리가 멀어짐에 따라, 구동 회로로부터 상기 신호 배선에 공급된 클럭 펄스의 진폭이 작아짐과 함께, 파형도 크게 변형되기 때문에, 구동 회로로부터 먼 화소부에서의 전하의 판독 감도 등이 저하된다는 문제가 있었다. 이것을 쉐이딩(shading)이라 한다.
이 문제를 해결하기 위해, 예를 들면 일본 특허 공개 평2-5474호 공보에 개시되어 있는 바와 같이, 구동 회로로부터의 클럭 펄스를 각 화소부에 전송하는 폴리실리콘 배선의 폭을 크게 하여 저항값을 낮추거나, 혹은 각 화소부에 클럭 펄스를 공급하는 구동 회로를 촬상부의 좌우 양측에 제공하는 등의 대책을 실시하고 있었다.
그러나, 구동 회로로부터 공급되는 클럭 펄스를 전송하는 폴리실리콘 배선의 폭을 크게 하면, 그만큼 배선을 형성하는 데 필요한 면적이 증가하여 소자의 미세화에 불리해진다. 또한, 촬상부의 양측에 구동 회로를 각각 제공하면 구동 회로 2개분의 면적을 칩 내에 확보하지 않으면 안되어서, 칩의 미소화에 반하게 된다.
본 발명에 따른 고체 촬상 장치는, 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부와, 상기 촬상부내의 동일한 행에서의 상기 단위 셀을 선택하는 폴리실리콘에 의해 형성된 선택선과, 상기 촬상부내의 상기 동일 한 행에서의 상기 단위 셀의 상기 광전 변환 소자에 축적된 전하를 판독하는, 폴리실리콘에 의해 형성된 판독선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀로부터 출력된 화소 신호를 전송하는 신호선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀내의 불필요한 전하를 배출하는, 폴리실리콘에 의해 형성된 리세트선과, 상기 판독선, 상기 선택선, 상기 리세트선에 각각 구동 신호를 공급하는 상기 촬상부의 한쪽측에 배치된 구동 회로와, 적어도 상기 판독선을 따라 배치된 판독 보조 배선으로서, 상기 판독선보다도 낮은 전기 저항률을 가짐과 함께, 상기 판독선과 복수 개소에서 전기적으로 접속된 판독 보조 배선을 구비한다.
또한, 본 발명에 따른 고체 촬상 장치는, 제1 및 제2 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부와, 상기 촬상부 내의 동일한 행에서의 상기 단위 셀을 선택하는, 폴리실리콘에 의해 형성된 선택선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀의 상기 제1 및 제2 광전 변환 소자에 축적된 전하를 판독하는, 폴리실리콘에 의해 형성된 제1 및 제2 판독선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀로부터 출력된 화소 신호를 전송하기 위한 신호선과, 상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀내의 불필요한 전하를 배출하는, 폴리실리콘에 의해 형성된 리세트선과, 상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선에 각각 구동 신호를 공급하는, 상기 촬상부의 한쪽측에 배치된 구동 회로와, 적어도 상기 제1 및 제2 판독선을 따라 배치된 제1 및 제2 판독 보조 배선으로, 상기 제1 및 제2 판독선보다도 낮은 전기 저항률을 가짐과 함께, 상기 제1 및 제2 판독선과 각각 전기적으로 접속된 제1 및 제2 판독 보조 배선 을 포함한다.
이하, 도면을 참조하면서, 본 발명의 실시예에 대하여 자세히 설명한다.
도 1은 본 발명을 적용한 CMOS 센서의 실시예(제1 실시예)를 나타내는 등가 회로도이다.
도 1에 도시한 바와 같이, CMOS 센서(1)는 각 포토 다이오드(광전 변환 소자)(8)에 축적된 전하를 구동 회로에 의해 판독한 후, 수직 신호선 및 수평 신호선상에 전송하여 순차적으로 외부에 배출하고자 하는 것이다.
먼저, 이 CMOS 센서(1)의 구성에 대하여 설명한다.
CMOS 센서(1)는 포토 다이오드(광전 변환 소자)(8)를 포함하는 단위 셀(화소부)(2)이 2차원 어레이 형상으로 배열된 셀부(촬상부)(3)를 갖는다. 도 1에 도시한 바와 같이, 화소부(2a, 2b)는 셀부(3)의 중심부에 위치하고 있는 화소부를 나타낸다. 각 화소부(2)는 외부로부터의 입사광을 광전 변환하여 신호 전하로서 축적하는 포토 다이오드(8)를 예를 들면 1개 구비한다. 또한, 각 화소부(2)는 도 1에 도시한 바와 같이, 예를 들면 4개의 트랜지스터(9, 10, 11, 12)로 이루어지는 신호 검출 회로를 갖는다. 즉, 이 신호 검출 회로는 화소부(2) 내의 불필요한 전하를 배출하기 위한 리세트 트랜지스터(9)와, 포토 다이오드(8)에 축적된 전하를 판독하기 위한 판독 트랜지스터(10)와, 판독 트랜지스터(10)에 의해 판독된 전하를 증폭하여 화소 신호로서 수직 신호선(6)에 출력시키기 위한 증폭 트랜지스터(11)와, 화소 신호를 판독해야 할 화소부를 선택하기 위한 수직 선택 트랜지스터(12)를 구비한다.
이 신호 검출 회로의 구성에 대하여 보다 자세히 설명하면 이하와 같다.
판독 트랜지스터(10)의 일단측은 포토 다이오드(8)의 캐소드에 접속되어 있으며, 판독 트랜지스터(10)의 타단측은 포토 다이오드(8)에 축적된 전하를 검출하기 위한 n+ 영역인 검출부(7)에 접속되어 있다. 포토 다이오드(8)의 애노드는 접지되어 있다. 검출부(7)는 증폭 트랜지스터(11)의 게이트 전극에 접속되며, 검출부(7)에서의 검출 전하가 증폭 트랜지스터(11)의 게이트 전극에 공급되도록 되어 있다. 이 검출부(7)에는 리세트 트랜지스터(9)의 일단측이 접속되며, 리세트 트랜지스터(9)의 타단측은 소정의 기준 전위에 접속되어 있다. 이와 같은 구성에 의해, 리세트 트랜지스터(9)는 검출부(7) 및 포토 다이오드(8) 내의 불필요한 전하를 방출하도록 되어 있다.
또한, 상기 기준 전위에는 수직 선택 트랜지스터(12)의 일단이 접속되고, 수직 선택 트랜지스터(12)의 타단측은 증폭 트랜지스터(11)의 일단측에 접속되어 있다. 이 수직 선택 트랜지스터(12)가 온됨으로써 증폭 트랜지스터(11)의 일단측에 기준 전위를 공급한다.
상기 구성을 갖는 화소부(2)가 2차원 어레이 형상으로 배열된 셀부(3) 내에는 동일한 행의 각 리세트 트랜지스터(9)의 게이트 전극에 공통으로 접속된 리세트선(13)이 제공되어 있다. 또한, 동일한 행의 각 판독 트랜지스터(10)의 게이트 전극에 공통으로 접속된 판독선(14), 동일한 행의 각 수직 선택 트랜지스터(12)의 게이트 전극에 공통으로 접속된 선택선(어드레스선)(15)이 제공되어 있다. 이들 리 세트선(13), 판독선(14), 선택선(15)의 재료로는 불순물이 도핑된 폴리 실리콘이 이용되고 있다. 또한, 셀부(3) 내에는 각 화소부(2)의 포토 다이오드(8)로부터 추출되며, 증폭된 화소 신호를 셀부(3)의 도면 중의 하측의 수평 신호선(18)에 전송하기 위한 수직 신호선(6)이 동일한 열의 화소부에 공통으로 접속되도록 각 화소부 열마다 제공되어 있다.
상기와 같은 구성을 갖는 셀부(3)의 도면 중의 좌측에는 상기 리세트선(13), 판독선(14), 선택선(15)에 클럭 펄스를 공급하기 위한 클럭 드라이버(5)가 제공되어 있다. 클럭 드라이버(5)에는 각 화소부(2)를 행 단위로 순차 선택하기 위한 수직 레지스터(4a)가 제공되어 있다. 즉, 수직 레지스터(4a)에 의해 행 지정이 이루어지고, 지정된 행의 클럭 드라이버가 작동하여, 해당하는 구동선에 클럭 펄스를 공급하도록 되어 있다. 여기서, 고저항률의 판독선(14)의 전체 길이에 걸쳐 평행하게 저저항률의 알루미늄 보조 배선(19)이 배치되어 있으며, 이 보조 배선은 셀부(3)의 좌우 바깥측에서 판독선(14)과 전기적으로 접속되어 있다. 이와 같이, 저저항률의 알루미늄에 의한 배선을 고저항률의 판독선(14)을 따라 배치하고, 이들 양단부에서 전기적으로 접속시킴으로써 판독선(14)의 셀부(3) 양단에서의 전위를 거의 동전위로 하고, 판독선(14)에 접속된 각 판독 트랜지스터(10)에 충분한 전압 및 파형을 갖는 클럭 펄스를 공급할 수 있게 되어 있다.
상기 셀부(3)의 도면 중의 하측에는 동일한 열의 화소부(2)로부터 수직 신호선(6)으로 판독된 화소 신호를 외부에 전송하기 위한 수평 신호선(18)이 제공되어 있다. 각 수직 신호선(6)과 수평 신호선(18)과의 사이에는 수평 선택 트랜지스터(16)가 각각 제공되어 있으며, 각 수평 선택 트랜지스터(16)의 게이트 전극은 소정의 클럭 펄스에 따라 순차적으로 각 수평 선택 트랜지스터(16)를 선택하는 수평 레지스터(4b)에 접속되어 있다.
다음으로, 이상과 같은 구성에서의 동작에 대하여 설명한다.
먼저, 선택 행에서의 각 화소부(2)의 포토 다이오드(8) 및 검출부(7) 내의 불필요한 전하를 배출한다. 보다 상세하게는, 선택 행의 각 판독 트랜지스터(10)와 리세트 트랜지스터(9)에 클럭 드라이버(5)로부터의 클럭 펄스가 일정 기간 제공되며, 각 판독 트랜지스터(10) 및 리세트 트랜지스터(9)가 온이 된다. 이것에 의해, 각 포토 다이오드(8) 내의 불필요한 전하는 각 판독 트랜지스터(10) 및 리세트 트랜지스터(9)를 통해, 각 검출부(7) 내의 불필요한 전하는 각 리세트 트랜지스터(9)를 통해, 각 리세트 트랜지스터(9)에 접속된 기준 전위로 배출된다.
다음으로, 각 포토 다이오드(8)의 수광 동작을 개시하여, 각 포토 다이오드(8)에 입사된 광을 광전 변환하여, 신호 전하로서 축적한다.
다음으로, 선택 행의 선택선(15)에 클럭 드라이버(5)로부터의 클럭 펄스가 제공되며, 이 선택선(15)에 접속된 각 수직 선택 트랜지스터(12)가 온 상태가 된다. 각 수직 선택 트랜지스터(12)가 온이 되면, 각 수직 선택 트랜지스터(12)의 일단에 접속되어 있던 기준 전위가 각 수직 선택 트랜지스터(12)의 타단부에 접속된 각 증폭 트랜지스터(11)의 일단에 공급된다.
다음으로, 선택 행의 각 화소부(2)의 포토 다이오드(8)의 축적 전하가 판독된다. 보다 상세하게는, 선택 행의 판독선(14)에 클럭 드라이버(5)로부터의 클럭 펄스가 일정 기간 공급되며, 판독선(14)에 접속된 각 판독 트랜지스터(10)가 온 상태가 된다. 각 판독 트랜지스터(10)가 온 상태가 되면, 각 판독 트랜지스터(10)의 일단측에 접속된 각 포토 다이오드(8)의 축적 전하가 각 판독 트랜지스터(10)를 통해 배출된다. 상술한 바와 같이, 각 판독 트랜지스터(10)에 공통으로 접속되어 있는 판독선(14)의 양단부는 알루미늄 보조 배선(19)에 의해 전압 강하 없이, 거의 동전위로 되어 있기 때문에, 각 판독 트랜지스터(10)에는 각 포토 다이오드(8) 내의 축적 전하를 판독하는 데 충분한 전압 및 적정한 파형을 갖는 클럭 펄스가 공급된다. 이 결과, 각 포토 다이오드(8)의 축적 전하는 각 판독 트랜지스터(10)에 의해 확실히 판독된다.
각 판독 트랜지스터(10)에 의해 판독된 각 포토 다이오드(8)의 축적 전하는 선택 행의 각 증폭 트랜지스터(11)의 게이트에 전송된다. 이것에 의해, 각 증폭 트랜지스터(11)의 게이트 전위가 변동하고, 전위의 변화에 따른 전압 신호(화소 신호)가 각 증폭 트랜지스터(11)의 타단측에 접속되어 있는 각 수직 신호선(6)에 출력된다.
각 증폭 트랜지스터(11)로부터 각 수직 신호선(6)에 출력된 각 화소 신호는 각 수직 신호선(6)의 일단측에 접속된 각 수평 선택 트랜지스터(16)를 통해 순차적으로 수평 신호선(18)으로 전송된다. 즉, 각 수평 선택 트랜지스터(16)의 게이트에 접속된 수평 레지스터(4b)로부터의 클럭 펄스에 의해 각 수평 선택 트랜지스터(16)가 순차적으로 선택되고, 이것에 의해, 각 수직 신호선(6)으로부터의 화소 신호가 순차적으로 수평 신호선(18)으로 전송된다. 각 수직 신호선(6)으 로부터 수평 신호선(18)에 전송된 화소 신호는 수평 신호선(18)의 화소 신호의 추출측에 접속된 증폭 회로(도시 생략) 등을 통해 최종적으로 외부로 추출된다.
도 2는 도 1에서의 알루미늄 보조 배선을 포함하는 주요부(20)를 구체화한 구조를 나타내는 평면도이다.
도 3a는 도 2의 B1-B2선을 따라 절취한 종단면도, 도 3b는 A1-A2선을 따라 절취한 종단면도를 나타낸다.
도 2에 도시한 바와 같이, 판독선(14)과 이것의 전체 길이를 따라 배치된 알루미늄 보조 배선(19)은 셀부(3)의 양 바깥측의 컨택트(21(1), 21(2))를 통해 전기적으로 접속되어 있다. 즉, 도 2의 A1-A2선의 단면도로서의 도 3b에 도시한 바와 같이, 판독선(14)의 전체 길이를 따라 배치된 알루미늄 보조 배선(19)의 일단부가 층간 절연막으로서의 실리콘 산화막(23)에 매립되어 형성된 텅스텐 플러그(25)에 의해 판독선(14)과 전기적으로 접속되어 있다. 한편, 알루미늄 보조 배선(19)의 타단부도 이것과 마찬가지의 구성에 의해 판독선(14)과 전기적으로 접속되어 있다. 이 알루미늄 보조 배선은 도 2의 B1-B2선을 따라 절취한 단면도로서의 도 3a에 도시한 바와 같이, 포토 다이오드(8)의 수광에 영향을 주지 않도록 판독선(14)의 상측에 배치되어 있다. 여기서, 도 3a에 도시하는 판독 트랜지스터(10)의 구조에 대하여 간단히 설명한다.
p형 기판(22) 내에 형성된 포토 다이오드(8)와 n+형의 검출부(7)와의 사이 위에 실리콘 산화막(23)을 통해 판독선(14)이 배치되어 있다. 이 판독선(14)은 판 독 트랜지스터(10)의 게이트 전극을 겸한 것으로서 구성되어 있다. 그리고, 상기와 같이 이 판독선(14)의 바로 위에는 실리콘 산화막(23)을 통해 알루미늄 보조 배선(19)이 제공되며, 이 알루미늄 보조 배선(19)을 도포하도록 실리콘 산화막(24)이 더 형성되어 있다.
이와 같이, 판독선(14)의 전체 길이를 따라 알루미늄 보조 배선(19)을 배치한 구성에 따르면, 판독선(14)에 공급되는 클럭 펄스의 전압이 가장 저하되는 위치는 도 4에 도시한 바와 같이, 셀부(3)의 중앙부로 된다. 보다 상세하게는, 이하와 같다.
즉, 판독선(14)을 따라 배치한 알루미늄선의 저항률은 예를 들면, 2.655×10-6Ω㎝로 낮기 때문에, 전체 길이에 걸쳐 거의 전압 강하가 없다. 이 때문에, 알루미늄 보조 배선(19)과 셀부(3)의 양측에서 컨택트가 취해진 판독선(14)의 양단은 거의 동전위로 된다. 따라서, 판독선(14)에서 가장 클럭 펄스의 전압이 강하되는 위치는 알루미늄 보조 배선(19)과 판독선(14)과의 컨택트(21(1) 및 21(2))(도 2 참조)로부터의 중간 위치로 된다. 즉, 가장 낮은 전압이 공급되는 화소부는 셀부(3)의 중앙에 위치하는 화소부(2a, 2b)(도 1 참조)로 된다. 이들 화소부(2a, 2b)에 공급되는 최소 전압은 도 8 및 도 4로부터 알 수 있는 바와 같이, 종래의 CMOS 센서의 화소부에 공급되는 것보다도 전압 강하는 거의 절반분으로 되어서, 전하의 판독에 충분한 전압이라 할 수 있다.
이상과 같이, 본 발명의 제1 실시예에 따르면, 고저항률의 판독선(14)을 따 라 저저항률의 알루미늄 보조 배선을 배치하고, 셀부(3)의 양 바깥측에서 이들의 배선을 전기적으로 접속시키도록 하였기 때문에, 셀부(3)의 좌우 양측에 각각 드라이버 회로를 실제로 배치한 경우와 거의 동등한 특성을 확보할 수 있다. 즉, 본 발명의 CMOS 센서에서는 클럭 파형의 열화가 가장 커지는 셀부의 중앙부에서도 충분한 클럭 펄스의 진폭 및 구형을 유지시킬 수 있다. 따라서, 고속 구동에서도 적정한 신호의 전송을 행하는 것이 가능해진다. 또한, 알루미늄 보조 배선을 판독선(14)의 바로 위에 배치하였기 때문에, 즉, 포토 다이오드(8)의 수광 효율에 가능한 한 영향을 주지 않는 위치에 알루미늄 보조 배선을 배치하였기 때문에, 포토 다이오드(8)의 수광 효율을 크게 저하시키지 않는다.
상술한 제1 실시예에서는 판독선(14)에 대하여 알루미늄 보조 배선(19)을 배치하였지만, 다른 구동 배선, 예를 들면 리세트선(13)이나 선택선(15)에 대하여 배치하여도 된다. 특히, 이 리세트선(13)에 접속된 리세트 트랜지스터(9)는 판독 트랜지스터(10)의 구동 전압 1∼1.2V에 대하여, 예를 들면 2.8V라는 비교적 큰 전압을 구동하는 데 필요하다. 따라서, 보다 큰 구동 전압을 필요로 하는 리세트선(13)에 대하여 알루미늄 보조 배선을 전기적으로 접속하여 배치함으로써, 신호 특성이 우수한 CMOS 센서를 효과적으로 얻을 수 있다.
도 5는 제1 실시예와는 다른 타입의 CMOS 센서에 본 발명을 적용한 경우의 화소부의 예(제2 실시예)를 나타내는 등가 회로도이다. 즉, 이 CMOS 센서는 각 화소부내에 2개의 포토 다이오드 및 판독 트랜지스터를 갖는 타입의 것이다. 본 실시예는 이러한 CMOS 센서에 본 발명을 효과적으로 적용함으로써, 각 화소부의 포토 다이오드로의 광의 입사 각도에 의한 영향을 극력 없애고자 한 것이다.
도 6은 도 5의 화소부의 주요부(20)의 구조를 구체화한 것의 평면도이다.
도 7은 도 6의 C-C선에서의 종단면도를 나타낸다.
이 CMOS 센서의 화소부(2)의 구조에 대하여 간단히 설명한다.
즉, 도 5에 도시한 바와 같이, 이 CMOS 센서의 화소부(2)는 수광 소자로서 2개의 포토 다이오드(8(1), 8(2))를 구비하고 있다. 이들 2개의 포토 다이오드(8(1), 8(2))의 축적 전하를 판독하기 위해 2개의 판독 트랜지스터(10(1), 10(2))가 제공되어 있다. 이들 판독 트랜지스터(10(1), 10(2))를 구동하기 위해 2개의 판독선(14(1), 14(2))이 제공되어 있다. 판독 트랜지스터(10(1), 10(2))에 공통으로 접속되어 검출부(7)가 제공되어 있다. 이상의 구성에 의해, 각 포토 다이오드(8(1), 8(2))로부터 판독된 전하는 이 검출부(7)에서 합성되고, 검출부(7)에 접속된 증폭 트랜지스터(11)의 게이트에 신호 전하로서 공급되도록 되어 있다. 이 화소부(2)를 구동하는 각 구동 배선, 즉 판독선(14(1), 14(2)), 리세트선(13), 선택선(15)을 따라 각 알루미늄 보조 배선(19(1)∼19(4))이 셀부(3)의 양측에서 전기적으로 접속되어 배치되어 있다. 그 밖의 부분의 구조 및 동작에 대해서는 도 1과 마찬가지이기 때문에 설명을 생략한다.
상기 각 구동 배선, 즉 판독선(14(1), 14(2)), 리세트선(13), 선택선(15)의 구체적인 배치에 대하여 설명하면 이하와 같다.
즉, 도 6에 도시한 바와 같이, 리세트선(13)과 판독선(14(1))이 포토 다이오드(8(1))를 사이에 두고 상호 대칭으로 배치되며, 판독선(14(2))과 선택선(15)이 포토 다이오드(8(2))를 사이에 두고 대칭으로 배치되어 있다. 이 때문에, 당연히, 각 알루미늄 보조 배선(19(1)∼19(4))도 각각에 대응하는 각 구동 배선의 배치에 따라 대칭 배치된다. 또한, 도 7에 도시한 바와 같이, 판독선(14(1)), 판독선(14(2)), 리세트선(13), 선택선(15), 및 각 알루미늄 보조 배선(19(1)∼19(4))은 동일한 계층으로 배치되어 있다. 이상과 같은 구성에 의해, 포토 다이오드(8(1))의 양측 및 포토 다이오드(8(2))의 양측의 구조는 각각 대칭으로 되어, 각 포토 다이오드(8(1), 8(2))로의 광의 입사 각도에 의한 수광 효율에의 영향이 억제된다.
예를 들면, 도 7에 도시한 바와 같이, 각 포토 다이오드(8(1), 8(2))에, 어떤 특정 방향으로부터의 광(30)이 입사된 경우, 광로(光路)에 제공된 알루미늄 보조 배선(19(1), 19(4))에 의해 광(30)의 일부가 반사되어(차단되어) 입사된다. 다른 한편, 광(30)과 중심축을 협지하여 거의 반대쪽으로부터의 다른 광(31)이 각 포토 다이오드(8(1), 8(2))에 대하여 입사된 경우에도, 광(30)과 마찬가지의 형태로 일부가 차단되어 입사된다. 즉, 각 포토 다이오드(8(1), 8(2))의 양측에서 각각 거의 동일한 수광 효율을 가지며, 광의 입사 각도에 의한 수광 효율에의 영향이 억제된다.
또한, 각 포토 다이오드(8(1), 8(2))의 양측에서 구조의 대칭성이 유지되어 있지 않으면, 예를 들면, 층간 절연막인 실리콘 산화막(23, 24)을 퇴적했을 때에, 실리콘 산화막(23, 24)의 하부에 배선이 있는 부분과 없는 부분에서 막 두께에 차가 생겨서 평탄성이 손상되고, 입사광의 각도에 의한 영향이 발생한다. 즉, 감도에 변동이 발생하여, 광학적 특성 열화를 야기하여 화질이 저하된다. 이와 같은 관점으로부터도, 포토 다이오드의 양측에서 대칭성을 유지함으로써, 광의 입사 각도에 의한 영향을 가급적 억제하여, 광학적 특성의 열화를 방지할 수 있다.
도 8은 제1 실시예에 따른 CMOS 센서와는 다른 것에 본 발명을 적용한 경우의 화소부의 예(제3 실시예)를 나타내는 등가 회로도이다. 즉, 이 CMOS 센서는 각 화소부내에 포토 다이오드 및 판독 트랜지스터를 1개씩 갖는 타입의 것이다.
또한, 도 9는 도 8의 화소부의 주요부(20)의 구조를 구체화한 것의 평면도이다.
도 8에 도시한 바와 같이, 이 CMOS 센서의 화소부(2)는 수광 소자로서 1개의 포토 다이오드(8)를 구비하고, 이 포토 다이오드(8)의 축적 전하를 판독하기 위해 1개의 판독 트랜지스터(10)가 제공되어 있다. 이 판독 트랜지스터(10)를 구동하기 위해 판독선(14)이 제공되어 있다. 판독 트랜지스터(10)에 접속되어 검출부(7)가 제공되어 있다.
이상의 구성에 의해, 포토 다이오드(8)로부터 판독된 전하는 이 검출부(7)에서 합성되어, 검출부(7)에 접속된 증폭 트랜지스터(11)의 게이트에 신호 전하로서 공급되도록 되어 있다. 이 화소부(2)를 구동하는 각 구동 배선, 즉, 판독선(14), 리세트선(13), 선택선(15)을 따라 각 알루미늄 보조 배선(19(1)∼19(4))이 셀부(3)의 양측에서 전기적으로 접속되어 배치되어 있다. 그 밖의 부분의 구조 및 동작에 대해서는 도 1과 마찬가지이기 때문에 설명을 생략한다.
상기 각 구동 배선, 즉 판독선(14), 리세트선(13), 선택선(15)의 구체적인 배치에 대하여 도 9를 참조하여 설명한다.
도 9에 도시한 바와 같이, 리세트선(13)과 판독선(14)은 그 사이에 검출부를 갖도록 대향되어 배치되며, 판독선(14)과 선택선(15)이 포토 다이오드(8)를 사이에 두고 배치되어 있다. 각 알루미늄 보조 배선(19(1)∼19(4))도 각각에 대응하는 각 구동 배선의 배치에 따라 대칭 배치된다.
이와 같은 배치에 따른 동작은 도 7에서 설명한 것과 동일하므로 생략한다.
이상과 같이, 본 발명의 제2 실시예에 따르면, 포토 다이오드를 사이에 두고 구동 배선 및 알루미늄 보조 배선을 대칭 배치하도록 하였기 때문에, 감도 변동에 우수한 고감도의 CMOS 센서를 클럭 파형의 열화가 억제된, 적정한 신호의 전송이 가능한 것으로 하면서 제공할 수 있다.
이상으로부터 알 수 있는 바와 같이, 본 발명의 실시예에 따르면, 이하의 효과를 얻을 수 있다.
즉, 셀부(촬상부)의 한쪽측에만 드라이버 회로(수직 레지스터 및 클럭 드라이버)를 배치한 구성을 채용하면서도, 실제로 셀부의 양측에 드라이버 회로를 배치한 것과 동등한 클럭 펄스 진폭을 확보할 수 있다. 즉, 드라이버 회로가 배치된 측과 반대측에서의 화소부에, 전압 강하가 가급적 억제된 펄스를 칩 면적의 확대를 초래하지 않고 공급할 수 있다.
또한, 셀부내에서 션트(shunt) 배선을 행하는 등의 복잡한 처리를 할 필요가 없기 때문에, 다수의 컨택트 형성 등의 프로세스 상의 부하를 증대시키지 않고, 프 로세스 상의 수율을 유지할 수 있다.
본 발명에 따르면, 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부의 한쪽측에 구동 회로를 배치한 구성을 가지면서도, 각 행의 단위 셀을 구동하는 구동 배선을 따라 이것과 전기적으로 접속된 저저항의 보조 배선을 제공하였기 때문에, 구동 배선에 접속된 각 단위 셀에 클럭 파형의 열화가 가급적 억제된 클럭 펄스를 공급할 수 있으며, 따라서, 칩 면적의 증대를 가급적 억제하면서 고속 구동이 가능한 장치를 제공할 수 있다.

Claims (13)

  1. 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부와,
    상기 촬상부내의 동일한 행에서의 상기 단위 셀을 선택하는 폴리실리콘에 의해 형성된 선택선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀의 상기 광전 변환 소자에 축적된 전하를 판독하기 위한, 폴리실리콘에 의해 형성된 판독선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀로부터 출력된 화소 신호를 전송하기 위한 신호선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀내의 불필요한 전하를 배출하기 위한, 폴리실리콘에 의해 형성된 리세트선과,
    상기 판독선, 상기 선택선, 상기 리세트선에 각각 구동 신호를 공급하는, 상기 촬상부의 한쪽 측에 배치된 구동 회로와,
    적어도 상기 판독선을 따라 배치되며, 상기 판독선보다도 낮은 전기 저항률을 가짐과 함께, 상기 촬상부의 한쪽측의 외부와 상기 촬상부의 다른 쪽측의 외부에서 각각 상기 판독선과 전기적으로 접속되는 판독 보조 배선
    을 포함하며,
    상기 판독 보조 배선은 상기 판독선의 바로 위에 층간 절연막을 개재하여 형성된 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 판독 보조 배선은 상기 판독선의 거의 전체 길이에 걸쳐 평행하게 배치되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 판독 보조 배선은 알루미늄을 주체로 하는 금속에 의해 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 리세트선을 따라 리세트 보조 배선이 배치되어 있으며, 리세트 보조 배선은 상기 리세트선보다도 낮은 전기 저항률을 가짐과 함께, 상기 리세트선과 전기적으로 접속된 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서,
    상기 리세트 보조 배선은 알루미늄을 주체로 하는 금속으로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  8. 제1항에 있어서,
    상기 선택선을 따라 선택 보조 배선이 배치되어 있으며, 선택 보조 배선은 상기 선택선보다도 낮은 전기 저항률을 가짐과 함께, 상기 선택선과 전기적으로 접속된 것을 특징으로 하는 고체 촬상 장치.
  9. 제8항에 있어서,
    상기 선택 보조 배선은 알루미늄을 주체로 하는 금속으로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  10. 제1 및 제2 광전 변환 소자를 포함하는 단위 셀이 2차원 어레이 형상으로 배치된 촬상부와,
    상기 촬상부내의 동일한 행에서의 상기 단위 셀을 선택하는, 폴리실리콘에 의해 형성된 선택선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀의 상기 제1 및 제2 광전 변환 소자에 축적된 전하를 판독하는, 폴리실리콘에 의해 형성된 제1 및 제2 판독선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀로부터 출력된 화소 신호를 전송하기 위한 신호선과,
    상기 촬상부내의 상기 동일한 행에서의 상기 단위 셀내의 불필요한 전하를 배출하기 위한, 폴리실리콘에 의해 형성된 리세트선과,
    상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선에 각각 구동 신호를 공급하는, 상기 촬상부의 한쪽측에 배치된 구동 회로와,
    상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선을 따라 배치되며, 상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선보다 낮은 전기 저항률을 가짐과 함께, 상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선에 대해 상기 촬상부의 한쪽측의 외부와 상기 촬상부의 다른 쪽측의 외부에서 전기적으로 접속된 제1 및 제2 판독 보조 배선, 선택 보조 배선, 리세트 보조 배선
    을 포함하며,
    평면적으로 보아서, 상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선 중 임의의 서로 이웃하는 2개의 구동선의 사이에 상기 제1 광전 변환 소자가 배치되고, 상기 임의의 서로 이웃하는 2개의 구동선은 동일층에서 형성되며 상기 제1 광전 변환 소자에 대해서 대칭으로 배치되고,
    평면적으로 보아서, 상기 제1 및 제2 판독선, 상기 선택선, 상기 리세트선 중 상기 임의의 서로 이웃하는 2개의 구동선을 제외하는 다른 서로 이웃하는 2개의 구동선의 사이에 상기 제2 광전 변환 소자가 배치되고, 상기 다른 서로 이웃하는 2개의 구동선은 동일층에서 형성되며 상기 제2 광전 변환 소자에 대해서 대칭으로 배치되며,
    상기 임의의 서로 인접하는 2개의 구동선에 대응하는, 상기 제1 및 제2 판독 보조 배선, 상기 선택 보조 배선, 상기 리세트 보조 배선 중 2개의 보조 배선은, 상기 임의의 서로 이웃하는 2개의 구동선의 바로 위에 층간절연막을 개재하여 동일층에 형성되며 상기 제1 광전 변환 소자에 대하여 대칭으로 배치되고,
    상기 다른 서로 이웃하는 2개의 구동선에 대응하는, 상기 제1 및 제2 판독 보조 배선, 상기 선택 보조 배선, 상기 리세트 보조 배선 중 2개의 보조 배선은, 상기 다른 서로 이웃하는 2개의 구동선의 바로 위에 층간절연막을 개재하여 동일층에 형성되며 상기 제2 광전 변환 소자에 대하여 대칭으로 배치된 것을 특징으로 하는 고체 촬상 장치.
  11. 삭제
  12. 삭제
  13. 삭제
KR1020030066466A 2002-09-26 2003-09-25 고체 촬상 장치 KR100716685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002280881A JP3641260B2 (ja) 2002-09-26 2002-09-26 固体撮像装置
JPJP-P-2002-00280881 2002-09-26

Publications (2)

Publication Number Publication Date
KR20040027403A KR20040027403A (ko) 2004-04-01
KR100716685B1 true KR100716685B1 (ko) 2007-05-09

Family

ID=31987115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030066466A KR100716685B1 (ko) 2002-09-26 2003-09-25 고체 촬상 장치

Country Status (6)

Country Link
US (1) US6943389B2 (ko)
EP (1) EP1406304A3 (ko)
JP (1) JP3641260B2 (ko)
KR (1) KR100716685B1 (ko)
CN (1) CN100358152C (ko)
TW (1) TWI248203B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677311B2 (ja) * 2005-09-14 2011-04-27 富士フイルム株式会社 Ｍｏｓ型固体撮像装置及びその製造方法
US20070073262A1 (en) * 2005-09-28 2007-03-29 Kimberly Babusik Absorbent article and method of making same
EP1983332B1 (en) 2007-04-18 2016-08-31 Horiba Jobin Yvon S.A.S. A spectroscopic imaging method and system for exploring the surface of a sample
KR100898473B1 (ko) * 2007-09-06 2009-05-21 주식회사 동부하이텍 이미지센서
JP4968227B2 (ja) * 2008-10-03 2012-07-04 三菱電機株式会社 イメージセンサ及びその駆動方法
US7952106B2 (en) * 2009-04-10 2011-05-31 Everlight Electronics Co., Ltd. Light emitting diode device having uniform current distribution and method for forming the same
JP5725875B2 (ja) * 2011-01-17 2015-05-27 三菱電機株式会社 赤外線検出器および赤外線固体撮像素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224492A (ja) * 1999-01-29 2000-08-11 Toshiba Ave Co Ltd 固体撮像装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080272A (ja) * 1983-10-07 1985-05-08 Canon Inc 電荷転送素子
JP2714001B2 (ja) 1988-06-23 1998-02-16 株式会社東芝 固体撮像装置
JPH02134992A (ja) 1988-11-15 1990-05-23 Matsushita Electron Corp 固体撮像素子
JPH0338063A (ja) * 1989-07-05 1991-02-19 Dainippon Printing Co Ltd カラー固体撮像素子及びその製造方法
JP2876659B2 (ja) 1989-11-24 1999-03-31 ソニー株式会社 固体撮像装置
JPH03173472A (ja) * 1989-12-01 1991-07-26 Mitsubishi Electric Corp マイクロレンズの形成方法
JP2836147B2 (ja) 1989-12-21 1998-12-14 ミノルタ株式会社 光電変換装置
US5134489A (en) * 1990-12-28 1992-07-28 David Sarnoff Research Center, Inc. X-Y addressable solid state imager for low noise operation
JP2727770B2 (ja) * 1991-01-23 1998-03-18 日本電気株式会社 固体撮像装置
JPH08288497A (ja) 1995-04-12 1996-11-01 Sony Corp 固体撮像装置
JP3412390B2 (ja) * 1996-03-18 2003-06-03 株式会社ニコン 光電変換装置
US5923370A (en) * 1996-10-08 1999-07-13 Dalsa, Inc. Image smear and dark signal reduction device and method
JPH10284690A (ja) * 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP3102557B2 (ja) * 1997-08-07 2000-10-23 日本電気株式会社 固体撮像素子およびその駆動方法
JP3472102B2 (ja) 1997-09-18 2003-12-02 株式会社東芝 Ｍｏｓ型固体撮像装置
JP3918248B2 (ja) * 1997-09-26 2007-05-23 ソニー株式会社 固体撮像素子およびその駆動方法
JP3496918B2 (ja) * 1997-12-26 2004-02-16 キヤノン株式会社 固体撮像装置
JP3410016B2 (ja) * 1998-03-31 2003-05-26 株式会社東芝 増幅型固体撮像装置
JP2000180621A (ja) * 1998-12-14 2000-06-30 Sony Corp オンチップカラーフィルタ及びこれを用いた固体撮像素子
JP3624140B2 (ja) 1999-08-05 2005-03-02 キヤノン株式会社 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
JP2002198505A (ja) 2000-12-27 2002-07-12 Nikon Corp 固体撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000224492A (ja) * 1999-01-29 2000-08-11 Toshiba Ave Co Ltd 固体撮像装置

Also Published As

Publication number Publication date
KR20040027403A (ko) 2004-04-01
EP1406304A2 (en) 2004-04-07
CN100358152C (zh) 2007-12-26
US6943389B2 (en) 2005-09-13
TWI248203B (en) 2006-01-21
EP1406304A3 (en) 2006-07-12
JP2004119677A (ja) 2004-04-15
TW200412670A (en) 2004-07-16
JP3641260B2 (ja) 2005-04-20
CN1497732A (zh) 2004-05-19
US20040113180A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
US9543350B2 (en) Solid-state imaging device and camera including discrete trench isolation structure
JP3579194B2 (ja) 固体撮像装置の駆動方法
US8139133B2 (en) Photoelectric conversion device
US10249659B2 (en) Solid-state image pickup device
EP1467410A2 (en) Active pixel sensor with reset noise suppression and programmable binning capability
US7408140B2 (en) Pixel with spatially varying metal route positions
KR101159032B1 (ko) 고체 촬상 소자
US20200119082A1 (en) Image sensor including active regions
JP6025750B2 (ja) 撮像装置
JP2007299840A (ja) Ｃｃｄ型固体撮像素子及びその製造方法
KR100716685B1 (ko) 고체 촬상 장치
US20110031573A1 (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
JP2000340784A (ja) 固体撮像素子
JP7115067B2 (ja) 固体撮像素子及び撮像システム
JP5145866B2 (ja) 固体撮像素子
JPH11111960A (ja) 固体撮像素子
WO2024090039A1 (ja) 光検出装置及び電子機器
CN101887902B (zh) 固体摄像器件和摄像装置
JPH11121734A (ja) 固体撮像素子
JP2007142040A (ja) 固体撮像素子
JPH1131809A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060403

Effective date: 20070215

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee