JP2836147B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2836147B2 JP2836147B2 JP1334472A JP33447289A JP2836147B2 JP 2836147 B2 JP2836147 B2 JP 2836147B2 JP 1334472 A JP1334472 A JP 1334472A JP 33447289 A JP33447289 A JP 33447289A JP 2836147 B2 JP2836147 B2 JP 2836147B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- gate
- photocurrent
- voltage
- ccd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/571—Control of the dynamic range involving a non-linear response
- H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、光信号を電子信号に変換する固体撮像装置
に関し、特に、その光電変換特性が対数変換特性である
非線形光電変換装置を有する固体撮像装置に関するもの
である。
に関し、特に、その光電変換特性が対数変換特性である
非線形光電変換装置を有する固体撮像装置に関するもの
である。
従来の技術 固体撮像装置は、小型，軽量で低消費電力であるのみ
ならず、画像歪や焼き付きがなく、振動や磁界などの環
境条件に強い。また、LSIと共通あるいは類似の工程で
製造できるから、信頼性が高く、量産にも適している。
このため現在、１次元固体撮像装置はファクシミリなど
に、２次元固体撮像装置はビデオカメラなどに幅広く用
いらている。
ならず、画像歪や焼き付きがなく、振動や磁界などの環
境条件に強い。また、LSIと共通あるいは類似の工程で
製造できるから、信頼性が高く、量産にも適している。
このため現在、１次元固体撮像装置はファクシミリなど
に、２次元固体撮像装置はビデオカメラなどに幅広く用
いらている。
発明が解決しようとする課題 しかしながら、多くの固体撮像装置は、銀塩フィルム
として比較してダイナミックレンジが狭く、このため露
光量を精密に制御する必要があり、また露光量を精密に
制御しても、暗い部分が黒くつぶれたり、明かるい部分
が飽和したりすつことが生じやすいという欠点がある。
として比較してダイナミックレンジが狭く、このため露
光量を精密に制御する必要があり、また露光量を精密に
制御しても、暗い部分が黒くつぶれたり、明かるい部分
が飽和したりすつことが生じやすいという欠点がある。
本発明はこれらの問題を解決し、ダイナミックレンジ
が広く、高輝度から低輝度までを高精度に撮像すること
のできる固体撮像装置を提供することを目的とする。
が広く、高輝度から低輝度までを高精度に撮像すること
のできる固体撮像装置を提供することを目的とする。
課題を解決するための手段 上記目的を達成するため、本発明の光電変換装置は、
入射光強度に応じた光電流を発生する光電流発生装置
と、光電流発生装置にゲートとドレインとが接続された
第１のMOSトランジスタと、第１のMOSトランジスタを閾
値電圧以下でサブスレッショールド電流が流れる状態に
バイアスするバイアス手段と、を備え、第１のMOSトラ
ンジスタはサブスレッショールド電流特性により光電流
を対数変換するようになっている。
入射光強度に応じた光電流を発生する光電流発生装置
と、光電流発生装置にゲートとドレインとが接続された
第１のMOSトランジスタと、第１のMOSトランジスタを閾
値電圧以下でサブスレッショールド電流が流れる状態に
バイアスするバイアス手段と、を備え、第１のMOSトラ
ンジスタはサブスレッショールド電流特性により光電流
を対数変換するようになっている。
作 用 CCDをはじめとする多くの固体撮像装置のダイナミッ
クレンジの狭さは、主として信号電荷転送部において多
くの信号電荷を転送できないことに起因している。しか
るに、本発明の構成によると、光電粒発生装置で発生さ
れた入射光強度に応じた光電流に対して対数変換が行わ
れるので、少量の信号電荷だけを信号電荷転送部に転送
すればいいことになる。
クレンジの狭さは、主として信号電荷転送部において多
くの信号電荷を転送できないことに起因している。しか
るに、本発明の構成によると、光電粒発生装置で発生さ
れた入射光強度に応じた光電流に対して対数変換が行わ
れるので、少量の信号電荷だけを信号電荷転送部に転送
すればいいことになる。
このため、本発明の光電変換装置では、信号転送部の
ダイナミックレンジの影響を受けず、高輝度から低輝度
までを高精度に撮像できることになる。
ダイナミックレンジの影響を受けず、高輝度から低輝度
までを高精度に撮像できることになる。
実 施 例 まず、本発明の具体例を説明する前に、本発明の対数
圧縮変換の原理について述べる。
圧縮変換の原理について述べる。
MOSトランジスタでは、ゲート電圧が閾値電圧以下の
ときサブスレッショールド電流（sub−threshold curre
nt）と呼ばれる微少電流が流れる。これはゲート酸化膜
直下のシリコン表面が弱反転（weak inversion）状態に
なることに起因しており、サブスレッショールド電流
は、一般にMOSトランジスタの好ましくない特性の１つ
と考えられて来た。本発明の固体作像装置では、このサ
ブスレッショールド電流を逆に利用して光電変換特性を
制御するようにしている。
ときサブスレッショールド電流（sub−threshold curre
nt）と呼ばれる微少電流が流れる。これはゲート酸化膜
直下のシリコン表面が弱反転（weak inversion）状態に
なることに起因しており、サブスレッショールド電流
は、一般にMOSトランジスタの好ましくない特性の１つ
と考えられて来た。本発明の固体作像装置では、このサ
ブスレッショールド電流を逆に利用して光電変換特性を
制御するようにしている。
サブスレッショールド電流は以下のようにあらわされ
る（参考文献;R.M.Swanson and J.D.Meindl,“Ion−imp
lanted complementary MOS transistors in low−volta
ge circuits,"IEEE Journal of Solid−State Circuit
s,vol.SC−7,No.2,pp.146−153,Apr.1972）。
る（参考文献;R.M.Swanson and J.D.Meindl,“Ion−imp
lanted complementary MOS transistors in low−volta
ge circuits,"IEEE Journal of Solid−State Circuit
s,vol.SC−7,No.2,pp.146−153,Apr.1972）。
すなわち、MOSトランジスタのドレイン電流IDは、ｎ
チャネルMOSトランジスタの場合、VG−VS＜VT＋ｎ（kT/
q）のとき ここで VG;ゲート電圧 VD;ドレイン電圧 VS;ソース電圧 VT;閾値電圧 Z;トランジスタチャネル幅 L;トランジスタチャネル長 μn;電子移動度 q;電子電荷量 k;ボルツマン定数 T;絶対温度 Co;ゲート絶縁膜容量 であり、Cd;空乏層容量 Nfs;表面準位密度である。
チャネルMOSトランジスタの場合、VG−VS＜VT＋ｎ（kT/
q）のとき ここで VG;ゲート電圧 VD;ドレイン電圧 VS;ソース電圧 VT;閾値電圧 Z;トランジスタチャネル幅 L;トランジスタチャネル長 μn;電子移動度 q;電子電荷量 k;ボルツマン定数 T;絶対温度 Co;ゲート絶縁膜容量 であり、Cd;空乏層容量 Nfs;表面準位密度である。
Nfs＝０のときにはｍ＝ｎであり、このとき 式より、 を得る。
式は、 のときドレイン電流がゲート・ソース間電圧の指数函数
であることを示している。
であることを示している。
本発明では、以下に示すように、MOSトランジスタの
前記微少電流特性を積極的に利用する。
前記微少電流特性を積極的に利用する。
以上本発明の実施例を図面を参照しつつ説明する。
第１図は、本発明に係る固体撮像装置内の１画素の構
成例を示したものである。
成例を示したものである。
ここで、pn接合フォトダイオード（１）が感光部を形
成し、そのアノードがｎチャネルMOSトランジスタ（2
a）のドレイン（Ｄ）とゲート（Ｇ）に接続されてい
る。また、フォトダイオード（１）のカソードにはDC
（直流）電圧VDDが、MOSトランジスタ（2a）のソース
（Ｓ）にはDC電圧VSSが、MOSトランジスタ（2a）のバッ
クゲート（基板）にはDC電圧VSUBが印加されている。な
お、ここでVDD＞VSS＞VSUBであり、フォトダイオード
（１）には逆バイアスが、MOSトランジスタ（2a）のソ
ース（Ｓ）およびドレイン（Ｄ）と基板にも逆バイアス
が印加されている。
成し、そのアノードがｎチャネルMOSトランジスタ（2
a）のドレイン（Ｄ）とゲート（Ｇ）に接続されてい
る。また、フォトダイオード（１）のカソードにはDC
（直流）電圧VDDが、MOSトランジスタ（2a）のソース
（Ｓ）にはDC電圧VSSが、MOSトランジスタ（2a）のバッ
クゲート（基板）にはDC電圧VSUBが印加されている。な
お、ここでVDD＞VSS＞VSUBであり、フォトダイオード
（１）には逆バイアスが、MOSトランジスタ（2a）のソ
ース（Ｓ）およびドレイン（Ｄ）と基板にも逆バイアス
が印加されている。
感光部に光が入射すると光の強度に比例した光電流IP
がフォトダイオード（１）のカソードからアノードへ流
れる。
がフォトダイオード（１）のカソードからアノードへ流
れる。
一方MOSトランジスタ（2a）を流れる電流IDは、 VD＝VGだから のとき式より となる。
定常状態では、 ID＝IP だから、 を得る。これより となり、式が満たされていれば、光電流が対数変換さ
れて電圧VGとなることが分る。
れて電圧VGとなることが分る。
式は、以下に示すように、VSUB電圧を調整すること
により満足させることができる。
により満足させることができる。
式よりIDはVTの函数であり、一方VTは次のようにあ
らわされる。
らわされる。
ここで、 ΦMS;ゲート電極とシリコン基板の仕事函数差 Φf ;シリコン基板フェルミレベル εsi;シリコン比誘電率 εo ;真空誘電率 NB ;シリコン基板不純物濃度 すなわち、式よりVSS−VSUB（＝VS−VSUB）によっ
てVTが変化し、これによってIDも変化することから、V
SUBを適切に設定することによって式を満たす動作状
態とすることができるのである。
てVTが変化し、これによってIDも変化することから、V
SUBを適切に設定することによって式を満たす動作状
態とすることができるのである。
以下実例を挙げて説明する。
ここで、次の定数を用いる。
NB＝１×1015/cm3 Z/L＝１ μｎ＝1000cm2/V・sec Ｔ＝300K Co＝3.5×10-8F/cm2 ゲート電極をアルミニウムとすれば上記基板濃度のと
き ΦMS＝−0.9V となる。
き ΦMS＝−0.9V となる。
また、簡単のために Cd＝Cfs＝0,Nfs＝０ とすれば、 ｍ＝ｎ＝１ となる。
このとき IDO＝1000×3.5×10-8×（0.026）２×0.368 ＝8.70×10-9 一方、閾値電圧は VS−VSUB＝0Vのとき VS−VSUB＝5Vのとき VT（５）＝0.91 素子面照度として、以下の範囲を対象とする。
0.1lx〜104lx このときフォトダイオードの面積を100μm2とすれ
ば、光電流IPは大略以下のようになる。
ば、光電流IPは大略以下のようになる。
10-14〜10-9A 上記光電流と式よりVG−VSSは下記範囲となる。
VT−0.06〜VT−0.36 すなわち、 VS−VSUB＝0Vのとき 0.02〜−0.28 VS−VSUB＝5Vのとき 0.85〜0.55 となり、VS−VSUB＝0Vのときには式は満足しないが、
VS−VSUB＝5Vとすれば式が満足されることが分る。以
上のように、VSUBを適切な電圧とすることによって、光
電流を対数圧縮した電圧に変換することができる。
VS−VSUB＝5Vとすれば式が満足されることが分る。以
上のように、VSUBを適切な電圧とすることによって、光
電流を対数圧縮した電圧に変換することができる。
第２図は、第１図に示した実施例に積分回路を付加し
た固体撮像装置の１画素の構成例を示したものである ここで、pn接合フォトダイオード（１）が感光部を形
成し、このアノードが第１のｎチャネルMOSトランジス
タ（2a）のドレインとゲートおよび第２のｎチャネルMO
Sトランジスタ（2b）のゲートに接続れている。また、
フォトダイオード（１）のカソードにはDC電圧VDD1が第
1MOSトランジスタ（2a）のソースにはDC電圧VSS1が、第
2MOSトランジスタ（2b）のドレインにはDC電圧VDD2が印
加されている。さらに、第2MOSトランジスタ（2b）のソ
ースは容量Ｃのコンデンサ（３）を介してDC電圧VSS2に
接続されている。一方、第1MOSトランジスタ（2a）の基
板にはDC電圧VSUB1が印加され、第2MOSトランジスタ（2
b）の基板は、第2MOSトランジスタ（2b）が第1MOSトラ
ンジスタ（2a）と同一の基板上またはウェル内に形成さ
れる場合にはDC電圧VSUB1が印加され、第2MOSトランジ
スタ（2b）が第1MOSトランジスタ（2a）と異なる基板上
またはウェル内に形成される場合にはDC電圧VSUB2が印
加または第2MOSトランジスタ（2b）のソースに接続され
ている。
た固体撮像装置の１画素の構成例を示したものである ここで、pn接合フォトダイオード（１）が感光部を形
成し、このアノードが第１のｎチャネルMOSトランジス
タ（2a）のドレインとゲートおよび第２のｎチャネルMO
Sトランジスタ（2b）のゲートに接続れている。また、
フォトダイオード（１）のカソードにはDC電圧VDD1が第
1MOSトランジスタ（2a）のソースにはDC電圧VSS1が、第
2MOSトランジスタ（2b）のドレインにはDC電圧VDD2が印
加されている。さらに、第2MOSトランジスタ（2b）のソ
ースは容量Ｃのコンデンサ（３）を介してDC電圧VSS2に
接続されている。一方、第1MOSトランジスタ（2a）の基
板にはDC電圧VSUB1が印加され、第2MOSトランジスタ（2
b）の基板は、第2MOSトランジスタ（2b）が第1MOSトラ
ンジスタ（2a）と同一の基板上またはウェル内に形成さ
れる場合にはDC電圧VSUB1が印加され、第2MOSトランジ
スタ（2b）が第1MOSトランジスタ（2a）と異なる基板上
またはウェル内に形成される場合にはDC電圧VSUB2が印
加または第2MOSトランジスタ（2b）のソースに接続され
ている。
この実施例では、以下に示すように、光電流IPの積分
値が対数圧縮されて、第2MOSトランジスタ（2b）のソー
スとコンデンサ（３）の接続点の電圧VOとなる。
値が対数圧縮されて、第2MOSトランジスタ（2b）のソー
スとコンデンサ（３）の接続点の電圧VOとなる。
以下の説明では、第1MOSトランジスタ（2a）と第2MOS
トランジスタ（2b）の特性を同一と仮定し、また、第2M
OSトランジスタ（2b）の基板が第2MOSトランジスタ（2
b）のソースに接続されている場合について行う。
トランジスタ（2b）の特性を同一と仮定し、また、第2M
OSトランジスタ（2b）の基板が第2MOSトランジスタ（2
b）のソースに接続されている場合について行う。
第１および第2MOSトランジスタ（2a）（2b）のゲート
電圧をVGとすれば式より となり、第2MOSトランジスタ（2b）を流れる電流I2は
式より を得る。
電圧をVGとすれば式より となり、第2MOSトランジスタ（2b）を流れる電流I2は
式より を得る。
また、次の関係が成り立つ。
，，式より次式を得る。
すなわち ｔ＝０のときVO＝VOIとして式を積分すると を得る。
式は、光電流IPの積分値とVOI−VSS1で決まる一定
値との和が電圧VOに対数変換されることを示している。
この一定値はVOI−VSS1が小さいほど小さくなることか
ら、第1MOSトランジスタ（2a）のソース電圧に対してVO
の初期値VOIを低く設定すればより正確に対数変換でき
ることになる。
値との和が電圧VOに対数変換されることを示している。
この一定値はVOI−VSS1が小さいほど小さくなることか
ら、第1MOSトランジスタ（2a）のソース電圧に対してVO
の初期値VOIを低く設定すればより正確に対数変換でき
ることになる。
以下述べた回路により得られた出力電圧は、たとえば
電位平衡法（武石，香山監訳“電荷転送デバイス"p.43
を参照）などによってCCDに電荷入力することができ
る。この場合、CCDへの電荷入力後、VO電位を初期値VOI
に設定した後、再び積分を開始することが必要となる。
第３図および第４図（ａ）及び（ｂ）はこのための回路
およびパルスタイミングを示したものである。パルスタ
イミングは、CCDへの電荷入力に電荷平衡法を用いてい
る。
電位平衡法（武石，香山監訳“電荷転送デバイス"p.43
を参照）などによってCCDに電荷入力することができ
る。この場合、CCDへの電荷入力後、VO電位を初期値VOI
に設定した後、再び積分を開始することが必要となる。
第３図および第４図（ａ）及び（ｂ）はこのための回路
およびパルスタイミングを示したものである。パルスタ
イミングは、CCDへの電荷入力に電荷平衡法を用いてい
る。
第３図ではリセットのために第3MOSトランジスタ（2
c）を用いているが、第４図ではトランジスタの追加を
行わず、第2MOSトランジスタ（2b）のドレインにパルス
を印加するようにしている。いずれの場合にも、ここで
は３相駆動CCDが用いられており、Φ1,Φ2,Φ３のパル
スによって電荷が転送される。また、VRにはDC電圧が印
加され、この電圧直下のチャネル電位と、VOが接続され
た電極直下のチャネル電位と差によって信号電荷が注入
される。
c）を用いているが、第４図ではトランジスタの追加を
行わず、第2MOSトランジスタ（2b）のドレインにパルス
を印加するようにしている。いずれの場合にも、ここで
は３相駆動CCDが用いられており、Φ1,Φ2,Φ３のパル
スによって電荷が転送される。また、VRにはDC電圧が印
加され、この電圧直下のチャネル電位と、VOが接続され
た電極直下のチャネル電位と差によって信号電荷が注入
される。
以下に動作の説明を行う。
ｔ＝t1でΦＲが高レベル（第３図の場合）又はΦＤが
低レベル（第４図の場合）になると、VOは電圧VSS2に設
定される。その後VOは式に従って（但しVOI＝VSS2）
増加していく。ｔ＝t2でΦＩが低レベルになると、VO−
VRに比例した電荷がVO電極直下に蓄積される。ｔ＝t3で
Φ１が高レベルになると、この蓄積電荷がΦ１電極直下
に転送される。以後Φ2,Φ３が順次高レベルになること
により信号電荷はCCDシフトレジスタ内を転送されて行
く。ｔ＝t4で再びΦＲが高レベル又はΦＤが低レベルに
なり、VOは再び電圧VSS2に設定され、次の積分が開始さ
れる。
低レベル（第４図の場合）になると、VOは電圧VSS2に設
定される。その後VOは式に従って（但しVOI＝VSS2）
増加していく。ｔ＝t2でΦＩが低レベルになると、VO−
VRに比例した電荷がVO電極直下に蓄積される。ｔ＝t3で
Φ１が高レベルになると、この蓄積電荷がΦ１電極直下
に転送される。以後Φ2,Φ３が順次高レベルになること
により信号電荷はCCDシフトレジスタ内を転送されて行
く。ｔ＝t4で再びΦＲが高レベル又はΦＤが低レベルに
なり、VOは再び電圧VSS2に設定され、次の積分が開始さ
れる。
以上のようにして、対数圧縮された信号をCCDへ電荷
注入し、転送することができる。
注入し、転送することができる。
第５図は、CCDへの電荷注入に関し、第３図，第４図
と異なる実施例について示したものである。
と異なる実施例について示したものである。
本実施例では、第３図と第４図の実施例における第2M
OSトランジスタ（2b）がCCDと統合されている。すなわ
ち、第５図（ａ）に示すように、感光部のpn接合フォト
ダイオード（１）のカソードにはDC電圧VDDが印加さ
れ、該フォトダイオード（１）のアノードは、MOSトラ
ンジスタ（2a）のゲートとドレインおよびCCDの第１電
極と接続されている。また、該MOSトランジスタ（2a）
のソースにはDC電圧VSSが印加され、CCDの第２電極には
DC電圧VRが印加されている。CCDの第３電極にはΦ１パ
ルスが、第４電極にはΦ２パルスが、第５電極にはΦ３
パルスが印加され、Φ1,Φ2,Φ３パルスは第６電極以降
の電極に順に印加される。一方CCDの入力ダイオード（5
0）にはΦＤパルスが印加される。
OSトランジスタ（2b）がCCDと統合されている。すなわ
ち、第５図（ａ）に示すように、感光部のpn接合フォト
ダイオード（１）のカソードにはDC電圧VDDが印加さ
れ、該フォトダイオード（１）のアノードは、MOSトラ
ンジスタ（2a）のゲートとドレインおよびCCDの第１電
極と接続されている。また、該MOSトランジスタ（2a）
のソースにはDC電圧VSSが印加され、CCDの第２電極には
DC電圧VRが印加されている。CCDの第３電極にはΦ１パ
ルスが、第４電極にはΦ２パルスが、第５電極にはΦ３
パルスが印加され、Φ1,Φ2,Φ３パルスは第６電極以降
の電極に順に印加される。一方CCDの入力ダイオード（5
0）にはΦＤパルスが印加される。
これらのパルスのタイミングを第５図（ｂ）に、断面
図に対応した各部のチャネル電位を第５図（ｃ）に示
す。以下に動作の説明を行う。
図に対応した各部のチャネル電位を第５図（ｃ）に示
す。以下に動作の説明を行う。
ｔ＝t1においてΦＤが低レベルになると、電子がVG電
極下を通ってVR電極板に注入される。ｔ＝t2でΦＤが高
レベルになると、過剰な電子が入力ダイオードにもど
る。以上がリセット動作に相当し、この動作のあと積分
状態にはいる。この状態では、VR電極直下の電子がVG電
極下を通って入力ダイオード（50）に放出されて行く。
これは、入力ダイオード（50）からVR電極直下部分に電
流が流れることに相当し、この電流値はVG電圧とVR電極
直下部分の電圧差の指数函数となる。すなわち、本次の
構成では、CCDの入力ダイオード（50）が第４図におけ
る第2MOSトランジスタ（2b）のドレインに相当し、CCD
の第２ゲート直下に蓄積される電子が第2MOSトランジス
タ（2b）のソースおよびソースに接続されるコンデンサ
に蓄積される電荷に相当することになる。以上のように
して積分が行われ、ｔ＝t3で積分期間が終了したあとｔ
＝t4でΦ１が高レベルになり、VR電極直下に蓄積された
電子がCCDへ転送される。
極下を通ってVR電極板に注入される。ｔ＝t2でΦＤが高
レベルになると、過剰な電子が入力ダイオードにもど
る。以上がリセット動作に相当し、この動作のあと積分
状態にはいる。この状態では、VR電極直下の電子がVG電
極下を通って入力ダイオード（50）に放出されて行く。
これは、入力ダイオード（50）からVR電極直下部分に電
流が流れることに相当し、この電流値はVG電圧とVR電極
直下部分の電圧差の指数函数となる。すなわち、本次の
構成では、CCDの入力ダイオード（50）が第４図におけ
る第2MOSトランジスタ（2b）のドレインに相当し、CCD
の第２ゲート直下に蓄積される電子が第2MOSトランジス
タ（2b）のソースおよびソースに接続されるコンデンサ
に蓄積される電荷に相当することになる。以上のように
して積分が行われ、ｔ＝t3で積分期間が終了したあとｔ
＝t4でΦ１が高レベルになり、VR電極直下に蓄積された
電子がCCDへ転送される。
次に高速動作への対応について述べる。
第１図〜第５図において、第1MOSトランジスタ（2a）
のゲート部分には浮遊容量があり、高速動作のために
は、この浮遊容量が積分時間に対して充分短い時間で充
放電し、光電流IPの変化に追従する必要がある。第1MOS
トランジスタ（2a）はゲートとドレインが接続されてい
るため、前記浮遊容量の放電（光電流IPが大から小への
変化）はMOSトランジスタにより行われるが、充電（光
電流IPが小から大への変化）は光電流IPによって行わな
ければならず、後者は前者に比し時間を要することにな
る。第６図はかかる問題に鑑みた実施例を示したもので
あり、第1MOSトランジスタ（2a）のゲートにプリチャー
ジ（予備充電）トランジスタ（2p）が付加されている。
積分開始前に該プリチャージトランジスタ（2p）をプリ
チャージパルスΦＰによって導通状態といて第1MOSトラ
ンジスタ（2a）のゲート電位を高くしておくと、積分開
始とともに第1MOSトランジスタ（2a）は放電上代となる
ので光電流に対応したゲート電圧を短時間で得ることが
できる。
のゲート部分には浮遊容量があり、高速動作のために
は、この浮遊容量が積分時間に対して充分短い時間で充
放電し、光電流IPの変化に追従する必要がある。第1MOS
トランジスタ（2a）はゲートとドレインが接続されてい
るため、前記浮遊容量の放電（光電流IPが大から小への
変化）はMOSトランジスタにより行われるが、充電（光
電流IPが小から大への変化）は光電流IPによって行わな
ければならず、後者は前者に比し時間を要することにな
る。第６図はかかる問題に鑑みた実施例を示したもので
あり、第1MOSトランジスタ（2a）のゲートにプリチャー
ジ（予備充電）トランジスタ（2p）が付加されている。
積分開始前に該プリチャージトランジスタ（2p）をプリ
チャージパルスΦＰによって導通状態といて第1MOSトラ
ンジスタ（2a）のゲート電位を高くしておくと、積分開
始とともに第1MOSトランジスタ（2a）は放電上代となる
ので光電流に対応したゲート電圧を短時間で得ることが
できる。
第７図は第６図のプリチャージトランジスタ（2p）に
ｐチャネルMOSトランジスタを用いた実施例を示したも
のである。同図において、（イ）は平面図，（ロ）は電
気回路図，（ハ）は構造断面図である。本実施例ではｐ
チャネルMOSトランジスタのドレインがフォトダイオー
ドのアノードを兼ている。すなわち、本実施例において
はＰ型基板（４）上にｎウェル（５）を形成し、該ｎウ
ェル（５）をフォトダイオード（１）のカソードとし、
その上部に拡散形成されたP+領域（６）をアノードとす
る。更に、ｎウェル（５）上にｐチャネルMOSトランジ
スタ（2p）を形成し、その際、前記P+領域（６）を該ｐ
チャネルMOSトランジスタ（2p）のドレインとすること
により前記P+領域（６）をフォトダイオード（１）のア
ノードと共用する。尚、ｎウェル（５）上のもう１つの
P+領域（７）は前記トランジスタ（2p）のソースとなっ
ている。このような構成において、ｎウェル（５）にア
ルミニウム電極（８）からn+領域（９）を介してDC電圧
VDDを、ｐチャネルMOSトランジスタ（2p）のソース
（７）にDC電圧VPを、ゲートにはその電極（10）にプリ
チャージパルスΦＰを印加する。またＰ基板（４）上に
はｎチャネルMOSトランジスタ（2a）やCCDを形成し、第
１図〜第５図の回路を形成することができる。ｎチャネ
ルMOSトランジスタ（2a）はn+領域（13）（14）をそれ
ぞれソース，ドレインとし、（15）をゲート電極として
構成されている。本発明に直接関係ないが、第７図にお
いてｐチャネルMOSトランジスタ（2p）のゲート電極（1
0）の上方のアルミニウム配線（11）はポリシリコンよ
り成るゲート配線の抵抗値を小さくするために設けられ
ている。（12）は絶縁膜である。
ｐチャネルMOSトランジスタを用いた実施例を示したも
のである。同図において、（イ）は平面図，（ロ）は電
気回路図，（ハ）は構造断面図である。本実施例ではｐ
チャネルMOSトランジスタのドレインがフォトダイオー
ドのアノードを兼ている。すなわち、本実施例において
はＰ型基板（４）上にｎウェル（５）を形成し、該ｎウ
ェル（５）をフォトダイオード（１）のカソードとし、
その上部に拡散形成されたP+領域（６）をアノードとす
る。更に、ｎウェル（５）上にｐチャネルMOSトランジ
スタ（2p）を形成し、その際、前記P+領域（６）を該ｐ
チャネルMOSトランジスタ（2p）のドレインとすること
により前記P+領域（６）をフォトダイオード（１）のア
ノードと共用する。尚、ｎウェル（５）上のもう１つの
P+領域（７）は前記トランジスタ（2p）のソースとなっ
ている。このような構成において、ｎウェル（５）にア
ルミニウム電極（８）からn+領域（９）を介してDC電圧
VDDを、ｐチャネルMOSトランジスタ（2p）のソース
（７）にDC電圧VPを、ゲートにはその電極（10）にプリ
チャージパルスΦＰを印加する。またＰ基板（４）上に
はｎチャネルMOSトランジスタ（2a）やCCDを形成し、第
１図〜第５図の回路を形成することができる。ｎチャネ
ルMOSトランジスタ（2a）はn+領域（13）（14）をそれ
ぞれソース，ドレインとし、（15）をゲート電極として
構成されている。本発明に直接関係ないが、第７図にお
いてｐチャネルMOSトランジスタ（2p）のゲート電極（1
0）の上方のアルミニウム配線（11）はポリシリコンよ
り成るゲート配線の抵抗値を小さくするために設けられ
ている。（12）は絶縁膜である。
発明の効果 以上説明した通り、本発明によれば、電流発生装置で
発生された入射光強度に応じた光電流に対して対数変換
を行うことができる。また、対数変換はMOSトランジス
タで行われるので、信号転送部のダイナミックレンジの
影響を受けず、高輝度からてい輝度までを高精度に撮像
することが可能となる。更に、MOSトランジスタを用い
ているので、高集積化が容易であり、また、CCDを同一
チップ上に形成し信号転送部とすることも容易であると
いう長所も有する。
発生された入射光強度に応じた光電流に対して対数変換
を行うことができる。また、対数変換はMOSトランジス
タで行われるので、信号転送部のダイナミックレンジの
影響を受けず、高輝度からてい輝度までを高精度に撮像
することが可能となる。更に、MOSトランジスタを用い
ているので、高集積化が容易であり、また、CCDを同一
チップ上に形成し信号転送部とすることも容易であると
いう長所も有する。
図はいずれも本発明の固体撮像装置に関するものであっ
て、第１図は信号変換部について第１の実施例を示す回
路図、第２図は同じく第２の実施例の回路図である。第
３図，第４図は第２図の実施例についてその出力をCCD
に入力するようにした場合の構成及び動作説明図、第５
図は第２図の実施例についてその出力をCCDに入力する
ようにした場合の構成及び動作説明図である。第６図は
第２図の実施例に更に予備充電機能を付加させた場合の
回路図であり、第７図はその具体的構成例を示す図であ
る。 （１）……pn接合ダイオード（感光手段）， （2a）……第1MOSトランジスタ， （2b）……第2MOSトランジスタ， （2P）……プリチャージトランジスタ， （50）……CCDの入力ダイオード。
て、第１図は信号変換部について第１の実施例を示す回
路図、第２図は同じく第２の実施例の回路図である。第
３図，第４図は第２図の実施例についてその出力をCCD
に入力するようにした場合の構成及び動作説明図、第５
図は第２図の実施例についてその出力をCCDに入力する
ようにした場合の構成及び動作説明図である。第６図は
第２図の実施例に更に予備充電機能を付加させた場合の
回路図であり、第７図はその具体的構成例を示す図であ
る。 （１）……pn接合ダイオード（感光手段）， （2a）……第1MOSトランジスタ， （2b）……第2MOSトランジスタ， （2P）……プリチャージトランジスタ， （50）……CCDの入力ダイオード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 潤 大阪府大阪市中央区安土町２丁目３番13 号 大阪国際ビル ミノルタカメラ株式 会社内 (72)発明者 難波 靖弘 大阪府大阪市中央区安土町２丁目３番13 号 大阪国際ビル ミノルタカメラ株式 会社内 (56)参考文献 特開 平２−159890（ＪＰ，Ａ) 特開 昭61−61457（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768 H04N 5/335
Claims (3)
- 【請求項１】入射光強度に応じた光電流を発生する光電
流発生装置と、 光電流発生装置にゲートとドレインとが接続された第１
のMOSトランジスタと、 第１のMOSトランジスタを閾値電圧以下でサブスレッシ
ョールド電流が流れる状態にバイアスするバイアス手段
と、 を備え、第１のMOSトランジスタはサブスレッショール
ド電流特性により光電流を対数変換することを特徴とす
る光電変換装置。 - 【請求項２】さらに、第１のMOSトランジスタのゲート
と接続されたゲートを有する第２のMOSトランジスタ
と、 第2MOSトランジスタのソースに接続されたコンデンサ
と、 を備え、光電流発生装置で発生される光電流の対数に比
例した電圧を第2MOSトランジスタのソースとコンデンサ
間に得ることを特徴とする請求項１に記載の光電変換装
置。 - 【請求項３】さらに、第１のMOSトランジスタのゲート
と接続された第１のゲートを有するCCDと、 CCDの第２のゲートと接続された直流電圧印可手段と、 を備え、光電流発生装置で発生される光電流の対数に比
例した電荷がCCDの第２ゲート直下に蓄積されることを
特徴とする請求項１に記載の光電変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334472A JP2836147B2 (ja) | 1989-12-21 | 1989-12-21 | 光電変換装置 |
| US07/942,349 US5241575A (en) | 1989-12-21 | 1992-09-09 | Solid-state image sensing device providing a logarithmically proportional output signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1334472A JP2836147B2 (ja) | 1989-12-21 | 1989-12-21 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03192764A JPH03192764A (ja) | 1991-08-22 |
| JP2836147B2 true JP2836147B2 (ja) | 1998-12-14 |
Family
ID=18277773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1334472A Expired - Fee Related JP2836147B2 (ja) | 1989-12-21 | 1989-12-21 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2836147B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663683B2 (en) | 2006-07-18 | 2010-02-16 | Konica Minolta Holdings, Inc. | Solid state image sensing device which performs a linear conversion operation and a logarithmic conversion operation |
| US7889274B2 (en) | 2005-02-23 | 2011-02-15 | Mitsubishi Denki Kabushiki Kaisha | Image input apparatus |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5565915A (en) * | 1993-06-15 | 1996-10-15 | Matsushita Electric Industrial Co., Ltd. | Solid-state image taking apparatus including photodiode and circuit for converting output signal of the photodiode into signal which varies with time at variation rate depending on intensity of light applied to the photodiode |
| US6836291B1 (en) | 1998-04-30 | 2004-12-28 | Minolta Co., Ltd. | Image pickup device with integral amplification |
| US6734907B1 (en) | 1998-04-30 | 2004-05-11 | Minolta Co., Ltd. | Solid-state image pickup device with integration and amplification |
| US7030921B2 (en) | 2000-02-01 | 2006-04-18 | Minolta Co., Ltd. | Solid-state image-sensing device |
| JP2001218113A (ja) | 2000-02-02 | 2001-08-10 | Minolta Co Ltd | 固体撮像装置 |
| US7068312B2 (en) | 2000-02-10 | 2006-06-27 | Minolta Co., Ltd. | Solid-state image-sensing device |
| US6770861B2 (en) | 2000-03-08 | 2004-08-03 | Minolta Co., Ltd. | Image-sensing device |
| TW550944B (en) * | 2001-03-09 | 2003-09-01 | Honda Motor Co Ltd | Photosensitive circuit |
| JP3641260B2 (ja) | 2002-09-26 | 2005-04-20 | 株式会社東芝 | 固体撮像装置 |
| JP4093220B2 (ja) | 2004-10-05 | 2008-06-04 | コニカミノルタホールディングス株式会社 | 固体撮像装置及びこの固体撮像装置を備える撮像装置 |
| JP2006287343A (ja) * | 2005-03-31 | 2006-10-19 | Konica Minolta Holdings Inc | 固体撮像装置 |
| US8058675B2 (en) * | 2006-12-27 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device using the same |
| WO2008123119A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device provided with the photoelectric conversion device |
| JP5012188B2 (ja) | 2007-05-14 | 2012-08-29 | コニカミノルタホールディングス株式会社 | 固体撮像装置 |
| KR101401528B1 (ko) | 2007-06-29 | 2014-06-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 광전변환장치 및 그 광전변환장치를 구비하는 전자기기 |
| WO2009014155A1 (en) | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
-
1989
- 1989-12-21 JP JP1334472A patent/JP2836147B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7889274B2 (en) | 2005-02-23 | 2011-02-15 | Mitsubishi Denki Kabushiki Kaisha | Image input apparatus |
| US7663683B2 (en) | 2006-07-18 | 2010-02-16 | Konica Minolta Holdings, Inc. | Solid state image sensing device which performs a linear conversion operation and a logarithmic conversion operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03192764A (ja) | 1991-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241575A (en) | Solid-state image sensing device providing a logarithmically proportional output signal | |
| JP2836147B2 (ja) | 光電変換装置 | |
| US5608243A (en) | Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range | |
| US6815685B2 (en) | Photodetector and method for detecting radiation | |
| US6323479B1 (en) | Sensor pixel with linear and logarithmic response | |
| KR20050038026A (ko) | 저 암전류 포토다이오드를 구비한 화소 센서 | |
| US5363000A (en) | Solid-state image sensing apparatus | |
| Capoccia et al. | Compact modeling of charge transfer in pinned photodiodes for CMOS image sensors | |
| US4223330A (en) | Solid-state imaging device | |
| JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
| EP0280097B1 (en) | Charge transfer device with booster circuit | |
| JP4300654B2 (ja) | 固体撮像装置 | |
| US6778213B1 (en) | Active X-Y addressable type solid-state image sensor and method of operating the same | |
| JPH05167848A (ja) | 固体撮像装置 | |
| JPH0746481A (ja) | 固体撮像装置 | |
| Tseng et al. | Charge transfer and blooming suppression of charge transfer photodiode area array | |
| JP3463357B2 (ja) | 昇圧回路及びこれを用いた固体撮像装置 | |
| JPH0964332A (ja) | Ｍｏｓ増幅型撮像装置 | |
| JPH05219442A (ja) | 固体撮像装置 | |
| Takada et al. | Logarithmic-converting ccd line sensor | |
| TW200535955A (en) | Semiconductor pickup device | |
| WO1999053687A1 (en) | A wide-range, low-voltage active imaging pixel apparatus and method of using the same | |
| JPH04326849A (ja) | イメージセンサ | |
| JPS5976464A (ja) | 固体イメ−ジセンサ | |
| Bhan et al. | A Method for Measurement of Limiting Intrinsic Non-Uniformity Due to Process in CCD-Multiplexers for Focal Plane Arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |