KR100715648B1 - 반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를이용한 자기 센서 - Google Patents

반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를이용한 자기 센서 Download PDF

Info

Publication number
KR100715648B1
KR100715648B1 KR1020050072770A KR20050072770A KR100715648B1 KR 100715648 B1 KR100715648 B1 KR 100715648B1 KR 1020050072770 A KR1020050072770 A KR 1020050072770A KR 20050072770 A KR20050072770 A KR 20050072770A KR 100715648 B1 KR100715648 B1 KR 100715648B1
Authority
KR
South Korea
Prior art keywords
resin package
semiconductor chip
resin
package
lead terminal
Prior art date
Application number
KR1020050072770A
Other languages
English (en)
Other versions
KR20060050332A (ko
Inventor
요이치 츠마가리
아츠시 오시다
Original Assignee
(주) 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모센스 filed Critical (주) 아모센스
Publication of KR20060050332A publication Critical patent/KR20060050332A/ko
Application granted granted Critical
Publication of KR100715648B1 publication Critical patent/KR100715648B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 칩을 내장하는 수지 패키지에 있어서, 수지 패키지의 배치의 자유도의 향상, 부품 점수의 저감, 부품 범용화의 촉진, 소형화 및 양산화를 도모한다.
홀소자 등의 반도체 칩(16)과, 반도체 칩(16)을 매설하는 동시에 상호 직교하는 2개의 인접하는 면부(e, f)를 갖는 수지 패키지 본체(5)와, 수지 패키지 본체(5)에서의 상기 2개의 면부(e, f)의 외표면에 이들 2개의 면부(e, f)에 걸쳐서 장착되는 동시에 반도체 칩(16)과 수지 패키지 본체(5) 내에서 전기적으로 접속된 리드 프레임(6)을 구비하여 구성한다.

Description

반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지 패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를 이용한 자기 센서{SEMICONDUCTOR CHIP BURIED TYPE RESIN PACKAGE, MANUFACTURING METHOD FOR THE SAME, AND MAGNETIC SENSOR USING THE SAME}
도 1은, (a)는 본 발명이 적용되는 수지 패키지를 모식적으로 나타낸 사시도이고, (b)는 홀소자를 모식적으로 나타낸 사시도이고, (c) 및 (d)는 모두 본 발명의 제1 실시 형태에 관한 수지 패키지의 모식적인 단면도이다.
도 2는, 요크를 설명하기 위한 도면이다.
도 3은, (a)는 본 발명의 제1 실시 형태에 관한 자기 센서의 모식적인 사시도이고, (b)∼(d)는 각각 본 발명의 제1 실시 형태에 관한 Z방향용 패키지의 일례를 도시하는 도면이다.
도 4는, 홀소자를 이용한 자기 검출 회로의 일례를 도시하는 전기 회로도이다.
도 5는, (a)는 본 발명의 제1 실시 형태에 관한 자기 센서의 상면도이고, (b)는 동일 자기 센서의 단면도이다.
도 6은, (a)는 본 발명의 제1 실시 형태에 관한 BGA형 패키지의 자기 센서의 상면도이고, (b)는 동일 BGA형 패키지의 자기 센서의 저면도이고, (c)는 동일 BGA 형 패키지의 자기 센서의 단면도이다.
도 7은, (a)는 본 발명의 제1 실시 형태에 관한 수지 패키지의 전방 사시도이고, (b)는 동일 수지 패키지의 배면 사시도이고, (c), (d)는 모두 본 발명의 제1 실시 형태에 관한 BGA형의 수지 패키지의 배치예를 도시하는 도면이며, (e), (f)는 모두 본 발명의 제1 실시 형태에 관한 LGA형의 수지 패키지의 배치예를 도시하는 도면이고, (g)∼(i)는 모두 본 발명의 제1 실시 형태에 관한 수지 패키지를 실장한 자기 센서 칩의 배치예를 설명하기 위한 도면이다.
도 8은, 본 발명의 제1 실시 형태에 관한 절곡 가공 전의 금속판의 상면도이다.
도 9는, (a), (b)는 모두 본 발명의 제1 실시 형태에 관한 리드 단자의 형상 패턴의 일례를 도시하는 도면이다.
도 10은, (a)∼(f)는 모두 본 발명의 제1 실시 형태에 관한 수지 패키지의 제조 방법을 설명하기 위한 도면이다.
도 11은, (a)∼(c)은 각각 본 발명의 제1 실시 형태에 관한 반도체 칩의 장착 방법을 설명하기 위한 도면이다.
도 12는, (a), (b)는 각각 본 발명의 제1 실시 형태에 관한 수지 패키지의 몰드화를 설명하기 위한 도면이고, (c)는 본 발명의 제1 실시 형태에 관한 수지 성형체의 외표면을 확대한 도면이다.
도 13은, (a)는 본 발명의 제1 실시 형태에 관한 테플론 테이프의 제거 방법을 설명하기 위한 도면이고, (b), (c)는 모두 본 발명의 제1 실시 형태에 관한 수지 성형체의 절단 방법을 설명하기 위한 도면이다.
도 14는, (a)는 본 발명의 제1 실시 형태에 관한 다른 표면 실장형 자기 센서의 제조 방법을 설명하기 위한 도면이고, (b)는 본 발명의 제1 실시 형태에 관한 본딩을 이용한 제조 방법을 설명하기 위한 도면이다.
도 15는, (a)는 본 발명의 제1 실시 형태의 변형예에 관한 수지 패키지의 사시도이고, (b)는 본 발명의 제1 실시 형태의 변형예에 관한 홀소자의 장착예를 도시하는 도면이다.
도 16은, (a), (b)은 모두 본 발명의 제1 실시 형태의 변형예에 관한 수지 패키지의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1, 31 : 수지 패키지(반도체 칩 매장형 수지 패키지)
5 : 금속판
5a, 5b : 구멍부
6 : 리드 프레임
10∼12, 20 : 자기 센서(3차원 자기 센서)
16, 30a, 30c : 홀소자
17 : 요크 18 : 받침대
18a : 감자(感磁)부(감자면) 18b : 상부 캡
18c : 하부 캡 19 : 컨트롤러 IC(제어부)
19a : 구동 전류 공급부 19b : 앰프
19c : 증폭율 제어부 21 : 리드 단자
22 : 본딩 와이어 23a : 다리부
23b : 전극 24 : 수지 성형체
30 : Z방향용 자기 검출 패키지(자기 감지 부재)
31a : 상면 31b : 앞측면
32 : 경사면 50 : 수지 패키지 본체
90 : 금형 91 : 기판
92 : 가드 단자 93 : 실장 범위
94 : 커넥터 95 : 테플론 테이프
96 : 커터 97 : 전극
100 : 땜납볼
본 발명은, 예를 들면 자기 센서, 방위 센서, LED(Light Emitting Diode : 발광 다이오드 소자) 및 적외선 센서 소자에 이용하기에 적합한, 반도체 칩 매장형 수지 패키지 및 반도체 칩 매장형 수지 패키지의 제조 방법에 관한 것이고, 또한 반도체 칩 매장형 수지 패키지를 이용한 자기 센서에 관한 것이다.
일반적으로, GPS(Global Positioning System) 수신기를 설치한 카 네비게이션 장치 및 네비게이션 기능을 갖는 휴대 전화기(휴대 단말)에는, 주로 지자기를 검출(검지, 센싱, 감자(感磁), 감지)하는 소형의 자기 센서 또는 방위 센서가 장착되어 있다. 여기에서, 자기란, 특별히 언급하지 않는 한, 자계(또는 자장)(H)와 자속 밀도(B)(투자율(μ)×자계(H))를 의미한다. 그리고, 자기 센서는, 1∼3차원에서의 자계의 검출, 자계의 강도의 계측(측정), 검출 자계의 전압 변환, 전압 출력 등을 행하는 것이고, 또, 방위 센서는, 지자기의 검출에 특화한 것으로, 1∼3차원의 지자기의 강도, 지자기의 방향을 검출하여 이들의 강도, 방향을 나타내는 데이터를 출력한다. 이들의 2종류의 센서(자기 센서 및 방위 센서)는, 모두, 제어용의 IC(Integrated Circuit) 또는 LSI(Large Scale Integration) 등과 일체적으로 모듈화되어 있고, 많은 종류의 것이 판매되고 있다. 또한, 이하, 특별히 언급하지 않는 한, 2종류의 센서 중 자기 센서에 대해서 설명하고, 방위 센서에 대한 중복 설명을 생략한다.
휴대 전화기는, 높은 장소 및 다양한 경사 각도로 사용되기 때문에, 휴대 전화기 내부에 탑재되는 자기 센서는, 3차원 방향으로부터의 자기 성분에 대응하는 것이 아니면 안된다. 통상, 자기 센서는, 미약한 지자기의 검출 능력을 필요로 하는 반면, 마이크, 스피커 등의 자석에 의해서 지자기 이외의 불필요한 자기도 검출하기 때문에, 불필요한 자기를 차폐하는 기능이 설치되어 있다.
이 때문에, 소형으로 또한 자계(H)를 비교적 일정한 감도로 검출할 수 있는 디바이스로서, 홀소자가 이용된다. 이 홀소자는, 특정 방향의 자계(H)를 감지하는 감지의 지향성(감자 방향)을 갖고, 감자 방향의 자계(H)의 강도에 따른 크기의 미약 전압을 출력하는 특성을 갖는다. 그리고, 휴대 전화기 내의 수평인 기판 상에, 2개의 홀소자의 자기 검출 축들이 상호 직교하도록 배치되면, 2차원 방향의 자계(H)를 검출할 수 있고, 또, 3개의 홀소자를 설치함으로써, 3차원 방향의 자계(H)를 검출할 수 있으며, 3차원 공간을 구성하는 X, Y, Z의 각 방향의 자계 성분을 계측할 수 있다.
또한, 계측된 각 방향의 자계 성분은, 자기 센서에 설치된 컨트롤러 IC에서, 3방향의 자계 성분으로부터 자계(H)의 강도가 계산된다. 여기에서, 컨트롤러 IC는, 홀소자로의 구동 전류의 인가와, 홀 효과에 의해 생기는 미약 전압의 검출과, 그 미약 전압의 증폭의 각 처리를 위해서 높은 정밀도가 요청되고 있다. 또한, 3개의 홀소자 및 컨트롤러 IC 등을 근접시켜서 저소비 전력화와 정밀도 유지를 위해서, 홀소자와 컨트롤러 IC가 1칩화(패키지화 또는 모듈화)되도록 되어 있다.
이 1칩화에 의해, 예를 들면 휴대 전화기에 충격이 가해졌을 때에도, 홀소자의 위치 어긋남이 방지되어, 전압 로스가 생기지 않은 상태에서의 미약 전압의 검출이 가능해지고, 또한, 안정한 검출 정밀도를 유지할 수 있으며, 자기 센서의 성능 품질의 향상 및 균일화를 도모할 수 있다. 또, 휴대 전화기 내부의 각 부품의 고밀도 실장이 가능해져서, 휴대 전화기를 소형화할 수 있고, 비용의 저감을 촉진할 수 있다.
또한, 자기 센서의 용도 및 제조 방법 등에 따라서, 칩은 여러 가지의 형상을 취할 수 있다.
그러나, 종래의 패키지 형상은 직육면체이고, 패키지의 리드 프레임(홀소자 와 컨트롤러 IC의 사이를 접속하는 도전 부재)은, 직육면체형의 패키지의 1면에만 노출되어 있다. 따라서, 패키지를, 회로 패턴을 갖는 기판 상에 실장하는 경우와, 패키지를 컨트롤러 IC와 일체화시켜서 몰드화(합성 수지를 주입하여 성형하는 것)하는 경우 중 어느 경우에 있어서도, 패키지의 사이즈와 패키지를 고정하는 장소의 각각에 대해서 설계의 자유도가 없다는 과제가 있다. 구체적으로는, 휴대 전화기에 실장하는 패키지의 사이즈는, 약 4㎜ 사방 이하로 하고, 또한, 패키지의 높이가 제한된다.
또한, 종래의 자기 센서에 의한 지자기 검출 방향은 Z방향뿐이기 때문에, 역시, 패키지를 이용한 자기 센서를 소형화할 수 없다는 과제가 있다.
그리고, 3차원 공간에서의 자기 검출은, 3조의 1차원의 자기 센서를 조합하여 얻어지는 것이기 때문에, 물리적으로 소형화가 곤란하고, 또한, 양산화에도 적합하지 않다는 과제가 있다.
한편, 최근 수년간, 소형으로 양산에 적합한 3차원 자기 센서의 수요는 높아지고 있다. 특히, 전자 컴퍼스나 GPS 기능을 내장한 휴대형 정보 처리 장치에서는, 지자기를 고정밀도로 검출하여 방위를 인식하는 기능이 불가결하고, 소형의 3차원 자기 센서의 개발이 요망되고 있다. 또, 버추얼 리얼리티의 환경을 제공하기 위해서 이용되는 헤드 마운트 디스플레이에도, 지자기를 검출하기 위한 소형의 3차원 자기 센서가 필요하게 되어 있다. 최근에는, 휴대 전화기나 PDA(Personal Digital Assistants) 기기 등, 범용의 소형 휴대 기기에도, 전자 컴퍼스나 GPS 기능을 구비한 것이 실용화되어 있고, 3차원 자기 센서의 소형화 및 양산화가 급선무 로 되어져 오고 있다.
또한, 소형이고 양산에 적합한 형상의 것은, 3차원 자기 센서 외에, 예를 들면 발광펜 등에 장착하기 위한 LED나, 적외선을 검지하기 위한 적외선 센서 등이 있다.
상술의 3차원 자기 센서, LED 및 적외선 센서 등의 반도체 칩 중의 초소형의 것이 염가로 제공되는 것이 지극히 바람직하고, 3차원 자기 센서에 대해서는 고정밀도의 것이 요청되고 있다.
본 발명은, 이와 같은 과제를 감안하여 창안된 것으로, 반도체 칩을 내장하는 수지 패키지이고, 수지 패키지와 외부 회로 사이의 도통을 유지한 상태에서, 수지 패키지의 배치 자유도의 향상과 부품 점수의 저감과, 부품의 범용화의 촉진과, 소형화 및 양산화를 도모하는 것이 가능한, 반도체 칩 매장형 수지 패키지 및 반도체 칩 매장형 수지 패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를 이용한 자기 센서를 제공하는 것을 목적으로 한다.
이를 위해, 본 발명의 반도체 칩 매장형 수지 패키지는, 반도체 칩과, 반도체 칩을 매설하는 동시에, 상호로 교차하는 적어도 2개의 인접하는 면부를 갖는 수지 패키지 본체와, 수지 패키지 본체에서의 상기 2개의 면부의 외표면에, 이들 2개의 면부에 걸쳐서 장착되는 동시에, 반도체 칩과 수지 패키지 본체 내에서 전기적으로 접속된 리드 프레임을 구비하여 구성된 것을 특징으로 하고 있다(청구항 1).
여기에서, 수지 패키지 본체에서의 상기의 상호로 교차하는 적어도 2개의 인 접하는 면부가, 상호 직교하는 적어도 2개의 인접하는 면부로서 구성되어도 된다(청구항 2).
이들의 반도체 칩 및 수지 패키지 본체는, 다음의 (i) ~ (iii)로서 구성할 수 있다.
(i) 반도체 칩이 홀소자로서 구성되는 동시에, 수지 패키지 본체가 자계 투과성 수지 패키지 본체로서 구성된다(청구항 3).
(ii) 반도체 칩이 적외선 센서 소자로서 구성되는 동시에, 수지 패키지 본체가 적외선 투과성 수지 패키지 본체로서 구성된다(청구항 4).
(iii) 반도체 칩이 발광 다이오드 소자로서 구성되는 동시에, 수지 패키지 본체가 광 투과성 수지 패키지 본체로서 구성된다(청구항 5).
또, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법은, 1개의 반도체 칩 매장형 수지 패키지의 제조 방법(청구항 6)과, 복수의 반도체 칩 매장형 수지 패키지의 제조 방법(청구항 7)이 있다.
본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법은, 도체판의 한쪽(一片)에 형성된 n(이하의 설명에서, n은 자연수를 나타낸다)개의 리드 단자의 선단 부분을 절곡하는 공정과, 리드 단자에, 반도체 칩을 장착하는 공정과, 리드 단자와 반도체 칩을 전기적으로 접속하는 공정과, 절곡된 리드 단자 및 리드 단자에 전기적으로 접속된 반도체 칩에 대해서, 반도체 칩에 대해서는 이것이 수지 성형체 내에 매설되고, 리드 단자에 대해서는 리드 단자의 외표면이 수지 성형체에서의 상호로 교차하는 적어도 2개의 인접 면부에 걸쳐서 노출되도록, 수지 성형을 행함으로 써, 수지 성형체를 제작하는 공정과, 수지 성형체를 도체판으로부터 절단하는 공정을 구비하여 구성된 것을 특징으로 하고 있다(청구항 6).
그리고, 본 발명의 칩 매장형 수지 패키지의 제조 방법은, 한쪽에, n개의 리드 단자를 1조로 하는 m(이하의 설명에서, m은 자연수를 나타낸다)조의 합계 n×m개의 리드 단자를 형성한 도체판에서, 상기의 n×m개의 리드 단자의 선단 부분을 절곡하는 공정과, 상기의 각 조의 리드 단자에, 각각 반도체 칩을 장착하는 공정과, 상기의 각 조의 리드 단자와 대응하는 반도체 칩을 각각 전기적으로 접속하는 공정과, 절곡된 리드 단자 및 리드 단자에 전기적으로 접속된 상기의 각 반도체 칩에 대해서, 반도체 칩에 대해서는 이것이 수지 성형체 내에 매설되고, 리드 단자에 대해서는 상기 n개의 리드 단자의 외표면이 수지 성형체에서의 상호로 교차하는 적어도 2개의 인접 면부에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 수지 성형체를 복수 제작하는 공정과, 이들의 수지 성형체를 도체판으로부터 절단하는 공정을 구비하여 구성된 것을 특징으로 하고 있다(청구항 7).
여기에서, 청구항 6 및 청구항 7에 관한 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법은, 모두, 다음의 (iv)∼(vii)에 나타내는 바와 같이 할 수도 있다.
(iv) 청구항 6 또는 청구항 7에서, 리드 단자에, 반도체 칩을 장착할 때, 상기의 절곡된 리드 단자의 선단 부분보다도 기부(基部)측의 리드 단자 기부측 부분에, 반도체 칩을 장착한다(청구항 8).
(v) 청구항 6 또는 청구항 7에서, 수지 성형체를 제작할 때, 리드 단자의 외 표면측에 마스킹 부재를 부착 설치한 후에, 수지 성형을 행한다(청구항 9).
(vi) 청구항 6 또는 청구항 7에서, 리드 단자의 선단 부분을 절곡하는 공정에 앞서서, 리드 단자와 교차하도록, 리드 단자에 굽힘용 노치를 형성한다(청구항 10).
(vii) 청구항 6 또는 청구항 7에서, 수지 성형체를 도체판으로부터 절단하는 공정에 앞서서, 리드 단자와 교차하도록, 리드 단자에 절단용 노치를 형성한다(청구항 11).
그리고, 본 발명의 반도체 칩 매장형 수지 패키지를 이용한 자기 센서는, 기판과, 기판 상에 배치되어, 홀소자와, 홀소자를 매설하는 동시에, 상호 직교하는 적어도 2개의 인접하는 면부를 갖는 수지 패키지 본체와, 수지 패키지 본체에서의 상기 2개의 면부의 외표면에, 이들 2개의 면부에 걸쳐서 장착되는 동시에, 홀소자와 수지 패키지 본체 내에서 전기적으로 접속된 리드 프레임을 구비하여 구성된 제1 반도체 칩 매장형 수지 패키지와, 이 제1 반도체 칩 매장형 수지 패키지에서의 홀소자의 구동 및 제어를 행하는 제어부를 구비하여 구성된 것을 특징으로 하고 있다(청구항 12).
또, 청구항 12에 기재된 반도체 칩 매장형 수지 패키지를 이용한 자기 센서는, 기판 상에, 제1 반도체 칩 매장형 수지 패키지와는 별도로, 제1 반도체 칩 매장형 수지 패키지와 동일 구조를 갖는 제2 반도체 칩 매장형 수지 패키지가 제1 반도체 칩 매장형 수지 패키지에 대해서 90도(90°) 회전 이동시킨 상태로 배치되어도 된다(청구항 13).
또한, 청구항 13에 기재된 반도체 칩 매장형 수지 패키지를 이용한 자기 센서는, 기판 상에, 상기 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지와는 별도로, 3차원 공간을 구성하는 3축 중의 상기의 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지에 의해서 검출되는 축 방향과는 다른 축 방향에 따른 자기를 검출할 수 있는 자기 감지 부재가 배치되어도 된다(청구항 14).
그리고, 청구항 14에 기재된 반도체 칩 매장형 수지 패키지를 이용한 자기 센서는, 자기 감지 부재가, 상기 제1 반도체 칩 매장형 수지 패키지와 동일 구조를 갖는 제3 반도체 칩 매장형 수지 패키지로서 구성되고, 제3 반도체 칩 매장형 수지 패키지가 상기 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지에 대해서 각각 90도 회전 이동시킨 상태로 배치되어도 된다(청구항 15).
본 발명의 반도체 칩 매장형 수지 패키지에 의하면, 배치에 대해서 자유도가 높은 설계가 가능해지는 동시에, 부품 점수가 감소하기 때문에 부품의 범용화를 촉진할 수 있다.
또한, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법에 의하면, 기존의 제조 공정을 변경하지 않고 사용할 수 있기 때문에, 제조 비용 외에 실장 비용을 저감할 수 있고, 또, 대량 생산하는 경우에 있어서 저 비용으로 효율적으로 제조할 수 있다.
또한, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법에 의하면, 1개의 수지 패키지와, 복수개의 수지 패키지를, 거의 동일 공정으로 제조할 수 있고, 또, 동일한 제조 라인을 이용하여 제조할 수 있기 때문에, 제조 효율의 향상에 기여한다. 또한, 제조 라인의 재배열 또는 변경을 수반하지 않고, 1개의 수지 패키지 및 복수개의 수지 패키지를 제조할 수 있게 되어, 작업 효율이 대폭으로 개선되고, 생산 효율이 한층 더 향상한다.
그리고, 본 발명의 반도체 칩 매장형 수지 패키지를 이용한 자기 센서에 의하면, 자기 센서의 소형화를 도모할 수 있고, 휴대 전화기 등의 소형화에 기여한다. 또한, 예를 들면 네비게이션 기능을 갖는 휴대 전화기를 소형화할 수 있다.
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다.
(A) 본 발명의 제1 실시 형태의 설명
도 1(a)는 본 발명이 적용되는 반도체 칩 매장형 수지 패키지(이하, 특별히 언급하지 않은 한, 수지 패키지라고 부른다)를 모식적으로 나타낸 사시도이다. 이 도 1(a)에 도시하는 수지 패키지(1)는, 지극히 소형의 자기 센서(반도체 칩 매장형 수지 패키지를 이용한 자기 센서 : 3차원 자기 센서) 및 방위 센서 등에 이용되는 것이다. 여기에서, 자기 센서는, 후술하는 도 5(a), 도 5(b) 등에 도시하는 바와 같이, X, Y, Z로 이루어지는 3차원 공간을 구성하는 3축 방향의 지자기를 검출하여, 그 검출한 지자기의 강도를 미약 전압으로 변환하는 동시에, 그 검출한 지자기의 방향 데이터를 취득하여, 미약 전압과 방향 데이터를 출력하는 자기 검출 기능을 갖는다. 그리고, 휴대 전화기 내의 자기 센서와, GPS 위치 측정 모듈(도시 생략) 등이 협동함으로써, 유저에 대해서 네비게이션 서비스가 제공되도록 되어 있 다. 또한, 이하, 자기 센서는, 특별히 언급하지 않는 한, 3차원의 각 방향의 자기를 검출하는 3차원 자기 센서로서 설명한다.
도 1(a)에 도시하는 수지 패키지(1)는, 3차원 자기 센서의 구성 부품을 이루는 것으로서, 반도체 칩으로서의 홀소자(16)와, 합성 수지로 이루어지는 수지 패키지 본체(50)와, 제어용 회로 또는 기판 상의 배선 패턴 등의 외부 회로와 도통하기 위한 리드 프레임(6)을 구비하여 구성되어 있다. 여기에서, 홀소자(16)는 자기 검출 기능을 갖는 것이다. 그리고, 수지 패키지 본체(50)는, 홀소자(16)를 매설하는 동시에, 상호 직교하는 2개의 인접하는 면부(면)(e, f)를 갖고, 후술하는 도 12(a), 도 12(b)에 도시하는 바와 같이, 금형(90)을 이용하여 주입된 합성 수지로 성형된 것이다. 이하에 설명하는 제1 실시 형태에서는, 반도체 칩이 홀소자(16)로서 구성되는 동시에, 수지 패키지 본체(50)가 자계 투과성 수지 패키지 본체로서 구성되어 있다.
또, 리드 프레임(6)은, 수지 패키지 본체(50)에서의 상기 2개의 면부(e, f)의 외표면(외부로 노출된 면부)에, 이들 2개의 면부(e, f)에 걸쳐서 장착되는 동시에, 홀소자(16)와 수지 패키지 본체(50) 내에서 전기적으로 접속되어 있다. 후술하는 바와 같이, 수지 패키지 본체(50)는 몰드화(합성 수지의 주입에 의한 성형)되고, 리드 프레임(6)은, 도통 부재로서 두께가 얇은 금속판을 절곡 가공하여 제조된다.
수지 패키지(1)의 각 부재에 대해서, 또한, 도 1(b)∼도 1(d)를 참조하여 상술한다.
도 1(b)는 홀소자(16)를 모식적으로 나타낸 사시도이다. 이 도 1(b)에 도시 하는 홀소자(16)는, 자계의 강도에 따른 크기의 미약 전압을 출력하는 것으로서, 특정 방향(감자 방향)으로부터의 자계를 감지한다. 그리고, 감지 정밀도를 향상시키기 위해서, 예를 들면 도 2에 도시하는 바와 같이, 홀소자(16)의 감자부(감자면)(18a)에, 요크(자기 수속 요크)(17)가 설치되어 있다. 이 요크(17)가, 예를 들면 Z방향으로부터의 자속 밀도(B)의 자속을 집속(수속)하여, 집속한 자속을 홀소자(16)의 감자부(18a)로 인도하는 것이다. 또, 도 1(c)에 도시하는 상태로부터 도 1(d)에 도시하는 바와 같이, 홀소자(16)와 요크(17)를 90도 기울임으로써, 수평 방향의 X방향 또는 Y방향으로부터의 자속을 수속하여 감자부(18a)로 인도하도록 되어 있다.
또, 이 요크(17)를 설치하지 않고, 홀소자(16)가 단독으로 자계를 감지하도록 하는 것도 가능하다.
그리고, 홀소자(16)에는, 구동 전류의 입출력용으로 2개 이상의 전극이 장착되어 있고, 각 전극으로부터 구동 전류가 가해진 상태에서, 자속이 감자 방향으로 가해지면, 홀소자(16) 내부의 전자가 구동 전류의 방향과 자계 방향의 양쪽과 직교하는 방향으로 힘을 받아서 이동한다. 이 이동에 의해, 전하 분포가 홀소자(16)의 대향하는 1조의 측면에 양극화하고, 이 양극화에 의해서 1조의 측면 사이에 미약한 기전력이 발생하여, 이 미약 전압이 증폭 출력된다.
또, 몰드화된 수지 패키지(1)는, 리드 프레임(6)를 갖는다. 리드 프레임(6)은, 홀소자(16)와, 수지 패키지(1)의 외부에 설치되어 홀소자(16)의 구동 및 제어를 행하는 컨트롤러 IC(제어부)(19)의 사이를 접속하는 도전 부재로서 기능하고 있다. 홀소자(16)와 컨트롤러 IC(19)의 배선을 수지 패키지 본체(50) 내부에 설치할 수 없기 때문에, 홀소자(16)의 출력은, 본딩 와이어(22)를 통해서 리드 프레임(6)에 인도되도록 되어 있다.
다음에, 수지 패키지 본체(50) 및 리드 프레임(6) 등의 형상 및 배치에 대해서 더욱 상술한다.
수지 패키지 본체(50)는, 홀소자(16)를 매설하는 동시에, 상호 직교하는 2개의 인접하는 면부(이하에 서술하는 면부(e, f) : 도 1(a) 참조)를 갖는다. 수지 패키지 본체(50)는, 개략 직육면체이고, 합성 수지가 주입되어 그 합성 수지가 냉각되어 얻어진 것이다. 수지 패키지 본체(50)는, 도 1(a)에 도시하는 a, b, c, d, e, f의 6면의 각 면부를 갖는다.
또, 리드 프레임(6)은, 수지 패키지(1)의 2개의 면부(e, f)의 외표면에, 이들 2개의 면부(e, f)에 걸쳐서 장착되는 동시에, 홀소자(16)와 수지 패키지 본체(50) 내에서 전기적으로 접속된 것이다. 그리고, 본 실시 형태에서는, 리드 프레임(6)이 면부(e, f)에 각각 장착된 n개(n은 자연수를 나타내고 예를 들면 4)의 리드 단자(리드 전극)(21)로서 구성되어 있다.
즉, 리드 단자(21)는, 도 1(a)에 도시하는 4장의 면부(c, d, e, f) 중의 면부(e)와, 이 면부(e)에 인접하는 면부(f)의 외표면에 형성되어 있다. 그리고, 홀소자(16)의 바닥면은, 4개의 리드 단자(21)의 각각에, 절연 페이스트 등에 의해 접착되어 있고, 이 접착된 홀소자(16)는, 각 리드 단자(21)와, 본딩 와이어(22)를 통해서 본딩되어 있다. 이것에 의해, 면부(e, f)에 장착된 리드 프레임(6)(리드 단 자(21))이, 본딩에 의해, 수지 패키지(1)의 내부에 설치된 홀소자(16)와 전기적으로 접속되게 된다. 또, 리드 프레임(6)(리드 단자(21))은, 수지 패키지(1) 외부의 컨트롤러 IC(19)나 회로 등에 접속됨으로써, 홀소자(16)는, 각 리드 단자(21)를 통해서 컨트롤러 IC(19)로부터 전류가 공급되고, 또, 미약 전압을 출력할 수 있는 것이다.
수지 패키지(1)의 사이즈는 예를 들면 수십 마이크로미터이고, 또, 리드 프레임(6)의 금속판의 두께는 예를 들면 0.1㎜ 정도(0.1∼0.12㎜)이다. 그리고, 금속판이 절곡됨으로써, 리드 프레임(6)이 성형되는 것이다.
다음에, 이하의 설명에 필요한 수지 패키지(1)의 배치 방법을 나타내는「종형」, 「횡형」에 대해서 도 1(c), 도 1(d)를 참조하여 설명한다. 또한, 배치 방법이란, 수지 패키지(1)의 4장의 측면 중 어느 측면을 바닥면으로 할지의 점과, 수지 패키지(1)의 길이 방향의 자기 검출 축을 어느 방향으로 향하게 할지의 점을 고려한 배치의 방법을 의미한다.
도 1(c) 및 도 1(d)는 모두 본 발명의 제1 실시 형태에 관한 수지 패키지(1)의 모식적인 단면도이고, 도 1(a)에 도시하는 수지 패키지(1)의 면(a)과 평행한 단면이 표시되어 있다. 여기에서, 종형이란, 도 1(c)에 도시하는 홀소자(16)(및 요크(17))의 감자 방향이 Z방향이 되도록, 수지 패키지(1)가 회로 패턴을 갖는 기판(91) 상에 설치된 배치 방법이고, 또, 횡형이란, 도 1(d)에 도시하는 홀소자(16)의 감자 방향이 X방향 또는 Y방향이 되도록, 수지 패키지(1)가 기판(91) 상에 설치된 배치 방법이다. 종형의 경우, 수지 패키지(1)의 면부(e)는 기판(91)에 접촉하고, 횡형의 경우, 수지 패키지(1)의 면부(f)가 기판(91)에 접촉한다.
더욱 상세하게는, 리드 단자면(리드 단자(21)가 형성된 면)은 인접하는 2면(e, f)의 외표면에 형성되기 때문에, 수지 패키지(1)의 면부(e)가 바닥면으로 되어 있을 때에는 면부(f)에 장착된 각 리드 단자(21)가, 컨트롤러 IC(19) 등의 외부 회로와 전기적 접속되고, 또, f면이 바닥면일 때에는 e면에 장착된 각 리드 단자(21)가 컨트롤러 IC(19) 등의 외부 회로와 전기적 접속된다. 구체적으로는, 도 1(c)에 도시하는 바와 같이, 홀소자(16)를 면부(e)에 장착함으로써, 홀소자(16)의 자기 검출 방향이 e면-c면의 각각에 직교한 면방향이 된다. 한편, 도 1(d)에 도시하는 바와 같이, 종형의 수지 패키지(1)를, 도 1(c)에 도시하는 상태로부터 90도 회전시키면, 자기 검출 방향은, d면-f면의 각각에 직교한 방향이 된다.
따라서, 본 수지 패키지(1)는, 수지 패키지(1) 자신의 배치 방법에 따라서 자기 검출 방향을 변경할 수 있기 때문에, 어느 쪽의 면이 자기 검출 방향을 향하도록 배치해도, 홀소자(16)와 외부 회로를 리드 단자(21)를 통해서 항상 접속할 수 있고, 배치의 자유도가 향상하여, 소형화, 양산화에 기여한다. 또, 종형, 횡형의 어느 쪽의 배치 방법이어도, 외부의 컨트롤러 IC 등과 도통할 수 있기 때문에, 1종류의 수지 패키지(1)를 이용하여, 적어도 2방향(실제로는 3방향)의 자기 검출 기능이 얻어져서, 자기 센서를 구성하는 부품 점수가 감소하고, 부품의 범용화가 촉진된다.
이것에 의해, 도 1(c)에 도시하는 수지 패키지(1) 내의 홀소자(16)는, Z방향으로부터의 자계(Hz)를 검출하여, 홀소자(16)를 통해서, 자계(Hz)를 전압으로 변환 하고, 리드 프레임(6)의 하측의 회로 패턴을 통해서 미약 전압을 출력한다. 또, X방향으로부터의 자계(자계의 강도 H의 x 성분)(Hx)를 검출하는 경우에는, 도 1(d)에 도시하는 수지 패키지(1) 내의 홀소자(16)가, 자계(Hx)를 검출하여 미약 전압을 외부 회로에 출력한다. 또한, Y방향으로부터의 자계(Hy)를 검출하는 경우에는, 도 1(d)에 도시하는 수지 패키지(1)의 축 방향을, Z방향과 X방향의 양쪽에 직교하도록 홀소자(16)를 기판(91) 상에 배치한다. 이것에 의해, 3축 방향의 자계(Hx, Hy, Hz)가 얻어진다.
이와 같이, 본 수지 패키지(1)는, 종형 및 횡형을 변경함으로써, Z방향 및 X 또는 Y방향의 2종류의 자기 검출 기능을 발휘시킬 수 있다.
다음에, 도 3(a), 도 3(b)를 참조하여, 수지 패키지(1)를 사용한 자기 센서의 일례에 대해서 상술한다.
도 3(a)는 본 발명의 제1 실시 형태에 관한 자기 센서의 모식적인 사시도이다. 이 도 3(a)에 도시하는 자기 센서(10)는, 기판으로서의 받침대(臺座)(몰드부)(18)와, 2개의 본 수지 패키지(1)(각 수지 패키지(1)는 도 1(a)에 도시하는 구조를 갖는 것으로 그 구성에 대해서는 전술하였다)와, Z방향용 자기 검출 패키지(자기 감지 부재에 상당한다. 이하, Z방향용 패키지라고 부른다. 자기 검출 패키지라고도 칭해진다)(30)와, 제어부로서의 컨트롤러 IC(19)를 구비하여 구성되어 있다. 여기에서, 2개의 수지 패키지(1)는, 각각, 받침대(18)의 상면에 고정되어 지자기(H)의 X 또는 Y의 각 방향의 성분(Hx, Hy)에 따른 전압을 출력하는 것으로, X방향용의 수지 패키지(제1 반도체 칩 매장형 수지 패키지)(1)와, Y방향용의 수지 패키 지(제2 반도체 칩 매장형 수지 패키지)(1)를 갖는다. Z방향용 패키지(30)는 Z방향의 성분(Hz)에 따른 전압을 출력하는 것이다. 또, 홀소자(16)의 동작을 제어하는 컨트롤러 IC(19)는, 2개의 수지 패키지(1) 및 Z방향용 패키지(30)에 전기적으로 접속되어 있다.
바꾸어 말하면, 본 자기 센서(10)는, X방향용의 수지 패키지(제1 반도체 칩 매장형 수지 패키지)(1) 및 Y방향용의 수지 패키지(제2 반도체 칩 매장형 수지 패키지)(1)를 갖고, 각 수지 패키지(1)는, 기판(받침대(18)) 상에 배치되어, 홀소자(16)와, 홀소자(16)를 매설하는 동시에, 상호 직교하는 2개의 인접하는 면부(e, f)를 갖는 수지 패키지 본체(5)와, 수지 패키지 본체(5)에서의 상기 2개의 면부(e, f)의 외표면에, 이들 2개의 면부(e, f)에 걸쳐서 장착되는 동시에, 홀소자(16)와 수지 패키지 본체(5) 내에서 전기적으로 접속된 리드 프레임(6)을 구비하는 동시에, 각 수지 패키지(1)에서의 홀소자(16)의 구동 및 제어를 행하는 컨트롤러 IC(19)를 구비하여 구성되어 있다. 이것에 의해, 자기 센서(10)의 부품 점수를 저감시킬 수 있고, 부품의 범용성을 향상시킬 수 있다.
또한, 각 부품 사이의 접속에 대해서는, 받침대(18) 상의 각 수지 패키지(1) 및 Z방향용 패키지(30) 등이, 모두, 예를 들면 Au의 본딩 와이어(22)에 의해 컨트롤러 IC(19)에 접속되어 있다. 또, 컨트롤러 IC(19)와 외부 회로(도시 생략)의 사이가, 도시를 생략하는 본딩 와이어(22)에 의해 결선되어, 자기 센서(10)를 전기적으로 동작할 수 있도록 되어 있다.
또, 배치 및 자기 검출에 대해서는, X 또는 Y방향용의 각 수지 패키지(1)와 Z방향용 패키지(30)의 검출 축이 상호 직교하도록, 각 수지 패키지(1)가 배치되어 있다. 바꾸어 말하면, 본 자기 센서(10)는, 기판(받침대(18)) 상에, X방향용의 수지 패키지(1)와는 별도로, X방향용의 수지 패키지(1)와 동일 구조를 갖는 Y방향용의 수지 패키지(1)가 X방향용의 수지 패키지(1)에 대해서 90도 회전 이동시킨 상태로 배치되어 있다.
이것에 의해, X방향으로부터의 자기 검출과 Y방향으로부터의 자기 검출의 각 기능이, 1종류의 수지 패키지(1)에 의해서 실현되어, 부품 점수를 적게 할 수 있다. 이 결과, 자기 센서(10)의 소형화를 도모할 수 있고, 휴대 전화기의 소형화에 기여한다.
또한, 기판(받침대(18)) 상에는, 상기의 X방향용의 수지 패키지(1) 및 Y방향용의 수지 패키지(1)와는 별도로, 3차원 공간을 구성하는 3축 중의 상기의 X방향용의 수지 패키지(1) 및 Y방향용의 수지 패키지(1)에 의해서 검출되는 축 방향과는 다른 축 방향을 따른 자기를 검출할 수 있는 Z방향용 패키지(자기 감지 부재)(30)가 배치되게 된다.
또, Z방향으로부터의 자기 검출을 위해서 본 수지 패키지(1)를 설치하여, X, Y, Z의 전체 방향에 대해서 본 수지 패키지(1)을 실장할 수도 있다. 즉, Z방향용 패키지(30)가, 상기의 X방향용의 수지 패키지(1)와 동일 구조를 갖는 수지 패키지(제3 반도체 칩 매장형 수지 패키지)(1)로서 구성되고, 이 수지 패키지(1)가 상기의 X방향용의 수지 패키지(1) 및 Y방향용의 수지 패키지(1)에 대해서 각각 90도 회전 이동시킨 상태로 배치되어도 된다.
또한, 상기의 배치는, X, Y, Z의 3방향 중의 Z방향에 대해서 Z방향용 패키지(30)를 이용하고 있지만, X방향에 대해서 자기 검출 패키지(30)를 이용하는 동시에, Y 및 Z의 각 방향에 대해서 본 수지 패키지(1)(이 수지 패키지(1)도 도 1(a)에 도시하는 구조를 갖는다)를 이용하도록 할 수도 있다. 이것과 동일하게, Y방향으로 자기 검출 패키지(30)를 이용하는 동시에, X 및 Z의 각 방향에 대해서 본 수지 패키지(1)를 이용할 수도 있다.
이와 같이 하여, 3개의 각 패키지(2개의 수지 패키지(1) 및 Z방향용 패키지(30))에서 X, Y, Z의 각 방향 성분의 자계가 검출되어, 검출된 각 1차원 방향의 자계 성분을 합성함으로써, 3차원 방향의 자기 검출이 실현되는 것이다.
또, 이와 같이 구성함으로써, 1종류의 수지 패키지(1)로, X 또는 Y의 2방향의 자기 검출에 사용 가능하게 된다. 즉, X 또는 Y의 2방향의 자기 검출에 있어서, 1종류의 수지 패키지(1)를 방향을 바꾸어 2개 배치함으로써, X방향의 자기 검출과 Y방향의 자기 검출이 가능하게 되는 것이다. 따라서, 각 패키지를 받침대(18) 상에, 「어느 위치에 어느 방향을 향해서 배치할지」등, 설계시에 있어서의 배치 패턴의 자유도가 증가한다.
또한, 받침대(18)의 두께, 한쪽의 길이는, 각각, 예를 들면 1마이크로미터 이하, 약 50마이크로미터이고, 본 수지 패키지(1)의 제조에 있어서, 지극히 미세한 가공 기술을 요한다. 따라서, 동일한 수지 패키지(1)를 X 또는 Y방향의 검출용으로서 공용할 수 있는 것에 의해, 부품 점수가 감소하여, 부품의 범용화가 촉진되고, 제조 효율 및 저 비용화를 촉진할 수 있다.
또한, 각 패키지의 몰드화는, 각종의 IC, 부품 및 받침대(18) 등이 일체화된 상태로 합성 수지가 주입되어 행해지기 때문에, 3개의 각 패키지의 공간적 위치가 고정되어, 검출 정밀도의 경년 열화가 생기기 어렵게 된다.
또한, 본 자기 센서(10)의 Z방향용 패키지(30)는, 여러 가지의 것으로 변경해도 된다.
도 3(b)∼도 3(d)는 각각 본 발명의 제1 실시 형태에 관한 Z방향용 패키지의 일례를 도시하는 도면이다. 이 도 3(b)에 도시하는 Z방향용 패키지(30a)는, 본딩하기 쉬운 비교적 큰 리드 단자를 갖는 것이고, 도 3(c)에 도시하는 Z방향용 패키지(30c)는 받침대(18)의 상면에서 각 부품이 본딩 접속된 것이다. 또, 이들의 Z방향용 패키지(30a 및 30c)는, 각각, 홀소자를 자기 검출 방향(Z방향)과 평행하게 되도록 내장하고 있고(도시 생략), 종래로부터 판매 등이 되고 있는 제품을 사용할 수 있다. 또, 도 3(d)에 도시하는 홀소자(16)를, 패키지화하지 않고, 직접, 받침대(18) 상에 배치하는 것도 가능하다. 또한, 도 3(c), 도 3(d)에 도시하는 Z방향용 패키지(30c) 및 홀소자(16)는, 모두, 납땜 단자를 갖는 소켓(도시 생략)에 끼워 맞추어도 된다. 또한, 도 3(a)에 도시하는 Z방향용 패키지(30) 대신에, 전술한 바와 같이 본 수지 패키지(1) 자신을 받침대(18) 상에 실장해도 되고, 이와 같이 하면, 부품의 범용화를 더욱 촉진할 수 있으며, 안정된 부품 조달, 자기 센서(10)의 예를 들면 평균 고장 간격의 확대를 기대할 수 있어서, 자기 센서(10)의 수율의 향상에 간접적으로 기여한다.
이상, 주로, 수지 패키지(1) 자체의 형상 및 받침대(18)에서의 수지 패키지 (1)의 배치에 대해서 설명하였다.
다음에, 자기 센서(10)의 패키지 형상(외관 형상)에 대해서 더욱 상술하고, 자기 센서(10)의 소형화를 위해서, 각종 부품 등을 공간적으로 효율적으로 배치하는 방법에 대해서 설명한다.
상기의 도 3(a)에 도시하는 자기 센서(10)의 패키지 형상은 LGA(Land Grid Array)형이라고 불리는 것이다. 자기 센서(10)는, X, Y, Z의 각 패키지와, 컨트롤러 IC(19)를 일체화시킨 자기 센서 모듈로서 제조된다. 이 때문에, 자기 센서 모듈의 형상은, IC, LSI, 메모리 등의 복수의 기능 모듈을 일체화하는 패키지 제조 방법에 기인하여 다르다. 자기 센서 모듈의 형상은 다양하지만, 이하의 설명에서, 소형화 및 동작의 안정화를 위해서, LGA형과, BGA(Ball Grid Array)형의 2종류의 IC 형상을 설명한다.
이하, 검출 동작에 대해서 도 4를 참조하여, LGA형의 자기 센서의 외관 형상에 대해서 도 5(a), 도 5(b), 도 7(f)를 참조하여, BGA형의 자기 센서의 외관 형상에 대해서 도 6(a)∼도 6(c)를 참조하여 각각 상술한다.
도 4는 홀소자(16)를 이용한 자기 검출 회로의 일례를 도시하는 전기 회로도이다. 이 도 4에 도시하는 홀소자(16)는, 컨트롤러 IC(19)로부터 구동 전류가 공급되고 있고, 자속 밀도(B)의 자속이 홀소자(16)에 가해지면, 홀소자(16)에 생긴 미약 전압이, 컨트롤러 IC(19)에서 검출되도록 되어 있다. 여기에서, 컨트롤러 IC(19)는, 홀소자(16)에 구동 전류를 공급하기 위한 구동 전류 공급부(19a)와, 홀소자(16)에서 발생한 미약 전압을 증폭하는 앰프(19b)와, 미약 전압에 대해서 앰프 (19b)가 적절한 증폭율을 유지하여 홀소자(16)로부터의 미약 전압값에 기초하여 앰프(19b)의 바이어스를 조정하는 가변 저항기(VR)(Variable Resistor)의 저항값을 변화시켜서 앰프(19b)의 증폭율을 제어하는 증폭율 제어부(19c)를 구비하여 구성되어 있다.
또한, 자기 센서(10) 및 컨트롤러 IC(19)는, 모두, 이 도 4에 도시하는 자기 검출 회로에 한정되는 것이 아니다.
이것에 의해, X, Y, Z의 각 방향의 수지 패키지(1)가 출력하는 미약 전압은, 모두, 앰프(19b)에서 증폭되어, 증폭된 전압이 검출 전압으로서 출력되어, 검출 전압에 상당하는 지자기의 강도가 얻어진다.
또한, 도 5(a)는 본 발명의 제1 실시 형태에 관한 자기 센서(10)의 상면도로, LGA형 패키지를 이용한 것이다. 이 도 5(a)에 도시하는 자기 센서(10)는, 예를 들면 합성 수지를 재료로 하는 받침대(18) 상의 실장 범위(93)에, 컨트롤러 IC(19), 2개의 본 수지 패키지(1) 및 Z방향용 패키지(30)가 배치되고, 컨트롤러 IC(19)와 2개의 수지 패키지(1) 및 Z방향용 패키지(30)의 3개의 패키지가 모두 본딩 와이어(22)에 의해서 접속되어 있다. 그리고, 받침대(18)의 가장자리부에는, 컨트롤러 IC(19)와 회로 패턴(도시 생략)을 통해서 전기적으로 접속된 전극(23b), 다리부(23a)가 장착되고, 미약 전압이 외부로 출력되는 동시에, 외부로부터의 구동 전류 및 제어 신호 등이 컨트롤러 IC(19)에 입력된다.
여기에서, X방향 및 Y방향의 자기 검출용의 2개의 수지 패키지(1)는, 상호 직교하도록 설치되고, 모두, 도 7(f)에 도시하는 바와 같이, 홀소자(16)가 횡형으 로 장착되어 있고, 또, 도 7(f)에 도시하는 천장면에 위치하는 면(f) 상의 리드 단자(21)와, 컨트롤러 IC(19)(IC로 표기한 것)가, 본딩 와이어(22)에 의해서 접속되어 있다.
또한, 도 5(a), 도 7(f) 및 이하의 도 5(b)에 도시하는 것으로 상술한 것과 동일 부호를 갖는 것은 동일한 것을 나타낸다.
또, 도 5(b)는 도 5(a)에 도시하는 자기 센서(10)의 단면도로서, 도 5(a)에 도시하는 컨트롤러 IC(19)에 대해서의 A-A' 사이에 대한 단면을 나타낸 것이다. 그리고, 이 도 5(b)에 도시하는 상부 캡(18b), 하부 캡(18c)에 의해서, 컨트롤러 IC(19) 및 받침대(18) 등이 덮여져 있고, 다리부(23a)가 기판(91)의 회로 패턴(도시 생략)에 납땜되어 있다.
그리고, X방향용의 수지 패키지(1)의 홀소자(16)는 X방향으로 횡형 배치되고(도 7(f) 참조), Y방향용의 수지 패키지(1)의 홀소자(16)는 Y방향으로 횡형 배치되는 한편, 자기 검출 패키지(30)의 홀소자는 Z방향으로 종형 배치되어 있다. 이들의 배치에서, 3개의 패키지는, 각각, X, Y, Z의 각 방향의 자기를 검출하여 전압을 출력하고, 컨트롤러 IC(19)가, 이들의 3종류의 전압에 기초하여, 3축 방향의 각 자계(Hx, Hy, Hz)를 합성하여, 자기 또는 지자기의 방향과 강도를 계산한다.
또, 자기 검출 패키지(30) 대신에, 본 수지 패키지(1)를 설치하도록 할 수도 있다.
또한, 상기한 바와 같이 2개의 수지 패키지(1)와 1조의 자기 검출 패키지(30)를 구비하는 대신에, 2개의 수지 패키지(1)를 설치하여, 이들의 수지 패키지 (1)의 각 자기 검출 축이 직교하도록 배치하면, 2차원 방향의 자기 센서(10)가 얻어지고, 또, 1개의 수지 패키지(1)를 설치하여, 이 수지 패키지(1)를 이용하여 1차원 방향의 자기를 검출할 수도 있다.
또, 도시를 생략하지만, 휴대 전화기의 제조시에 있어서, 자기 센서(10)는, GPS 모듈, 경사 센서 등과 함께 휴대 전화기에 장착된다. 휴대 전화기는, GPS 모듈이 수신한 위도, 경도, 고도와, 경사 센서가 계측한 휴대 전화기의 경사 각도와, 자기 센서(10)가 계측한 지자기의 각 데이터를 이용하여 현재 위치를 취득하고, 이것에 의해, 유저는, 네비게이션 서비스를 이용할 수 있다.
다음에, BGA형 패키지의 자기 센서에 대해서, 각각 도 6(a)∼도 6(c)를 참조하여 상술한다.
도 6(a)는 본 발명의 제1 실시 형태에 관한 BGA형 패키지의 자기 센서의 상면도이고, 도 6(b)는 도 6(a)에 도시하는 자기 센서의 저면도이다. 이들의 도 6(a), 도 6(b)에 도시하는 부호로 상술한 부호와 동일한 것은 상술한 것과 동일한 것이다.
이들의 도 6(a), 도 6(b)에 각각 도시하는 자기 센서(20)는, 3차원의 각 방향의 자기를 검출하는 BGA형으로서, 받침대(18)의 상부에, 2개의 수지 패키지(1)와, Z방향용 패키지(30)와, 컨트롤러 IC(19)가 설치되고, 이들 중의 필요한 것들이 본딩 와이어(22)에 의해 접속되어 있고, 또, 다수의 본딩 와이어(22) 중의 일부가, 땜납볼(100)에 전기적으로 접속되도록 되어 있다.
여기에서, 도 6(c)는 도 6(a), 도 6(b)에 각각 도시하는 자기 센서(20)의 단 면도로, 도 6(a)에 도시하는 B-B'에 대한 단면을 표시하고 있다. 도 6(a)에 도시하는 컨트롤러 IC(19), 3개의 수지 패키지(1)의 각 단자는, 받침대(18)의 상면에 검은 동그라미로 나타낸 부분에 본딩 접속되고, 각 검은 동그라미로 나타낸 부분은, 도 6(c)에 도시하는 받침대(18) 내부에 형성된 배선(점선으로 나타낸 것)을 통해서 땜납볼(100)에 접속되어 있다. 땜납볼(100)은, 모두, 받침대(18)의 바닥면(또는 이면)에 형성된 반구상의 것으로, 예를 들면 수 10∼100개의 다수의 것이, 고밀도로 형성되어 있다. 이들의 땜납볼(100)은, 기판(91) 상에 형성된 회로 패턴(도시 생략)에 납땜되고, 이것에 의해, IC 내부의 컨트롤러 IC(19), 3개의 수지 패키지(1), 컨트롤러 IC(19)는, 외부 회로(도시 생략)로부터 제어된다.
다음에, 도 7(a)∼도 7(f)를 참조하여, 수지 패키지(1)를 기판에 실장하였을 때의 면과, 도 1(a)에 도시하는 수지 패키지(1)의 6장의 면(a∼f)의 대응을 설명하고, 또, 종형 및 횡형의 각 장착예를 설명한다. 또한, 이들의 도 7(a)∼도 7(f)에 각각 도시하는 것으로, 상기와 동일 부호를 붙인 것은 그것들과 동일한 것을 나타낸다.
도 7(a)는 본 발명의 제1 실시 형태에 관한 수지 패키지(1)의 전방 사시도로서, 이 도 7(a)에 도시하는 수지 패키지(1)의 면(e, f)은, 각각, 도 1(a)에 도시하는 면(e, f)에 대응한다. 또, 도 7(b)는 도 7(a)에 도시하는 동일 수지 패키지(1)의 배면 사시도로서, 수지 패키지(1)의 면(e, f)의 배면측의 면(c, d)을 표시하고 있고, 도 1(a)에 도시하는 면(c, d)에 대응한다.
또, 수지 패키지(1)를 회로 패턴에 장착하는 경우의 배치 방법의 차이를 도 7(c)∼도 7(f)에 각각 도시한다. 또한, HE(Hall Element)는 홀소자(16)를 나타낸다.
도 7(c)∼도 7(f)에 각각 도시하는 종형 및 횡형의 배치는, 기판(91)의 표면 실장용의 것으로서, 수지 패키지(1)의 리드 단자(21)가 회로 패턴측에 직접, 대향하고 있다. 한편, 도 7(d) 및 도 7(f)에 각각 도시하는 종형 및 횡형의 배치는, 수지 패키지(1)의 리드 단자(21)가 회로 패턴측을 향하고 있지 않고, 수지 패키지(1)의 천장면과 컨트롤러 IC(IC로 표기한 것)(19)가, 본딩 와이어(22)에 의해서 접속되어 있다.
또한, 도 7(c)∼도 7(f)의 각각에 도시하는 4종류의 배치와, 자기 검출 방향과의 대응에 대해서 상술한다.
도 7(c) 및 도 7(e)에 도시하는 4종류의 배치는, 각각, Z방향의 자기 및 X 또는 Y방향의 자기를 검출하기 위한 것이다(패턴면이 Z방향(수직) 또는 X 또는 Y방향(수평)이다).
이와 같이, 수지 패키지 본체(5)에서의 상기의 상호로 교차하는 2개의 인접하는 면부(e, f)가, 상호 직교하는 2개의 인접하는 면부(e, f)로서 구성되어 있다. 또한, 본 수지 패키지(1)는, 면부(e, f)가 상호 엄밀하게 90도로 직교하지 않고, 교차 각도는 소정 각도의 여유를 가지도록 하는 것도 가능하다.
또한, 본딩 접속하는 경우의 리드 단자(21)의 개수는, 4개뿐만 아니라, 3개 이하 및 5개 이상으로 해도 된다. 또, 리드 레이아웃에 대해서는, 디바이스의 하면 및 대항면이다.
이와 같이, 본 수지 패키지(1)는, 종형 및 횡형으로 배치한 상태로, 몰드 또는 기판 실장이 가능하다.
다음에, 수지 패키지(1)를 1칩화하는 경우의 수지 패키지(1)의 배치예에 대해서 도 7(g)∼도 7(i)를 참조하여 설명한다.
도 7(g)∼도 7(i)는 각각 본 실시 형태에 관한 수지 패키지(1)를 실장한 자기 센서 칩의 배치예를 설명하기 위한 도면이고, 이들의 도 7(g)∼도 7(i)에 도시하는 X, Y, Z는 각각 자계의 방향을 나타낸다. 여기에서, 도 7(g)에 도시하는 자기 센서(10)는, 컨트롤러 IC(19)를 각 수지 패키지(1)와 함께 실장한 것이다. 한편, 도 7(h)에 도시하는 자기 센서(11)는, 컨트롤러 IC(19)를 외부에 부착한 배치이고, 컨트롤러 IC(19)와 각 수지 패키지(1)가 직접 본딩되어 있다. 또, 도시를 생략하지만, 배선 패턴이 내부에 형성된 몰드와, 몰드의 바닥면에 납땜되어 배선 패턴이 형성된 기판과, 외부 부착을 위한 BGA형의 컨트롤러 IC를 설치하여, 컨트롤러 IC 및 각 수지 패키지(1) 사이를, 표면 실장 방식에 의해 전기적 접속하도록 할 수도 있다.
또한, 도 7(i)에 도시하는 자기 센서(12)는, 수지 패키지(1), 컨트롤러 IC(19) 등이 기판에 직접 납땜에 의해 실장된 것이고, 외부 회로(도시생략)와 접속하기 위한 커넥터(94)를 설치하고 있다.
이것에 의해, 도 7(g)∼도 7(i)에 도시하는 것에, 본딩 와이어(22)를 접속함으로써 LGA형이 얻어지고, 또, 땜납볼(100)(도 6(a) 등)을 설치한 기판에 납땜함으로써 BGA형이 얻어진다. 또한, 도시를 생략하지만, LGA형, BGA형 이외의 IC 패키 지 형상으로 제조할 수도 있다.
또한, 패키지 형상에 대해서 상술하면, 도 7(g), 도 7(h)에 도시하는 자기 센서(11)는, 모두, 리드 프레임형, 리드·와이어·패키지형, BGA형 및 LGA형 및 리드·땜납·패키지형 등의 각종의 형상을 이용할 수 있다. 또한, 도 7(i)에 도시하는 자기 센서(12)는, 기판 실장형, 패턴·땜납·패키지형을 이용할 수 있다.
이와 같이, 본 수지 패키지(1)는, 칩 형상에 관계없이 여러 가지의 기능을 실현할 수 있다.
이하, 본 수지 패키지(1)의 제조 방법에 대해서 상술한다.
도 8은 본 발명의 제1 실시 형태에 관한 절곡 가공 전의 금속판의 상면도이다. 이 도 8에 도시하는 금속판(5)은, 한쪽에, 4개의 리드 단자(21)(「L」이 붙여진 4개의 직사각형 형상의 리드 단자(21))를 1조로 하는 50조의 합계 200개(가드용의 단자를 포함시키면 약 250개)의 리드 단자(21)가 형성되어 있다. 또한, 4개의 리드 단자(21)의 외측에는, 2개의 가드용의 단자(가드 단자 : 도 13(b) 참조)(92)가 형성되고, 절단시에 있어서의 수지 패키지(1)로의 손상을 회피할 수 있다. 즉, 4개의 리드 단자(21)가, 1개의 수지 패키지(1)를 제조하기 위해서 사용된다. 그리고, 이하에 상술하는 바와 같이, 4개의 리드 단자(21) 중 내측의 2개의 사이에, 요크(17)를 붙인 홀소자(16)가 본딩에 의해 고정되고, 최종 공정에서, 50개의 수지 패키지(1)가 분리되어, 동일 구조의 50개의 수지 패키지(1)가 제조되도록 되어 있다.
또, 50개의 수지 패키지(1)에 필요한 특질은, 열팽창 비율이 비교적 낮고, 또, 방열 효율이 우수하고 절곡에 대한 강도가 큰 것으로, 이 특질을 갖는 재료로서, 일례로서 Cu계가 이용된다. 또한, 금속판(5)에 형성된 원형의 구멍부(5a) 및 사각형의 구멍부(5b)는, 모두, 가공시에 있어서의 금속판(5)의 고정 및 금속판(5)의 이동 등에 이용되는 안내구멍이다. 또, 1조의 리드 단자수, 수지 패키지(1)의 제조 개수, 수율 및 가드 단자수는, 여러 가지의 값으로 변경 가능하다.
또한, 도 9(a), 도 9(b)는 모두 본 발명의 제1 실시 형태에 관한 리드 단자(21)(리드 프레임(6))의 형상 패턴의 일례를 도시하는 도면으로서, 이들의 도 9(a), 도 9(b)에 각각 도시하는 사선이 없는 부분이 금속판(5)을 나타내고 있다. 여기에서, 도 9(a) 및 도 9(b)에 도시하는 형상 패턴은, 리드 프레임(6)을, 각각, 면(e) 및 면(f)(도 1(a) 참조)의 방향으로부터 나타낸 것이다. 또, 도 9(a), 도 9(b)의 각각에서 점선으로 표시한 부호 16은, 홀소자를 나타낸다.
도 10(a)∼도 10(f)는 모두 본 발명의 제1 실시 형태에 관한 설명중에서 홀소자를 장착하기 전에 행해지는 리드 단자(21)의 절곡 과정을 설명하기 위한 도면이다.
제1 공정은, 도 10(a), 도 10(b)의 각각에 도시하는 바와 같이, 리드 단자(21)의 선단 부분에, 리드 단자(21)와 교차하도록, 홀소자(도시 생략)의 바닥면의 사이즈에 따른 폭의 2개의 V노치(V형 노치)(V1, V2)를 형성한다. 여기에서, V1은 이 금속판(5)을 용이하게 절곡하기 위한 굽힘용 V노치이고, V2는 절단용 V노치이다. 또한, 절단용 V노치(V2)는, 수지 패키지(1)가 만들어진 후 절단되기 전에 있어서의 다른 공정에서 형성하도록 할 수도 있다. 또, V노치의 개수, 깊이, V노치 사이의 폭 등은 여러 가지의 값을 설정할 수 있다.
제2 공정은, 도 10(c), 도 10(d)에 도시하는 선단 부분의 절곡면의 반대측의 면(이하, 이면이라고 부른다)에, 마스킹 부재로서의 테플론(등록상표) 테이프(95)가, 예를 들면 맵 몰드법 등을 이용하여 부착된다(부착 설치된다). 또한, 테플론 테이프(95)의 재질은, 예를 들면 폴리이미드계의 내고온의 특성을 갖고, 벗겨지기 어려운 것이 이용된다.
제3 공정은, 도 10(e), 도 10(f)에 도시하는 선단 부분을 직각(90도)으로 절곡한다. 또, 수지 패키지(1)의 하면 및 배면에 노출된 리드 프레임(6)의 절곡 각도는, 약 45도∼약 90도 사이의 각도로 할 수도 있고, 이와 같이 하면, 절곡 공정을 원활하게 진행시킬 수 있다. 또한, 금속판의 절곡 조작이 2회 있기 때문에, 1회째의 절곡 각도는 반드시 엄밀하게 90도가 될 때까지는 요구되지 않고, 90도보다도 약간 크거나 또는 약간 작은 각도이어도 된다. 이것에 의해, 감자 각도가 조정 또는 선택된다.
계속해서, 제4 공정은, 절곡된 리드 단자(21)의 선단 부분보다도 기부측의 리드 단자 기부측 부분에, 홀소자(도시 생략)를 장착한다.
도 11(a)∼도 11(c)는 각각 본 발명의 제1 실시 형태에 관한 홀소자(16)의 장착 방법을 설명하기 위한 도면이다. 이 도 11(a)에 도시하는 선단 부분의 V노치(V1, V2) 사이에, 50개의 홀소자(16)가 페이스트 접착에 의해 다이본드 접속된다. 즉, 각 홀소자(16)가, 리드 단자(21)(리드 프레임(6))에 고정된다.
또한, 제5 공정은, 도 11(c)에 검은 원으로 나타내는 홀소자(16)의 4개의 전 극(16a∼16d)이, 각각, 도 11(c)에 도시하는 4개의 리드 단자(21)에 본딩된다. 또한, 본딩되는 전극은 Au 등의 외에 여러 가지의 것이 선택된다.
그리고, 제6 공정은, 도 11(a)∼도 11(c)에서 얻어진 본딩된 수지 패키지(1)를 몰드화한다.
도 12(a)∼도 12(c)는 각각 본 발명의 제1 실시 형태에 관한 수지 패키지(1)의 몰드화를 설명하기 위한 도면이다. 이 도 12(a)에 도시하는 금형(90)이, 절곡된 금속판에 장착되고, 이 금형(90)에 의해 둘러싸인 리드 프레임 영역에 합성 수지가 주입된다. 그리고, 수지 성형(몰드 프레스 또는 포팅)이 행해진 후, 버가 제거되어, 수지 패키지(1)가 다수 종속 배치된 수지 성형체(24)가 얻어진다(이하에 서술하는 도 13(a) 참조).
또, 도 12(c)는 본 발명의 제1 실시 형태에 관한 수지 성형체(24)의 외표면을 확대한 도면이고, 이 도 12(b)에 도시하는 외표면(C로 붙인 부분)에 테플론 테이프(95)를 부착함으로써, 리드 단자(21)가 장착된 부분과 리드 단자(21)가 장착되어 있지 않은 부분의 사이의 단차가 평탄화되어 있다.
계속해서, 제7 공정은, 리드 프레임(6)에 부착된 테플론 테이프(95)를 벗겨 낸다.
도 13(a)는 본 발명의 제1 실시 형태에 관한 테플론 테이프(95)의 제거 방법을 설명하기 위한 도면이다. 이 도 13(a)에 도시하는 본딩된 4개의 리드 단자(21)의 이면으로부터 테플론 테이프(95)가 벗겨 내어지면, 리드 단자(21)가 장착된 부분과, 리드 단자(21)가 장착되어 있지 않은 부분의 사이가 평탄한 상태로 노출된 다.
그리고, 제8 공정은, 수지 성형체(24)를 절단하여 50개의 수지 패키지(1)를 얻는다.
도 13(b), 도 13(c)는 모두 본 발명의 제1 실시 형태에 관한 수지 성형체(24)의 절단 방법을 설명하기 위한 도면이다. 제조 장치가, 도 13(a)에 도시하는 수지 성형체(24)를, 도 13(c)에 도시하는 커터(96)를 이용하여, 도 13(b)에 도시하는 바와 같이, 대략 등간격으로 절단하면, 가드 단자(92)가 절단되어, 각 수지 패키지(1)가 분리되고, 도 1(c), 도 1(d)에 도시하는 것과 동일 구조를 갖는 수지 패키지(1)가 50개 제조된다. 이것에 의해, 효율적인 제조 계획을 세울 수 있다.
이상의 각 공정에 대해서, 1개의 수지 패키지(1)와, 50개의 수지 패키지(1)의 각 제조 방법을 설명한다.
수지 패키지(1)의 제조 장치는, 리드 단자(21)의 선단 부분을 절곡하는 공정에 앞서서, 리드 단자(21)와 교차하도록, 리드 단자(21)의 굽힘용 V노치(V1)를 형성하고, 또, 수지 성형체를 금속판(도체판)으로부터 절단하는 공정(도 13(a) 등)에 앞서서, 리드 단자(21)과 교차하도록, 리드 단자(21)에 절단용 V노치(V2)를 형성한다(제1 공정). 또한, 양 V노치(V1, V2)를 리드 단자(21)의 선단 부분을 절곡하는 공정에 앞서서 형성하는 경우에는, 절단용 V노치(V2)의 형성과, 굽힘용 V노치(V1)의 형성은 어느 쪽이 먼저여도 된다. 또, 제조 장치는, 이면에 테플론 테이프(95) 등의 마스킹 부재를 부착한다(제2 공정).
다음에, 제조 장치는, 금속판(5)의 한쪽에 형성된 4개의 리드 단자(21)의 선단 부분을 절곡하고(제3 공정), 그 후, 리드 단자(21)에, 홀소자(16)를 장착한다(제4 공정). 이 제4 공정에서, 리드 단자(21)에, 홀소자(16)를 장착할 때, 제조 장치는, 상기의 절곡된 리드 단자(21)의 선단 부분보다도 기부측의 리드 단자 기부측 부분에, 홀소자(16)를 장착하도록 하고 있다. 그리고, 제조 장치는, 리드 단자(21)와 홀소자(16)를 예를 들면 본딩을 이용하여 전기적으로 접속한다(제5 공정).
또한, 절곡된 리드 단자(21) 및 리드 단자(21)에 전기적으로 접속된 홀소자(16)에 대해서, 홀소자(16)에 대해서는 이것이 수지 성형체 내에 매설되고, 리드 단자(21)에 대해서는 리드 단자(21)의 외표면이 수지 성형체에서의 상호로 교차하는 2개의 인접 면부(예를 들면 도 1(a)에 도시하는 면(e, f))에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 수지 성형체(24)를 제작(제조)한다(제6 공정). 제조 장치는, 이 수지 성형체(24)를 제작할 때, 리드 단자(21)의 외표면측에 테플론 테이프(95) 등의 마스킹 부재를 부착 설치한 후에, 수지 성형을 행한다. 그리고, 제조 장치는, 수지 성형체(24)를 금속판(5)으로부터 절단한다(제8 공정).
이와 같이, 종형 및 횡형의 각 수지 패키지(1)를, 동일 공정에 의해 제조할 수 있다.
한편, 50개의 수지 패키지(1)에 대해서도, 리드 단자(21)의 선단 부분을 절곡하는 공정에 앞서서, 리드 단자(21)와 교차하도록, 굽힘용 V노치(V1)를 형성하고, 또, 수지 성형체(24)를 금속판(5)으로부터 절단하는 공정에 앞서서, 리드 단자(21) 와 교차하도록, 리드 단자(21)의 선단 부분에 절단용 V노치(V2)를 형성하여(제1 공정), 이면에 테플론 테이프(95)를 부착한다(제2 공정). 또한, 굽힘용 V노치(V1), 절단용 V노치(V2)의 형성 공정은, 모두, 테플론 테이프(95)를 부착 설치한 후에 행할 수도 있고, 또, 절단용 V노치(V2)의 형성 공정은, 굽힘용 V노치(V1)의 형성 후에 행하도록 할 수도 있다. 또한, 양 V노치(V1, V2)를 리드 단자(21)의 선단 부분을 절곡하는 공정에 앞서서 형성하는 경우에는, 절단용 V노치(V2)의 형성과, 굽힘용 V노치(V1)의 형성은 어느 쪽이 먼저여도 된다.
다음에, 제조 장치는, 한쪽에, 4개의 리드 단자(21)를 1조로 하는 50조의 합계 200개(가드 단자(92)를 포함시키면 약 250개)의 리드 단자(21)가 형성된 금속판(5)에서의, 상기의 200개의 리드 단자(21)의 선단 부분을 절곡하여(제3 공정), 상기의 각 조의 리드 단자(21)에, 각각 홀소자(16)를 장착한다(제4 공정).
또, 1개의 수지 패키지(1)의 제조 공정과 동일하게, 제조 장치는, 상기의 절곡된 리드 단자(21)의 선단 부분보다도 기부측의 리드 단자 기부측 부분에, 홀소자(16)를 장착한다. 또한, 절단용 V노치(V2)의 형성 공정은, 기부측의 리드 단자 기부측 부분에, 홀소자(16)를 장착하는 공정의 후에 행할 수 있다. 그리고, 제조 장치는, 상기의 각 조의 리드 단자(21)와 대응하는 홀소자(16)를 각각 전기적으로 접속한다(제5 공정).
또한, 절곡된 리드 단자(21) 및 리드 단자(21)에 전기적으로 접속된 상기의 각 홀소자(16)에 대해서, 홀소자(16)에 대해서는 이것이 수지 성형체(24) 내에 매설되고, 리드 단자(21)에 대해서는 상기 4개의 리드 단자(21)의 외표면이 수지 성형체(24)에서의 상호로 교차하는 2개의 인접 면부(e, f)에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 수지 성형체(24)를 복수 제작한다(제6 공정).
제조 장치는, 각 수지 성형체(24)를 제작할 때, 리드 단자(21)의 외표면측에 마스킹 부재로서의 테플론 테이프(95)를 부착 설치한 후에, 수지 성형을 행한다. 또한, 테플론 테이프(95)의 부착 설치 공정은, 절곡된 리드 단자(21)의 선단 부분보다도 기부측의 리드 단자 기부측 부분에, 홀소자(16)를 장착하는 공정의 후에 행할 수 있다. 그리고, 제조 장치는, 이들의 수지 성형체(24)를 금속판(5)으로부터 절단한다(제8 공정).
이와 같이, 본 제조 방법에 의하면, 1개의 수지 패키지(1)와, 복수개의 수지 패키지(1)를, 거의 동일 공정으로 제조할 수 있다. 또한, 동일한 제조 라인을 이용하여, 1개의 수지 패키지(1)와, 복수개의 수지 패키지(1)를 제조할 수 있기 때문에, 제조 효율의 향상에 기여한다.
또, 제조 라인의 재배열 또는 변경을 수반하지 않고, 1개의 수지 패키지(1)와, 복수개의 수지 패키지(1)를 제조할 수 있게 되어, 작업 효율이 대폭으로 개선되고, 생산 효율이 한층 더 향상한다.
그리고, 도 14(a)는 본 발명의 제1 실시 형태에 관한 자기 센서(10(또는 20))의 제조 방법을 설명하기 위한 도면이다. 납땜의 전에, 이 도 14(a)에 도시하는 자기 센서(10, 20)의 바닥면은, Pd 또는 Sn의 도금 처리가 행해진다. 또, 기판 (91) 상의 납땜되는 위치에, 리플로우용의 납땜(예를 들면 분말상의 땜납)이 행해진다. 그리고, 자기 센서(10 또는 20)는, 기판(91) 상에 정확히 배치되고, 이 기판(91)이 가열로에 통과되어 납땜되어(이 납땜 처리는 리플로우라고 부른다), 표면 실장형의 자기 센서(10 또는 20)가 제조된다.
한편, 도 14(b)는 본 발명의 제1 실시 형태에 관한 본딩을 이용한 제조 방법을 설명하기 위한 도면이다. 이 도 14(b)에 도시하는 Z방향 및 X 또는 Y방향용의 각 수지 패키지(1)가, 기판(91) 상에 고정되고, 그리고, 각 수지 패키지(1)의 리드 단자(21)와, 예를 들면 컨트롤러 IC(19)가 본딩되어, 자기 센서(10 또는 20)가 제조된다.
이와 같이 하여 제조된 자기 센서(10 또는 20)는, 높이의 제한 등의 사양에 대응할 수 있고, 휴대 전화기의 소형화를 촉진할 수 있다. 또, 유저는, 네비게이션 서비스를 이용할 수 있다.
또한, 1칩화 및 몰드에 의해, 충격에 대해서 내성을 갖고, 홀소자(16)의 위치 어긋남 및 전압 로스를 방지할 수 있으며, 안정한 검출 정밀도를 유지할 수 있다.
또, 이와 같이, 본 제조 방법에 의하면, 약 4㎜ 사방의 소형의 자기 센서(10 또는 20), 방위 센서를 얻을 수 있고, 휴대 전화기의 사이즈에 관한 사양에 적합(meet)할 수 있다. 또한, 종형 및 횡형의 2종류의 배치가 가능해지고, 예를 들면 자기 센서 모듈의 높이(Z방향), 면적(X 또는 Y방향) 등의 요구 사양에 대해서 유연하게 배치할 수 있어서, 설계상의 자유도가 향상한다.
또한, 본 제조 방법 및 수지 패키지(1)의 제품 형상 및 제조 공정은, 기존의 BGA, LGA형 등의 제품 형상, 몰드, 본딩 등의 제조 공정 등을 거의 변경하지 않고 사용할 수 있기 때문에, 상기의 설계의 자유도 등의 부가 가치를 갖는 자기 센서 등을 저 비용으로 공급 가능하게 된다. 그리고, 방위 센서에 대해서도, 상기의 자기 센서(10, 20)에 의한 이점과 거의 동일한 이점을 갖는다.
또한, 수지 패키지(1)의 형상은 여러 가지로 변형할 수 있다.
도 15(a)는 본 발명의 제1 실시 형태의 변형예에 관한 수지 패키지의 사시도이다. 이 도 15(a)에 도시하는 수지 패키지(31)는, 7면의 면(면부)(31a∼31g)을 설치한 것으로, 면(31a∼31g)에 의해서 수지 패키지 본체(13)가 형성되고, 이 수지 패키지 본체(13)가 둘러싸인 공간 영역에는, 동일하게, 합성 수지가 주입되어 있다. 또, 면(31a)(상면)과 면(31b)(앞측면)의 사이에, 면(31d)(경사면)이 설치되어 있다. 그리고, 31g(좌측면)와 평행한 단면 C-C'의 형상은 오각형으로 되어 있다. 또, 수지 패키지(31)의 면(31c)과 면(31g)에는, 리드 단자(21)가 예를 들면 4개 설치되고, 이들의 리드 프레임(6)은, 금속판의 절곡 가공에 의해 제조된다. 또한, 도 15(a)에서, 홀소자(16)의 도시는 생략하고 있다.
또한, 도 15(a) 및 다음에 서술하는 도 15(b)에 도시하는 것으로 상술한 것과 동일 부호를 갖는 것은, 그것들과 동일한 것이다.
도 15(b)는 본 발명의 제1 실시 형태의 변형예에 관한 홀소자(16)의 장착예를 도시하는 도면이다. 이 도 15(b)에 도시하는 홀소자(16)는, 면(31e)에 페이스트 접착에 의해 다이본드되어 고정되어 있다. 또한, 리드 단자(21)와 홀소자(16) 의 전기적 접속은, 전극(97)을 통해서 본딩 와이어(22)를 이용하여 행해진다. 여기에서, 전극(97)은, 면(31e)의 내측면에 장착되어 있고, 면(31)의 내부에 형성된 내부 배선을 이용함으로써, 홀소자(16)는, 리드 단자(21)를 통해서, 외부 회로와 전기적으로 접속되도록 되어 있다.
이와 같이, 본 수지 패키지(31)는, 반도체 칩으로서의 홀소자(16)와, 홀소자(16)를 매설하는 동시에, 상호 직교하는 2개의 인접하는 면부(31c, 31g)를 갖는 수지 패키지 본체(13)와, 수지 패키지 본체(13)에서의 상기 2개의 면부(31c, 31)의 외표면에, 이들 2개의 면부(31c, 31)에 걸쳐서 장착되는 동시에, 홀소자(16)와 수지 패키지 본체(13) 내에서 전기적으로 접속된 리드 프레임(6)을 구비하여 구성되게 된다.
이와 같이 하여, 수지 패키지의 외관 형상을 변형한 수지 패키지(31)를 사용해도, 자기 검출의 정밀도의 열화를 초래하지 않고 자기 센서(10 또는 20)를 제조할 수 있다. 또, 도 16(a), 도 16(b)는 모두 본 발명의 제1 실시 형태의 변형예에 관한 수지 패키지(31)의 단면도이고, 상기와 동일 부호를 갖는 것은 그것들과 동일의 것을 나타낸다. 이들의 도 16(a), 도 16(b)에 도시하는 바와 같이, 받침대(18)의 위에, 종형 및 횡형 중 어느 하나의 수지 패키지(31)를 설치할 수 있다.
이것에 의해, 도 16(a)에 도시하는 종형의 수지 패키지(13)는, Z방향으로부터의 자기를 검출하고, 도 16(b)에 도시하는 횡형의 수지 패키지(13)는, X방향 또는 Y방향으로부터의 자기를 검출하도록 되어 있다.
이와 같이, 수지 패키지는, 여러 가지의 외관 형상을 취할 수 있고, 각 외관 형상이 다른 경우에도, 내장한 홀소자(16)를 종형, 횡형의 2종류의 양태로, 받침대(18)에 배치할 수 있으며, 이 상태로 Z방향 및 X방향, Y방향의 각 방향으로부터의 자기 검출이 가능하기 때문에, 상기의 실시 형태에서 얻어지는 이점과 동일한 이점을 얻을 수 있다.
(B) 본 발명의 제2 실시 형태의 설명
제1 실시 형태에의 홀소자(16)의 크기와 동일 오더의 크기를 갖는 반도체 칩은, 여러 가지의 것이 알려져 있다. 제2 실시 형태에서는, 이 중 발광 다이오드 소자(발광 다이오드: 이하, LED) 또는 적외선 센서 소자를 이용한 양태에 대해서 설명한다.
LED를 수지 패키지로 몰드화한 제품은, 예를 들면 펜라이트이고, 장내에서 그 펜라이트를 흔듬으로써, 현란한 분위기에 의해 좋아진다. 제2 실시 형태에서는, 반도체 칩이 LED로서 구성되는 동시에, 수지 패키지 본체가 광 투과성 수지 패키지 본체로서 구성되어 있다. 제2 실시 형태에서의 LED 내장형 수지 패키지의 구조는, 제1 실시 형태에서의 수지 패키지(1)의 홀소자(16)를, LED로 치환한 것이다.
여기에서, LED는, 합성 수지에 의해 몰드화하여, 예를 들면 발광펜과 같이, 몰드화된 상태에서 발광시킬 수 있다. 또, 합성 수지에 포함되는 안료의 색채는, 소망의 색채를 이용할 수 있고, 예를 들면 무색 투명 또는 유색 투명(그린 투명, 청색 투명 등)의 각종의 색채에 의해, 휘도가 높은 색의 광을 출력할 수 있다.
또한, 적외선 센서 소자는, 예를 들면, 인간, 동물 또는 물체의 방사 에너지(열원)를 검지하는 것으로, 구제적으로는, 적외선의 강도를 측정하기 위한 것이다. 적외선 센서 소자의 기능은, 예를 들면 포인트 강도(소망의 점에 있어서 적외선 강도) 측정, 강도 분포 측정, 온도 측정, 광정보 전달 및 삼각 측위법을 이용한 거리 측위 등이다. 그리고, 반도체 칩이 적외선 센서 소자로서 구성되는 동시에, 수지 패키지 본체(13)가 적외선 투과성 수지 패키지 본체로서 구성되어 있는 것이다. 또, 적외선 센서 소자 내장형 수지 패키지의 구조는, 제1 실시형태에 있어서의 수지 패키지(1)의 홀소자(16)를, 적외선 센서 소자로 치환한 것이다. 또한, 적외선 센서 소자의 배치 방향은, 적외선의 검지부가 수지 패키지(31)의 바깥쪽을 향하도록 하고, 예를 들면 도 15 에 도시하는 바와 같이, 적외선 센서 소자의 바닥면이 2개 또는 4개의 리드 단자(21)의 각각에, 절연 페이스트 등에 의해 접착되어 있다.
또한, LED 및 적외선 센서 소자의 수지 패키지(1, 31)에 있어서의 고정 위치에 대해서는, LED 및 적외선 센서 소자를 수지 패키지(31)의 바닥면에 페이스트 접착하는 경우에, 「수지 패키지(31)의 어느 측면을 바닥면으로 할지」와 「수지 패키지(1, 31)의 길이 방향의 축을 어느 방향으로 향할지」의 각각이 고려되어 설계된다. 그리고, LED 및 적외선 센서 소자를, 수지 패키지(1, 31)에 실장하는 경우에 있어서는, 각각, 광 빔의 출력 투과 특성과 적외선의 입력 투과 특성이 높은 재질이 선택되어, 몰드화된 수지 패키지(1, 31)를 이용해도, 광신호의 발광 및 적외선의 검지에 대한 정밀도가 유지되도록 되어 있다.
구체적으로는, LED의 발광축과 적외선 센서 소자의 수광축은, 모두, 상기의 자기 검출축에 일치하도록, 수지 패키지(31) 내에 고정되어 있다. 그리고, 자기 검출축에 일치하도록 고정된 LED 또는 적외선 센서 소자를 포함하는 1~3개의 수지 패키지(31)는, 기판(91) 또는 받침대(18) 상에 있어서, 발광축 또는 수광축이 상호 간섭하지 않도록 배치되고, 이것에 의해, LED 로부터의 광이 외부에 도달하고, 또한, 적외선 센서 소자에는 외부로부터의 적외선을 효율 좋게 수광할 수 있도록 되어 있다.
따라서, 본 수지 패키지(31)는, LED로서 수지 패키지(31) 내부에서 발광시킨 광을 수지 패키지(31) 외부로 출력하는 동시에, 적외선 센서 소자로서 수지 패키지(31) 외부로부터 입력된 광을 수지 패키지(31) 내부에서 수광한다.
또한, 본 수지 패키지(31)는, LED와 적외선 센서 소자를 함께 실장하는 것도 가능하다.
다음에, 본 발명의 제2 실시 형태에 관한 반도체 칩 매장형 수지 패키지(31)의 제조 방법에 대해서, 1개의 수지 패키지(31)와, 50개의 수지 패키지(31)의 각 제조 방법을 설명하지만, 이들의 각 제조 방법도, 제1 실시 형태에서의 홀소자(16)를 LED 또는 적외선 센서 소자로 치환한 것이다.
최초로, 제조 장치는, 금속판(5)의 한쪽에 형성된 4개의 리드 단자(21)의 선단 부분을 절곡하여, 리드 단자(21)에, LED를 장착하고, 리드 단자(21)와 LED를 예를 들면 본딩을 이용하여 전기적으로 접속한다. 또한, 절곡된 리드 단자(21) 및 리드 단자(21)에 전기적으로 접속된 LED에 대해서, LED에 대해서는 이것이 수지 성형체(24, 도 13(a) 참조) 내에 매설되고, 리드 단자(21)에 대해서는 리드 단자(21)의 외표면이 수지 성형체에서의 상호로 교차하는 2개의 인접 면부에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 수지 성형체(24)를 제작한다. 그리고, 제조 장치 는, 수지 성형체(24)를 금속판(5)으로부터 절단한다.
이와 같이, LED가 금속판(5)에 장착된 후에, 금속판(5)이 절곡되기 때문에, 종형 및 횡형의 각 수지 패키지(31)를, 동일 공정에 의해 제조할 수 있다. 또한, 적외선 센서 소자에 대해서도, LED 제조 방법과 동일 공정에 의해 제조된다.
한편, 50개의 수지 패키지(31)에 대해서도, 제조 장치는, 한쪽에, 4개의 리드 단자(21)를 1조로 하는 50조의 합계 200개(가드 단자(92)를 포함시키면 약 250개)의 리드 단자(21)를 형성한 금속판에서, 상기의 200개의 리드 단자(21)의 선단 부분을 절곡하여, 상기의 각 조의 리드 단자(21)에, 각각 LED를 장착한다. 그리고, 제조 장치는, 상기의 각 조의 리드 단자(21)와 대응하는 LED를 각각 전기적으로 접속한다.
또한, 절곡된 리드 단자(21) 및 리드 단자(21)에 전기적으로 접속된 상기의 각 LED에 대해서, LED에 대해서는 이것이 수지 성형체 내에 매설되고, 리드 단자(21)에 대해서는 상기 4개의 리드 단자(21)의 외표면이 수지 성형체에서의 상호로 교차하는 2개의 인접 면부(e, f)에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 수지 성형체를 50조 제작한다. 그리고, 제조 장치는, 이들의 수지 성형체를 금속판으로부터 절단한다.
또한, LED에 대신하여, 적외선 센서 소자를 설치한 반도체 칩 매장형 수지 패키지의 제조 방법에 대해서도, 도 15(a), 도 15(b)의 배치 방법과 동일한 제조 방법을 이용하는 것이 가능하다. 이 적외선 센서 소자를 설치한 반도체 칩 매장형 수지 패키지의 제조 방법은, LED의 제조 방법과 동일하므로 중복 설명을 생략한다.
이와 같이, 본 제조 방법에 의하면, 대략 직육면체 형상의 수지 패키지(31)에 의해, 2방향의 자기 검출 기능을 실현할 수 있고, 제조 효율의 향상에 기여한다.
또한, 수지 패키지(31)는, 면부(e, f)가 상호 직교하지 않는 경우이어도 된다.
또, 이것에 의해, LED의 발광 방향이 예를 들면 상부 방향인지 가로 방향인지를 유저가 선택하여 사용하는 경우가 있다. 이와 같은 LED에 대해서도, 저렴하고 또한 고휘도의 것이 실장된 제품이 요망되고 있다.
또한, 이것에 의해, 유저는, 적외선 센서 소자의 수광 방향을 상부 방향 또는 가로 방향으로 선택할 수 있다.
이와 같이 하여, LED 또는 적외선 센서 소자를 매장한 수지 패키지(31)의 배치 방향을 변경한 상태에서도 수지 패키지(31) 및 외부 사이에서 도통을 유지하면서 수지 패키지(31)의 배치의 자유도를 향상할 수 있고, 또한, 소형화 및 양산화를 도모할 수 있다.
(C) 기타
상기의 수지 패키지(1, 31)의 형상은 여러 가지의 것을 이용할 수 있고, 기판(91) 및 합성 수지 등의 재료도 여러 가지의 것을 이용할 수 있다. 예를 들면 리드 프레임(6)은 금속 이외의 도전성 물질을 이용할 수 있다.
또한, 본 발명의 반도체 칩 매장형 수지 패키지(1, 31)를 이용한 자기 센서(10, 20)는, 선박 등에 설치된 위치 정보의 취득 기기, 건축물 검사 및 토목 검사 에서의 경사 각도의 계측 기기에도 적용 가능하다.
또, 본 발명의 반도체 칩 매장형 수지 패키지(1, 31)는, 방위 센서에 적용 가능한 것은 말할 필요도 없다. 방위 센서는, 자기 센서에 의해서 검출된 1∼3차원의 지자기의 강도, 지자기의 방향을 나타내는 데이터와, 미리 보유한 방위의 기준이 되는 데이터를 이용하여, 방위 정보를 출력하는 것이기 때문에, 역시, 휴대 전화기 등에 탑재한 경우에는, 휴대 전화기의 소형화에 기여한다.
또한, 리드 단자(21)의 개수(n)는 1∼3 또는 5이상으로 할 수도 있고, 조합수(M)도 여러 가지의 값으로 할 수 있다. 그리고, 상기 제1 실시 형태, 제2 실시 형태에서의 여러 가지의 값은 모두 일례이고, 이들의 설명에 있어서의 수치를 단순히 변경한 것 만에 대해서, 본 발명의 우위성은 조금도 손상되는 것이 아니다.
또, 본 반도체 칩 매장형 수지 패키지의 제조 방법은, 단품의 LED, 방위 출력하는 홀소자(16), 방위 센서의 출력 및 컨트롤러 IC(19)를 설치한 하이브리드형의 모듈로서도 실장 가능하다.
본 발명의 반도체 칩 매장형 수지 패키지에 의하면, 배치의 자유도가 향상하여, 본 수지 패키지를 탑재한 기기의 소형화를 도모할 수 있다. 또, 부품 점수를 저감할 수 있어서 부품의 범용성을 향상시킬 수 있고, 저 비용화가 촉진된다.
그리고, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법에 의하면, 홀소자 또는 LED 및 적외선 센서 소자 등의 반도체 칩이 몰드화되기 때문에, 충격 등에 대한 내성을 향상시킬 수 있고, 또, 장기간의 품질을 유지할 수 있다.
또한, 본 발명의 반도체 칩 매장형 수지 패키지를 이용한 자기 센서에 의하면, 예를 들어, 휴대 전화기의 소형화와 함께, 방위 센서, 선박, 건설, 계측 등의 각종의 자기 또는 지자기의 검출 장치의 소형화, 저 비용화를 도모한다. 또한, 자기 검출 정밀도는, 종래 기술에 의한 정밀도와 동등하게 유지할 수 있기 때문에, 통신 사업자는, 네비게이션 서비스를 확대해서 전개할 수 있다.
즉, 본 발명의 반도체 칩 매장형 수지 패키지에 의하면, 배치에 대한 자유도가 높은 설계가 가능하게 되는 동시에, 부품 점수가 감소하므로 부품의 범용화를 촉진할 수 있다.
또한, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법에 의하면, 기존의 제조 공정을 변경하지 않고 사용할 수 있으므로, 제조 비용 외에 실장 비용을 저감할 수 있고, 또한, 대량 생산하는 경우에 있어서 저비용으로 효율 좋게 제조할 수 있다.
그리고, 본 발명의 반도체 칩 매장형 수지 패키지의 제조 방법에 의하면, 1개의 수지 패키지와, 복수개의 수지 패키지를, 대략 동일 공정으로 제조할 수 있고, 또한, 동일한 제조 비용을 이용하여 제조할 수 있으므로, 제조 효율의 향상에 기여한다. 더욱이, 제조 라인의 재배열 또는 변경을 수반하지 않고, 1개의 수지 패키지 및 복수개의 수지 패키지를 제조할 수 있게 되어, 작업 효율이 대폭으로 개선되고, 생산 효율이 한층 더 향상한다.
그리고, 본 발명의 반도체 칩 매장형 수지 패키지를 이용한 자기 센서에 의하면, 자기 센서의 소형화를 도모할 수 있고, 휴대 전화기 등의 소형화에 기여한 다. 또한, 예를 들면 네비게이션 기능을 갖는 휴대 전화기를 소형화할 수 있다.

Claims (15)

  1. 반도체 칩과,
    상기 반도체 칩을 매설하는 동시에, 상호로 교차하는 2개의 인접하는 면부를 갖는 수지 패키지 본체와,
    상기 수지 패키지 본체에서의 상기 2개의 면부의 외표면에, 이들 2개의 면부에 걸쳐서 장착되는 동시에, 상기 반도체 칩과 상기 수지 패키지 본체 내에서 전기적으로 접속된 리드 프레임을 구비하여 구성된 것을 특징으로 하는 반도체 칩 매장형 수지 패키지.
  2. 제1항에 있어서, 상기 수지 패키지 본체에서의 상기의 상호로 교차하는 2개의 인접하는 면부가, 상호 직교하는 2개의 인접하는 면부로서 구성되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 반도체 칩이 홀소자로서 구성되는 동시에,
    상기 수지 패키지 본체가 자계 투과성 수지 패키지 본체로서 구성되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지.
  4. 제1항 또는 제2항에 있어서, 상기 반도체 칩이 적외선 센서 소자로서 구성되는 동시에,
    상기 수지 패키지 본체가 적외선 투과성 수지 패키지 본체로서 구성되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지.
  5. 제1항 또는 제2항에 있어서, 상기 반도체 칩이 발광 다이오드 소자로서 구성되는 동시에,
    상기 수지 패키지 본체가 광 투과성 수지 패키지 본체로서 구성되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지.
  6. 도체판의 한쪽에 형성된 n(n은 자연수를 나타낸다)개의 리드 단자의 선단 부분을 절곡하는 공정과,
    상기 리드 단자에, 반도체 칩을 장착하는 공정과,
    상기 리드 단자와 상기 반도체 칩을 전기적으로 접속하는 공정과,
    상기 절곡된 리드 단자 및 상기 리드 단자에 전기적으로 접속된 상기 반도체 칩에 대해서, 상기 반도체 칩에 대해서는 이것이 수지 성형체 내에 매설되고, 상기 리드 단자에 대해서는 상기 리드 단자의 외표면이 상기 수지 성형체에서의 상호로 교차하는 2개의 인접 면부에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 상기 수지 성형체를 제작하는 공정과,
    상기 수지 성형체를 상기 도체판으로부터 절단하는 공정을 구비하여 구성된 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  7. 한쪽에, n(n은 자연수를 나타낸다)개의 리드 단자를 1조로 하는 m(m은 자연수를 나타낸다)조의 합계 n×m개의 리드 단자를 형성한 도체판에서, 상기 n×m개의 리드 단자의 선단 부분을 절곡하는 공정과,
    상기의 각 조의 리드 단자에, 각각 반도체 칩을 장착하는 공정과,
    상기의 각 조의 리드 단자와 대응하는 상기 반도체 칩을 각각 전기적으로 접속하는 공정과,
    상기 절곡된 리드 단자 및 상기 리드 단자에 전기적으로 접속된 상기의 각 반도체 칩에 대해서, 상기 반도체 칩에 대해서는 이것이 수지 성형체 내에 매설되고, 상기 리드 단자에 대해서는 상기 n개의 리드 단자의 외표면이 상기 수지 성형체에서의 상호로 교차하는 2개의 인접 면부에 걸쳐서 노출되도록, 수지 성형을 행함으로써, 상기 수지 성형체를 복수 제작하는 공정과,
    이들의 상기 수지 성형체를 상기 도체판으로부터 절단하는 공정을 구비하여 구성된 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  8. 제6항 또는 제7항에 있어서, 상기 리드 단자에, 상기 반도체 칩을 장착할 때, 상기의 절곡된 리드 단자의 선단 부분보다도 기부(基部)측의 리드 단자 기부측 부분에, 상기 반도체 칩을 장착하는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  9. 제6항 또는 제7항에 있어서, 상기 수지 성형체를 제작할 때,
    상기 리드 단자의 외표면측에 마스킹 부재를 부착 설치한 후에, 수지 성형을 행하는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  10. 제6항 또는 제7항에 있어서, 상기 리드 단자의 선단 부분을 절곡하는 공정에 앞서서, 상기 리드 단자와 교차하도록, 상기 리드 단자에 굽힘용 노치를 형성하는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  11. 제6항 또는 제7항에 있어서, 상기 수지 성형체를 상기 도체판으로부터 절단하는 공정에 앞서서, 상기 리드 단자와 교차하도록, 상기 리드 단자에 절단용 노치를 형성하는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지의 제조 방법.
  12. 기판과,
    상기 기판 상에 배치되어, 홀소자와, 상기 홀소자를 매설하는 동시에, 상호로 직교하는 2개의 인접하는 면부를 갖는 수지 패키지 본체와, 상기 수지 패키지 본체에서의 상기 2개의 면부의 외표면에, 이들 2개의 면부에 걸쳐서 장착되는 동시에, 상기 홀소자와 상기 수지 패키지 본체 내에서 전기적으로 접속된 리드 프레임을 구비하여 구성된 제1 반도체 칩 매장형 수지 패키지와,
    상기 제1 반도체 칩 매장형 수지 패키지에서의 상기 홀소자의 구동 및 제어를 행하는 제어부를 구비하여 구성된 것을 특징으로 하는 반도체 칩 매장형 수지 패키지를 이용한 자기 센서.
  13. 제12항에 있어서, 상기 기판 상에, 상기 제1 반도체 칩 매장형 수지 패키지와는 별도로, 상기 제1 반도체 칩 매장형 수지 패키지와 동일 구조를 갖는 제2 반도체 칩 매장형 수지 패키지가 상기 제1 반도체 칩 매장형 수지 패키지에 대해서 90도 회전 이동시킨 상태로 배치되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지를 이용한 자기 센서.
  14. 제13항에 있어서, 상기 기판 상에, 상기 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지와는 별도로, 3차원 공간을 구성하는 3축 중의 상기 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지에 의해서 검출되는 축 방향과는 다른 축 방향을 따른 자기를 검출할 수 있는 자기 감지 부재가 배치되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지를 이용한 자기 센서.
  15. 제14항에 있어서, 상기 자기 감지 부재가, 상기 제1 반도체 칩 매장형 수지 패키지와 동일 구조를 갖는 제3 반도체 칩 매장형 수지 패키지로서 구성되고,
    상기 제3 반도체 칩 매장형 수지 패키지가 상기 제1 반도체 칩 매장형 수지 패키지 및 제2 반도체 칩 매장형 수지 패키지에 대해서 각각 90도 회전 이동시킨 상태로 배치되어 있는 것을 특징으로 하는 반도체 칩 매장형 수지 패키지를 이용한 자기 센서.
KR1020050072770A 2004-08-11 2005-08-09 반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를이용한 자기 센서 KR100715648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00234849 2004-08-11
JP2004234849A JP2006054319A (ja) 2004-08-11 2004-08-11 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサ

Publications (2)

Publication Number Publication Date
KR20060050332A KR20060050332A (ko) 2006-05-19
KR100715648B1 true KR100715648B1 (ko) 2007-05-08

Family

ID=36031598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072770A KR100715648B1 (ko) 2004-08-11 2005-08-09 반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를이용한 자기 센서

Country Status (2)

Country Link
JP (1) JP2006054319A (ko)
KR (1) KR100715648B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100742569B1 (ko) 2006-05-23 2007-07-25 (주) 아모센스 자기센서 패키지 제조방법 및 그 방법에 의해 제조된자기센서 패키지
JP2009122049A (ja) * 2007-11-16 2009-06-04 Alps Electric Co Ltd 地磁気センサ
CN103412269B (zh) * 2013-07-30 2016-01-20 江苏多维科技有限公司 单芯片推挽桥式磁场传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09133746A (ja) * 1995-11-09 1997-05-20 Matsushita Electron Corp 磁気センサ装置およびその製造方法
JPH09214017A (ja) * 1996-02-06 1997-08-15 Asahi Kasei Denshi Kk ホール素子
JPH1197760A (ja) 1997-09-19 1999-04-09 Hitachi Cable Ltd 表面実装型磁電変換素子
JPH11121830A (ja) 1997-10-17 1999-04-30 Asahi Kasei Denshi Kk 薄型高感度ホール素子とその製造方法
JP2002368304A (ja) 2001-06-07 2002-12-20 Asahi Kasei Electronics Co Ltd ホール素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922959A (ja) * 1995-07-06 1997-01-21 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JP4009097B2 (ja) * 2001-12-07 2007-11-14 日立電線株式会社 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2004191065A (ja) * 2002-12-06 2004-07-08 Asahi Kasei Electronics Co Ltd 磁気センサおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09133746A (ja) * 1995-11-09 1997-05-20 Matsushita Electron Corp 磁気センサ装置およびその製造方法
JPH09214017A (ja) * 1996-02-06 1997-08-15 Asahi Kasei Denshi Kk ホール素子
JPH1197760A (ja) 1997-09-19 1999-04-09 Hitachi Cable Ltd 表面実装型磁電変換素子
JPH11121830A (ja) 1997-10-17 1999-04-30 Asahi Kasei Denshi Kk 薄型高感度ホール素子とその製造方法
JP2002368304A (ja) 2001-06-07 2002-12-20 Asahi Kasei Electronics Co Ltd ホール素子

Also Published As

Publication number Publication date
JP2006054319A (ja) 2006-02-23
KR20060050332A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
EP1839064B1 (en) Method of manufacturing a 3-axis sensor in a single package
US7559148B2 (en) Magnetic azimuth detecting device
US7671478B2 (en) Low height vertical sensor packaging
US20110002587A1 (en) Housing for an Optoelectronic Component and Arrangement of an Optoelectronic Component in a Housing
US20110234218A1 (en) Integrated multi-axis hybrid magnetic field sensor
CN100419479C (zh) 用于光源和目标元件之间光耦合的扣合光学元件
CN106444218A (zh) 镜头驱动装置
KR100715648B1 (ko) 반도체 칩 매장형 수지 패키지, 반도체 칩 매장형 수지패키지의 제조 방법 및 반도체 칩 매장형 수지 패키지를이용한 자기 센서
US7194815B2 (en) Device for detecting magnetic azimuth
JP2012237751A (ja) ３軸センサ・チップパッケージに関するシステムと方法
US20090072823A1 (en) 3d integrated compass package
JP2005283457A (ja) 光学式エンコーダ及びその製造方法
EP1345274A2 (en) Photo-detecting device, photo-emitting device and optical wireless communication device
KR20160145001A (ko) 다이 패키지에 커플링되도록 구성된 다이-투-와이어 커넥터 및 와이어-투-다이 커넥터를 포함하는 다이 패키지
JP2006303479A (ja) 半導体チップ埋蔵型樹脂パッケージおよび半導体チップ埋蔵型樹脂パッケージの製造方法並びに半導体チップ埋蔵型樹脂パッケージを用いた磁気センサー
KR101090990B1 (ko) 지자기 센서 및 그의 제조방법
US20220247071A1 (en) Uwb antenna module
JP4852517B2 (ja) 光送受信装置
KR101023082B1 (ko) 플럭스게이트 소자를 갖는 전자 나침반 및 이를 제조하는 방법
CN114257706B (zh) 摄像模组
KR20070120686A (ko) 하이브리드형 지자기 센서 및 그 제조방법
US8339491B2 (en) Image sensor module embedded in mobile phone and method of manufacturing the same
JP2005345368A (ja) ３軸磁気検出素子および３軸磁気検出装置、ならびその製造方法
CN103427155A (zh) 一种悬浮式天线及带悬浮式天线的电路板
KR20110012178A (ko) 플립 본딩 방식으로 실장된 플럭스게이트 소자를 갖는 전자 나침반 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150504

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160503

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190410

Year of fee payment: 13