KR100708283B1 - 반도체 장치의 시험 장치 및 시험 방법 - Google Patents

반도체 장치의 시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR100708283B1
KR100708283B1 KR1020050084516A KR20050084516A KR100708283B1 KR 100708283 B1 KR100708283 B1 KR 100708283B1 KR 1020050084516 A KR1020050084516 A KR 1020050084516A KR 20050084516 A KR20050084516 A KR 20050084516A KR 100708283 B1 KR100708283 B1 KR 100708283B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
contactor
test
support substrate
head
Prior art date
Application number
KR1020050084516A
Other languages
English (en)
Other versions
KR20060106591A (ko
Inventor
가즈히로 다시로
야스유키 이토
시게유키 마루야마
요시카즈 아리사카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060106591A publication Critical patent/KR20060106591A/ko
Application granted granted Critical
Publication of KR100708283B1 publication Critical patent/KR100708283B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 복수의 반도체 장치 중 임의의 1개를 배면 측으로부터 컨택터(contactor)에 대하여 가압하면서 시험을 실시할 수 있는 반도체 장치의 시험 장치 및 시험 방법을 제공하는 것을 과제로 한다.
복수의 반도체 장치에 전기적인 접속을 행하면서 시험을 행한다. 복수의 반도체 장치(20)를 지지 기판(21)에 정렬하여 유지한다. 지지 기판(21)을 컨택터(24)를 향하여 개구된 공간을 내측에 갖는 스테이지(22)에 탑재 배치하여 고정한다. 가압 헤드(25)는 스테이지(22)의 내측 공간 내에 배치된다. 지지 기판(21)은 복수의 반도체 장치(20) 각각의 배면(20b)을 스테이지(22)의 공간을 향하여 노출하여 유지하는 오목부를 갖는다. 스테이지(22)는 수평 방향으로 이동 가능하고, 가압 헤드(25)는 수직 방향으로 이동 가능하다.
반도체 장치의 시험 장치, 접촉자, 컨택터

Description

반도체 장치의 시험 장치 및 시험 방법{TESTING DEVICE AND TESTING METHOD OF A SEMICONDUCTOR DEVICE}
도 1은 종래의 반도체 장치의 특성 시험에서의 처리 공정의 제 1 예를 설명하기 위한 도면.
도 2는 종래의 반도체 장치의 특성 시험에서의 처리 공정의 제 2 예를 설명하기 위한 도면.
도 3은 종래의 반도체 장치의 특성 시험에서의 처리 공정의 제 3 예를 설명하기 위한 도면.
도 4는 본 발명의 제 1 실시예에 의한 시험 방법을 설명하기 위한 도면.
도 5는 본 발명의 제 1 실시예에 의한 시험 방법을 설명하기 위한 도면.
도 6은 본 발명의 제 1 실시예에 의한 시험 방법을 설명하기 위한 도면.
도 7은 본 발명의 제 1 실시예에 의한 시험 방법에 사용되는 시험 장치의 일부를 나타내는 사시도.
도 8은 XY 이동 기구를 갖는 XY 스테이지를 나타내는 사시도.
도 9는 편중 기구가 설치된 오목부를 갖는 지지 기판의 사시도.
도 10은 편중 기구가 설치된 오목부의 확대도.
도 11은 편중 기구가 설치된 오목부의 확대도.
도 12는 편중 기구가 설치된 오목부의 확대도.
도 13은 편중 기구가 설치된 오목부의 확대도.
도 14는 가압 헤드에 의한 위치 결정 기구의 개요를 나타내는 도면.
도 15는 가압면 주위의 위치 결정 가이드에 경사면을 갖는 가압 헤드가 설치된 시험 장치를 나타내는 도면.
도 16은 가압면의 사각부에 위치 결정 가이드가 설치된 가압 헤드의 사시도.
도 17은 도 16에 나타내는 가압 헤드가 설치된 시험 장치를 나타내는 도면.
도 18은 위치 결정 가이드의 선단에 위치 결정 핀이 설치된 가압 헤드의 사시도.
도 19는 도 18에 나타내는 가압 헤드가 설치된 시험 장치를 나타내는 도면.
도 20은 가압 헤드에 의해 반도체 장치를 미소 이동시키는 구성의 시험 장치를 나타내는 도면.
도 21은 반도체 장치의 볼 전극과 컨택터의 접촉자가 접촉한 상태를 나타내는 확대도.
도 22는 가압 헤드에 의해 반도체 장치를 미소 진동시키는 구성의 시험 장치를 나타내는 도면.
도 23은 반도체 장치의 볼 전극과 컨택터의 접촉자가 접촉한 상태를 나타내는 확대도.
도 24는 가압 헤드의 가압면을 갖는 선단 부분을 요동(搖動) 가능하게 한 구성의 시험 장치를 나타내는 도면.
도 25는 가압 헤드에 의해 반도체 장치를 냉각하면서 특성 시험을 행하는 본 발명의 제 2 실시예에 의한 시험 장치를 나타내는 도면.
도 26은 가압 헤드에 의해 반도체 장치를 가열하면서 특성 시험을 행하는 본 발명의 제 2 실시예에 의한 시험 장치를 나타내는 도면.
도 27은 가압 헤드에 의해 반도체 장치를 가열 및 냉각하면서 특성 시험을 행하는 본 발명의 제 2 실시예에 의한 시험 장치를 나타내는 도면.
도 28은 배면에도 실장 단자가 설치된 반도체 장치의 특성 시험을 행하는 본 발명의 제 3 실시예에 의한 시험 장치를 나타내는 도면.
도 29는 가압 헤드의 접촉자를 시험 회로 기판의 컨택터에 전기적으로 접속하는 구성을 갖는 시험 장치를 나타내는 도면.
도 30은 복수의 컨택터와 복수의 가압 헤드를 갖는 본 발명의 제 4 실시예에 의한 시험 장치를 나타내는 도면.
도 31은 도 30에 나타내는 시험 장치의 동작을 나타내는 도면.
도 32는 복수의 반도체 장치를 동시에 시험하면서 개별로 온도 제어를 행하는 시험 장치를 나타내는 도면.
[도면의 주요 부분에 대한 부호의 설명]
20 ; 반도체 장치
20a ; 볼(ball) 전극
20b ; 배면(背面)
20c ; 실장(實裝) 단자
21 ; 지지 기판
21a ; 오목부
21b ; 관통 전극
22 ; 스테이지(stage)
23 ; 시험 회로
24, 24-1, 24-2, 24-3 ; 컨택터(contactor)
24a, 24c ; 접촉자(接觸子)
24b ; 위치 결정 구멍
25, 25A, 25B, 25C, 25D, 25E, 25-1, 25-2 ; 가압 헤드
25a, 25Aa, 25Ba, 25Ca, 25Da, 25Ea ; 가압면
25b ; 위치 결정 가이드
25c ; 위치 결정 핀
26 ; XY 이동 기구
27 ; 편중 기구(one-side moving mechanism)
30 ; 핀(fin)
31 ; 송풍기
32, 32-1, 32-2 ; 히터
33, 33-1, 33-2 ; 온도 센서
34, 34-1, 34-2 ; 온도 제어기
35-1, 35-2 ; 냉각 유닛
본 발명은 반도체 장치의 시험 장치 및 시험 방법에 관한 것으로, 특히 반도체 장치에 전기적 도통을 취하면서 반도체 장치의 특성 시험을 행하기 위한 시험 장치 및 시험 방법에 관한 것이다.
최근, 하이엔드(high-end) 서버용의 MPU(Micro Processing Unit), 퍼스널 컴퓨터용의 CPU(Central Processing Unit) 등의 반도체 집적 회로 장치(이하, 반도체 장치라고 칭함)의 대전류화 및 소비 전력의 증대에 따라, 반도체 장치의 특성 시험에서도 반도체 장치를 냉각 또는 가열하여 온도 제어를 행할 필요가 생기고 있다.
1개의 외장 패키지(수용 용기) 내에 복수 개의 반도체 장치를 수용하여 시스템을 구성하는 SiP(System in Package)에서, 1개의 반도체 장치의 배면에 다른 반도체 장치를 실장하여 1개의 외장 패키지를 구성하는 PoP(Package on Package)가 있다.
PoP 구조를 갖는 반도체 장치에서는 제 1 반도체 장치의 배면에 탑재된 제 2 반도체 장치에서도 외부로의 전기적 접속을 위한 외부 단자가 설치되고, 제 1 반도체 장치의 외부 접속 단자를 사용한 특성 시험과 함께, 배면의 제 2 반도체 장치에 대하여도 그 외부 접속 단자를 사용하여 특성 시험이 행해진다.
또한, 최근, 휴대 전화, 디지털 스틸 카메라, 디지털 비디오 카메라, 노트 북 또는 PDA(Personal Digital Assistant) 등의 휴대용 전자 기기를 실현하기 위해 반도체 장치의 한층 더한 소형화가 요구되고 있다.
이 때문에, FBGA(Fine-pitch Ball Grid Array), FLGA(Fine-pitch Land Grid Array), QFN(Quad Flat Non-lead Package)과 같은 CSP(Chip Size Package)에 있어서도 더욱 소형화되고, 더욱 협소한 피치화가 진행되고 있다.
이와 같이, 반도체 장치의 외장 패키지의 형태가 다양화되고 있는 점에서, 그 제조 공정이나 특성 시험 공정에서 더욱 많은 종류의 치공구, 설비를 준비할 필요가 생기고 있다.
정렬한 플랫 패키지(flat package)를 스테이지 기구에 의해 프로브 보드(probe board)에 위치 결정하여 접촉시키고, 트레이를 순차 전송하여 소정의 위치에서 측정 시험을 행하는 방법이 제안되어 있다(예를 들어, 특허문헌 1 참조).
이 방법에서는, 「위치 맞춤 기구가 설치된 IC 수납 개구를 갖는 IC 트레이와, IC 트레이를 고정밀도로 이동 제어를 행하는 스테이지 기구와, 스테이지 기구에 의한 IC 수납 개구의 이동 제어 범위 내의 소정의 위치에 부착된 프로브 보드와, 소정의 위치에 설치되고, 트레이의 수납 개구 아래쪽으로부터 IC를 흡인 고정한 IC를 들어올려 그 핀을 프로브 바늘에 접촉시키는 IC 푸쉬 소켓(push socket)을 구비한 IC 테스트 핸들러(test handler)」가 사용된다.
또한, 플랫 패키지를 탑재 가능한 보드(트레이와 같은 정렬판)에 일단 패키지를 탑재한 상태에서, 상술한 특허문헌 1과 같이 이것을 순차 전송하여 소정의 위치에서 측정 시험하는 방법이 제안되어 있다(예를 들어, 특허문헌 2 참조).
이 방법에서 사용되는 보드는 동종 외형의 패키지에 대해서는 동일 보드를 사용 가능하게 하는 것을 주안으로 하고 있다. 이 방법에서는, 「상하 방향으로 이동하는 IC 지지용의 지지부를 갖는 가압 장치와, 이 가압 장치의 위쪽에 설치되어 IC 리드에 접촉 가능한 접촉자(接觸子) 및 IC의 패키지를 가압 가능한 접촉자를 갖는 IC 시험기와, 이 IC 시험기와 상술한 가압 장치 사이에 진퇴 가능하게 설치되어 상기 지지부가 삽입 가능한 삽입 구멍 및 이 삽입 구멍 내에 IC의 패키지를 지승(支承)하는 수용 테이블를 갖고, 또한 동종 IC용의 것, 이종 IC의 것 각각에서 폭 치수가 동일시된 보드와, 이 보드의 치수에 대응한 소정의 폭에 배열 설치된 지지 가이드와, 지지 가이드에 따라 보드를 보내는 전송 수단을 구비한 반도체 장치의 테스트 핸들러」가 사용된다.
종래의 반도체 장치의 특성 시험에서는 반도체 장치를 특성 시험용 보드에 전기적으로 접속하는 처리 방법으로서, 이하의 A 또는 B와 같은 방법이 다루어지고 있다.
A. 피시험 반도체 장치를 그 외부 접속 단자를 하면을 향한 상태에서 특성 시험용 보드에 탑재한 컨택터(contactor)의 위치까지 반송하고, 컨택터에 위치 결정한 상태에서 반도체 장치를 장착하고, 가압 헤드로 가압하는 방법.
B. 피시험 반도체 장치를 그 외부 접속 단자를 상면을 향한 상태에서 정렬판에 수납 또는 임시 부착 테이프에 부착한 상태로 스테이지 위에 배치하고, 이 스테이지를 X, Y방향으로 위치 이동시킴으로써 컨택터로 위치 결정하고, 그런 후 스테이지를 상승시킴으로써 컨택터에 가압하는 방법.
여기서, 상기 A의 시험 방법에서는 반송/가압 헤드가 광범위하게 이동하므로 냉각 또는 가열에 의한 온도 제어가 곤란하다. 또한, PoP와 같은 반도체 장치의 배면 단자에의 특성 시험의 실시가 매우 곤란하다. 또한, 반도체 장치의 외장 패키지 형태가 여러 종류 있으므로 개개의 반도체 장치에 따른 위치 결정 기능을 갖는 컨택터를 준비할 필요가 있다.
또한, B의 방법에서는 반도체 장치를 반전하여 외부 접속 단자를 위를 향하게 하여 정렬판에 수납한 상태로 스테이지 위에 고정하든지, 또는 임시 부착 테이프에 부착한 상태로 스테이지 위에 고정하므로, 반도체 장치의 배면이 막혀 버려 상기 A의 방법과 마찬가지로 온도 제어 및 배면 단자의 특성 시험을 행하는 것이 곤란하다.
특히, 온도 제어에 관해서는 각각의 반도체 장치의 온도 특성이 다르므로, 스테이지의 일부분의 온도를 검출하고, 그 결과를 피드백하여 스테이지 전체면을 냉각 또는 가열함으로써 온도 제어를 행하는 방법(예를 들어, 특허문헌 3 참조)에서는 각각의 반도체 장치를 원하는 온도로 제어할 수 없다.
상기 시험 방법 A 및 B에 대해서 도면을 사용하여 상세하게 설명한다.
상기 A의 방법에 의한 특성 시험의 실시 공정을 도 1에 나타낸다.
본 시험 방법에서는, 우선 반송용 트레이(1)에 정렬하여 수납된 반도체 장치(2)를 흡착 헤드(3)에 의해 꺼내고(도 1의 (A)), 위치 결정 스테이지(4) 위까지 반송하여 상기 위치 결정 스테이지(4) 위에 탑재 배치한다(도 1의 (B)).
이어서, 상기 반도체 장치(2)를 가압 헤드 겸 흡착기(5)에 흡착 유지하고, 시험용 회로 기판(6)에 탑재된 컨택터(7)까지 반송하고, 가압 헤드 겸 흡착기(5)에 의해 컨택터(7)에 가압하여 전기적 접속을 행하고, 특성 시험을 실시한다(도 1의 (C)).
그 후, 가압 헤드 겸 흡착기(5)에 의해 컨택터(7)로부터 반도체 장치(2)를 꺼내고, 위치 결정 스테이지(4) 위에 반송하여 탑재 배치한다.
그런 후, 흡착 헤드(3)를 사용하여 반도체 장치(2)를 위치 결정 스테이지(4)로부터 꺼내고(도 1의 (D)), 반송용 트레이(8)에 수용한다(도 1의 (E)).
상기 B의 방법에 의한 특성 시험의 실시 방법을 도 2에 나타낸다.
이러한 시험 처리 방법에서는 정렬판으로서 기능하는 수송 트레이(11)에 외부 접속 단자가 상측으로서 수용된 반도체 장치(12)를 수평 방향으로 이동 가능한 스테이지(13) 위에 흡착 구멍(13a)으로부터의 흡인에 의해 고정한다. 그리고, 스테이지(13)를 위쪽으로 이동함으로써 반도체 장치(12)를 위쪽에 설치된 시험 회로 기판(14)의 컨택터(15)에 가압하여 전기적 접속을 취하여 시험 측정을 행한다.
또한, 반도체 장치(12)를 정렬판으로서 기능하는 반송 트레이(11)에 수용하는 방법 대신에, 도 3에 나타낸 바와 같이, 반도체 장치(12)를 한쪽 면에 UV 경화형 부착제(16a)가 도포된 UV 테이프(16)에 부착하고, 이 UV 경화형 부착제(16a)를 UV 조사로 경화하여 반도체 장치(12)를 떼어내는 방법이 다루어지는 경우도 있다.
이러한 방법에 의하면, 반도체 장치(12)를 UV 테이프(16)에 부착하고, 이 UV 테이프의 주변부를 링 형상의 고정 프레임(17)에 고정함으로써 반송한다.
[특허문헌 1] 일본국 특개평 1-147382호 공보
[특허문헌 2] 일본국 특개소 63-114233호 공보
[특허문헌 3] 일본국 특개 2003-66109호 공보
상술한 특허문헌 1 및 특허문헌 2에 기재된 방법에서는 이하와 같은 문제가 있다.
1) 반도체 장치를 정렬하여 수용한 트레이를 순차 전송으로 이동시키기 위해 반도체 장치를 임의로 선택한 측정 시험을 할 수 없다.
2) 상술한 이유에 의해, 임의의 반도체 장치를 복수 개 동시에 선택한 측정 시험을 할 수 없다.
3) 플랫 패키지의 시험을 목적으로서, 반도체 장치의 측정 시험시의 가열 또는 냉각을 행하기 위해, 패키지의 하면으로부터의 온도 제어가 되어 내부에 탑재되어 있는 칩의 꼭대기 측의 면을 온도 제어할 수 없다.
4) 임의의 반도체 장치를 복수 개 동시에 선택한 측정 시험을 할 수 없는 점에서, 복수의 반도체 장치의 온도 제어를 할 수 없다.
한편, 상기 도 1에 나타내는 특성 시험 방법에서는 가압 헤드 겸 흡착기(5)가 광범위하게 이동하므로, 시험 중인 반도체 장치(2)의 냉각·가열 등의 온도 제어가 곤란하다. 예를 들면, 가압 헤드 겸 흡착기(5)에 냉각을 위한 액냉(液冷) 유닛이나 공냉용(空冷用)의 방열 휜(fin) 및 송풍기 또는 가열용 히터 및 온도 센서 등을 배열 설치하는 것은 곤란하다.
또한, 이와 같이 가압 헤드 겸 흡착기(5)가 광범위하게 이동하는 특성 시험방법에서는, 상기 PoP와 같이 배면에 외부 접속 단자를 구비한 반도체 장치의 그 단자에의 전기적 접촉을 행하여 특성 시험을 실시하는 것이 매우 곤란하다. 예를 들면, 상기 가압 헤드 겸 흡착기(5)에 컨택터로서의 접촉자 및 그 전기 배선을 위한 부품·선재 등을 배열 설치하는 것은 곤란하다.
또한, 가압 헤드 겸 흡착기(5)에 의해 컨택터(7)에 위치 맞춤할 때에는 컨택터(7)에 반도체 장치를 던져놓았을 때에 반도체 장치의 자중에 의해 컨택터에 설치한 위치 결정 가이드를 따라 정규의 위치에 위치 맞춤되지만, 반도체 장치의 외장 패키지 형태에 대응하여 위치 결정 부위를 준비할 필요가 있다. 상기 컨택터(7)에 서는 반도체 장치의 외장 패키지의 외형 치수·단자 배치가 다를 때마다 전용의 컨택터를 준비할 필요가 있다.
한편, 도 2에 나타내는 특성 시험 방법에서는 반도체 장치(12)의 배면이 스테이지(13)에 의해 덮여 버리므로, 냉각 또는 가열 등의 온도 제어가 곤란하다.
상기 반송용 트레이(11)에서는 수평 방향으로 이동 가능한 스테이지(13) 내에 냉각을 위한 액냉 유닛 및 가열을 위한 히터·온도 센서와 그 배선 등을 배열 설치하는 것이 종래부터 행해지고 있다. 그러나, 스테이지(13)의 상면에 탑재 배치되고, 고정되어 있는 반송용 트레이(11)를 통하여 반도체 장치(12)에 열을 전달하지 않으면 안되어 간접적인 열전도 경로로 되기 위해 열 저항이 크고, 온도 제어가 곤란하다.
또한, 도 2에 나타내는 특성 시험 방법에서는 반송용 트레이(11)를 탑재 배치하는 스테이지(13) 위의 특정 개소에 온도 센서를 부착하고, 온도 센서의 검출 결과에 대응하여 온도 제어기에 피드백하여 냉각 유닛이나 히터의 작동, 정지를 행 함으로써 원하는 온도 범위 내로 제어된다. 따라서, 온도 특성이 다른 반도체 장치의 특성 시험을 행하는 경우, 특정 개소의 온도 제어는 할 수 있지만, 모든 반도체 장치를 원하는 온도 범위 내로 온도 제어하면서 특성 시험을 행하는 것은 어렵다.
또한, 도 2에 나타내는 특성 시험 방법에서는 반송용 트레이(11) 위에 트레이의 1구획 내에 정렬·수납된 반도체 장치(12)는 수납성을 향상시키기 위해 그 1구획 내인 범위에서의 활동을 갖고 있다. 이 때문에, 반도체 장치(12)와 컨택터(15)의 정확한 위치 맞춤을 스테이지(13)만으로 행하는 것은 곤란하다. 또한, PoP와 같이 배면에 외부 접속 단자를 갖는 반도체 장치의 상기 외부 접속 단자에 전기적 접촉을 행하여 특성 시험을 실시하는 것은 반송용 트레이(11)에 의해 반도체 장치(12)의 배면이 덮여 있으므로 매우 곤란하다.
또한, 도 3에 나타낸 바와 같이, UV 테이프(16)를 사용한 경우에서도, 상술한 반송용 트레이(11)의 경우와 마찬가지로 반도체 장치(12)의 배면이 UV 테이프(16)로 덮여 버리므로, 냉각이나 가열 등으로 온도 제어를 행할 수 없고, 또한 배면 단자에의 배면으로부터의 전기적 접속을 도모할 수도 없다.
본 발명은 상술한 문제를 감안하여 이루어진 것으로서, 복수의 반도체 장치 중 임의의 1개를 컨택터에 대하여 상기 반도체 장치의 배면 측으로부터 가압하여 시험을 실시할 수 있는 반도체 장치의 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해 본 발명에 의하면, 피시험 반도체 장치의 외부 접속 단자에 대응하는 접촉자를 구비한 컨택터를 구비하는 시험용 회로 기판과, 피시험 반도체 장치를 정렬 상태로 탑재 가능한 지지 기판과, 상기 지지 기판을 지지하는 스테이지와, 상기 지지 기판에 탑재된 피시험 반도체 장치를 가압하여, 상기 피시험 반도체 장치의 외부 접속 단자를 상기 컨택터의 접촉자에 접촉하게 하는 가압 헤드를 구비하고, 상기 스테이지는 상기 지지 기판에 탑재된 피시험 반도체 장치의 적어도 1개가 상기 컨택터에 대응하는 위치로 이동 가능하게 되어 이루어지는 것을 특징으로 하는 반도체 장치의 시험 장치가 제공된다.
상술한 반도체 장치의 시험 장치에서, 상기 지지 기판에는 피시험 반도체 장치를 수용하는 오목부가 설치되어 있는 것이 바람직하다. 또한, 상기 가압 헤드의 가압면의 온도를 제어하는 온도 제어 기구가 설치되는 것이 바람직하다. 상기 온도 제어 기구는 상기 가압 헤드의 상기 가압면 근방의 온도를 검출하는 온도 센서와, 그 온도 센서에서의 검출 온도에 따라서 온도 제어를 행하는 온도 제어기를 포함하는 것으로 할 수도 있다. 또한, 상기 반도체 장치는 배면에 실장 단자를 갖고, 그 실장 단자에 접촉하는 제 1 접촉자가 상기 가압 헤드의 상기 가압면에 설치된 것으로 할 수도 있다. 또한, 복수의 상기 컨택터가 상기 시험 회로 기판에 부착되고, 그 복수의 컨택터에 대응하여 복수의 상기 가압 헤드가 설치되는 것으로 할 수도 있다.
또한, 본 발명에 의하면, 한쪽 주면에 외부 접속 단자가 배열 설치된 반도체 장치 복수 개를 상기 외부 접속 단자를 표출시키면서 지지 기판에 정렬 상태로 탑 재하는 단계와, 상기 지지 기판을 시험 장치의 컨택터에 대응하게 하는 단계와, 제 1 반도체 장치를 그 다른 쪽 주면으로부터 가압하여 상기 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와, 상기 컨택터를 통하여 상기 제 1 반도체 장치의 시험을 행하는 단계와, 상기 제 1 반도체 장치를 상기 지지 기판에 회수하는 단계와, 상기 지지 기판을 이동하는 단계와, 제 2 반도체 장치를 그 다른 쪽 주면으로부터 가압하여 상기 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와, 상기 컨택터를 통하여 상기 제 2 반도체 장치의 시험을 행하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 시험 방법이 제공된다.
상술한 반도체 장치의 시험 방법에서, 상기 반도체 장치를 상기 컨택터에 대하여 가압할 때에 상기 반도체 장치를 미소 이동 또는 미소 진동시키는 것이 바람직하다. 또한, 상기 반도체 장치에 시험을 실시할 때에, 시험을 실시하는 상기 반도체 장치만의 배면을 냉각 또는 가열하는 것으로 할 수도 있다. 또한, 시험을 실시하는 상기 반도체 송치의 배면 근방의 온도를 검출하고, 검출한 온도에 따라서 시험을 실시하는 상기 반도체 장치의 온도를 제어하는 것으로 할 수도 있다.
다음에, 본 발명의 실시예에 의한 시험 방법에 대해서 도면을 참조하면서 설명한다.
본 발명의 제 1 실시예에 의한 시험 장치 및 시험 방법을 도 4 내지 도 6에 나타낸다. 또한, 도 7은 도 4 내지 도 6에 나타내는 시험 방법에 사용되는 시험 장치의 주요 부분을 나타낸다.
본 발명의 제 1 실시예에 의한 시험 방법은, 도 7에 나타낸 바와 같이, 복수 개의 피시험 반도체 장치(20)를 정렬 상태로 탑재 가능한 지지 기판(21)과, 상기 지지 기판(21)의 외주 부분을 지지하도록 고리 형상으로 형성된 스테이지(22)를 갖는 시험 장치를 사용하여 행해진다.
지지 기판(21)은 예를 들어 알루미늄, 스테인리스 등의 금속 재료 또는 플라스틱 등의 수지 재료로 이루어진다.
지지 기판(21)에는 반도체 장치(20)를 수용하는 오목부(21a)가 X방향, Y방향으로 정렬된 상태로 배열 설치되어 있다.
각 오목부(21a)는 1개의 반도체 장치(20)를 수용하도록 반도체 장치(20)의 외형과 거의 동일한 형상을 갖고 지지 기판을 관통하여 형성되지만, 그 내측 면에 단차부를 배열 설치하여 반도체 장치(20)의 낙하(누락)를 방지하고 있다(예를 들어 , 도 4 참조).
또한, 지지 기판(21)에는 위치 결정 구멍(21b)이 적절하게 배열 설치되어 있다.
피시험 반도체 장치(20)는 그 한쪽 주면에 배열 설치된, 예를 들면, 볼 전극으로 이루어지는 외부 접속 단자(20a)가 표출된 상태로 오목부(21a)에 수용된다. 따라서, 상기 반도체 장치(20)의 다른 쪽 주면은 지지 기판(21)의 오목부(21a) 아래에 노출된 상태로 된다.
한편, 스테이지(22)는 원통 형상을 갖고, 상기 지지 기판(21)이 탑재되는 상단면(22a)에는 흡착 구멍(22b), 위치 결정 핀(22c)이 배열 설치되어 있다.
상기 스테이지(22)의 상단면(22b)에 지지 기판(21)을 탑재 배치할 때에는 지지 기판(21)에 설치된 위치 결정 구멍(21b)을 위치 결정 핀(22c)에 감합(嵌合)함으로써 지지 기판(21)의 위치 결정을 행하고, 또한 상기 흡착 구멍(22b)을 통하여 진공 흡인함으로써 지지 기판을 스테이지(22)에 고정한다.
흡착 구멍(22a)은 진공 펌프 등의 흡인 장치에 접속되어 있다.(도시 생략)
스테이지(22)의 위쪽, 즉 상기 피시험 반도체 장치(20)의 외부 접속 단자(20a)에 대향하는 측에는 시험용 회로 기판(23)이 배치된다.
상기 시험용 회로 기판(23)의 하면에는 피시험 반도체 장치(20)의 외부 접속 단자(20a)에 접촉하여 상기 반도체 장치(20)를 시험용 회로 기판(23)에 전기적으로 접속하기 위한 접촉자(24a)를 구비하는 컨택터(24)가 배열 설치되어 있다.
한편, 상기 스테이지(22)의 내측 공간에는 상하 이동 기구(도시 생략)에 의해 상하 이동 가능하게 지지된 가압 헤드(25)가 배치된다.
상기 가압 헤드(25)는 지지 기판(21)에 지지된 반도체 장치(20)의 다른 쪽 주면(20b)을 지지·가압하는 가압면(25a)을 갖는다.
시험용 회로 기판(23) 및 가압 헤드(25)는 수평(가로) 방향으로 이동하지 않고 소정의 위치를 유지하지만, 가압 헤드(25)는 컨택터(24)의 바로 아래에 상기 컨택터에 대응하여 배치되고, 컨택터(24)에 대하여 상하로 이동 가능하게 된다.
여기서, 지지 기판(21)을 스테이지(22) 위에 탑재 배치·고정한 상태에서, 가압 헤드(25)와 컨택터(24) 사이에는 배열판(21)에 유지된 반도체 장치(20)가 배치된다.
스테이지(22)는, 도 8에 나타낸 바와 같이, X방향의 리니어 가이드(26A)와 Y방향의 리니어 가이드(26B)로 이루어지는 XY 이동 기구(26)를 갖는 XY 스테이지로서, XY 방향(수평 방향)으로 이동 가능하다.
따라서, 스테이지(22)를 수평(가로) 방향으로 이동하여 지지 기판(21)에 유지된 복수의 반도체 장치(20)의 1개를 시험용 회로 기판(23)의 컨택터(24) 바로 아래로 이동할 수 있다. 즉, 선택된 반도체 장치(20)의 전극(20a)이 컨택터(24)의 접촉자(24a) 바로 아래에 위치하도록 스테이지(22)를 수평 이동할 수 있다.
도 4에 나타낸 바와 같이, 이 상태에서 가압 헤드(25)를 상승시키면 가압 헤드(25)의 가압면(25a)은 반도체 장치(20)의 다른 쪽 주면에 접촉한다.
가압 헤드(25)의 정부(頂部)는 반도체 장치(20)보다도 작은 치수로서, 지지 기판(21)의 오목부(21a) 내부에 들어갈 수 있다. 따라서, 반도체 장치(20)는 가압 헤드(25)의 가압면(25a)에 의해 밀어 올려져 반도체 장치(20)의 외부 접속 전극(20a)은 그 위쪽에 배치되어 있는 컨택터(24)의 접촉자(24a)에 접촉하고, 가압된다.
이것에 의해, 상기 반도체 장치(20)는 시험용 회로 기판(23)을 통하여 시험 장치(도시 생략)에 전기적으로 접속된다.
반도체 장치(20)가 시험용 회로 기판(23)을 통하여 시험 장치에 전기적으로 접속된 상태에서, 상기 반도체 장치(20)의 전기적인 시험이 행해진다.
시험이 종료되면 가압 헤드(25)는 아래쪽으로 이동하고, 반도체 장치(20)는 지지 기판(21)의 오목부(21a)에 수용된다.
그 후, 도 5에 나타낸 바와 같이, 스테이지(22)를 수평 방향으로 이동시키고, 다음에 이루어지는 피시험용 반도체 장치(20)를 시험용 회로 기판(23)의 컨택터(24) 바로 아래에 위치시킨다.
도 5에 나타내는 예에서는, 시험 완료 반도체 장치(20)의 이웃에 위치하는 반도체 장치(20)가 컨택터(24) 바로 아래에 위치하도록 스테이지(22)를 이동하고 있지만, 피시험용 반도체 장치는 임의의 위치에 있는 반도체 장치(20)의 선택이 가능하다.
다음에 이루어지는 피시험용 반도체 장치(20)를 컨택터(24) 바로 아래에 위치하게 한 상태에서, 가압 헤드(50)를 다시 위쪽으로 이동하게 하고, 피시험용 반도체 장치(20)의 외부 접속 단자를 컨택터(24)의 접촉자에 접촉시켜 원하는 전기적 시험을 행한다.
이러한 시험 후, 가압 헤드를 아래쪽으로 이동하게 하여 피시험용 반도체 장치(20)를 지지 기판(21)의 오목부(21a)에 수용한 후, 스테이지(22)를 수평 이동하고, 도 6에 나타낸 바와 같이, 다음의 반도체 장치(20)를 컨택터(24) 바로 아래에 위치시키고, 가압 헤드(25)를 위쪽으로 이동하게 하여 반도체 장치(20)의 외부 접속 단자를 컨택터(24)의 접촉자에 접촉시키면서 전기적 시험을 행한다.
이와 같이, 본 발명의 제 1 실시예에 의한 시험 장치 및 시험 방법에서는 복수 개의 반도체 장치가 정렬 상태로 탑재된 지지 기판(21)을 수평(가로) 이동하고, 시험해야 할 반도체 장치(20)를 순차적으로 컨택터(24) 바로 아래로 이동하게 하고, 이어서 가압 헤드(25)를 상승시켜 반도체 장치(20)를 밀어 올리고, 상기 반도 체 장치(20)의 외부 접속 단자를 컨택터(24)의 접촉자에 접촉시켜 전기적 시험을 행한다.
이때, 컨택터(24)는 이동하지 않고 일정한 위치에 유지되어 있고, 가압 헤드(25)만이 상하 이동한다.
즉, 상하 이동하는 부분에 컨택터(24) 등의 복잡한 구성의 부품이 없으므로, 시험 장치의 구조를 간소화할 수 있다. 또한, 스테이지(22)를 수평(가로) 이동하는 것만으로 복수의 반도체 장치 중 임의의 1개를 선택적으로 시험할 수 있다.
또한, 시험용 회로 기판(23) 및 컨택터(24)를 이동할 필요가 없이 시험 장치의 구조를 간소화할 수 있다.
또한, 반도체 장치(20)를 유지하는 지지 기판(21) 자체를 스테이지(22)에 장착 가능하게 함으로써, 상기 지지 기판(21)을 수용·반송용 트레이로서 사용할 수 있고, 반도체 장치(20)를 트레이로부터 위치 결정 스테이지로 이동 전환할 필요가 없이 시험 공정의 간소화를 도모할 수 있다.
또한, 본 실시예에서는 스테이지(22)는 수평 방향으로만 이동 가능하게 하는 구성으로 했지만, 스테이지(22)를 가압 헤드(25)를 포함하여 상하 방향(수직 방향)으로도 이동 가능하게 할 수도 있다.
예를 들면, 지지 기판(21)을 스테이지(22)에 장착 또는 스테이지(22)로부터 분리할 때에 스테이지(22)를 크게 아래로 이동시키고, 스테이지(22)와 컨택터(24) 사이에 큰 공간을 형성하여 지지 기판(21)의 이동을 제한하지 않는 구성으로 할 수 있다.
여기서, 지지 기판(21)의 복수의 오목부(21a)에는 각각 1개의 반도체 장치(20)가 수용되지만, 상기 오목부(21a)에는 수용되는 반도체 장치(20)의 위치 결정 및 고정 기구를 설치하는 것이 바람직하다.
위치 결정 및 고정 기구의 일례로서 편중 기구(one-side moving mechanism)에 대해서, 도 9 내지 도 13을 참조하여 설명한다. 편중 기구(27)가 설치된 오목부(21Aa)를 갖는 지지 기판(21A)을, 도 9에 나타낸다.
도 10 내지 도 13에 나타낸 바와 같이, 편중 기구(27)는 편중판(27A)과 스프링(27B)을 구비한다.
편중판(27A)은 스프링(27B)에 의해 압박되고, 사변형(四邊形)으로 형성된 오목부(21Aa) 안에 수용되는 반도체 장치(20)의 코너부에 맞닿아 상기 반도체 장치(20)를 오목부(21Aa)의 1개의 모퉁이 측으로 내리누른다.
도 10에 나타낸 바와 같이, 오목부(21Aa)는 반도체 장치(20)를 수용 가능한 형상·면적을 갖는 직사각형으로서, 그 1개의 모퉁이(코너)부에 대각선 방향으로 이동 가능하게 편중판(27A)이 설치된다.
스프링(27B)은 편중판(27A)을 대각선 방향으로 압박한다.
지지 기판(21A)에서의 각 오목부(21Aa)는 반도체 장치(20)가 편중 기구(27)에 의해 눌려지는 코너부를 형성하는 2변이 정확하게 위치 결정되어 형성되어 있다.
따라서, 도 11에 나타낸 바와 같이, 편중판(27A)에 의해 반도체 장치(20)를 이 2변에 맞닿도록 가압함으로써, 각 반도체 장치(20)는 지지 기판(21A)의 소정의 위치에 정확하게 위치 결정된 상태로 된다.
상술한 바와 같이, 지지 기판(21A)은 스테이지(22)의 위치 결정 핀(22c)에 의해 상기 스테이지(22)에 대하여 정확하게 위치 결정된다. 따라서, 지지 기판(21A)에 탑재된 반도체 장치(20)는 스테이지(22)에 대하여 양호한 정밀도로 배치된다.
또한, 반도체 장치(20)가 수용되기 전의 상태에서는 편중판(27A)은 스프링(27B)에 저항하여 그 모퉁이부에 끌어 당겨오지 않으면 안된다. 이 때문에, 편중판(27A)에는 개폐 구멍(27Aa)이 설치되고, 예를 들면, 핀을 개폐 구멍(27Aa)에 삽입하여 핀을 이동함으로써 편중판(27A)을 스프링(27B)에 저항하여 이동하고, 유지해 둘 수 있다.
이러한 편중 기구(27)를 사용하면 동일한 크기의 오목부(21Aa)에 다른 사이즈의 반도체 장치를 수용하여 위치 결정할 수 있다.
예를 들면, 도 12에 나타낸 바와 같이, 도 11에 나타내는 반도체 장치(20)보다 큰 사이즈의 반도체 장치(20A)라도 오목부(21Aa)에 들어가는 크기이면 편중판(27A)을 넣어 두는 것으로 대응할 수 있고, 도 13에 나타낸 바와 같이, 도 11에 나타내는 반도체 장치(20)보다 작은 사이즈의 반도체 장치(20B)이면 스프링(27B)의 스트록(stroke)을 충분히 크게 하여 둠으로써, 편중판(27A)을 크게 제공하는 것으로 대응할 수 있다.
상술한 바와 같이, 지지 기판 위에서 반도체 장치를 위치 결정하여 컨택터(24)의 접촉자에 양호한 정밀도로 접촉할 수 있지만, 가압 헤드(25)의 가압면에 위 치 결정 기구를 설치해 두고, 가압 헤드에 의해 반도체 장치(20)가 지지되었을 때에 반도체 장치의 외부 접속 단자를 컨택터(24)의 접촉자에 대하여 양호한 정밀도로 위치 결정할 수 있다.
가압 헤드(25)에 의한 위치 결정 기구에 대해서 설명한다.
가압 헤드에 의한 위치 결정 기구의 개요를 도 14에 나타낸다.
가압 헤드(25)에 의해 반도체 장치(20)를 위치 결정하기 위해서는, 가압 헤드(25)의 가압면(25a)을 가공하여 반도체 장치(20)를 지지할 때에 가압면(25a) 위에서 반도체 장치(20)가 위치 결정되는 듯한 구조로 해 두면 된다.
즉, 도 14에 나타낸 바와 같이, 가압 헤드(25)의 가압면(25a) 주위에 위치 결정 가이드(25b)를 돌출하여 형성해 둠으로써, 반도체 장치(20)를 위치 결정 가이드(25b)의 내측으로 떨어뜨려 위치 결정할 수 있다. 가압 헤드(25)와 컨택터(24)는 수평 방향으로는 이동하지 않는 구성으로서, 미리 가압 헤드와 컨택터(24)를 정확하게 위치 맞춤해 둘 수 있다.
또한, 위치 결정 가이드(25b)는 반드시 가압면(25a)의 전체 둘레에 설치할 필요는 없고, 각 변의 일부에 설치되어 있으면 된다.
도 15는 가압면(25a) 주위의 위치 결정 가이드(25b)를 경사면으로 함으로써, 반도체 장치(20)를 가압면(250a)에 떨어뜨리기 쉽게 한 예를 나타낸다.
도 15에서, 위치 결정 가이드(25b)는 가압면(25a)의 각 변의 중앙 부분에 설치되어 있고, 지지 기판(21)의 오목부(21a)에서는 반도체 장치(20)의 네 모퉁이 부분이 지지된다. 따라서, 도시하지 않았지만, 가압 헤드(25)의 네 모퉁이 부분도 대응하여 절취된 형상으로 된다.
도 15에 나타내는 예에서는, 지지 기판(21)에 배치된 반도체 장치(20)의 위치 정밀도가 충분하게 높지 않아도 가압 헤드(25)가 상승하여 반도체 장치(20)가 지지되면, 반도체 장치(20)는 위치 결정 가이드(25b)의 경사면을 슬라이딩하여 가압면(25a) 위로 안내되고, 고정밀도의 위치 결정이 이루어진다.
또한, 도 15에 나타내는 예에서는 스테이지(22)도 상하 이동 가능하게 되어 있고, 가압 헤드(25)에 의해 반도체 장치(20)를 가압하기 전에 스테이지(22)가 상승하여 반도체 장치(20)와 컨택터(24)가 접근한 상태에서, 가압 헤드(25)를 상승시키는 것이 가능하다.
따라서, 반도체 장치를 조금 들어올리는 것만으로 그 외부 접속 단자를 컨택터의 접촉자에 접촉시킬 수 있다.
가압면(25a)의 사각부에 위치 결정 가이드(25b)를 설치한 가압 헤드(25)의 일례를 도 16에 나타낸다.
도 16에서, 가압 헤드(25)의 상측에 지지 기판(21)의 오목부(21a)와, 오목부(21a)에 배치되는 반도체 장치(20)가 그려져 있다.
오목부(21a) 내에서, 반도체 장치(20)는 각 변의 중앙 부분에 대응하는 위치에서 돌출한 지지부(21b)에 의해 지지된다. 경사면을 갖는 위치 결정 가이드(25b)는 가압 헤드(25)의 가압면(25a)의 네 모퉁이의 외측에 배치된다.
가압면(25a)은 지지 기판(21)의 지지부(21b)에 둘러싸인 영역보다 작으므로, 지지 기판의 오목부(21a)를 아래로부터 관통하여 돌출한다.
따라서, 도 17에 나타낸 바와 같이, 가압면(25a) 위에 지지된 반도체 장치(20)는 가압 헤드(25)가 더욱 위쪽으로 이동함으로써 지지 기판(21)보다 위쪽으로 들어올려지고, 그 외부 접속 전극은 컨택터(24)의 접촉자에 가압된다.
또한, 도 17에 나타내는 예에서는 스테이지(22)도 상하 이동 가능하게 되어 있고, 가압 헤드(25)의 가압면(25a)에 의해 반도체 장치(20)를 들어올리기 전에 스테이지(22)가 상승하여 반도체 장치(20)와 컨택터(24)가 접근한 상태에서 가압 헤드(25)가 상승한다. 따라서, 반도체 장치를 조금 들어올리는 것만으로 컨택터에 접촉시킬 수 있다.
가압면(25a)의 사각부에 위치 결정 가이드(25b)를 설치하고, 그 선단에 위치 결정 핀(25c)을 설치한 가압 헤드(25)를 도 18에 나타낸다.
위치 결정 가이드(25b)의 선단에 기립한 위치 결정 핀(25c)은 가압 헤드가 상승하면, 도 19에 나타낸 바와 같이, 컨택터(24)에 설치된 위치 결정 구멍(24b)에 감합한다. 이것에 의해, 컨택터(24)와 가압 헤드(25)가 양호한 정밀도로 위치 맞춤되고, 반도체 장치(20)도 컨택터(24)에 양호한 정밀도로 위치 결정된다.
다음에, 상술한 실시예에서, 반도체 장치(20)의 볼 전극(20a)과 컨택터(24)의 접촉자(24a)의 전기적 접속을 개선하는 구성에 대해서 설명한다.
가압 헤드(25)에 의해 반도체 장치(20)를 미소 이동시키는 구성을 도 20에 나타낸다.
즉, 가압 헤드(25)를 상승시켜 반도체 장치(20)를 컨택터(24)에 접촉시킨 후, 가압 헤드(25)를 수평 방향으로 미소 이동시킨다.
이것에 의해, 도 21에 나타낸 바와 같이, 반도체 장치(20)의 외부 접속 단자(볼 전극)(20a)는 컨택터(24)의 접촉자(24a)에 접촉한 상태에서 수평 이동한다.
즉, 외부 접속 단자(20a)는 컨택터(24)의 표면을 마찰하면서 미소 이동하므로, 상기 외부 접속 단자(20a) 또는 접촉자(24a)의 표면에 형성되어 있는 산화 피막 또는 부착된 이물이 제거되어 외부 접속 단자(20a)와 접촉자(24a) 사이의 전기적 도통성이 향상된다.
가압 헤드(25)를 미소 이동시키는 수단의 일례로서, 피에조 소자와 같은 압전 엑추에이터를 가압 헤드(25)에 부착하는 것이 적용 가능하다.
가압 헤드(25)에 의해 반도체 장치(20)를 미소 진동시키는 다른 구성을 도 22에 나타낸다.
가압 헤드(25)를 상승시켜 반도체 장치(20)를 컨택터(24)에 접촉시킨 후, 가압 헤드(25)를 수평 방향으로 미소 진동시킨다.
이것에 의해, 도 23에 나타낸 바와 같이, 반도체 장치(20)의 외부 접속 전극(20a)은 컨택터(24)의 접촉자(24a)에 접촉한 상태에서 수평 방향으로 진동한다.
즉, 외부 접속 단자(20a)는 컨택터(24)의 표면을 마찰하면서 미소 진동하므로, 상기 외부 접속 단자(20a) 또는 접촉자(24a)의 표면에 형성되어 있는 산화 피막 또는 부착된 이물이 제거되어 볼 전극(20a)과 접촉자(24a) 사이의 전기적 도통성이 향상된다.
가압 헤드(25)를 미소 진동시키는 기구의 일례로서, 피에조 소자를 사용한 초음파 진동자를 가압 헤드(25)에 부착하는 것이 적용 가능하다.
여기서, 가압 헤드(25)의 가압면(25a)과 컨택터(24)의 접촉자(24a)의 선단면이 형성되는 면의 평행도가 유지되어 있지 않으면 반도체 장치(20)의 외부 접속 단자(볼 전극)(20a)의 일부에는 큰 가압력이 가해지고, 다른 부분에서는 충분한 가압력이 가해지지 않을 우려가 있다. 이러한 경우에는 반도체 장치(20)의 전기적 접속이 악화하여 소정의 시험을 실행할 수 없다.
이러한 문제를 해소하기 위해서는 도 24에 나타내는 구성으로 하는 것이 효과적이다.
상기한 도 24에 나타낸 바와 같이, 가압 헤드(25A)의 선단부(25Ab)가 본체부(25Ac)와는 분리되고, 상기 선단부(25Ab)와 본체 부분(25Ac) 사이에는 볼(25Ad)이 배치되고, 상기 선단부(25Ab)와 본체 부분(25Ac)은 볼(25Ad) 주위에서 스프링(25Ae)에 의해 접속되어 있다.
이러한 가압 헤드(25A)의 구성에 의하면, 가압면(25Aa)을 갖는 선단부(25Ab)는 볼(25Ad)에 의해 1점으로 지지되어 모든 방향으로 경사질 수 있다.
따라서, 컨택터(24)의 접촉자(24a)의 선단부가 형성되는 평면과, 가압면(25Aa)이 평행 상태가 아닌 경우라도 가압 헤드를 가압하는 동작에서 가압면(25Aa)은 접촉자(24a)의 경사에 대응하여 이동하고, 가압면(25Aa)과 접촉자(24a)의 선단면이 형성되는 면은 평행해진다(소위, 면 모방 동작).
이것에 의해, 반도체 장치(20)의 모든 외부 접속 단자(20a)를 대응하는 접촉자(24a)에 균등하게 가압할 수 있고, 전기적 도통성을 향상시킬 수 있다.
다음에, 본 발명의 제 2 실시예에 대해서, 도 25 내지 도 27을 참조하면서 설명한다.
도 25 내지 도 27은 본 발명의 제 2 실시예에 의한 시험 방법을 행하기 위한 가압 헤드의 구성을 나타낸다.
도 25는 가압 헤드(25B)에 의해 반도체 장치(20)를 냉각하면서 특성 시험을 행하는 시험 장치를 나타낸다.
가압 헤드(25B)에는 냉각용의 휜(30)이 설치되고, 가압 헤드(25B) 근방에 송풍기(31)가 배치된다. 상기 송풍기(31)에 의해 휜(30)을 향하여 공기를 흐르게 함으로써 가압 헤드(25)를 냉각한다.
즉, 가압 헤드(25B)에 의해 컨택터(24)에 눌리면서 특성 시험에 제공되는 반도체 장치(20)가 시험 중에 발열하면, 그 열은 반도체 장치(20)의 배면(20b)으로부터 가압 헤드(25)에 전달되고, 휜(30)으로부터 분위기에 방출된다.
이것에 의해, 반도체 장치(20)의 냉각이 행해진다.
가압 헤드(25B)의 가압면(25Ba)은 반도체 장치(20)의 배면(20b)의 거의 전체에 접촉하므로, 열을 전달하는 면적이 커서 효율적으로 반도체 장치(20)를 냉각할 수 있다.
가압 헤드(25B)는 1개의 반도체 장치(20)에 접촉할 뿐이므로 반도체 장치(20)는 효율적으로 냉각된다.
도 26은 가압 헤드(25C)에 의해 반도체 장치(20)를 가열하면서 특성 시험을 행하는 시험 장치를 나타낸다.
가압 헤드(25C)에는 가열용의 히터(32)가 설치되어 상기 히터(32)를 가열 함 으로써 가압 헤드(25C)를 가열한다.
즉, 가압 헤드(25C)가 가열되면 그 열은 컨택터(24)에 눌리면서 특성 시험에 제공되는 반도체 장치(20)에 전달되어 상기 반도체 장치(20)가 가열된다.
상술한 바와 같이, 가압 헤드(25C)의 가압면(25Ca)은 반도체 장치(20)의 배면(20b)의 거의 전체면에 접촉하므로, 열을 전달하는 면적이 커서 효율적으로 반도체 장치(20)를 가열할 수 있다.
가압 헤드(25B)는 1개의 반도체 장치(20)에 접촉할 뿐이므로, 반도체 장치(20)는 효율적으로 가열된다.
도 27은 가압 헤드(25D)에 의해 반도체 장치(20)를 가열 및 / 또는 냉각하면서 특성 시험을 행하는 시험 장치 및 시험 방법을 나타낸다.
가압 헤드(25D)에는 냉각용의 휜(30) 및 가열용의 히터(32)가 설치되고, 가압 헤드(25D)의 근방에 송풍기(31)가 배치된다. 히터(32)를 가열함으로써 가압 헤드(25D)가 가열되고, 또한 송풍기(31)에 의해 휜(30)을 향하여 공기를 흐르게 함으로써 가압 헤드(25D)가 냉각된다.
가압 헤드(25D)에는 온도 센서(33)가 매립되어 있다.
온도 센서(33)는 가압면(25D) 근방의 온도를 검출하여 온도 제어기(34)에 보낸다.
가압면(25D) 근방의 온도는 반도체 장치(20)의 온도에 근사하고 있다. 따라서, 온도 센서(33)가 검출한 온도를 반도체 장치(20)의 온도로 간주할 수 있다.
온도 제어기(34)는 온도 센서(33)가 검출한 온도에 따라서 히터(32)로의 공 급 전력 또는 송풍기(31)로의 공급 전력을 조정하여 온도 센서(33)가 검출한 온도(즉, 반도체 장치(20)의 온도)가 원하는 목표 온도로 되도록 제어한다.
가압 헤드(25D)의 가압면(25Da)은 반도체 장치(20)의 배면(20b)의 거의 전체면에 접촉하므로, 열을 전달하는 면적이 커서 효율적으로 반도체 장치(20)를 냉각 또는 가열할 수 있다.
가압 헤드(25B)는 1개의 반도체 장치(20)에 접촉할 뿐이므로, 반도체 장치(20)는 효율적으로 가열 또는 냉각된다.
다음에, 본 발명의 제 3 실시예에 의한 반도체 장치의 시험 장치 및 시험 방법에 대해서, 도 28 및 도 29를 참조하면서 설명한다.
도 28은 배면(20b)에도 외부 접속 단자가 설치된 반도체 장치(20)의 특성 시험을 행하는 시험 장치 및 시험 방법을 나타낸다.
도 28에 나타낸 바와 같이, 가압 헤드(25E)의 가압면(25Ea)에는 접촉자(25Eb)가 설치되어 있다.
상기 접촉자(25Eb)는 반도체 장치(20)의 배면(20b)에 형성된 외부 접속 단자(20c)에 접촉하고, 즉 상기 외부 단자를 수용하는 형상을 갖는다.
즉, 가압 헤드(24E)의 접촉자(25Eb)가 반도체 장치(20)의 외부 접속 단자(20c)에 접촉하여 가압하고, 그것에 의해 반도체 장치(20)의 외부 접속 단자를 컨택터(24)의 접촉자에 대하여 가압한다. 따라서, 가압 헤드(25E)는 가압 헤드 겸 컨택터로서 기능한다.
이와 같이, 본 실시예에 의하면, 반도체 장치(20)가 그 표리(表裏) 양면에 외부 접속 단자를 갖고 있는 경우라도 양면의 실장 단자에 동시에 컨택트를 취할 수 있어 상기 반도체 장치에 대하여 시험을 행할 수 있다.
도 29는 상기 도 28에 나타내는 실시예의 변형예로서, 가압 헤드(25E)의 접촉자(25Eb)를 시험용 회로 기판(23)의 컨택터(24)에 전기적으로 접속하는 구성을 갖는 예를 나타낸다.
가압 헤드(25E)에 설치된 접촉자(25Eb)의 주위에 또한 접촉자(25Ec)를 배열 설치하고, 접촉자(25Eb)와 접촉자(25Ec)를 가압 헤드(25E) 측에서 전기적으로 접속한다.
이 때문에, 접촉자(25Ec)에 대응하는 위치에서 지지 기판(21)을 관통하는 관통 전극(21b)을 배열 설치한다. 따라서, 본 실시예에서는 상기 지지 기판(21)은 합성 수지 등의 절연물로 형성된다.
또한, 컨택터(24)의 접촉자(24a)의 주위에는 접촉자(24c)를 배열 설치한다.
또한, 스테이지(22)를 상하 방향(수직 방향)으로 이동 가능하게 한다.
이상의 구성에서, 스테이지(22) 및 가압 헤드(25E)를 상승하게 하고, 반도체 장치(20)를 컨택터(24)에 대하여 가압하면 반도체 장치(20)의 배면(20b)의 외부 접속 단자(20c)는 가압 헤드(20E)의 접촉자(25Eb)에 접촉하고, 또한 가압 헤드(25E)의 접촉자(25Ec)는 지지 기판(21)의 관통 전극(21b)에 접촉한다.
또한, 지지 기판(21)의 관통 전극(21b)은 컨택터(24)의 접촉자(24c)에 접촉한다.
이것에 의해, 반도체 장치의 배면(20b)의 외부 접속 단자(20c)는 접촉자 (25Eb)와 접촉자(25Ec)와 관통 전극(21b)과 접촉자(24c)를 통하여 시험용 회로 기판(23)에 전기적으로 접속된다.
이러한 구성에 의하면, 이동 부분인 가압 헤드(25E) 측에 전기 회로를 접속할 필요가 없고, 반도체 장치(20)에 공급하는 신호나 전력 및 반도체 장치(20)로부터 출력되는 신호는 전부 시험용 회로 기판(23)으로부터 공급되든지 시험용 회로 기판(23)에 출력된다.
다음에, 본 발명의 제 4 실시예에 의한 반도체 장치의 시험 장치 및 시험 방법에 대해서, 도 30 및 도 31을 참조하여 설명한다.
도 30에 나타내는 본 발명의 제 4 실시예에 의한 반도체 장치의 시험 장치는 시험용 회로 기판(23)에는 복수의 컨택터(24-1, 24-2, 24-3)가 설치되고, 이것에 대응하여 복수의 가압 헤드(25-1, 25-2, 25-3)가 설치된다.
컨택터(24-1, 24-2, 24-3)의 1개와, 이것에 대응하는 가압 헤드(25-1, 25-2, 25-3)에 의해 복수 개의 반도체 장치에 동시에 컨택트를 취할 수 있다.
이러한 구성을 갖는 시험 장치에서는, 도 31에 나타낸 바와 같이, 복수의 가압 헤드의 상승을 외부로부터의 신호에 의해 개별로 제어하여 복수의 가압 헤드를 선택적으로 상승시키고, 반도체 장치를 선택적으로 시험할 수 있다.
도 31에 나타내는 예에서는, 가압 헤드(25-1, 25-3)는 상승시키고, 가압 헤드(25-2)는 상승시키지 않는다.
이러한 구성에 의하면, 예를 들면, 가압 헤드(25-2)에 대응하는 반도체 장치(20)가 미리 불량품이라고 판정되어 있는 경우 등에서, 대응하는 가압 헤드를 상승 시키지 않고 상기 반도체 장치(20)의 시험을 행하지 않는 것으로 시험의 효율화를 도모할 수 있다.
도 30에 나타내는 구성에 의하면, 복수의 반도체 장치(20)를 한번에 시험할 수 있다.
또한, 상술한 각 실시예의 구성을 적절하게 조합시킴으로써, 다양한 효과를 얻을 수 있다.
예를 들면, 상술한 제 2 실시예와 같이 반도체 장치의 온도를 제어하는 구성을 부가함으로써, 복수의 반도체 장치(20)를 시험하는 경우에서도 각 반도체 장치에 적합한 온도 제어를 개별로 행할 수 있다.
도 32는 복수의 반도체 장치를 동시에 시험하면서 개별로 온도 제어를 행하는 예를 나타낸다.
도 32에 나타내는 예에서는, 가압 헤드(25-1) 및 가압 헤드(25-2)가 설치되어 2개의 반도체 장치(20)를 동시에 시험할 수 있다.
가압 헤드(25-1)에는 히터(32-1), 냉각수를 적용한 냉각 유닛(35-1) 및 온도 센서(33-14)가 설치되고, 한편 가압 헤드(25-2)에는 히터(32-2), 냉각수를 적용한 냉각 유닛(35-2) 및 온도 센서(33-2)가 설치된다.
그리고, 히터(32-1)와 냉각 유닛(35-1)은 온도 제어기(34-1)에 의해 제어되고, 히터(32-2)와 냉각 유닛(35-2)은 온도 제어기(34-2)에 의해 제어된다.
따라서, 가압 헤드(25-1)에 의해 가압되는 반도체 장치(20)의 온도는 온도 제어기(34-1)에 의해 제어되고, 가압 헤드(25-2)에 의해 가압되는 반도체 장치(20) 의 온도는 온도 제어기(34-2)에 의해 제어된다.
즉, 반도체 장치(20)는 개별로 온도 제어된 상태에서 시험된다.
이상과 같이, 본 명세서는 이하의 발명을 개시한다.
(부기 1)
피시험 반도체 장치의 외부 접속 단자에 대응하는 접촉자를 구비한 컨택터를 구비하는 시험용 회로 기판과,
피시험 반도체 장치를 정렬 상태로 탑재 가능한 지지 기판과,
상기 지지 기판을 지지하는 스테이지와,
상기 지지 기판에 탑재된 피시험 반도체 장치를 가압하여, 상기 피시험 반도체 장치의 외부 접속 단자를 상기 컨택터의 접촉자에 접촉하게 하는 가압 헤드를 구비하고,
상기 스테이지는 상기 지지 기판에 탑재된 피시험 반도체 장치의 적어도 1개가 상기 컨택터에 대응하는 위치로 이동 가능하게 되어 이루어지는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 2)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 스테이지에 대하여 상기 지지 기판을 위치 결정하는 위치 결정 기구를 더 갖는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 3)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 지지 기판에는 피시험 반도체 장치를 수용하는 오목부가 설치되어 있는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 4)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 가압 헤드의 가압면의 주위에 반도체 장치를 상기 가압면에 안내하기 위한 위치 결정 가이드가 돌출되어 형성되어 있는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 5)
부기 4에 기재된 반도체 장치의 시험 장치로서,
상기 위치 결정 가이드로부터 돌출하여 위치 결정 핀이 설치되고, 상기 컨택터의 그 위치 결정 핀에 대응하는 위치에 위치 결정 구멍이 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 6)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 가압 헤드는 수평 방향으로 미소 이동 또는 미소 진동하는 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 7)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 가압 헤드는 상기 가압면이 수평 방향에 대하여 임의의 방향으로 경사 가능한 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 8)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 가압 헤드의 상기 가압면의 온도를 제어하는 온도 제어 기구가 설치된 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 9)
부기 8에 기재된 반도체 장치의 시험 장치로서,
상기 온도 제어 기구는 상기 가압 헤드에 설치된 냉각 휜과, 그 냉각 휜을 향하여 송풍하는 송풍기를 포함하는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 10)
부기 8에 기재된 반도체 장치의 시험 장치로서,
상기 온도 제어 기구는 상기 가압 헤드에 설치된 가열기를 포함하는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 11)
부기 8에 기재된 반도체 장치의 시험 장치로서,
상기 온도 제어 기구는 상기 가압 헤드에 설치되고, 냉매가 흐르는 유로를 갖는 냉각 유닛을 포함하는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 12)
부기 8에 기재된 반도체 장치의 시험 장치로서,
상기 온도 제어 기구는 상기 가압 헤드의 상기 가압면 근방의 온도를 검출하는 온도 센서와, 그 온도 센서에서의 검출 온도에 따라서 온도 제어를 행하는 온도 제어기를 포함하는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 13)
부기 1에 기재된 반도체 장치의 시험 장치로서,
상기 반도체 장치는 배면에 실장 단자를 갖고, 그 실장 단자에 접촉하는 제 1 접촉자가 상기 가압 헤드의 상기 가압면에 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 14)
부기 13에 기재된 반도체 장치의 시험 장치로서,
상기 가압 헤드의 상기 가압면의 제 1 접촉자 주위에 제 2 접촉자가 설치되고, 그 제 2 접촉자에 접촉하는 관통 전극이 상기 지지 기판을 관통하여 설치되며, 상기 관통 전극에 접촉하는 제 3 접촉자가 상기 컨택터에 설치된 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 15)
부기 1에 기재된 반도체 장치의 시험 장치로서,
복수의 상기 컨택터가 상기 시험 회로 기판에 부착되고, 그 복수의 컨택터에 대응하여 복수의 상기 가압 헤드가 설치된 것을 특징으로 하는 반도체 장치의 시험 장치.
(부기 16)
한쪽 주면에 외부 접속 단자가 배열 설치된 반도체 장치 복수 개를 상기 외부 접속 단자를 표출시키면서 지지 기판에 정렬 상태로 탑재하는 단계와,
상기 지지 기판을 시험 장치의 컨택터에 대응하게 하는 단계와,
제 1 반도체 장치를 그 다른 쪽 주면으로부터 가압하여 상기 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와,
상기 컨택터를 통하여 상기 제 1 반도체 장치의 시험을 행하는 단계와,
상기 제 1 반도체 장치를 상기 지지 기판에 회수하는 단계와,
상기 지지 기판을 이동하는 단계와,
제 2 반도체 장치를 그 다른 쪽 주면으로부터 가압하여 상기 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와,
상기 컨택터를 통하여 상기 제 2 반도체 장치의 시험을 행하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 17)
부기 16에 기재된 반도체 장치의 시험 방법으로서,
상기 반도체 장치를 상기 컨택터에 대하여 가압할 때에, 상기 반도체 장치를 미소 이동 또는 미소 진동시키는 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 18)
부기 16에 기재된 반도체 장치의 시험 방법으로서,
상기 반도체 장치에 시험을 실시할 때에, 시험을 실시하는 상기 반도체 장치만의 배면을 냉각 또는 가열하는 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 19)
부기 18에 기재된 반도체 장치의 시험 방법으로서,
시험을 실시하는 상기 반도체 송치의 배면 근방의 온도를 검출하고, 검출한 온도에 따라서 시험을 실시하는 상기 반도체 장치의 온도를 제어하는 것을 특징으로 하는 반도체 장치의 시험 방법.
(부기 20)
부기 16에 기재된 반도체 장치의 시험 방법으로서,
상기 제 1 반도체 장치는 상기 반도체 장치 중 복수의 반도체 장치로 이루어지는 그룹으로부터 선택된 1개 또는 복수의 반도체 장치인 것을 특징으로 하는 반도체 장치의 시험 방법.
본 발명에 의하면, 반도체 장치의 전극과는 반대의 배면을 아래로 향하여 지지 기판에 탑재되고, 배면이 가압 헤드에 의해 지지된 상태로 컨택터에 가압된다. 컨택터에 가압되는 반도체 장치는 스테이지를 수평 이동하여 지지 기판에 유지된 반도체 장치 중의 1개를 가압 헤드 위에 배치함으로써 선정된다. 이 때문에, 가압 헤드는 단지 수직 방향으로 이동하는 기구를 설치하기만 하면 되고, 가압 헤드를 단순한 구성으로 할 수 있다. 이 때문에, 가압 헤드에 온도 제어용의 히터나 냉각 기구를 설치하여 반도체 장치 내의 방열판에 가까운 배면을 가압 헤드에 의해 지지함으로써, 반도체 장치를 효율적으로 온도 제어할 수 있다.
또한, 가압 헤드에 지지된 시험을 행하는 반도체 장치만을 선택적으로 온도 제어할 수 있으므로, 효율적으로 반도체 장치의 온도 제어를 행할 수 있다.
또한, 가압 헤드를 복수 설치하여 복수의 반도체 장치를 동시에 시험하는 경 우라도 복수의 반도체 장치의 각각을 개별로 온도 제어할 수 있다.

Claims (10)

  1. 피시험 반도체 장치의 외부 접속 단자에 대응하는 접촉자(接觸子)를 구비한 컨택터(contactor)를 구비하는 시험용 회로 기판과,
    피시험 반도체 장치를 정렬 상태로 탑재 가능한 지지 기판과,
    상기 지지 기판을 지지하는 스테이지(stage)와,
    상기 지지 기판에 탑재된 피시험 반도체 장치를 가압하여, 해당 피시험 반도체 장치의 외부 접속 단자를 상기 컨택터의 접촉자에 접촉하게 하는 가압 헤드를 구비하고,
    상기 가압 헤드는 상기 지지 기판에 형성된 오목부를 관통하여 상기 피시험 반도체 장치를 상기 컨택터를 향해 들어올리도록 구성되고,
    상기 스테이지는 상기 지지 기판에 탑재된 피시험 반도체 장치의 적어도 1개가 상기 컨택터에 대응하는 위치로 이동 가능하게 되어 이루어지는 것을 특징으로 하는 반도체 장치의 시험 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 가압 헤드의 가압면의 온도를 제어하는 온도 제어 기구가 설치된 것을 특징으로 하는 반도체 장치의 시험 장치.
  4. 제 3 항에 있어서,
    상기 온도 제어 기구는 상기 가압 헤드의 상기 가압면 근방의 온도를 검출하는 온도 센서와, 해당 온도 센서에서의 검출 온도에 따라서 온도 제어를 행하는 온도 제어기를 포함하는 것을 특징으로 하는 반도체 장치의 시험 장치.
  5. 제 1 항에 있어서,
    상기 반도체 장치는 배면(背面)에 실장(實裝) 단자를 갖고, 해당 실장 단자에 접촉하는 제 1 접촉자가 상기 가압 헤드의 상기 가압면에 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  6. 제 1 항에 있어서,
    복수의 상기 컨택터가 상기 시험 회로 기판에 부착되고, 해당 복수의 컨택터에 대응하여 복수의 상기 가압 헤드가 설치되는 것을 특징으로 하는 반도체 장치의 시험 장치.
  7. 한쪽 주면(主面)에 외부 접속 단자가 배열 설치된 반도체 장치 복수 개를 상기 외부 접속 단자를 표출시키면서 지지 기판에 정렬 상태로 탑재하는 단계와,
    상기 지지 기판을 시험 장치의 컨택터에 대응하게 하는 단계와,
    제 1 반도체 장치를 지지 기판의 오목부에 배치하는 단계와,
    제 1 반도체 장치를 그 다른 쪽 주면으로부터 상기 지지 기판의 오목부를 관통하여 가압 헤드에 의해 가압하여, 해당 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와,
    상기 컨택터를 통하여 상기 제 1 반도체 장치의 시험을 행하는 단계와,
    상기 제 1 반도체 장치를 상기 지지 기판에 회수하는 단계와,
    상기 지지 기판을 이동하는 단계와,
    제 2 반도체 장치를 그 다른 쪽 주면으로부터 상기 지지 기판의 오목부를 관통하여 상기 가압 헤드에 의해 가압하여, 해당 반도체 장치의 외부 접속 단자와 상기 컨택터의 접촉자를 접촉하게 하는 단계와,
    상기 컨택터를 통하여 상기 제 2 반도체 장치의 시험을 행하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  8. 제 7 항에 있어서,
    상기 반도체 장치를 상기 컨택터에 대하여 가압할 때에, 상기 반도체 장치를 미소 이동 또는 미소 진동시키는 것을 특징으로 하는 반도체 장치의 시험 방법.
  9. 제 7 항에 있어서,
    상기 반도체 장치에 시험을 실시할 때에, 상기 가압 헤드에 설치된 휜 및 히터에 의해, 시험을 실시하는 상기 반도체 장치만의 배면을 냉각 및 가열하는 것을 특징으로 하는 반도체 장치의 시험 방법.
  10. 제 7 항에 있어서,
    시험을 실시하는 상기 반도체 송치(送致)의 배면 근방의 온도를 검출하고, 검출한 온도에 따라서 시험을 실시하는 상기 반도체 장치의 온도를 제어하는 것을 특징으로 하는 반도체 장치의 시험 방법.
KR1020050084516A 2005-03-31 2005-09-12 반도체 장치의 시험 장치 및 시험 방법 KR100708283B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005105226A JP2006284384A (ja) 2005-03-31 2005-03-31 半導体装置の試験装置及び試験方法
JPJP-P-2005-00105226 2005-03-31

Publications (2)

Publication Number Publication Date
KR20060106591A KR20060106591A (ko) 2006-10-12
KR100708283B1 true KR100708283B1 (ko) 2007-04-17

Family

ID=37030627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084516A KR100708283B1 (ko) 2005-03-31 2005-09-12 반도체 장치의 시험 장치 및 시험 방법

Country Status (4)

Country Link
US (1) US7129726B2 (ko)
JP (1) JP2006284384A (ko)
KR (1) KR100708283B1 (ko)
CN (1) CN100388454C (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713282B2 (en) * 1998-11-06 2010-05-11 Atritech, Inc. Detachable atrial appendage occlusion balloon
CN100350259C (zh) * 2002-04-25 2007-11-21 株式会社爱德万测试 电子部件试验装置
JP2007183164A (ja) * 2006-01-06 2007-07-19 Fujitsu Ltd 半導体集積回路装置及びその試験方法
US7982475B2 (en) * 2006-02-24 2011-07-19 International Business Machines Corporation Structure and method for reliability evaluation of FCPBGA substrates for high power semiconductor packaging applications
US7365552B2 (en) * 2006-07-28 2008-04-29 Research In Motion Limited Surface mount package fault detection apparatus
KR100835431B1 (ko) * 2006-11-09 2008-06-04 스테코 주식회사 반도체 패키지를 테스트하는 방법
WO2008139579A1 (ja) * 2007-05-09 2008-11-20 Advantest Corporation 電子部品試験装置、電子部品試験システム及び電子部品の試験方法
JP4820394B2 (ja) * 2007-09-14 2011-11-24 シャープ株式会社 テストソケット
JPWO2009093323A1 (ja) * 2008-01-24 2011-05-26 株式会社アドバンテスト 電子部品の試験方法及び電子部品試験装置
MY151802A (en) 2008-02-15 2014-07-14 Multitest Elektronische Syst Device and method for aligning and holding a plurality of singulated semi-conductor components in receiving pockets of a terminal carrier
WO2009157038A1 (ja) * 2008-06-24 2009-12-30 アキム株式会社 電子部品検査装置
WO2009157039A1 (ja) * 2008-06-24 2009-12-30 アキム株式会社 電子部品検査用容器
WO2009157037A1 (ja) * 2008-06-24 2009-12-30 アキム株式会社 電子部品検査装置、電子部品検査システム
JP2010243314A (ja) * 2009-04-06 2010-10-28 Syswave Corp 半導体チップ素子試験治具及び自動試験装置
MY160276A (en) 2009-08-18 2017-02-28 Multitest Elektronische Systeme Gmbh An elastic unit as a separate elastic member to be mounted at an elastic unit receiving section of an align fixture
MY151553A (en) * 2009-08-18 2014-06-13 Multitest Elektronische Syst Two abutting sections of an align fixture together floatingly engaging an electronic component
MY152434A (en) 2009-08-18 2014-09-30 Multitest Elektronische Syst System for post-processing of electronic components
MY154258A (en) 2009-08-18 2015-05-29 Multitest Elektronische Syst Elastic unit exerting two angled force components on an abutting section of an align fixture
MY152834A (en) * 2009-08-18 2014-11-28 Multitest Elektronische Syst An elastic unit for clamping an electronic component and extending below an electronic component receiving volume of an align fixture
TWI402517B (zh) * 2010-02-24 2013-07-21 Fugu Tech Entpr Co Ltd 檢測系統及檢測方法
US8963572B2 (en) * 2010-12-13 2015-02-24 Rf Micro Devices, Inc. Testing in trays
SG191306A1 (en) * 2010-12-22 2013-08-30 Nhk Spring Co Ltd Test system and package holder
JP2013024582A (ja) * 2011-07-15 2013-02-04 Nidec-Read Corp 基板検査装置及び基板検査方法
ITVI20110343A1 (it) * 2011-12-30 2013-07-01 St Microelectronics Srl Sistema e adattatore per testare chips con circuiti integrati in un package
TWI452310B (zh) * 2012-05-03 2014-09-11 Chroma Ate Inc Test device for stacked wafers
EP2677326A1 (de) * 2012-06-18 2013-12-25 Multitest elektronische Systeme GmbH Vorrichtung zum Prüfen von elektronischen Bauteilelementen
US9791501B2 (en) * 2012-09-24 2017-10-17 Intel Corporation Compliant thermal contact device and method
KR101416292B1 (ko) * 2013-01-22 2014-07-14 주식회사 고려반도체시스템 칩 정렬 장치 및 방법
CN103636776B (zh) * 2013-12-02 2016-01-13 澳优乳业(中国)有限公司 一种热风强制循环快速恒温酸奶发酵房
JP6190264B2 (ja) * 2013-12-13 2017-08-30 東芝メモリ株式会社 半導体製造装置
EP2963430B1 (en) * 2014-07-03 2019-10-02 Rasco GmbH Contactor arrangement, test-in-strip handler and test-in-strip handler arrangement
JP5865470B1 (ja) * 2014-11-28 2016-02-17 上野精機株式会社 電子部品搬送装置
CN106705507A (zh) * 2015-11-17 2017-05-24 谢德音 冷媒配管装置
CN107238785B (zh) * 2016-03-25 2020-12-29 联芯科技有限公司 芯片测试基座
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
CN108646004A (zh) * 2018-03-29 2018-10-12 南京航空航天大学 一种光电陶瓷的温度控制实验装置及测试方法
CN108445658B (zh) * 2018-05-16 2024-04-19 武汉精测电子集团股份有限公司 一种用于自动翻转测试治具上的压接载具
CN108562822B (zh) * 2018-05-17 2024-02-20 浙江天正电气股份有限公司 切换电容器接触器电阻线检测夹具
CN108710098B (zh) * 2018-05-18 2021-02-19 深圳供电局有限公司 一种电流互感器二次回路负载检测方法
TWI676031B (zh) * 2018-09-06 2019-11-01 致茂電子股份有限公司 滑移式電子元件測試裝置
CN110596571B (zh) * 2019-09-20 2020-07-10 惠州迈腾伟业科技发展有限公司 一种机顶盒电路板检测装置及使用方法
TW202141662A (zh) * 2020-04-16 2021-11-01 力成科技股份有限公司 拾取及接觸裝置
CN115840127B (zh) * 2022-08-30 2023-12-15 北京沃华慧通测控技术有限公司 一种线路板检测***和线路板检测方法
CN116008597B (zh) * 2023-03-24 2023-06-13 昆山佰易仪器设备有限公司 一种半导体元件用测试装置
CN117250468B (zh) * 2023-11-17 2024-01-26 福建福碳新材料科技有限公司 一种三代半导体用等静压石墨衬底检验台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161342B1 (ko) * 1994-09-20 1999-03-20 기다오까 다까시 프로브 테스트 핸들러와 그를 사용한 ic 테스팅 방법 및 ic
KR20000050742A (ko) * 1999-01-14 2000-08-05 윤종용 반도체 칩 패키지용 트레이
KR20040104587A (ko) * 2002-10-21 2004-12-10 동경 엘렉트론 주식회사 피검사체를 온도 제어하는 프로브장치 및 프로브 검사방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027139A (ja) * 1983-07-25 1985-02-12 Fujitsu Ltd パツケ−ジとプリント基板間の接続検査方法
JPH0644589B2 (ja) * 1986-10-31 1994-06-08 三菱電機株式会社 半導体装置のテストハンドラ
JPH01147382A (ja) 1987-12-03 1989-06-09 Nippon Maikuronikusu:Kk Icテストハンドラ
JPH04330753A (ja) * 1991-01-16 1992-11-18 Tokyo Electron Ltd 半導体検査装置及び半導体検査方法
KR100343252B1 (ko) * 1993-05-19 2002-11-23 동경 엘렉트론 주식회사 검사장치및검사장치에있어서의접속방법
US6111421A (en) * 1997-10-20 2000-08-29 Tokyo Electron Limited Probe method and apparatus for inspecting an object
JP3565086B2 (ja) * 1999-04-16 2004-09-15 富士通株式会社 プローブカード及び半導体装置の試験方法
US6838868B1 (en) * 2000-11-07 2005-01-04 Teradyne, Inc. Test head actuation system with positioning and compliant modes
JP4451992B2 (ja) * 2001-02-28 2010-04-14 株式会社アドバンテスト 試験用電子部品搬送媒体、電子部品試験装置および試験方法
JP2003066109A (ja) 2001-08-28 2003-03-05 Fujitsu Ltd 半導体試験装置及び半導体試験方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0161342B1 (ko) * 1994-09-20 1999-03-20 기다오까 다까시 프로브 테스트 핸들러와 그를 사용한 ic 테스팅 방법 및 ic
KR20000050742A (ko) * 1999-01-14 2000-08-05 윤종용 반도체 칩 패키지용 트레이
KR20040104587A (ko) * 2002-10-21 2004-12-10 동경 엘렉트론 주식회사 피검사체를 온도 제어하는 프로브장치 및 프로브 검사방법

Also Published As

Publication number Publication date
CN1841693A (zh) 2006-10-04
CN100388454C (zh) 2008-05-14
JP2006284384A (ja) 2006-10-19
US20060220667A1 (en) 2006-10-05
KR20060106591A (ko) 2006-10-12
US7129726B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
KR100708283B1 (ko) 반도체 장치의 시험 장치 및 시험 방법
KR102146731B1 (ko) 시험용 캐리어 및 캐리어 조립장치
JP3007211B2 (ja) 電子部品コンタクトアセンブリおよびその接続方法
US9995787B2 (en) Apparatus and method for manufacturing substrates
US8207744B2 (en) Testing apparatus
KR101767663B1 (ko) 기판 제조 설비 및 기판 제조 방법
KR101456253B1 (ko) 프로브 장치 및 시험 장치
KR100748483B1 (ko) 반도체 소자 테스트 핸들러의 소자 접속장치
JP2010186998A6 (ja) 半導体ウェハ試験装置
JP2010186998A (ja) 半導体ウェハ試験装置
TW200525159A (en) Jig device for transporting and testing integrated circuit chip
TW201347062A (zh) 測試半導體封裝堆疊晶片之測試系統及其半導體自動化測試機台
KR101561447B1 (ko) 전자 부품 시험 장치, 전자 부품 수용 장치, 전자 부품 취출 장치 및 전자 부품의 시험 방법
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
US20150102832A1 (en) Carrier disassembling apparatus, electronic device housing apparatus, electronic device retrieving apparatus, and electronic device testing apparatus
JP5423627B2 (ja) 半導体装置の試験装置及び試験方法
JP2007324377A (ja) 半導体装置用クランプ装置
JP2002181887A (ja) 電子部品試験装置
KR100719952B1 (ko) 누름부재 및 전자부품 핸들링 장치
KR200414883Y1 (ko) 반도체소자 캐리어 유닛
JPH0843487A (ja) 搬送装置
JP2020144039A (ja) Icトレイおよびテスト治具
US11579187B1 (en) Test carrier and electronic component testing apparatus
KR20170125489A (ko) 반도체 패키지 테스트 장치
KR100293415B1 (ko) 반도체 실장에 있어서 도전볼 고정 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee