JP6562896B2 - 半導体装置の評価装置およびそれを用いた半導体装置の評価方法 - Google Patents

半導体装置の評価装置およびそれを用いた半導体装置の評価方法 Download PDF

Info

Publication number
JP6562896B2
JP6562896B2 JP2016248622A JP2016248622A JP6562896B2 JP 6562896 B2 JP6562896 B2 JP 6562896B2 JP 2016248622 A JP2016248622 A JP 2016248622A JP 2016248622 A JP2016248622 A JP 2016248622A JP 6562896 B2 JP6562896 B2 JP 6562896B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulator
evaluation apparatus
tip
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016248622A
Other languages
English (en)
Other versions
JP2018101759A (ja
Inventor
岡田 章
章 岡田
貴也 野口
貴也 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016248622A priority Critical patent/JP6562896B2/ja
Priority to US15/677,245 priority patent/US10725086B2/en
Priority to CN201711405607.8A priority patent/CN108231618B/zh
Publication of JP2018101759A publication Critical patent/JP2018101759A/ja
Application granted granted Critical
Publication of JP6562896B2 publication Critical patent/JP6562896B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06738Geometry aspects related to tip portion

Description

本発明は、半導体装置の特性評価に用いられる評価装置およびそれを用いた半導体装置の評価方法に関する。
半導体装置の評価装置は、半導体ウエハ上に作製された半導体装置や、半導体ウエハから個片化したチップ状態の半導体装置の電気的特性を評価する。それらの評価の際、被測定物である半導体装置の設置面は、評価装置のチャックステージ表面に真空吸着等により接触して固定される。そして、評価装置のプローブが、半導体装置の非設置面の一部に設けられた電極に接触し、半導体装置に電気信号の入出力を行う。検査対象の半導体装置が、その縦方向、つまり面外方向に大きな電流を流す縦型構造の半導体装置である場合、評価装置のチャックステージが電極として機能する。そして以前から、大電流、高電圧印加の要求に応えて、プローブの多ピン化が実施されている。
被測定物がチップ状の縦型構造の半導体装置である場合、その評価中に部分的な放電現象が生じ得る。例えば、その部分放電は、半導体装置の非設置面の一部に設けた電極と、チャックステージ側と同電位の領域との電位差によって発生する。そのような放電は半導体装置に部分的な破損や不具合を生じさせる。また、製造工程において、その部分放電現象を見逃し、不具合の生じた半導体装置が良品としてそのまま後工程に流出した場合、後工程にてそれらを抽出することは非常に困難である。よって、評価装置には、事前に部分放電を抑制し、部分放電に起因する不具合を回避する措置を施すことが望ましい。
特開2003−130889号公報 特開2001−51011号公報 特開2010−10306号公報
特許文献1から特許文献3には、上述した部分放電を抑制する手法が開示されている。特許文献1に開示された半導体検査装置は、絶縁性の液体中で電子部品を検査する。その半導体検査装置は、電子部品の特性検査中に発生する放電を防止しているものの、高価なプローバを必要とする。さらに、その半導体検査装置は、液体中で電子部品を評価するため、評価工程の時間が増大し、低コスト化に適さない。また、被測定物がウエハテストやチップテストにおける半導体素子である場合、評価後に絶縁性の液体を半導体素子から完全に除去する必要がある。よって、そのような被測定物に、特許文献1に記載の検査方法を適用することは困難である。
特許文献2に開示された評価方法は、シリコーンラバーを半導体チップの終端部分に押し当てて検査を実施することで、放電を防止している。しかし、終端部分の領域全面に圧力をかけてシリコーンラバーを押し当てるため、評価の際にかみ込んだ異物やシリコーンラバー痕(ゴム痕)が半導体チップ表面に転写される。それら異物やシリコーンラバー痕は、後工程で不具合となる。
特許文献3に開示された半導体ウエハ測定装置は、特許文献2と同様に絶縁部材を被測定物であるウエハに押し当てて、放電を防止している。しかし、上述した特許文献2と同様に、評価の際にかみ込んだ異物や絶縁部材の接触痕が半導体チップの表面に転写され、それらが後工程で不具合を引き起こす。
本発明は上記のような課題を解決するためになされたものであり、半導体装置の電気的特性の評価の際、被測定物である半導体装置の一部領域に発生する放電現象を抑制し、かつ、その半導体装置の表面への異物または絶縁物の接触痕の転写を抑制する半導体装置の評価装置の提供を目的とする。
本発明に係る半導体装置の評価装置は、主面に半導体装置を支持可能なステージと、ステージの主面の上方に設けられる複数のプローブと、枠形状を有し、枠形状が複数のプローブを囲み、かつ、ステージの主面の上方に設けられる絶縁物と、複数のプローブとステージの主面とに接続され、ステージの主面に支持される半導体装置に複数のプローブを介して電流を注入し半導体装置の電気的特性を評価する評価部とを備える。その絶縁物は、ステージの主面側に、柔軟性を有する先端部を含む。また、その先端部は、先端部の一方の側面に、先端部が枠形状の内側または外側に変形することにより半導体装置に接触可能な接触面を含む。
本発明によれば、半導体装置の電気的特性の評価の際、被測定物である半導体装置の一部領域に発生する放電現象を抑制し、かつ、その半導体装置の表面への異物やゴム痕の転写を抑制する半導体装置の評価装置の提供が可能となる。
実施の形態1における評価装置の構成を概略的に示す側面図である。 実施の形態1における被測定物である半導体装置を概略的に示す平面図である。 実施の形態1におけるプローブ基体の一部を示す平面図である。 実施の形態1における評価時の評価装置の一部を示す断面図である。 実施の形態1におけるプローブの構成および動作を説明する側面図である。 実施の形態1における絶縁物の先端部を示す断面図である。 実施の形態1における評価時の絶縁物の先端部を示す断面図である。 実施の形態1におけるばね部材の一例を示す正面図である。 実施の形態1におけるばね部材の製造方法を説明する図である。 実施の形態1におけるばね部材の別の一例を示す正面図である。 実施の形態1における評価装置の動作を示すフローチャートである。 実施の形態2における絶縁物の先端部を示す断面図である。 実施の形態2における評価時の絶縁物の先端部を示す断面図である。 実施の形態3における評価時の評価装置の一部を示す断面図である。 実施の形態3におけるプローブ基体の一部を示す平面図である。 実施の形態4における絶縁物の先端部を示す断面図である。
本発明に係る半導体装置の評価装置およびそれを用いた半導体装置の評価方法の実施の形態を説明する。
<実施の形態1>
図1は、実施の形態1における半導体装置の評価装置1の構成を概略的に示す側面図である。実施の形態1にて示す評価装置1が被測定物である半導体装置5の電気的特性を評価する際、プローブ10の周囲に設けられた絶縁物7の先端部22は、半導体装置5の表面5aに接触する。より詳細には、先端部22は後述する図4に示す終端部20の少なくとも一部に接触する。その接触により沿面距離が拡大された状態で、評価装置1は半導体装置5の電気的特性の評価を実施する。評価後、先端部22は、半導体装置5から離脱する際、半導体装置5の表面5aをクリーニングする。以下、図に従い本実施の形態1における半導体装置の評価装置1について説明する。
評価装置1は、主面3aに被測定物である半導体装置5を支持可能なステージ3と、そのステージ3の上方に設けられる複数のプローブ10とを備える。実施の形態1において、半導体装置5は、その縦方向つまり面外方向に大きな電流を流す縦型構造の半導体装置である。ステージ3の主面3aは、半導体装置5の下面つまり設置面5bに設けられた一方の電極(図示せず)に接触する。また、電気的特性の評価の際、各プローブ10は、半導体装置5の表面5aに設けられた他方の電極(後述する図2に示す表面電極パッド18)に接触する。つまり、評価装置1のステージ3の主面3aは、半導体装置5と接続する一方の端子部として機能し、各プローブ10は、もう一方の端子部として機能する。
評価装置1は、各プローブ10が取り付けられた取付板16をさらに備える。取付板16には、信号線6aが接続される接続部8aが設けられる。各プローブ10と接続部8aとの間は、図示は省略するが、例えば取付板16上に設けられた金属板等の配線により接続される。その配線が取付板16の外面に直接配置される場合、取付板16は絶縁性の板であることが望ましい。一方で、その配線に絶縁性の被覆が施されたケーブル等が用いられる場合、取付板16は、例えば金属など、絶縁性を有さない材質で構成されても構わない。プローブ10は、その取付板16上の配線と接続部8aと信号線6aとを通じて、評価部4に接続される。一方で、ステージ3の主面3aは、ステージ3の側面に設けられた接続部8bとその接続部8bに取り付けられた信号線6bとを介して、評価部4に接続される。評価部4は、各プローブ10を介して半導体装置5に電流を注入し、その半導体装置5の電気的特性を評価する。
評価装置1は、半導体装置5に大電流(例えば5A以上)を印加することを想定して複数のプローブ10を備える。そのような大電流を印加する際、各プローブ10に加わる電流密度は略一致することが求められる。よって、接続部8aと接続部8bとの間の距離がいずれのプローブ10を介しても略一致する位置に、接続部8aと接続部8bとが設けられることが好ましい。つまり、それらの設置位置は、各プローブ10を介して、接続部8aと接続部8bとが対向する位置が望ましい。
また、詳細は後述するが、評価装置1は、ステージ3の上方に設けられる絶縁物7を備える。絶縁物7は、平面視において枠形状を有し、その枠形状が複数のプローブ10を囲むように設けられる。
評価装置1は、プローブ10、取付板16、接続部8a、絶縁物7および図には示していない各プローブ10と接続部8aをつなぐ配線で構成されるプローブ基体2を備える。プローブ基体2は、移動アーム9に保持され、移動アーム9によって任意の方向へ移動可能である。これにより、被測定物である半導体装置5とプローブ基体2との相対的な位置関係を調整することができる。なお、図1に示す評価装置1は、1つの移動アーム9のみでプローブ基体2を保持する構成を有するが、これに限るものではない。評価装置1は、複数の移動アームによって安定的にプローブ基体2を保持する構成を備えてもよい。また、移動アーム9によってプローブ基体2が移動するのではなく、例えば評価装置1に別途設けられた移動機構により、半導体装置5つまりステージ3が移動してもよい。いずれの構成によっても、半導体装置5とプローブ基体2との相対的な位置関係が調整可能である。
ステージ3は、1または複数の半導体装置5の設置面5bを主面3aに接触して支持する。なお、図1では簡単のために、1つの半導体装置5を設置した例を示す。実施の形態1において、ステージ3は、チャックステージであり、例えば真空吸着により半導体装置5を主面3aに固定する。その固定手段は、真空吸着に限るものではなく、静電吸着等であっても構わない。
図2は、被測定物である半導体装置5の一例を概略的に示す平面図である。上述したように、実施の形態1において、半導体装置5は、その縦方向つまり面外方向に大きな電流を流す縦型構造の半導体装置である。半導体装置5は、例えばIGBTまたはMOSFETであるがこれらに限るものではない。半導体装置5は、平面視において、活性領域19と終端部20とに分けられる。終端部20は、1つの半導体装置5のダイシングラインの内側で外周部分に設けられ、半導体装置5の耐圧を確保する。その半導体装置5の内部には、活性領域19が設けられ、所望の素子、例えば、縦型のIGBTが形成される。半導体装置5の表面5a、より具体的には活性領域19の表面には、表面電極パッド18が設けられる。図示は省略するが、半導体装置5の設置面5bには、裏面電極パッドが設けられる。表面電極パッド18および裏面電極パッドは、外部と接続可能であり、外部よりそれら電極パッドを介して活性領域19にキャリアが注入される。半導体装置5が縦型のIGBTである場合、表面電極パッド18はエミッタ電極として機能し、裏面電極パッドはコレクタ電極として機能する。表面電極パッド18は、導電性材料で形成され、例えばアルミニウムにより作製される。図2に示す半導体装置5は一例であり、表面に配置されるエミッタ電極、ゲート電極および裏面に配置されるコレクタ電極の位置や個数はそれに限るものではない。
図3は、プローブ基体2の一部を示す平面図である。図3は、プローブ10および絶縁物7が設置された取付板16をステージ3側から観察した図である。図4は、図3に示すラインA−Aで示す位置におけるステージ3および取付板16の断面図である。なお、図4は、半導体装置5の電気的特性の評価時における評価装置1を図示しており、プローブ10と絶縁物7とが半導体装置5に接触している。プローブ10は、取付板16に設けられたソケット17に着脱可能に保持される。図5(a)は、プローブ10の側面図である。プローブ10に設けられた基体設置部14が、図4に示す取付板16のソケット17に保持される。プローブ10は、ソケット17を介して取付板16に接続されることにより、取付板16との着脱が容易となる。例えば、評価対象の半導体装置5の大きさに応じたプローブ10の本数の変更、または、破損したプローブ10の交換が容易となる。
プローブ10は、基台として形成される。図5(a)に示すように、プローブ10は、上記の基体設置部14、およびヘッド部12、押し込み部13、電気的接続部15から構成される。ヘッド部12は、半導体装置5の表面5aに設けられた表面電極パッド18と機械的かつ電気的に接触可能なコンタクト部11を有する。押し込み部13は、プローブ10の内部に組み込まれたスプリング等を有するばね部によって接触時に摺動する。電気的接続部15は、ヘッド部12と電気的に導通しており、評価部4への出力端として機能する。プローブ10は導電性を有する。プローブ10は、例えば銅、タングステン、レニウムタングステンなどの金属材料により作製されるがこれらに限るものではない。特にコンタクト部11は、導電性向上や耐久性向上等のために、例えば金、パラジウム、タンタル、プラチナ等の別の部材を被覆してもよい。
図5(b)および図5(c)は、図5(a)に示したプローブ10の動作を示す側面図である。プローブ10は、図5(a)に示す初期状態から、半導体装置5の表面電極パッド18の方向に、つまり矢印で示す−Z軸方向に下降する。図5(b)は、そのプローブ10のコンタクト部11が表面電極パッド18に接触した状態を示す。図5(c)は、プローブ10がさらに下降し、押し込み部13が基体設置部14内にばね部を介して押し込まれた状態を示す。押し込み部13が押し込まれることにより、プローブ10のコンタクト部11は、半導体装置5の表面電極パッド18と確実に接触する。
ここでは、Z軸方向に摺動性を備えたばね部を内蔵するプローブ10の動作を説明したが、プローブ10に摺動性を付与する機構はこれに限るものではない。その機構は、ばね部を外部に備えたものであっても構わない。また、その機構は、スプリング式に限らず、カンチレバー式のコンタクトプローブであっても構わない。なおZ軸方向に摺動性を有する機構であれば、スプリング式に限らず、積層プローブ、ワイヤープローブ等であっても構わない。
図1および図4に示すように、評価装置1は、ステージ3の主面3aの上方に絶縁物7をさらに備える。その絶縁物7は、取付板16に保持される。図3に示すように、絶縁物7は、枠形状を有する。その枠形状が複数のプローブ10を囲むように、絶縁物7は取付板16に設置される。また、絶縁物7の枠形状は、評価対象の半導体装置5の外形を取り囲む形状を有する。特に、半導体装置5の評価時に、半導体装置5の活性領域19を取り囲む形状を有する。本実施の形態1においては、半導体装置5の外形が図2に示すように正方形であるため、絶縁物7の枠形状も図3に示すように四角形を有する。
また、絶縁物7は、複数の絶縁部7aから構成されてもよい。つまり、1つの絶縁物7が有する枠形状は、複数の絶縁部7aを組み合わせて構成されても良い。例えば、半導体装置5の外形をなす複数の辺のうち一辺と、絶縁物7を構成する複数の絶縁部7aのうち一の絶縁部7aとが対応して、絶縁物7の枠形状は構成される。このように、枠形状が複数の絶縁部7aで構成されることで、評価装置1は柔軟に多種多様な枠形状を有する絶縁物7を備えることができる。図3に示す絶縁物7は、半導体装置5の四角形をなす各辺に対応して、4つの絶縁部7aからなる。また、各絶縁部7aは、互いが隣接する隣接部29において面接触して設置される。特に、各絶縁部7aは、半導体装置5の評価時に、隣接部29において、相互に密接して面接触するよう設置される。
絶縁物7は、図4に示すように、取付板16の一の面つまり下面に設けられる少なくとも1つの溝部28に嵌合して設置される。絶縁物7の上部つまり取付板16側には、その溝部28に嵌合する突起状の嵌合部27が設けられる。溝部28および嵌合部27により、絶縁物7は取付板16に着脱可能に固定される。本実施の形態1において、取付板16には複数の溝部28が設けられている。各絶縁部7aに設けられた各嵌合部27は、その複数の溝部28の中から選択された1つの溝部28に嵌合して設置される。図3においては、Y方向に延在する溝部28aの数が、X方向に延在する溝部28bの数よりも多いが、X方向に延在する多数の溝部28が設けられても構わない。
絶縁物7は、絶縁性を有する弾性体にて作製される。例えば、絶縁物7は、シリコーンゴムまたはフッ素ゴムなどで作製されるが、これらに限らない。半導体装置5は、例えば200℃程度の高温でも評価され得るため、このような温度に耐えうる材質であることが望ましい。フッ素ゴムは、そのような高温における使用が可能である。また、絶縁物7または各絶縁部7aは、成型加工により作製されることが好ましい。特に、同一形状を有する複数の絶縁部7aを作製する場合には、成型加工が低コストであり好ましい。
絶縁物7は、図4に示すように、ステージ3の主面3a側に、つまり取付板16側とは反対側に柔軟性を有する先端部22を含む。図6は、絶縁物7の先端部22を拡大した断面図である。先端部22は、ステージ3の主面3aに向かって先細るテーパー形状を有する。先端部22は、一方の側面に接触面23を含む。本実施の形態1においては、接触面23は、絶縁物7の枠形状の内側に位置する。なお、図6において、+X方向が絶縁物7の枠形状の内側である。図7は、半導体装置5の電気的特性の評価時における先端部22の状態を示す図である。先端部22は、評価時に、半導体装置5と接触し、その柔軟性により湾曲する。その湾曲方向は、本実施の形態1においては、絶縁物7の枠形状の外側に向かう方向である。なお、図7において、−X方向が絶縁物7の枠形状の外側である。先端部22の接触面23は、先端部22が枠形状の外側に向かって変形することにより半導体装置5の終端部20の少なくとも一部に接触する。先端部22の接触面23は、半導体装置5の終端部20の一部のみに接触することが好ましい。
なお、本実施の形態1においては、先端部22のテーパー形状は、先端部22が半導体装置5に接触していない状態で、つまり図6に示す状態で、絶縁物7の枠形状の外側に向くよう、やや湾曲していることが好ましい。図7に示す半導体装置5の評価時に、先端部22が外側に湾曲し、接触面23が半導体装置5と確実に接触しやすくするためである。
先端部22の接触面23には、複数の凹部25が設けられる。図6および図7に示す先端部22は、3つの凹部25を有するが、凹部25は、絶縁物7の枠形状に沿った溝、例えば図6においてはY方向に延在する溝であってもよい。または、接触面23には、複数の円形状の凹部25が設けられても良い。さらに、凹部25の設置個数の増加を目的に、凹部25は接触面23に千鳥状またはジグザグ状に配置されてもよい。凹部25は、接触面23が半導体装置5の表面5aから接触が解除される際、接触箇所の異物や接触痕を除去する機能を有する。また、接触面23の面内に設けた複数の凹部25は、接触面23と終端部20との接触面積の縮小化を図る効果も有する。
図6および図7に示すように、絶縁物7は、先端部22に少なくとも1つのばね部材26を含む。なお、前述した図1においては、ばね部材26の図示は省略している。そのばね部材26は、接触面23が位置する先端部22の一方の側面とは反対側に位置する他方の側面に設けられる。ばね部材26は、例えば、接着等により先端部22の他方の側面に設置される。本実施の形態1においては、絶縁物7の枠形状を構成する各辺に、ばね部材26が個別に設けられる。すなわち、絶縁物7には、複数のばね部材26が設けられる。各ばね部材26は、先端部22のテーパー形状に合わせて、先端部22が半導体装置5に接触していない状態で外側に向くよう、やや湾曲しておくのがよい。半導体装置5の評価の際に、接触面23が半導体装置5に接触するように、先端部22を湾曲させるためである。各ばね部材26は、板状の形状を有し、先端部22の側面への設置が容易である。
ばね部材26は、先端部22に弾性を付与する。ばね部材26は、先端部22の湾曲状態に応じて先端部22とともに曲がる。先端部22の接触面23が半導体装置5の表面5aに接した状態では、ばね部材26は曲がった状態を維持する。接触面23の接触が解放されると、ばね部材26は、先端部22の変形を元に戻す。
図8は、絶縁物7の他方の側面に設置されたばね部材26の一例を示す正面図である。ばね部材26は、少なくとも1つの第1矩形26aと、第1矩形26aよりも大きい面積を有する少なくとも1つの第2矩形26bとが、絶縁物7の枠形状の周回方向に交互に接続される形状を有する。また、第1矩形26aと第2矩形26bとは、取付板16側の各一端が同じ高さで接続される。図8に示すばね部材26の形状は、絶縁物7の一辺に位置する先端部22のいずれの位置にも、概ね均等な弾性を付与する。また、ばね部材26の製造方法において、1つの板材から2つのばね部材26を切り出して作製できる。図9は、2つのばね部材26が1つの板材に作製された様子を示す。このような製造方法は、板材の無駄を抑制できる。そして、ばね部材26の低コスト化が可能である。
ばね部材26の形状は図8に示す形状に限らない。図10は、ばね部材26の他の例を示す側面図である。図10に示すばね部材26は、絶縁物7の枠形状の各辺において、第2矩形26bよりも大きい面積を有する第3矩形26cが両端に接続された形状を有する。本実施の形態1では、第3矩形26cは、第2矩形26bよりも幅が広い。また、第1矩形26aと第2矩形26bと第3矩形26cとは、取付板16側の各一端が同じ高さで接続される。また、第3矩形26cは、絶縁物7の側面の端部近傍に位置する。図10に示すばね部材26は、絶縁物7の枠形状を構成する各辺の両端部分の弾性を強化する。特に、枠形状を構成する各辺の両端には、半導体装置5の表面5aに接触する際の湾曲を妨げないように、切込み22aが設けられている。その場合、切込み22aの近傍に位置する先端部22の弾性が弱くなる。図10に示すばね部材26は、先端部22に切り込み22aが設けられている場合でも、第3矩形26cによりその弾性を補う。その補った弾性力により、切り込み22aの近傍に位置する先端部22の動きを、先端部22の中央部の動きに追随させる。
なお、図8または図10に示すばね部材26は、絶縁物7の枠形状を構成する各辺において、一端から他端に渡って設けられているが、一辺の端部のみ、または、一辺の中央部のみに配置される構成であっても良い。
ばね部材26は、本実施の形態1においては、絶縁物7とは異なる部材で作製される。ばね部材26は、例えば金属で作製される。その金属とは、例えば、ばね鋼、黄銅、りん青銅など薄厚の板ばねに用いられる金属であるがこれらに限らない。高温条件下での半導体装置5の評価を鑑み、ばね部材26は、耐熱性を有する樹脂材料、例えばPPSにより作製されてもよい。
次に、実施の形態1に示す半導体装置の評価装置1の動作を説明する。図11は半導体装置の評価装置1の動作を示すフローチャートである。本実施の形態1のように評価装置1が複数のプローブ10を有する場合、評価前に、各プローブ10のコンタクト部11の平行度を揃える(ステップS1)。被測定物である半導体装置5の設置面5bをステージ3の主面3aに固定する(ステップS2)。
移動アーム9によりプローブ基体2ごと各プローブ10を移動させて、各プローブ10のコンタクト部11と表面電極パッド18との接触を行う(ステップS3)。絶縁物7の先端部22は、図7に示すように、半導体装置5と接触し湾曲する。その際、先端部22の接触面23は、先端部22が枠形状の外側に向かって変形することにより半導体装置5の終端部20の少なくとも一部に押し付けられて接触する(ステップS4)。この際、先端部22の接触面23は、半導体装置5の終端部20の一部のみに接触することが好ましい。なおステップS4は接触ステップである。このステップS4は、ステップS3の後またはステップS3と同時に行われる。すなわち、絶縁物7と終端部20との接触は、プローブ10と表面電極パッド18との接触に遅れて、またはそれと同時に行われる。これは、プローブ10と表面電極パッド18との接触を確実に行うためである。
その後、所望の電気的特性の評価を実施する(ステップS5)。なお、ステップS5は、評価ステップである。つまり、各プローブ10を介して半導体装置5に電流を注入して半導体装置の電気的特性を評価する。
ステップS5の評価時において、ステージ3の主面3aの電位と、半導体装置5の設置面5bの電位と、半導体装置5の外周面21の電位とは同電位である。ステージ3が高電位である場合、終端部20を経て活性領域19側の表面電極パッド18が低電位である。それらの電位差により、部分的な放電が生じ得る。しかし、本実施の形態1の評価装置1は、絶縁物7が終端部20に接した状態で電圧が印加される。絶縁物7が終端部20に接触していることで、沿面距離が拡大され、放電の発生が抑制される。
放電を抑制するためには、沿面距離の拡大が必要であるものの、終端部20の全面に絶縁物7を接触させる必要はない。異なる外形、つまりは異なる終端部20を有した半導体装置5に対応させるために、絶縁物7側の終端部20との接触面を拡大させることは、サイズの異なる多数の絶縁物7を準備しなくてもよい。しかし、接触面23と半導体装置5との接触面積が拡大すると、評価の際に、その接触面23と半導体装置5との間に挟み込まれる異物の増大や、接触により生じる接触痕の面積拡大が懸念される。その結果、この評価工程よりも後の製造工程で、半導体装置5に不具合が発生する確率が高くなる。
そこで本実施の形態1の評価装置1においては、絶縁物7の一部に位置する接触面23が終端部20の一部にのみ接する。これにより、評価の際に、挟み込まれる異物、ならびに接触痕の抑制を図っている。図4および図7に示すように、半導体装置5の外周面21の近くに位置する終端部20の一部と絶縁物7の接触面23とが接する。評価装置1は、より高電位側で沿面距離を拡大し、効果的に放電を抑制する。
電気的特性の評価後、移動アーム9によってプローブ基体2を上昇させることにより、先端部22の接触面23は、終端部20から離れる(ステップS6)。なお、ステップS6は退避ステップである。また、プローブ10は半導体装置5の表面5aから離脱する(ステップS7)。ステップS6において、ばね部材26の弾性により、接触面23は、終端部20に強く擦れながら、半導体装置5の表面5aから離れる。接触面23が擦れる位置に異物があれば、凹部25に挟み込まれて半導体装置5の表面5aから除去される。また、接触痕の一部も、半導体装置5の表面5aから拭き取られる。このように、絶縁物7の先端部22により、半導体装置5の表面5aはクリーニングされる。なお、ステップS7は、ステップS6と同時に行われても良いし、ステップS6の後に行われても良い。
以上をまとめると、本実施の形態1における半導体装置の評価装置1は、主面3aに半導体装置5を支持可能なステージ3と、ステージ3の主面3aの上方に設けられる複数のプローブ10と、枠形状を有し、枠形状が複数のプローブ10を囲み、かつ、ステージ3の主面3aの上方に設けられる絶縁物7と、複数のプローブ10とステージ3の主面3aとに接続され、ステージ3の主面3aに支持される半導体装置5に複数のプローブ10を介して電流を注入し半導体装置5の電気的特性を評価する評価部4とを備える。絶縁物7は、ステージ3の主面3a側に、柔軟性を有する先端部22を含む。先端部22は、先端部22の一方の側面に、先端部22が枠形状の外側に変形することにより半導体装置5に接触可能な接触面23を含む。
以上のような構成により、評価装置1は、絶縁物7の一部に設けられた接触面23が、終端部20の一部、特に、高電位側で接触する。これにより、評価装置1は、効果的に沿面距離を拡大し、火花放電を抑制する。さらに、終端部20または半導体装置5の外周面21の全面ではなく、終端部20の一部に絶縁物7が接触する。その接触面積が小さいため、絶縁物7の接触による半導体装置5の表面5aへの異物または接触痕の転写領域が縮小でき、外観不良を抑制する。また、先端部22が半導体装置5の表面5aから離脱する際、表面5a上の異物を除去する。このように、評価装置1は、半導体装置5の表面5aへの異物や接触痕の転写を抑制する。
また、半導体装置の評価装置1が備える絶縁物7の枠形状は、複数の絶縁部7aを組み合わせてなる。このような構成により、絶縁物7は、半導体装置5の外形に合わせて柔軟に多様な枠形状を構成することが可能となる。また、絶縁物7に不具合があれば、不具合品の絶縁部7aのみ交換可能であり低コストである。
また、半導体装置の評価装置1が含む先端部22は、弾性体からなる。このような構成により、先端部22の接触面23と半導体装置5の表面5aとの接触が解放されると、先端部22自らの弾性によりその変形が元に戻る。先端部22は、その表面5aから離脱する際、表面5aをクリーニングする。半導体装置5の表面5aへの異物や接触痕の転写が抑制される。
また、半導体装置の評価装置1が備える絶縁物7は、先端部22に設けられ、先端部22に弾性を付与して先端部22の変形を元に戻す板状のばね部材26をさらに含む。このような構成により、先端部22が絶縁物7から離脱する際、変形つまり湾曲したばね部材26の弾性力が解放されることで、接触面23が確実に半導体装置5の表面5aを擦り、異物除去の効果が向上する。
また、半導体装置の評価装置1が含むばね部材26の少なくとも一部は、接触面23が位置する先端部22の一方の側面とは反対側に位置する先端部22の他方の側面に設けられる。このような構成により、ばね部材26の設置および交換が容易である。
また、半導体装置の評価装置1が含むばね部材26は、少なくとも1つの第1矩形26aと、第1矩形26aよりも大きい面積を有する少なくとも1つの第2矩形26bとが、絶縁物7の枠形状の周回方向に交互に接続される形状を有する。このような構成を備えるばね部材26は、絶縁物7の一の辺の先端部22の全体に、概ね均等な弾性力を加えることが可能となる。また、例えば、第1矩形26aの大きさと第2矩形26bの大きさの比率を調整することで、ばね部材26から先端部22に印加される弾性力を調整可能である。また、ばね部材26の製造方法において、材料を効率的に使用でき、低コストである。
また、半導体装置の評価装置1が備える絶縁物7は、複数のばね部材26をさらに含む。絶縁物7の枠形状は複数の辺からなる。各ばね部材26は、各辺に設けられ、第2矩形26bよりも大きい面積を有する第3矩形26cが両端に接続される形状を有する。絶縁物7の側面の両端に切込み22aがある場合、その両端付近において変形の戻りが抑制され得る。上記の構成を備える絶縁物7は、その両端において弾性力を強化してその戻りを促進する。
また、半導体装置の評価装置1が備える絶縁物7は、複数のばね部材26をさらに含む。絶縁物7の枠形状は複数の辺からなる。各ばね部材26は、各辺の端部のみに設けられる。絶縁物7の側面の両端に切込みがある場合、その両端において変形の戻りが抑制され得る。上記の構成を備える絶縁物7は、その両端において弾性力を強化してその戻りを促進する。また、端部のみに設置されるため、ばね部材26が低コストである。
また、半導体装置の評価装置1が備える絶縁物7は、複数のばね部材26をさらに含む。絶縁物7の枠形状は複数の辺からなる。各ばね部材26は、各辺の中央部のみに設けられる。このような構成を有するばね部材26は長さが短い。よって、ばね部材26の材料が削減され、低コストである。
また、半導体装置の評価装置1が含むばね部材26は、金属を含む。このような構成のばね部材26は、破損しにくい。ばね部材26の耐久性が向上する。
また、半導体装置の評価装置1が含むばね部材26は、樹脂を含む。このような構成のばね部材26は、量産が容易で低コストである。
また、半導体装置の評価装置1が含む先端部22は、ステージ3の主面3aに向かって細くなるテーパー形状を有する。このような構成を備える先端部22は、半導体装置5の表面5aに接触する際、湾曲が容易である。
また、半導体装置の評価装置1が含む先端部22は、接触面23に複数の凹部25をさらに含む。このような構成により、先端部22は、凹部25のエッジで確実に異物を捕らえることができる。その結果、異物除去の効果が向上する。また、接触面23の接触面積を効果的に縮小する。
また、半導体装置の評価装置1が備える絶縁物7は、シリコーンゴムを含む。このような構成により、絶縁物7は、耐熱性を有し、高温での半導体装置5の評価に使用可能である。また、低硬度な絶縁物7を作製することも可能なため、接触対象である半導体装置5の表面5aへのダメージを抑制可能である。
また、半導体装置の評価装置1が備える絶縁物7は、フッ素ゴムを含む。このような構成により、絶縁物7は、耐熱性を有し、高温での半導体装置5の評価に使用可能である。
また、半導体装置の評価装置1が備える絶縁物7を保持する取付板16をさらに備る。絶縁物7は、取付板16に着脱可能に固定される。このような構成を含む絶縁物7は、取り外しが容易である。評価対象である半導体装置5の形状または寸法に対応する多種多様な絶縁物7が設置可能である。
また、半導体装置の評価装置1が備える絶縁物7は、取付板16の下面に設けられる溝部28に嵌合して設置されることにより取付板16に着脱可能に固定される。このような構成を含む絶縁物7は、取り外しが容易である。
また、本実施の形態1における半導体装置の評価方法は、上記の半導体装置の評価装置1を用いた半導体装置5の評価方法であって、複数のプローブ10を移動させて、ステージ3の主面3aに支持された半導体装置5に前記複数のプローブ10を接触させるステップと、絶縁物7を移動させて、先端部22の接触面23を半導体装置5に接触させる接触ステップと、接触ステップの後に、半導体装置5に複数のプローブ10を介して電流を注入して半導体装置5の電気的特性を評価する評価ステップと、評価ステップの後に、絶縁物7を半導体装置5から遠ざける方向に移動させる退避ステップとを備える。その退避ステップは、先端部22の接触面23が、半導体装置5上を擦り、半導体装置5上の異物を除去することを含む。
以上のような半導体装置の評価方法は、評価装置1の絶縁物7の一部に設けられた接触面23が、終端部20の一部、特に、高電位側で接触する。これにより、評価装置1は、効果的に沿面距離を拡大し、火花放電を抑制する。さらに、終端部20または半導体装置5の外周面21の全面ではなく、終端部20の一部に絶縁物7が接触する。その接触面積が小さいため、絶縁物7の接触による半導体装置5の表面5aへの異物または接触痕の転写領域が縮小でき、外観不良を抑制する。また、先端部22が半導体装置5の表面5aから離脱する際、表面5a上の異物を除去する。このように、評価装置1は、半導体装置5の表面5aへの異物や接触痕の転写を抑制する。
<実施の形態2>
実施の形態2における半導体装置の評価装置を説明する。なお、実施の形態1と同様の構成および動作については説明を省略する。図12は、実施の形態2における評価装置が備える絶縁物7の先端部22を示す断面図である。本実施の形態2において、絶縁物7が備えるばね部材26は、先端部22の内部に設けられる。また、実施の形態1とは異なり、接触面23が位置する先端部22の一方の側面は、絶縁物7の枠形状の外側に位置する。なお、図12において、−X方向が絶縁物7の枠形状の外側である。さらに、先端部22のテーパー形状は、先端部22が半導体装置5に接触していない状態で、絶縁物の枠形状の内側に向くよう、やや湾曲している。半導体装置5の評価時に、先端部22が内側に湾曲し、接触面23が半導体装置5と確実に接触しやすくするためである。
また、先端部22の接触面23には、保護部材24が設けられる。保護部材24は、テフロン(登録商標)によるコーディング等からなるが、これに限るものではない。保護部材24は、繰り返しの接触に対する耐久性の向上または接触の確実性等を改善する。
図13は、半導体装置5の電気的特性の評価時における先端部22の状態を示す図である。先端部22は、評価時に、半導体装置5と接触し、その柔軟性により湾曲する。その湾曲方向は、実施の形態1とは異なり、絶縁物7の枠形状の内側に向かう方向である。なお、図13において、+X方向が絶縁物7の枠形状の内側である。先端部22の接触面23は、先端部22が枠形状の内側に向かって変形することにより半導体装置5の終端部20の少なくとも一部に接触する。先端部22の接触面23は、半導体装置5の終端部20の一部のみに接触することが好ましい。
以上のように、本実施の形態2における半導体装置の評価装置において、先端部22は、その先端部22の一方の側面に、先端部22が枠形状の内側に変形することにより半導体装置5に接触可能な接触面23を含む。その先端部22の接触面23が位置する先端部22の一方の側面は、絶縁物7の枠形状の外側に位置する。また、半導体装置の評価装置が含む先端部22のテーパー形状は、絶縁物7の枠形状の内側に傾く。
評価装置は、先端部22のテーパー形状が内側に傾いていることにより、先端部22の接触面23が終端部20から離れる際、先端部22は異物を半導体装置5の外側に掃き出す。例えば、接触面23に設けられた凹部25に一度挟み込まれた異物が、その凹部25から表面5a上に落下したとしても、先端部22がその湾曲により半導体装置5の外側に掃き出す。これにより、実施の形態2の評価装置は、半導体装置5の表面5aに異物が残存することを抑制する。
また、実施の形態2における半導体装置の評価装置が含むばね部材26は、先端部22の内部に設けられる。先端部22の内部に設置されたばね部材26は、実施の形態1に示したばね部材26よりも、接触面23に近い。よって、そのばね部材26が付与する弾性力により、接触面23は確実に強く半導体装置5の表面5aを擦ることが可能となる。
また、実施の形態2における半導体装置の評価装置が備える絶縁物7は、先端部22の接触面23に保護部材24をさらに含む。このような構成により、評価装置は、保護部材24によって絶縁物7の接触面23の劣化や汚れ等を防止し保護するだけでなく、半導体装置5の5a表面も保護する。
<実施の形態3>
実施の形態3における半導体装置の評価装置を説明する。なお、実施の形態1または実施の形態2と同様の構成および動作については説明を省略する。図14は、実施の形態3における評価装置が備えるステージ3および取付板16の周辺の構成を示す断面図である。実施の形態3における絶縁物7は、取付板16に設けられる貫通孔30に嵌合して設置される。それにより絶縁物7は取付板16に着脱可能に固定される。絶縁物7の上部つまり取付板16側には、その貫通孔30に嵌合する突起状の嵌合部27が設けられる。貫通孔30による絶縁物7の設置は、絶縁物7の取り外しを容易とする。つまり、取付板16において絶縁物7が設置された面とは反対側の面から、絶縁物7の嵌合部27を押し出して取り外すことができる。
貫通孔30は、絶縁物7の枠形状に対応して取付板16の全周に渡り設けられる必要はない。図15は、取付板16の一部を示す平面図である。絶縁物7の上部かつ枠形状の輪郭の一部に設けられる嵌合部27に嵌合するよう、貫通孔30は取付板16の一部に設けられる。貫通孔30は、例えば、絶縁物7の枠形状を構成する各絶縁部7aの長手方向の一部にのみ設けられる嵌合部27と対応するものであってもよい。絶縁物7が設けられる側に位置する取付板16の被設置面において、貫通孔30の面積が縮小されるため、貫通孔のない領域内の電気配線のレイアウトの自由度が向上する。
また、図15に示すように、絶縁物7は、各絶縁部7aが互いに接する隣接部29において、各絶縁部7aが互いに嵌合して固定される固定部32を含む。具体的には、一方の絶縁部7aに設けられた凹部と他方の絶縁部7aに設けられた凸部とが嵌合される。絶縁物7を構成する各絶縁部7aが互いに嵌合して固定されることで、半導体装置5の表面5aに絶縁物7の先端部22を押し付けて接触させる際、各隣接部29に隙間が生じることを抑制できる。上記の嵌合による固定部32を設ける位置は、評価時に、半導体装置5の近い位置であることが望ましい。上記の隙間が生じることを回避すべき位置は、沿面距離を拡大すべき半導体装置5の近傍だからである。また絶縁物7は、1つの隣接部29において、複数の固定部32を含んでも良い。
<実施の形態4>
実施の形態4における半導体装置の評価装置を説明する。なお、実施の形態1から実施の形態3のいずれかの実施の形態と同様の構成および動作については説明を省略する。図16は、実施の形態4における評価装置が備える絶縁物7の先端部22を示す断面図である。実施の形態4の絶縁物7は、ばね部材26に代えて、少なくとも1つの弾性部33を含む。その弾性部33の少なくとも一部は、接触面23が位置する先端部22の一方の側面とは反対側に位置する他方の側面に設けられる。弾性部33は、先端部22が有する硬さとは異なる硬さを有する弾性材料が付加されてなる。例えば、弾性部33は、先端部22の側面に弾性材料が接合されてなる。その弾性材料は、絶縁物7、特に先端部22よりも硬い。またその弾性材料は、絶縁性を有する。弾性部33は、先端部22に弾性を付与して先端部22の変形を元に戻す。弾性材料は、絶縁物7または先端部22と硬さが異なる材料であればよいが、同種材料であることが好ましい。異種材料の接合よりも、同種材料の接合のほうが容易である。また、廃棄の際の分別も容易である。しかし、弾性材料は、同種材料に限るものではない。
このような構成を備える評価装置は、絶縁物7の離脱時に、硬い弾性部33の湾曲すなわち変形が解放されることで、接触面23が確実に半導体装置5の表面5aを擦る。その結果、異物除去の効果が向上する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
1 評価装置、3 ステージ、3a 主面、4 評価部、5 半導体装置、5a 表面、5b 設置面、7 絶縁物、7a 絶縁部、10 プローブ、16 取付板、17 ソケット、18 表面電極パッド、22 先端部、23 接触面、23 ばね部材、24 保護部材、25 凹部、26 ばね部材、26a 第1矩形、26b 第2矩形、26c 第3矩形、27 嵌合部、28 溝部、30 貫通孔、33 弾性部。

Claims (24)

  1. 主面に半導体装置を支持可能なステージと、
    前記ステージの前記主面の上方に設けられる複数のプローブと、
    枠形状を有し、前記枠形状が前記複数のプローブを囲み、かつ、前記ステージの前記主面の上方に設けられる絶縁物と、
    前記複数のプローブと前記ステージの前記主面とに接続され、前記ステージの前記主面に支持される前記半導体装置に前記複数のプローブを介して電流を注入し前記半導体装置の電気的特性を評価する評価部とを備え、
    前記絶縁物は、前記ステージの前記主面側に、柔軟性を有する先端部を含み、
    前記先端部は、前記先端部の一方の側面に、前記先端部が前記枠形状の内側または外側に変形することにより前記半導体装置に接触可能な接触面を含む半導体装置の評価装置。
  2. 前記絶縁物の前記枠形状は、複数の絶縁部を組み合わせてなる請求項1に記載の半導体装置の評価装置。
  3. 前記先端部は、弾性体からなる請求項1または請求項2に記載の半導体装置の評価装置。
  4. 前記絶縁物は、前記接触面が位置する前記先端部の前記一方の側面とは反対側に位置する前記先端部の他方の側面に、前記先端部が有する硬さとは異なる硬さを有する弾性材料が付加されてなり、前記先端部に弾性を付与して前記先端部の変形を元に戻す弾性部をさらに含む請求項1から請求項3のいずれか一項に記載の半導体装置の評価装置。
  5. 前記絶縁物は、前記先端部に設けられ、前記先端部に弾性を付与して前記先端部の変形を元に戻す板状のばね部材をさらに含む請求項1から請求項4のいずれか一項に記載の半導体装置の評価装置。
  6. 前記ばね部材は、前記先端部の内部に設けられる請求項5に記載の半導体装置の評価装置。
  7. 前記ばね部材は、前記接触面が位置する前記先端部の前記一方の側面とは反対側に位置する前記先端部の他方の側面に設けられる請求項5または請求項6に記載の半導体装置の評価装置。
  8. 前記ばね部材は、少なくとも1つの第1矩形と、前記第1矩形よりも大きい面積を有する少なくとも1つの第2矩形とが、前記絶縁物の前記枠形状の周回方向に交互に接続される形状を有する請求項5から請求項7のいずれか一項に記載の半導体装置の評価装置。
  9. 前記絶縁物は、複数の前記ばね部材をさらに含み、
    前記絶縁物の前記枠形状は複数の辺からなり、
    各前記ばね部材は、各前記辺に設けられ、前記第2矩形よりも大きい面積を有する第3矩形が両端に接続される形状を有する請求項8に記載の半導体装置の評価装置。
  10. 前記絶縁物は、複数の前記ばね部材をさらに含み、
    前記絶縁物の前記枠形状は複数の辺からなり、
    各前記ばね部材は、各前記辺の端部のみに設けられる請求項5から請求項9のいずれか一項に記載の半導体装置の評価装置。
  11. 前記絶縁物は、複数の前記ばね部材をさらに含み、
    前記絶縁物の前記枠形状は複数の辺からなり、
    各前記ばね部材は、各前記辺の中央部のみに設けられる請求項5から請求項9のいずれか一項に記載の半導体装置の評価装置。
  12. 前記ばね部材は、金属を含む請求項5から請求項11のいずれか一項に記載の半導体装置の評価装置。
  13. 前記ばね部材は、樹脂を含む請求項5から請求項11のいずれか一項に記載の半導体装置の評価装置。
  14. 前記先端部は、前記ステージの前記主面に向かって細くなるテーパー形状を有する請求項1から請求項13のいずれか一項に記載の半導体装置の評価装置。
  15. 前記先端部のテーパー形状は、前記絶縁物の前記枠形状の内側に傾き、
    前記先端部の前記接触面が位置する前記先端部の前記一方の側面は、前記絶縁物の前記枠形状の外側に位置する請求項14に記載の半導体装置の評価装置。
  16. 前記先端部は、前記接触面に複数の凹部をさらに含む請求項1から請求項15のいずれか一項に記載の半導体装置の評価装置。
  17. 前記絶縁物は、シリコーンゴムを含む請求項1から請求項16のいずれか一項に記載の半導体装置の評価装置。
  18. 前記絶縁物は、フッ素ゴムを含む請求項1から請求項16のいずれか一項に記載の半導体装置の評価装置。
  19. 前記絶縁物は、前記先端部の前記接触面に保護部材をさらに含む請求項1から請求項18のいずれか一項に記載の半導体装置の評価装置。
  20. 前記絶縁物を保持する取付板をさらに備え、
    前記絶縁物は、前記取付板に着脱可能に固定される請求項1から請求項19のいずれか一項に記載の半導体装置の評価装置。
  21. 前記絶縁物は、前記取付板の下面に設けられる溝部に嵌合して設置されることにより前記取付板に着脱可能に固定される請求項20に記載の半導体装置の評価装置。
  22. 前記絶縁物は、前記取付板に設けられる貫通孔に嵌合して設置されることにより前記取付板に着脱可能に固定される請求項20に記載の半導体装置の評価装置。
  23. 前記貫通孔は、前記絶縁物の前記枠形状の輪郭の一部に設けられる嵌合部に嵌合するよう、前記取付板の一部に設けられる請求項22に記載の半導体装置の評価装置。
  24. 請求項1から請求項23のいずれか一項に記載の半導体装置の評価装置を用いた半導体装置の評価方法であって、
    前記複数のプローブを移動させて、前記ステージの前記主面に支持された前記半導体装置に接触させるステップと、
    前記絶縁物を移動させて、前記先端部の前記接触面を前記半導体装置に接触させる接触ステップと、
    前記接触ステップの後に、前記半導体装置に前記複数のプローブを介して電流を注入して前記半導体装置の電気的特性を評価する評価ステップと、
    前記評価ステップの後に、前記絶縁物を前記半導体装置から遠ざける方向に移動させる退避ステップとを備え、
    前記退避ステップにおいて、前記先端部の前記接触面が、前記半導体装置上を擦り、前記半導体装置上の異物を除去することを含む半導体装置の評価方法。
JP2016248622A 2016-12-22 2016-12-22 半導体装置の評価装置およびそれを用いた半導体装置の評価方法 Active JP6562896B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016248622A JP6562896B2 (ja) 2016-12-22 2016-12-22 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
US15/677,245 US10725086B2 (en) 2016-12-22 2017-08-15 Evaluation apparatus of semiconductor device and method of evaluating semiconductor device using the same
CN201711405607.8A CN108231618B (zh) 2016-12-22 2017-12-22 半导体装置的评价装置及使用了该评价装置的半导体装置的评价方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248622A JP6562896B2 (ja) 2016-12-22 2016-12-22 半導体装置の評価装置およびそれを用いた半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JP2018101759A JP2018101759A (ja) 2018-06-28
JP6562896B2 true JP6562896B2 (ja) 2019-08-21

Family

ID=62630012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248622A Active JP6562896B2 (ja) 2016-12-22 2016-12-22 半導体装置の評価装置およびそれを用いた半導体装置の評価方法

Country Status (3)

Country Link
US (1) US10725086B2 (ja)
JP (1) JP6562896B2 (ja)
CN (1) CN108231618B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE2251043A1 (en) * 2022-09-08 2024-03-09 Silex Microsystems Ab Microstructure inspection device and system and use of the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500607A (en) * 1993-12-22 1996-03-19 International Business Machines Corporation Probe-oxide-semiconductor method and apparatus for measuring oxide charge on a semiconductor wafer
JP2929948B2 (ja) * 1994-09-20 1999-08-03 三菱電機株式会社 プローブ式テストハンドラー及びそれを用いたicのテスト方法
US5644249A (en) * 1996-06-07 1997-07-01 Probe Technology Method and circuit testing apparatus for equalizing a contact force between probes and pads
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
JP2001051011A (ja) 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2003130889A (ja) 2001-10-29 2003-05-08 Vector Semicon Kk 半導体装置検査装置及び検査方法
US20050110478A1 (en) * 2003-11-21 2005-05-26 Peng-Cheng Shi Method and apparatus for detecting electrostatic charges during semiconductor fabrication process
JP2006284384A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 半導体装置の試験装置及び試験方法
US7851794B2 (en) * 2006-12-28 2010-12-14 Formfactor, Inc. Rotating contact element and methods of fabrication
US20100194423A1 (en) * 2007-09-28 2010-08-05 Masamoto Tago Apparatus and method for testing semiconductor and semiconductor device to be tested
JP5067280B2 (ja) 2008-06-25 2012-11-07 株式会社デンソー 半導体ウエハ測定装置
US7872486B2 (en) * 2008-09-02 2011-01-18 Texas Instruments Incorporated Wing-shaped support members for enhancing semiconductor probes and methods to form the same
CN201490168U (zh) * 2009-04-03 2010-05-26 中茂电子(深圳)有限公司 具有静电放电装置的探针检测机台
WO2010141264A1 (en) * 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
JP5414739B2 (ja) * 2011-05-25 2014-02-12 三菱電機株式会社 半導体テスト治具
JP5687172B2 (ja) * 2011-11-01 2015-03-18 三菱電機株式会社 半導体テスト治具およびそれを用いた耐圧測定方法
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
JP6110086B2 (ja) * 2012-07-23 2017-04-05 株式会社日本マイクロニクス 接触検査装置
US9000793B2 (en) * 2012-11-15 2015-04-07 Advantest America, Inc. Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same
US9086433B2 (en) * 2012-12-19 2015-07-21 International Business Machines Corporation Rigid probe with compliant characteristics
US9354273B2 (en) * 2012-12-21 2016-05-31 Intel Corporation Composite wire probe test assembly
JP6084469B2 (ja) * 2013-01-28 2017-02-22 三菱電機株式会社 半導体評価装置および半導体評価方法
JP6480099B2 (ja) * 2013-11-13 2019-03-06 三菱電機株式会社 半導体試験治具、測定装置、試験方法
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
JP6285292B2 (ja) * 2014-06-23 2018-02-28 株式会社日本マイクロニクス プローブカードおよび検査装置
JP6386923B2 (ja) * 2015-01-26 2018-09-05 三菱電機株式会社 半導体評価装置およびチャックステージの検査方法
CN105988071B (zh) * 2015-02-04 2020-04-21 中芯国际集成电路制造(上海)有限公司 一种半导体测试设备及方法
CN204575802U (zh) * 2015-05-13 2015-08-19 国网智能电网研究院 一种电力电子芯片的高压检测装置

Also Published As

Publication number Publication date
US20180180659A1 (en) 2018-06-28
US10725086B2 (en) 2020-07-28
CN108231618B (zh) 2022-01-04
JP2018101759A (ja) 2018-06-28
CN108231618A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
JP5695637B2 (ja) 超小型回路試験器の導電ケルビン接点
KR101321355B1 (ko) 프로브 및 접속치구
JP5067280B2 (ja) 半導体ウエハ測定装置
JP2012524905A5 (ja)
JP4833011B2 (ja) 電気部品用ソケット
CN108254667B (zh) 评价装置及评价方法
JP6562896B2 (ja) 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
JP6218718B2 (ja) 半導体評価装置及びその評価方法
US20120086466A1 (en) Semiconductor test probe apparatus and method
JP6418070B2 (ja) 測定装置、半導体装置の測定方法
KR101500609B1 (ko) 검사장치
KR101544499B1 (ko) 검사장치
CN107870294B (zh) 评价装置、半导体装置的评价方法
KR20170108655A (ko) 검사용 소켓 및 검사용 소켓의 제조방법
JP6731862B2 (ja) 半導体装置の評価装置
JP6301680B2 (ja) 弾性プローブ
JP6747374B2 (ja) 半導体装置の評価装置、半導体装置の評価方法
JP2014020933A (ja) 部分放電試験装置および部分放電試験方法
JP2018119868A (ja) パワー半導体チップの電気特性測定装置および電気特性測定方法
JP6029535B2 (ja) コンタクトプローブ
KR200431894Y1 (ko) 프로브 유닛
KR100784197B1 (ko) 프로브 유닛
JP2009025026A (ja) 検査治具および検査治具の接続電極保持部の製造方法
US20140145740A1 (en) Testing device
JP2020101410A (ja) 電子部品の検査装置及び検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190723

R150 Certificate of patent or registration of utility model

Ref document number: 6562896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250