KR100704023B1 - 메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 - Google Patents
메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR100704023B1 KR100704023B1 KR1020050089188A KR20050089188A KR100704023B1 KR 100704023 B1 KR100704023 B1 KR 100704023B1 KR 1020050089188 A KR1020050089188 A KR 1020050089188A KR 20050089188 A KR20050089188 A KR 20050089188A KR 100704023 B1 KR100704023 B1 KR 100704023B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- dummy
- dummy bit
- memory device
- normal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/14—Dummy cell management; Sense reference voltage generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (8)
- 노말 메모리셀들이 연결되는 노말 비트라인;유효한 데이터의 저장에서 배제되는 더미셀들이 연결되는 더미 비트라인으로서, 상기 노말 비트라인과 나란한 방향의 일렬 상에 배열되는 다수개의 더미 비트단락들을 나누어지는 상기 더미 비트라인;상기 노말 비트라인 및 상기 더미 비트라인과 교차하도록 배열되는 공통소스라인; 및상기 노말 메모리셀 및 상기 더미셀을 포함하는 웰(WELL)을 구비하며,상기 더미 비트단락들 중의 일부는 상기 공통소스라인과 연결되며,다른 일부의 상기 더미 비트단락들 각각은전원전압을 안내하는 전원전압선, 접지전압을 안내하는 접지전압선 및 상기 웰(WELL)로 이루어지는 그룹에서 선택되는 어느 하나에 전기적으로 연결되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제1 항에 있어서, 상기 다른 일부의 더미 비트단락들은상기 웰(WELL)에 전기적으로 연결되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제2 항에 있어서, 상기 웰은P형의 불순물을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제2 항에 있어서, 상기 공통소스라인과 연결되는 상기 더미 비트단락은상기 공통소스라인과 교차하여 레이아웃되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제1 항에 있어서, 상기 불휘발성 반도체 메모리 장치는NAND 형의 플래쉬 메모리인 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 노말 메모리셀들이 연결되는 노말 비트라인;상기 노말 비트라인에 인접하여 나란히 배열되며, 유효한 데이터의 저장에서 배제되는 더미셀들이 연결되는 더미 비트라인; 및상기 노말 메모리셀 및 상기 더미셀을 포함하는 웰(WELL)을 구비하며,상기 더미 비트라인은상기 웰(WELL)에 전기적으로 연결되는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제6 항에 있어서, 상기 웰은P형의 불순물을 포함하는 것을 특징으로 하는 불휘발성 반도체 메모리 장치.
- 제6 항에 있어서, 상기 불휘발성 반도체 메모리 장치는NAND 형의 플래쉬 메모리인 것을 특징으로 하는 불휘발성 반도체 메모리장치.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050089188A KR100704023B1 (ko) | 2005-09-26 | 2005-09-26 | 메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 |
JP2006255963A JP5073255B2 (ja) | 2005-09-26 | 2006-09-21 | 不揮発性半導体メモリ装置 |
DE102006046426.5A DE102006046426B4 (de) | 2005-09-26 | 2006-09-22 | Nichtflüchtiges Halbleiterspeicherbauelement mit Dummy-Bitleitung |
US11/526,015 US7724597B2 (en) | 2005-09-26 | 2006-09-25 | Nonvolatile semiconductor memory device having dummy bit line with multiple sections |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050089188A KR100704023B1 (ko) | 2005-09-26 | 2005-09-26 | 메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070034712A KR20070034712A (ko) | 2007-03-29 |
KR100704023B1 true KR100704023B1 (ko) | 2007-04-04 |
Family
ID=37887234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050089188A KR100704023B1 (ko) | 2005-09-26 | 2005-09-26 | 메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7724597B2 (ko) |
JP (1) | JP5073255B2 (ko) |
KR (1) | KR100704023B1 (ko) |
DE (1) | DE102006046426B4 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101395060B1 (ko) | 2007-09-18 | 2014-05-15 | 삼성전자주식회사 | 라인 패턴들을 포함하는 반도체 소자 |
KR101434401B1 (ko) | 2007-12-17 | 2014-08-27 | 삼성전자주식회사 | 집적 회로 메모리 장치 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101377305B1 (ko) * | 2005-06-24 | 2014-03-25 | 구글 인코포레이티드 | 집적 메모리 코어 및 메모리 인터페이스 회로 |
KR101271174B1 (ko) * | 2007-08-03 | 2013-06-04 | 삼성전자주식회사 | 비트라인 레이아웃의 구조를 개선한 플래시 메모리 장치 및그 레이아웃 방법 |
US8379456B2 (en) | 2009-10-14 | 2013-02-19 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices having dummy cell and bias methods thereof |
DE102014226768B4 (de) | 2014-12-22 | 2018-08-09 | Koenig & Bauer Ag | Bogendruckmaschine mit Rollenanleger |
KR102374046B1 (ko) * | 2015-06-15 | 2022-03-14 | 에스케이하이닉스 주식회사 | 플래시 메모리 장치 |
US9811284B2 (en) * | 2015-12-20 | 2017-11-07 | Apple Inc. | One-pass programming in a multi-level nonvolatile memory device with improved write amplification |
US11189335B2 (en) * | 2019-11-13 | 2021-11-30 | Sandisk Technologies Llc | Double write/read throughput by CMOS adjacent array (CaA) NAND memory |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002335A (ko) * | 1998-06-18 | 2000-01-15 | 윤종용 | 불 휘발성 메모리 장치 |
JP2004022070A (ja) | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
KR20060011404A (ko) * | 2004-07-30 | 2006-02-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 제조방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188393A (ja) * | 1992-12-21 | 1994-07-08 | Toshiba Corp | 半導体記憶装置 |
JP3383427B2 (ja) * | 1994-08-19 | 2003-03-04 | 株式会社東芝 | 不揮発性半導体装置 |
US5687117A (en) * | 1996-02-23 | 1997-11-11 | Micron Quantum Devices, Inc. | Segmented non-volatile memory array with multiple sources having improved source line decode circuitry |
KR19980056186A (ko) | 1996-12-28 | 1998-09-25 | 김영환 | 반도체 메모리소자의 감지증폭기 |
KR19980066731A (ko) | 1997-01-28 | 1998-10-15 | 김광호 | 더미 비트라인의 전압을 제어할 수 있는 반도체 장치 |
JPH11283363A (ja) | 1998-03-30 | 1999-10-15 | Nec Corp | 半導体記憶装置 |
CA2342508A1 (en) * | 2001-03-30 | 2002-09-30 | Atmos Corporation | Reference cells with integration capacitor |
JP2005310285A (ja) * | 2004-04-22 | 2005-11-04 | Toshiba Corp | 半導体集積回路装置 |
KR100627515B1 (ko) * | 2004-10-04 | 2006-09-21 | 주식회사 하이닉스반도체 | 메모리 장치 및 그의 테스트 방법 |
JP4709523B2 (ja) * | 2004-10-14 | 2011-06-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
-
2005
- 2005-09-26 KR KR1020050089188A patent/KR100704023B1/ko active IP Right Grant
-
2006
- 2006-09-21 JP JP2006255963A patent/JP5073255B2/ja active Active
- 2006-09-22 DE DE102006046426.5A patent/DE102006046426B4/de active Active
- 2006-09-25 US US11/526,015 patent/US7724597B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000002335A (ko) * | 1998-06-18 | 2000-01-15 | 윤종용 | 불 휘발성 메모리 장치 |
JP2004022070A (ja) | 2002-06-17 | 2004-01-22 | Renesas Technology Corp | 半導体記憶装置 |
KR20060011404A (ko) * | 2004-07-30 | 2006-02-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 제조방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101395060B1 (ko) | 2007-09-18 | 2014-05-15 | 삼성전자주식회사 | 라인 패턴들을 포함하는 반도체 소자 |
KR101434401B1 (ko) | 2007-12-17 | 2014-08-27 | 삼성전자주식회사 | 집적 회로 메모리 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20070034712A (ko) | 2007-03-29 |
DE102006046426B4 (de) | 2016-03-03 |
DE102006046426A1 (de) | 2007-04-12 |
JP5073255B2 (ja) | 2012-11-14 |
US7724597B2 (en) | 2010-05-25 |
US20070070699A1 (en) | 2007-03-29 |
JP2007096301A (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100704023B1 (ko) | 메모리셀의 데이터 판독 정확성이 개선되는 더미 비트라인구조의 불휘발성 반도체 메모리 장치 | |
US9685232B2 (en) | Semiconductor memory device having a memory string that includes a transistor having a charge stored therein to indicate the memory string is defective | |
KR100854547B1 (ko) | 핀 타입 메모리 셀 및 핀-nand 타입 플래쉬 메모리 | |
US6799256B2 (en) | System and method for multi-bit flash reads using dual dynamic references | |
KR100749673B1 (ko) | 불휘발성 반도체 기억 장치 | |
US7505327B2 (en) | Method of controlling a semiconductor device by a comparison of times for discharge of bit lines connected to different memory cell arrays | |
CN101465353B (zh) | 集成电路存储器件 | |
JP4004809B2 (ja) | 半導体装置及びその動作方法 | |
CN102067236A (zh) | 在快闪存储器装置上存储数据的方法 | |
JP5377131B2 (ja) | 半導体記憶装置 | |
US9685239B1 (en) | Field sub-bitline nor flash array | |
US7312503B2 (en) | Semiconductor memory device including MOS transistors each having a floating gate and a control gate | |
US9947620B2 (en) | Semiconductor memory device | |
KR102123736B1 (ko) | 반도체 기억장치 | |
KR20090000319A (ko) | 비휘발성 메모리 소자 및 그것의 동작 방법 | |
US9466378B2 (en) | Semiconductor memory device | |
JP2021044463A (ja) | 半導体記憶装置 | |
KR101031521B1 (ko) | 메모리 장치 및 그 독출방법 | |
KR100620774B1 (ko) | 셀 어레이의 일방향으로 확장되는 비트라인을 가지는불휘발성 반도체 메모리 장치 | |
US9245603B2 (en) | Integrated circuit and operating method for the same | |
JP2010165785A (ja) | 半導体記憶装置およびその製造方法 | |
US10885984B1 (en) | Area effective erase voltage isolation in NAND memory | |
JP2009302425A (ja) | 半導体記憶装置 | |
KR0145854B1 (ko) | 불휘발성 메모리 장치의 레이아웃 방법 | |
KR20200102968A (ko) | 비휘발성 메모리 및 비휘발성 메모리의 데이터 소거 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 14 |