KR100700983B1 - 기판조립체 제조방법 - Google Patents

기판조립체 제조방법 Download PDF

Info

Publication number
KR100700983B1
KR100700983B1 KR1020050060608A KR20050060608A KR100700983B1 KR 100700983 B1 KR100700983 B1 KR 100700983B1 KR 1020050060608 A KR1020050060608 A KR 1020050060608A KR 20050060608 A KR20050060608 A KR 20050060608A KR 100700983 B1 KR100700983 B1 KR 100700983B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic component
solder paste
disposing
curing
Prior art date
Application number
KR1020050060608A
Other languages
English (en)
Other versions
KR20070005329A (ko
Inventor
김연성
이종성
문영준
장세영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050060608A priority Critical patent/KR100700983B1/ko
Priority to US11/325,308 priority patent/US20070007322A1/en
Priority to CNA2006100724850A priority patent/CN1893775A/zh
Priority to JP2006184741A priority patent/JP2007019507A/ja
Publication of KR20070005329A publication Critical patent/KR20070005329A/ko
Application granted granted Critical
Publication of KR100700983B1 publication Critical patent/KR100700983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은, 기판조립체 제조방법에 관한 것으로서, 제1기판 상부면에 솔더페이스트를 도포하는 단계와; 상기 솔더페이스트가 도포된 상기 제1기판 상부면에 전자부품을 배치하는 단계와; 상기 전자부품의 상측 및 상기 제1기판 상부면에 제2기판을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 한다. 이에 의하여, 기판 사이의 공간에 전자부품을 실장하여 고밀도화 된 기판조립체를 제조할 수 있는 기판조립체 제조방법이 제공된다.

Description

기판조립체 제조방법 { MANUFACTURING METHOD FOR BOARD ASSEMBLY }
도 1은 종래기술에 따른 단면도,
도 2는 본 발명에 따른 기판조립체제조과정의 제1실시예를 나타낸 개략도,
도 3은 본 발명에 따른 기판조립체제조과정의 제2실시예를 나타낸 개략도,
도 4는 본 발명에 따른 기판조립체제조과정의 제3실시예를 나타낸 개략도,
도 5는 본 발명에 따른 기판조립체제조과정의 제4실시예를 나타낸 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 기판조립체 제조방법 20 : 제1기판
21 : 상부면 23 : 하부면
25 : 수용부
31 : 솔더페이스트 35 : 필름
40 : 전자부품
50 : 제2기판 51 : 솔더볼
60 : 제3기판
70 : 리플로우
200a : 페이스트도포단계 200b : 부품배치단계
200c : 제2기판배치단계 200d : 페이스트경화단계
300a : 반전단계
500a : 필름안착단계 500b : 안착부품배치단계
500c : 접합단계 500d : 제2기판배치단계
500e : 경화단계
본 발명은, 기판조립체 제조방법에 관한 것으로서, 보다 상세하게는 기판 사이의 공간에 전자부품을 실장하여 고밀도화 된 기판조립체를 제조할 수 있는 기판조립체 제조방법에 관한 것이다.
인쇄회로기판(PCB ; Printed Circuit Board)과 같은 디지털 TV, 컴퓨터 등의 가전제품에서 첨단 통신기기까지 전자제품의 부품으로 광범위하게 사용된다. 이러한 기판은 소정의 기판본체 위에 신호선을 형성하여 집적회로, 저항기 및 스위치 등의 전자부품 또는 신호선 사이를 결합하여 상호 전기적으로 연결되게 하거나 신호가 전달되도록 한다.
기판에는 다양한 전자부품들이 전기적으로 연결되도록 그 표면에 실장 된다. 최근에는 전자제품들이 다기능화 및 경량화 됨에 따라 좁은 기판에 전자부품들을 많이 실장할 수 있는 고밀도화가 필요하다. 이러한 실장방법 중의 하나인 볼그리드어레이(Ball grid array)는 전기적 신호 경로의 최소화를 통한 전기적 특성을 향상 시킬 목적으로 패키지의 실장 수단으로서 솔더 볼을 이용한다.
종래기술은, 도 1에 도시된 바와 같이, 메인기판본체(1)와, 메인기판본체(1) 상에 실장되는 수동소자(7) 및 플립칩(5)과, 볼그리드어레이 방식으로 형성된 보조기판(3)과, 보조기판(3)과 플립칩(5)을 전기적으로 연결하는 비아(Via)홀(9)을 포함하여 구성된다. 이러한 구성에 의해 메인기판본체(1)와 보조기판(3), 수동소자(7) 및 플립칩(5)은 전기적으로 연결되어 소정의 기능을 수행하고 있다.
이러한 종래기술에서는, 특히 기판본체에 볼그리드어레이 방식으로 형성된 보조기판이 실장되는 경우에 보조기판의 하단면과 메인기판본체 사이의 공간을 기판조립체의 설계 시부터 활용하지 못하는 문제점이 있다. 이에, 종래기술은 실장된 기판에 실장되는 전자부품들의 고밀도화가 이루어지지 않아 전자제품의 소형화 및 다기능화가 되는 것을 방해하며, 전기적 연결선이 길어져 노이즈 등을 발생시킬 우려가 있다.
따라서, 본 발명의 목적은, 기판 사이의 공간에 전자부품을 실장하여 고밀도화 할 수 있는 기판조립체 제조방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 기판조립체 제조방법에 있어서, 제1기판 상부면에 솔더페이스트를 도포하는 단계와; 상기 솔더페이스트가 도포된 상기 제1기판 상부면에 전자부품을 배치하는 단계와; 상기 전자부품의 상측 및 상기 제1기판 상부면에 제2기판을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 갖는 것 을 특징으로 하는 기판조립체 제조방법에 의하여 달성된다.
또한, 상기 제2기판은 볼그리드어레이 방식 및 칼럼그리드어레이(Column grid array) 방식 중 하나 이상을 포함할 수 있다.
또한, 상기 제1기판 상부면이 하측으로 향하도록 제1기판을 반전하는 단계와; 상기 제1기판 하부면에 솔더페이스트를 도포하는 단계와; 상기 솔더페이스트가 도포된 상기 제1기판 하부면에 전자부품을 배치하는 단계와; 상기 전자부품의 상측 및 상기 제1기판의 하부면에 제3기판을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법에 의하여 달성될 수 있다.
또한, 상기 제2기판 상부면에 솔더페이스트를 도포하는 단계와; 상기 솔더페이스트가 도포된 제2기판 상부면에 전자부품을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 더 포함할 수 있다.
또한, 상기 전자부품의 상측 및 상기 제2기판의 상부면에 제3기판을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 더 포함할 수 있다.
또한, 상기 전자부품은 플립칩, 각형칩, W-CSP(Wafer-level chip size package) 및 수동소자 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 목적은 기판조립체 제조방법에 있어서, 제1기판의 상부면 일측에 솔더페이스트를 도포하는 단계와; 상기 제1기판의 상부면 타측에 필름을 안착하는 단계와; 상기 솔더페이트가 도포된 상기 제1기판 상부면에 전자부품을 배치하는 단계와; 상기 필름이 안착된 상기 제1기판 상부면에 전자부품을 배치하는 단 계와; 상기 필름에 안착된 전자제품과 상기 제1기판을 접합하는 단계와; 상기 전자부품의 상측 및 상기 제1기판 상부면에 제2기판을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법에 의하여 달성될 수 있다.
그리고, 상기 필름이 안착된 기판 상부면에 배치되는 전자부품은 플립칩을 포함하며, 상기 필름은 ACF 및 NCF 중 어느 하나인 것을 포함할 수 있다.
이하에서는 첨부도면을 참조하여 본 발명인 기판조립체 제조방법에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
본 발명의 제1실시예에 따른 기판조립체 제조방법은, 도 2에 도시된 바와 같이, 제1기판(20) 상부면(21)에 솔더페이스트(31)를 도포하는 페이스트도포단계(200a)와; 솔더페이스트(31)가 도포된 제1기판(20) 상부면(21)에 전자부품(40)을 배치하는 부품배치단계(200b)와; 전자부품(40)의 상측 및 제1기판(20) 상부면(21)에 제2기판(50)을 배치하는 제2기판배치단계(200c)와; 솔더페이스트(31)를 경화하는 페이스트경화단계(200d)를 포함한다.
페이스트도포단계(200a)에서는, 도 2에 도시된 바와 같이, 제1기판(20)과 이에 실장된 제2기판(50) 및 전자부품(40)이 상호 결합되도록 솔더페이스트(31)를 도포한다. 페이스트도포단계(200a)에서는 스크린 프린터와 같은 장치를 이용하여 솔 더페이스트(31)가 제1기판(20) 상부면(21)의 소정의 위치에 도포되게 할 수 있다.
제1기판(20)은, 도 2에 도시된 바와 같이. 볼그리드어레이 방식으로 형성된 제2기판(50)과의 사이에 형성된 수용부(25)를 갖는다. 제1기판(20)의 상부면(21)에 솔더페이스트(31)가 도포되며, 수용부(25)의 제1기판(20) 상부면(21)에 전자부품(40) 및 제2기판(50)이 실장된다. 제1기판(20)은 주로 메인기판으로 채용되며 에폭시 수지, 폴리이미드, 폴리에스테르 및 폴리에테르이미드 필름 등으로 제작된 얇은 판 형상으로 마련된 공지의 종류를 포함함은 물론이다. 제1기판(20)은 솔더페이스트(31), 솔더볼(51) 등에 의해 전자부품(40) 및 제2기판(50)과 전기적으로 연결된다.
솔더페이스트(31)는 Sn을 주성분으로 하여 전도성이 있는 구리, 은과 같은 성분을 포함한 합금을 선택적으로 채용할 수 있음은 물론이다.
부품배치단계(200b)에서는, 도 2에 도시된 바와 같이, 솔더페이스트(31)가 도포된 제1기판(20) 상부면(21)에 전자부품(40)을 배치한다. 부품배치단계(200b)에서는 솔더페이스트(31)가 도포된 곳에 전자부품을 자동으로 배치하는 칩마운트(미도시)와 같은 장치를 이용할 수 있음은 물론이다. 이에, 전자부품(40)은 제1 및 제2기판(20,50) 사이에 형성된 수용부(25)에 실장되어 전자부품(40)의 고밀도화 및 다기능화가 이루어 질 수 있다.
전자부품(40)은, 도 2에 도시된 바와 같이, 수용부(25)의 제1기판(20) 상부면(21)에 개재되며 플립칩, 각형칩, W-CSP(Wafer-level chip size package) 및 수동소자 중 하나 이상을 포함한다. 플립칩에서는 다이(die)와 전극을 전기적으로 접 속하여 실장되며, 배선은 다이 표면에 있는 도전성 범프(bump)를 이용하여 이루어진다. W-CSP는 웨이퍼 상태에서 그대로 반도체 조립의 최종공정까지 처리하여 입방체화 된다. 수동소자는 능동소자와 조합되었을 때 기능을 발휘하는 저항, 코일, 콘덴서, 스위치 등을 포함한다. 전자부품(40)은 제1기판(20) 상부면(21)에 실장되어 제1기판(20)과 전기적으로 연결된다.
제2기판배치단계(200c)에서는, 도 2에 도시된 바와 같이, 전자부품(40)의 상측 및 제1기판(20) 상부면(21)의 소정의 위치에 제2기판(50)을 배치한다. 제2기판배치단계(200c)에서는 솔더페이스트(31)가 도포된 곳에 전자부품(40)을 자동으로 배치하는 칩마운트(미도시)와 같은 장치를 이용할 수 있음은 물론이다. 제2기판배치단계(200c)에서는 제1 및 제2기판(20,50) 사이에 개재되는 전자부품(40)은 하나 이상을 포함하며, 전자부품(40)이 제2기판(50)의 하측이 아닌 제1기판(20) 상부면(21)에 배치될 수 있음은 물론이다. 이에, 제1기판(20)과 제2기판(50)의 수용부(25)에 전자부품(40)이 실장되어 전자부품(40)의 고밀도화 및 다기능화가 될 수 있다.
제2기판(50)은, 도 2에 도시된 바와 같이, 제1 및 제2기판(20,50)의 사이에 전자부품(40)을 실장할 수 있는 수용부(25)를 형성하고 있다. 이에, 전자부품(40)은 수용부(25)에 실장되어 전자부품(40)의 고밀도화 및 다기능화가 이루어질 수 있으며 신호선의 길이를 짧게 할 수 있다.
제2기판(50)은 볼그리드어레이 방식을 포함하며, 수용부(25)를 형성할 수 있는 칼럼그리드어레이(Column grid array) 방식과 같은 것을 선택적으로 포함할 수 있음은 물론이다. 볼그리드어레이 방식의 제2기판(50)에서는 수용부(25)가 제1기판(20)의 판면과 제2기판(50)의 판면 사이에 있는 솔더볼(51)에 의하여 형성된다. 칼럼그리드어레이 방식의 제2기판(50)에서는 수용부(25)가 제1기판(20)의 판면과 제2기판(50)의 판면 사이에 있는 핀(미도시)에 의하여 형성된다.
페이스트경화단계(200d)에서는, 도 2에 도시된 바와 같이, 솔더페이스트(31)를 녹인 후 경화시키게 된다. 이에, 전자부품(40) 및 제2기판(50)은 솔더페이스트(31)에 의해 제1기판(20)과 견고하게 결합될 수 있다. 페이스트경화단계(200d)에서는 리플로우(reflow)방식을 이용하는 경화기와 같은 장비를 이용할 수 있다.
이러한 구성에 의하여, 본 발명의 제1실시예에 따른 기판조립체 제조방법의 제조과정은 도 2를 참조하여 살펴보면 다음과 같다.
먼저, 제1기판(20)을 평평한 판 형상의 작업대에 위치시킨다. 페이스트도포단계(200a)에서는 제1기판(20)과 전자부품(40) 및 제2기판(50)이 결합될 수 있도록 제1기판(20) 상부면(21)에 솔더페이스트(31)를 도포한다. 그 후, 부품배치단계(200b)에서는 제2기판(50)의 하측에 실장될 수 있도록 솔더페이스트(31)가 도포된 제1기판(20) 상부면(21)에 전자부품(40)을 배치한다. 그런 다음, 제2기판배치단계(200c)에서는 제1 및 제2기판(20,50) 사이에 형성된 수용부(25)에 전자부품(40)이 실장되도록 전자부품(40)의 상측 및 제1기판(20) 상부면(21)에 제2기판(50)을 배치한다. 그 후, 페이스트경화단계(200d)에서는 솔더페이스트(31)를 가열 및 냉각하여 솔더페이스트(31)를 경화한다. 이에, 전자부품(40) 및 제2기판(50)은 제1기판 (20)과 견고하게 결합될 수 있다.
이에, 제1기판(50)의 상부면(21)의 공간을 활용하여 전자부품(40)을 실장할 수 있으므로 전자부품(40)의 고밀도화 및 다기능화를 달성할 수 있다. 또한, 신호선의 길이를 짧게 하여 노이즈의 발생을 줄일 수 있다.
또한, 본 발명의 제2실시예에 따른 기판조립체 제조방법은, 도 3에 도시된 바와 같이, 제1기판(20)의 상부면(21)이 하측으로 향하도록 반전하는 반전단계(300a)와; 상기 제1기판(20) 하부면(23)에 솔더페이스트(31b)를 도포하는 페이스트도포단계(300b)와; 솔더페이스트(31b)가 도포된 제1기판(20) 하부면(23)에 전자부품(40b)을 배치하는 부품배치단계(300c)와; 전자부품(40b)의 상측 및 제1기판(20)의 하부면(23)에 제3기판(60)을 배치하는 제3기판배치단계(300d)와; 솔더페이스트(31b)를 경화하는 페이스트경화단계(300e)를 포함한다.
이에, 제1기판(50)의 하부면(23)의 수용부(25b)를 활용하여 전자부품(40b)을 실장할 수 있으므로 전자부품(40b)의 고밀도화 및 다기능화를 달성할 수 있다. 또한, 신호선의 길이를 짧게 하여 노이즈의 발생을 줄일 수 있다.
반전단계(300a)에서는, 도 3에 도시된 바와 같이, 제1기판(20) 상부면(21)이 하측으로 향하도록 제1기판(20)을 회전시켜 180ㅀ반전시킨다. 이에, 제1기판(20)의 하부면(23)에 실장되는 전자부품(40b)의 고밀도화 및 다기능화할 수 있다.
이하에서 제1실시예와 동일한 단계는 상세한 설명을 생략한다.
이러한 구성에 의하여, 본 발명에 따른 제2실시예에 따른 기판조립체 제조방법의 제조과정은, 도 3에 도시된 바와 같이, 반전단계(300a)를 제외하고는 동일하 므로 상세한 설명을 생략한다. 다만, 반전단계(300a)에서는 제1기판(20) 상부면(21)이 하측으로 향하도록 제1기판(20)의 가장자리를 지지하며, 지지하는 영역을 반전 및 복귀가능하게 회전하게 할 수 있는 장치(미도시)를 채용할 수 있다.
또한, 본 발명의 제3실시예에 따른 기판조립체 제조방법은, 도 4에 도시된 바와 같이, 제2기판(50)의 상부면에 솔더페이스트(31b)를 도포하는 페이스트도포단계(400a)와; 솔더페이스트(31b)가 도포된 제2기판(50) 상부면(미도시)에 전자부품(40b)을 배치하는 전자부품배치단계(400b)와; 솔더페이스트(31b)를 경화하는 페이스트경화단계(400c)를 포함한다.
이에, 제2기판(50)의 상부면을 활용하여 전자부품(40b)을 실장할 수 있으므로 전자부품(40b)의 고밀도화 및 다기능화를 달성할 수 있다. 또한, 신호선의 길이를 짧게 하여 노이즈의 발생을 줄일 수 있다.
본 발명에 제3실시예에 따른 기판조립체 제조방법의 제조과정은, 도 4에 도시된 바와 같이, 제2기판(50)의 상부면에 전자부품(40b)을 실장하는 것 이외는 제1실시예와 제조과정이 동일하므로 상세한 설명을 생략한다. 제3실시예에서는 제2실시예를 포함할 수 있음은 물론이다.
또한, 본 발명의 제4실시예에 따른 기판조립체 제조방법은, 도 5에 도시된 바와 같이, 제1기판(20)의 상부면(21) 일측에 솔더페이스트(31)를 도포하는 페이스트도포단계(미도시)와; 제1기판(20)의 상부면(21) 타측에 필름(35)을 안착하는 필름안착단계(500a)와; 솔더페이스트(31)가 도포된 제1기판(20) 상부면(21)에 전자부품(40)을 배치하는 부품배치단계(미도시)와; 필름(35)이 안착된 제1기판(20) 상부 면(21)에 전자부품(40)을 배치하는 안착부부품배치단계(500b)와; 필름(35)에 안착된 전자제품(40)과 제1기판(20)을 접합하는 접합단계(500c)와; 전자부품(40)의 상측 및 제1기판(20) 상부면(21)에 제2기판(50)을 배치하는 제2기판배치단계(500d)와; 솔더페이스트(31)를 경화하는 페이스트경화단계(500e)를 포함한다. 이에, 플립칩과 같은 전자부품(40)은 제1기판(20)과 제2기판(50) 사이의 수용부(25)에 실장되어 전자부품(40)의 고밀도화 및 다기능화가 달성될 수 있다. 이하에서 다른 실시예와 동일한 구성에 대하여는 설명을 생략한다.
필름안착단계(500a)에서는, 도 5에 도시된 바와 같이, 전자제품(40)이 실장되도록 제1기판(20)의 상부면(21) 타측에 필름(35)을 안착한다. 필름안착단계(500a)에서는 전자부품(40)을 자동으로 배치하는 칩마운트(미도시)와 같이 필름(35)을 자동으로 안착할 수 있는 장치를 이용할 수 있음은 물론이다.
전자부품(40)은 필름(35)에 의하여 제1기판(20)과 결합될 수 있는 플립칩을 포함한다. 전자부품(40)은 하나 이상을 포함할 수 있다.
필름(35)은 얇은 이방전도성 필름(ACF) 및 비전도성 필름(NCF) 중 하나 이상을 포함한다.
접합단계(500c)에서는, 도 5에 도시된 바와 같이, 안착된 필름(35)에 실장되는 전자부품(40)이 제1기판(20)과 결합되도록 가열 및 가압한다. 그러나, 접합단계(500c)에서는 전술한 방법 이외에도 제1기판(20)의 상부면(21)에 플럭스(flux)를 도포한 후 접합하는 방법, 초음파를 이용하여 금속 간을 결합하는 방법을 선택적으로 채용할 수 있음은 물론이다.
본 발명에 따른 제4실시예는 전술한 제2 및 제3실시예를 포함할 수 있음은 물론이며, 그에 따른 구성은 전술한 내용과 동일하므로 상세한 설명을 생략한다.
이러한 구성에 의하여, 본 발명에 따른 제4실시예에 따른 기판조립체 제조방법의 제조과정을 도 5를 참조하여 살펴보면 다음과 같다.
먼저, 제1기판(20)을 평평한 판 형상의 작업대에 위치시킨다. 페이스트도포단계에서는 제1기판(20)과 전자부품(40) 및 제2기판(50)이 결합될 수 있도록 제1기판(20) 상부면(21)에 솔더페이스트(31)를 도포한다. 필름안착단계(500a)에서는 제1기판(20)과 플립칩과 같은 전자부품(40)이 결합될 수 있도록 제1기판(20)의 상부면(21) 타측에 필름(35)이 안착된다. 그 후, 부품배치단계에서는 제2기판(50)의 하측에 실장될 수 있도록 솔더페이스트(31)가 도포된 제1기판(20) 상부면(21)에 전자부품(40)이 배치된다. 안착부부품배치단계(500b)에서는 제1기판(20)과 플립칩과 같은 전자부품(40)이 결합될 수 있도록 필름(35)이 안착된 제1기판(20) 상부면(21)에 전자부품(40)을 배치한다. 접합단계(500c)에서는 제1기판(20)과 플립칩과 같은 전자부품(40)이 결합될 수 있도록 가열 및 가압한다. 그런 다음, 제2기판배치단계(500d)에서는 제1 및 제2기판(20,50) 사이에 형성된 공간에 전자부품(40)이 실장되도록 전자부품(40)의 상측 및 제1기판(20) 상부면(21)에 제2기판(50)이 배치된다. 그 후, 페이스트경화단계(500e)에서는 솔더페이스트(31)를 가열 및 냉각하여 경화한다. 이에, 전자부품(40) 및 제2기판(50)은 제1기판(20)과 견고하게 결합될 수 있다.
이에, 본 발명에 따르면, 제1기판과 제2기판 사이의 공간이 형성되는 기판조 립체의 경우 제1 및 제2기판 사이에 개재되어 제1기판 상부면에 전자부품을 실장하여 전자부품의 고밀도화가 이루어져 소형화 및 다기능화 된 전자제품을 제공할 수 있다. 또한, 신호선의 길이가 짧아져 노이즈의 발생을 줄일 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 기판 사이의 공간에 전자부품을 실장하여 고밀도화 된 기판조립체를 제조할 수 있는 기판조립체 제조방법이 제공된다.

Claims (10)

  1. 기판조립체 제조방법에 있어서,
    제1기판 상부면에 솔더페이스트를 도포하는 단계와;
    상기 솔더페이스트가 도포된 상기 제1기판 상부면에 전자부품을 배치하는 단계와;
    상기 전자부품의 상측 및 상기 제1기판 상부면에 볼그리드어레이 방식 및 칼럼그리드어레이(Column grid array) 방식 중 적어도 하나의 방식으로 제2기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법.
  2. 제1항에 있어서,
    상기 제1기판 상부면이 하측으로 향하도록 제1기판을 반전하는 단계와;
    상기 제1기판 하부면에 솔더페이스트를 도포하는 단계와;
    상기 솔더페이스트가 도포된 상기 제1기판 하부면에 전자부품을 배치하는 단계와;
    상기 전자부품의 상측 및 상기 제1기판의 하부면에 제3기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법.
  3. 제2항에 있어서,
    상기 제2기판 상부면에 솔더페이스트를 도포하는 단계와;
    상기 솔더페이스트가 도포된 제2기판 상부면에 전자부품을 배치하는 단계와; 상기 솔더페이스트를 경화하는 단계를 더 포함하는 것을 특징으로 하는 기판조립체 제조방법.
  4. 제3항에 있어서,
    상기 전자부품의 상측 및 상기 제2기판의 상부면에 제3기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 더 포함하는 것을 특징으로 하는 기판조립체 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전자부품은 플립칩, 각형칩, W-CSP(Wafer-level chip size package) 및 수동소자 중 하나 이상을 포함하는 것을 특징으로 하는 기판조립체 제조방법.
  6. 기판조립체제조방법에 있어서,
    제1기판의 상부면 일측에 솔더페이스트를 도포하는 단계와;
    상기 제1기판의 상부면 타측에 필름을 안착하는 단계와;
    상기 솔더페이스트가 도포된 상기 제1기판 상부면에 전자부품을 배치하는 단계와;
    상기 필름이 안착된 상기 제1기판 상부면에 전자부품을 배치하는 단계와;
    상기 제1기판의 상부면의 상기 필름에 안착된 전자제품과 상기 제1기판을 접합하는 단계와;
    상기 전자부품의 상측 및 상기 제1기판 상부면에 볼그리드어레이 방식 및 칼럼그리드어레이(Column grid array) 방식 중 적어도 하나의 방식으로 제2기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법.
  7. 제6항에 있어서,
    상기 제1기판 상부면이 하측으로 향하도록 제1기판을 반전하는 단계와;
    상기 제1기판 하부면에 솔더페이스트를 도포하는 단계와;
    상기 솔더페이스트가 도포된 상기 제1기판 하부면에 전자부품을 배치하는 단계와;
    상기 전자부품의 상측 및 상기 제1기판의 하부면에 제3기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 갖는 것을 특징으로 하는 기판조립체 제조방법.
  8. 제7항에 있어서,
    상기 제2기판 상부면에 솔더페이스트를 도포하는 단계와;
    상기 솔더페이스트가 도포된 제2기판 상부면에 전자부품을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 더 포함하는 것을 특징으로 하는 기판조립체 제조방법.
  9. 제8항에 있어서,
    상기 전자부품의 상측 및 상기 제2기판의 상부면에 제3기판을 배치하는 단계와;
    상기 솔더페이스트를 경화하는 단계를 더 포함하는 것을 특징으로 하는 기판조립체 제조방법.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 필름이 안착된 상기 제1기판 및 상기 제2기판 중 적어도 하나의 상부면에 배치되는 상기 전자부품은 플립칩을 포함하며,
    상기 필름은 ACF 및 NCF 중 어느 하나인 것을 특징으로 하는 기판조립체 제조방법.
KR1020050060608A 2005-07-06 2005-07-06 기판조립체 제조방법 KR100700983B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050060608A KR100700983B1 (ko) 2005-07-06 2005-07-06 기판조립체 제조방법
US11/325,308 US20070007322A1 (en) 2005-07-06 2006-01-05 Board assembly apparatus having electronic components disposed in a space between circuit boards and a manufacturing method thereof
CNA2006100724850A CN1893775A (zh) 2005-07-06 2006-04-17 在电路板之间设置有电子元件的板组件装置及其制造方法
JP2006184741A JP2007019507A (ja) 2005-07-06 2006-07-04 基板組立体製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060608A KR100700983B1 (ko) 2005-07-06 2005-07-06 기판조립체 제조방법

Publications (2)

Publication Number Publication Date
KR20070005329A KR20070005329A (ko) 2007-01-10
KR100700983B1 true KR100700983B1 (ko) 2007-03-29

Family

ID=37598151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060608A KR100700983B1 (ko) 2005-07-06 2005-07-06 기판조립체 제조방법

Country Status (4)

Country Link
US (1) US20070007322A1 (ko)
JP (1) JP2007019507A (ko)
KR (1) KR100700983B1 (ko)
CN (1) CN1893775A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2134260B1 (en) * 2007-03-07 2016-05-04 Becton Dickinson and Company Safety blood collection assembly with indicator
KR101191075B1 (ko) * 2011-06-15 2012-10-16 (주)에프씨아이 에스아이피 구현을 위한 패키지 및 그 제조방법
KR102218895B1 (ko) 2015-06-30 2021-02-23 삼성전기주식회사 리드프레임 및 이를 포함하는 적층 패키지 모듈
KR102117469B1 (ko) * 2015-07-13 2020-06-01 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10348695B1 (en) * 2016-05-26 2019-07-09 VYRTY Corporation Secure access to individual information
DE102018215672A1 (de) * 2018-09-14 2020-03-19 Continental Automotive Gmbh Verfahren zur Herstellung einer Leiterplattenanordnung und Leiterplattenanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111378A (ja) * 1993-10-12 1995-04-25 Nippon Telegr & Teleph Corp <Ntt> 両面実装基板の実装構造
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11112121A (ja) 1997-09-30 1999-04-23 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
KR20060074260A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 휴대 단말기의 인쇄회로기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US6735539B2 (en) * 2001-10-31 2004-05-11 Agilent Technologies, Inc. Fourier transform for timestamped network data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111378A (ja) * 1993-10-12 1995-04-25 Nippon Telegr & Teleph Corp <Ntt> 両面実装基板の実装構造
JPH09214097A (ja) * 1996-02-06 1997-08-15 Toshiba Corp プリント回路基板
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JPH11112121A (ja) 1997-09-30 1999-04-23 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
KR20060074260A (ko) * 2004-12-27 2006-07-03 삼성전자주식회사 휴대 단말기의 인쇄회로기판

Also Published As

Publication number Publication date
US20070007322A1 (en) 2007-01-11
JP2007019507A (ja) 2007-01-25
CN1893775A (zh) 2007-01-10
KR20070005329A (ko) 2007-01-10

Similar Documents

Publication Publication Date Title
US6133064A (en) Flip chip ball grid array package with laminated substrate
US8910356B2 (en) Method of attaching an electronic device to an MLCC having a curved surface
WO2004034434A2 (en) Components, methods and assemblies for multi-chip packages
CN107180826B (zh) 半导体封装组件
KR100700983B1 (ko) 기판조립체 제조방법
US10177131B2 (en) Semiconductor packages and methods of manufacturing the same
US10867956B2 (en) Method of manufacturing a semiconductor device
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI750451B (zh) 封裝上的印刷電路板模組
US6757968B2 (en) Chip scale packaging on CTE matched printed wiring boards
KR100520080B1 (ko) 반도체칩 표면실장방법
CN114144875A (zh) 具有顶侧存储器模块的ic封装
CN110223960B (zh) 电子封装件及其制法
JP2003069179A (ja) 電子部品実装基板複合体及びその組立実装方法
US11410920B2 (en) Apparatus, system, and method for utilizing package stiffeners to attach cable assemblies to integrated circuits
JP2003069181A (ja) 電子機器装置及びその製造方法
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
US20050212105A1 (en) Integrated circuit die and substrate coupling
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
KR20130073515A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2008311347A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160407

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180208

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 13