CN114144875A - 具有顶侧存储器模块的ic封装 - Google Patents

具有顶侧存储器模块的ic封装 Download PDF

Info

Publication number
CN114144875A
CN114144875A CN202080052891.9A CN202080052891A CN114144875A CN 114144875 A CN114144875 A CN 114144875A CN 202080052891 A CN202080052891 A CN 202080052891A CN 114144875 A CN114144875 A CN 114144875A
Authority
CN
China
Prior art keywords
pcb
package
disposed
memory module
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080052891.9A
Other languages
English (en)
Inventor
D·阿泽鲁尔
L·本阿尔特西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marvell Israel MISL Ltd
Original Assignee
Marvell Israel MISL Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell Israel MISL Ltd filed Critical Marvell Israel MISL Ltd
Publication of CN114144875A publication Critical patent/CN114144875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10719—Land grid array [LGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种印刷电路板(PCB)***包括第一印刷电路板(PCB)、集成电路(IC)封装和存储器模块。IC封装包括：i)封装衬底，ii)电耦合到封装衬底的顶表面的主IC芯片，iii)设置在封装衬底的底表面上并电耦合到第一PCB的第一接触结构，以及iv)设置在封装衬底的顶表面上的第二接触结构。存储器模块包括i)第二PCB，ii)设置在第二PCB上的一个或多个存储器IC芯片，以及iii)设置在第二PCB的底表面上的第三接触结构。内插器将IC封装的第二接触结构与存储器模块的第三接触结构电耦合。

Description

具有顶侧存储器模块的IC封装
相关申请的交叉引用
本申请要求于2019年6月10日提交的题为“Ball Grid Array(BGA)Package UpperConnection to Memory Module”的美国临时专利申请No.62/859,560的权益，其全部内容通过引用结合于此。
技术领域
本发明大体上涉及集成电路(IC)封装技术，且更特别地涉及在IC封装的底部表面及顶部表面两者上具有电连接的IC封装。
背景技术
集成电路(IC)封装涉及被覆盖在外壳中的集成电路的半导体裸片(也称为IC芯片)，该外壳防止对IC芯片的物理损坏，腐蚀等。另外，提供外壳外部的电连接点，例如引脚或焊盘，以允许与外壳内的IC芯片的电连接。IC芯片、外壳和电连接点有时被称为IC封装。
球栅阵列(BGA)是表面安装IC封装，其中在BGA封装的底表面上的焊盘阵列允许BGA封装电连接到印刷电路板(PCB)，每个焊盘具有附着的焊料球。BGA封装上的焊料球的密度(有时由相邻球之间的距离(间距尺寸)度量)具有上限。结果，对于较大的更复杂的IC芯片，其输入/输出(I/O)连接的数量较多，而较多的输入/输出(I/O)连接需要较多数量的焊料球，则BGA封装的整体尺寸增加，这增加了BGA封装的成本。
发明内容
在一个实施例中，一种印刷电路板(PCB)***，包括：第一PCB；集成电路(IC)封装，包括：i)封装衬底，ii)电耦合到所述封装衬底的顶表面的主IC芯片，iii)设置在所述封装衬底的底表面上并且电耦合到所述第一PCB的第一接触结构，以及iv)设置在所述封装衬底的所述顶表面上的第二接触结构；存储器模块，包括：i)第二PCB，ii)设置在所述第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第三接触结构；以及内插器，设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间，以将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
在另一个实施例中，一种用于组装PCB***的方法包括：将IC封装安装到第一PCB，以将所述IC封装的封装衬底的底表面上的第一接触结构电耦合到所述第一PCB，所述IC封装包括主IC芯片；将存储器模块堆叠并对准在所述IC封装上，所述存储器模块包括：i)第二PCB，ii)设置在所述第二PCB上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第二接触结构；以及将设置在存储器模块的第二PCB的底表面上的第二接触结构电耦合到设置在封装衬底的顶表面上的第三接触结构。
附图说明
图1A是示出根据一个实施例的具有设置在PCB上的集成电路(IC)封装的示例印刷电路板(PCB)的俯视图的示图。
图1B是示出根据一个实施例的被配置成设置在图1A所示的IC封装上的示例性存储器模块的顶视图的示图。
图1C是示出根据一个实施例的示例PCB***的顶视图的图，该示例PCB***包括设置在图1A所示的IC封装上的图1B的存储器模块。
图2A至图2C是根据一个实施例的图1C的示例PCB***的不同视图。
图3是根据一个实施例的用于组装PCB***的示例的流程图。
具体实施方式
在下面描述的实施例中，印刷电路板(PCB)***包括第一PCB和集成电路(IC)封装，其具有i)封装衬底，ii)电耦合到封装衬底的顶表面的主IC芯片，iii)设置在封装衬底的底表面上并且电耦合到第一PCB的第一接触结构，以及iv)设置在封装衬底的顶表面上的第二接触结构。该PCB***还包括存储器模块，该存储器模块具有i)第二PCB，ii)设置在第二PCB上的一个或多个存储器IC芯片，以及iii)设置在第二PCB的底表面上的第三接触结构。PCB***还包括设置在IC封装的第二接触结构和存储器模块的第三接触结构之间的内插器，以将IC封装的第二接触结构与存储器模块的第三接触结构电耦合。
在一些实施例中，因为用于IC芯片的一些输入/输出(I/O)连接被设置在封装衬底(例如，第二接触结构)的顶表面上，所以与如果所有I/O连接被设置在封装衬底的底表面上相比，用于设置在封装衬底的底表面上的IC芯片的I/O连接(例如，第一接触结构)的数目较少，并且因此IC封装的总尺寸被减小。例如，对于球栅阵列(BGA)封装，焊料球的密度具有实际的上限，并且因此大量的焊料球需要更大的IC封装尺寸。因此，在IC封装将BGA封装技术用于第一接触结构的一些实施例中，减少第一接触结构的数量有助于减小IC封装的整体尺寸，从而降低IC封装的成本。
另外，根据一些实施例，由于设置在封装衬底的底表面上的IC芯片的I/O连接(例如，第一接触结构)的数量较少(与如果所有I/O连接设置在封装衬底的底表面上相比)，所以电耦合到IC封装的第一接触结构的第一PCB上的迹线的数量较少。因此，根据一些实施例，与其中所有I/O连接设置在封装衬底的底表面上的封装衬底相比，第一PCB的复杂性降低(例如，层数减少)，从而降低了第一PCB的成本。
图1A是示出根据一个实施例的示例性PCB 100(本文中有时称为“主PCB”)的俯视图的示图。根据一个实施例，PCB 100包括安装在PCB 100的顶表面108上的IC封装104。IC封装104包括具有顶表面116和与顶表面116相对的底表面(未示出)的衬底112。IC芯片120耦合到衬底112的顶表面116。
根据各种实施例，衬底112包括合适的绝缘材料(也称为介电材料)，诸如基于环氧树脂的层压衬底、基于树脂的双马来酰亚胺三嗪(BT)衬底等。衬底112是相对刚性的，以向IC芯片120提供机械支撑。在一些示例中，衬底112包括多层金属迹线，例如铜线等，该多层金属迹线之间具有绝缘材料。在不同实施例中，不同层上的迹线通过导电通孔连接。
在一个实施例中，电接触结构形成在顶表面116和底表面两者上，以将IC芯片电连接到IC封装120外部的电子元件，例如主PCB 100上的电子元件和将参照图1B讨论的存储器模块上的电子元件。
衬底112的底表面包括作为电子接触结构的多个I/O焊盘(未示出)，其允许将PCB100电连接到IC芯片120的第一I/O。在一个实施例中，IC封装104使用BGA技术，并且多个I/O焊盘(未示出)设置在阵列中，其中焊料球(未示出)连接到多个I/O焊盘。
IC芯片120可以是任何合适的集成电路芯片，例如集成电路处理器、控制器、收发器、开关设备、片上***等。IC芯片120包括用于提供计算和/或处理功能的各种电路。在一些示例中，IC芯片120从IC封装104外部的组件接收诸如模拟信号、数字信号、控制信号、数据信号等合适的信号，并处理所接收的信号。在一些示例中，IC芯片120产生合适的信号，例如模拟信号、数字信号、控制信号、数据信号等，并将所产生的信号输出到IC封装104外部的组件。
在一个实施例中，IC封装104用于分组交换的高速网络交换设备中。例如，IC芯片120包括用于分组处理的核心电路和用于接口(输入/输出)处理(例如接收和/或发送携带分组的信号)的***电路。在一个示例中，IC芯片120包括一个或多个分组处理器，其被配置为执行分组处理，包括但不限于分组转发。IC芯片120还包括接口电路，例如调制/解调电路、用于排队分组的存储器电路等。
衬底112提供从IC芯片121的输入/输出到形成在衬底112的底表面和顶表面116上的接触结构的互连。根据一个实施例，IC芯片120包括电连接到形成在IC芯片120上的内部电路的I/O焊盘(未示出)，并且衬底112的顶表面116包括与IC芯片120上的凸点结构匹配的焊料凸点(未示出)。IC芯片120设置在顶表面116上，使得IC芯片120上的凸点结构与衬底112的顶表面116上的焊料凸点对准。然后，执行回流工艺以形成凸点结构和焊料凸点的连接。
在其它实施例中，IC芯片120被接线键合以形成与衬底112的电连接。
PCB 100包括设置在PCB 100的顶表面108上的多个焊盘(未示出)，这些焊盘在位置上与IC封装104的底表面上的多个I/O焊盘(未示出)相对应并且电连接到IC封装104的底表面上的多个I/O焊盘(未示出)。在IC封装104使用BGA技术的实施例中，设置在PCB 100的顶表面108上的多个焊盘(未示出)使用多个焊料球电连接到IC封装104的底表面上的多个I/O焊盘(未示出)。
PCB 100还包括多个迹线124，其电耦合到设置在PCB 100的顶表面108上的多个焊盘(未示出)，并且其电连接到IC封装104的底表面上的多个I/O焊盘(未示出)。迹线124将设置在PCB 100上的其它电子元件(未示出)电耦合到IC芯片120的第一I/O。
IC封装104还包括覆盖IC芯片120同时使衬底112的顶表面116的***部分不被覆盖的盖140。在一个实施例中，盖140包括有助于在操作期间从IC芯片120散热的散热块(heat slug)。在一些实施例中，盖140包括覆盖IC芯片120的金属材料，例如以保护IC芯片120并在IC芯片120上电时在操作期间帮助散热。
多个内插器152设置在IC封装104的衬底112的顶表面116上。在一个实施例中，每个内插器152包括电连接到衬底112的多个迹线(未示出)的多个接触结构。衬底112的多个迹线(未示出)将IC芯片120的第二I/O与内插器152的接触结构电耦合。在说明性示例中，根据一个实施例，每个内插器152包括在内插器152的至少一侧上的多个压缩接触，其允许(结合图1B和图1C所描述的)存储器模块电耦合到IC芯片120的第二I/O。例如，根据一个实施例，PCB***100包括被配置为向PCB 100和(结合图1B和图1C所描述的)存储器模块施加压缩力以将存储器模块与IC芯片120的第二I/O电耦合的力部件。
图1B是示出根据一个实施例的示例性存储器模块156的顶视图的图，该存储器模块156被配置成安装在图1A的IC封装104之上并经由多个内插器152(图1A)电耦合到IC芯片120(图1A)。
存储器模块156包括设置在PCB 164上的一个或多个存储器IC 160，该存储器模块156在此有时称为“存储器模块PCB 164”。存储器模块PCB 164具有顶表面166和底表面(未示出)。在一个实施例中，一个或多个存储器IC 160设置在存储器模块PCB 164的顶表面166上。在另一实施例中，一个或多个存储器IC 160设置在存储器模块PCB 164的底表面166上。
在一些实施例中，在存储器模块PCB 164上没有设置处理器IC，并且存储器模块156免去了任何处理器IC。在一些实施例中，在存储器模块PCB 164上不设置除存储器IC之外的IC，并且存储器模块156免去了除存储器IC之外的任何IC。在其它实施例中，除了一个或多个存储器IC 160之外，处理器IC设置在存储器模块PCB 164上。在一些实施例中，除了一个或多个存储器IC 160之外，在存储器模块PCB 164上还设置与存储器IC和处理器IC不同的一个或多个IC。
存储器模块PCB 164包括多个外边缘168和形成PCB存储器模块164中的开孔176的多个内边缘172。开孔176的尺寸被设计成容纳IC封装104(图1A)的盖140，如将结合图1C所描述的。PCB存储器模块164包括在存储器模块PCB 164的底表面上邻近PCB存储器模块164的内边缘172设置的多个电接触结构180。在一个实施例中，电接触结构180围绕开孔176设置。电接触结构180被配置以当存储器模块156安装在IC封装104之上时与IC封装104(图1A)的内插器152电连接，如下文参看图1C所讨论的。
存储器模块PCB 164包括将存储器IC 160电耦合到电接触结构180的多个迹线184。
根据一些实施例，存储器模块PCB 164与主PCB 100相比具有明显更少的部件，并且因此比主PCB 100更小且具有更少的层。结果，根据一些实施例，存储器模块PCB 164的成本显著小于主PCB 100。另外，通过将存储器IC 160设置在存储器模块PCB 164上而不是主PCB 100上，可以减少主PCB 100的层数(与设置有存储器IC 160的主PCB相比)，从而至少在一些实施例中降低了主PCB 100的成本。此外，至少在一些实施例中，通过将存储器IC 160设置在存储器模块PCB 164上而不是主PCB 100上，可以将存储器IC 160定位为更靠近IC芯片120(与设置有存储器IC 160的主PCB相比)，从而提高性能。
根据一个实施例，电接触180的密度高于IC封装104的底表面上的BGA焊料球的密度。
图1C是示出根据一个实施例的包括图1A的PCB 100的示例PCB***192的顶视图的示图，其中图1B的示例存储器模块156安装在IC封装104之上。电接触结构180电连接到内插器152(图1A，而图1C中未示出)。结果，IC芯片120的第二I/O经由存储器模块PCB 164的内插器152、电接触结构180和迹线124(图1B，现在在图1C中示出)电耦合到存储器IC 160。IC封装104的盖140容纳在开孔176内(图1B，现在在图1C中示出)。
尽管存储器模块156在上面被描述为包括一体的存储器模块PCB 164的相应一体模块，但是在其它实施例中，存储器模块156包括多个分离的子模块，每个子模块具有相应的PCB，如图1B和图1C中的虚线192所指示的。
图2A至图2C是根据一个实施例的图1C的PCB***192的不同视图，但是仅示出了存储器模块156的一部分(或仅单个存储器子模块)以帮助示出PCB***192。图2A示出了PCB***192的透视图(但是仅示出了存储器模块156的一部分，或者仅示出了单个存储器子模块)，图2B示出了PCB***192的截面图(但是仅示出了存储器模块156的一部分)，并且图1C示出了PCB***192的顶视图(但是仅示出了存储器模块156的一部分，或者仅示出了单个存储器子模块)。
在图2A至图2C所示的示例中，衬底112包括形成在衬底112的顶表面116上的接触结构204。在一个实施例中，衬底112包括金属迹线(未示出)，其将(IC芯片120附接到其上的)焊料凸点电连接到接触结构204。
根据本公开的一个方面，接触结构204和IC芯片120设置在衬底112的相同表面侧上。在一些实施例中，接触结构204设置在围绕IC芯片120的衬底112的***区域，例如IC芯片120的盖140和衬底112的边缘之间的区域。
接触结构204是任何合适的接触结构。在一个实施例中，至少一些接触结构204中的每一个包括焊盘和沉积在焊盘上的焊料球。在另一个实施例中，至少一些接触结构204中的每一个包括焊盘。在另一实施例中，至少一些接触结构204中的每一个包括引脚。
在图2A中，接触结构204显示为圆形。在其它实施例中，接触结构204具有其它合适的形状，例如球形、方形、引脚形等。
接触结构204被配置为能够使用适当的技术电连接到其它部件。例如，在一个实施例中，接触结构204被配置以经由内插器152与存储器模块156上的电接触180进行电连接。
更具体地，内插器152包括多个互连结构212，以将存储器模块156上的电接触180的相应接触结构216与IC封装104的接触结构204电连接。每个互连结构212被配置为使用适当的技术形成与第二接触结构204的第一连接以及与接触结构216的第二连接。在一个实施例中，每个互连结构212是对第一连接和第二连接使用压缩连接的双重压缩结构。在另一个实施例中，每个互连结构212是具有焊料球的单个压缩结构，该单个压缩连接使用用于第一连接的焊料球和用于第二连接的压缩连接。
图2A包括根据一个实施例的被配置用于压紧连接的互连结构212的一侧的特写图。根据一个实施例，互连结构212包括从内插器152的表面突出的金属舌220，且金属舌220可在压缩力下被推入表面中。在其它实施例中，使用不同于互连结构212的其它合适的互连结构。
在一个实施例中，PCB***100包括力产生部件，该力产生部件可施加压缩力以使内插器152将存储器模块156与接触结构204互连。例如，主PCB 100和存储器模块156被设计和制造成具有可对准以设置螺栓的孔。在将IC封装104安装在主PCB 100上之后，对准并堆叠内插器152和存储器模块156。注意，可***合适的间隔件224以使调平主PCB 100上的存储器模块156。然后，将螺栓228和232紧固到对应的螺母236和240，以将堆叠的第一PCB110，内插器130和PCB模块140锁定就位，并施加压紧力以使内插器152将存储器模块156的接触结构216与IC封装104的接触结构204互连。
在各种实施例中，主PCB 100和存储器模块PCB 164分别包括设置在介电材料的多层夹层结构上的多层金属迹线，例如铜线等。在一些示例中，主PCB 100和存储器模块PCB164具有不同数量的金属层。例如，主PCB 100具有比存储器模块PCB 164更多的金属层。存储器模块PCB 164为存储器IC 160和诸如其它IC封装、电阻器、二极管、电容器、晶体管等的任何其它合适的电子部件(如果有的话)提供附加的电连接支持。
根据本发明的一个方面，内插器152具有高密度和低轮廓。在一个示例中，内插器152具有0.80mm的间距栅格(例如，小于用于典型BGA的焊料球间距)和1mm的主体高度(用于最短信号路径的0.33mm高度)。因此，在一个示例中，主PCB 100和存储器模块PCB 164之间的距离小于IC封装104的高度。
在一个实施例中，内插器152的间距栅格小于BGA焊料球间距要求。在一个示例中，IC封装104的顶表面116上的接触结构204的密度高于IC封装104的底表面上的BGA焊料球的密度。在一些实施例中，与如果内插器152的间距栅格和/或接触结构204的密度与BGA焊料球的间距要求一样的情况相比，内插器152的较小间距栅格和/或接触结构204的密度允许IC封装衬底112的尺寸得以减小，因此降低了IC封装104的成本。
在一个实施例中，与诸如封装的电镀通孔(PTH)式通孔、PCB PTH、PCB等的电连接技术相比，通过内插器130从IC封装104的接触结构204到存储器模块156的电连接提供了相对较短的信号路径。因此，从接触结构204经由内插器152到存储器模块156的电连接比其它互连技术具有较小的衰减，且因此可用于较高速度的信号。
如图2B所示，衬底112包括形成在衬底112的底表面264上的接触结构260。在一个实施例中，衬底112包括金属迹线(未示出)，其将(IC芯片120附接到其上的)焊料凸点电连接到接触结构260。在一个实施例中，IC封装104是BGA封装，并且每个第一接触结构260包括焊盘和沉积在焊盘上的焊料球。在另一实施例中，IC封装104是平面栅格阵列(LGA)封装，并且每个第一接触结构260包括焊盘。在另一个实施例中，IC封装104是针脚栅格阵列(PGA)封装，并且每个第一接触结构260包括针脚。
注意，在一些实施例中，使用与衬底112的底表面264上的接触结构260不同的技术来实现衬底112的顶表面116上的第二接触结构204。例如，根据一个实施例，使用焊盘和焊料球来实现接触结构260，并且使用没有焊料的焊盘来实现接触结构204。
根据本公开的一个方面，接触结构260分别被配置为能够使用合适的技术电连接到部件。在一个示例中，接触结构260被配置为使用焊接技术实现到主PCB 100的电连接。例如，当IC封装104安装在主PCB 100上时，执行回流焊工艺以形成焊接接头，因此接触结构260连接到主PCB 100上的相应接触结构。
现在参考图1A至图1C和图2A至图2B，在一些实施例中，IC芯片120包括处理器(诸如用于交换设备的分组处理器，中央处理单元(CPU)，数字信号处理器(DSP)等)，并且存储器IC 160包括存储器设备(例如，随机存取存储器(RAM)，只读存储器(ROM)，诸如闪存的固态存储器等)，这些存储器设备在执行处理任务，操作等时由处理器使用。IC芯片120上的处理器经由接触结构204，内插器152和电接触180访问存储器IC160。
因为存储器IC 160被设置在存储器模块156上，并且IC芯片120可以经由封装衬底112的顶表面116上的接触结构204而不是经由封装衬底112的底表面264上的接触结构260来访问存储器IC 160，所以封装衬底112的底表面264上的接触结构260的数量得以减少，这允许封装衬底112的尺寸得以减小。封装衬底112的制造通常相对昂贵(与典型的PCB和存储器模块PCB 164相比)，并且衬底112的成本随着衬底112的尺寸增加而增加。因此，根据一些实施例，减小封装衬底112的尺寸降低了封装衬底112的成本。另外，因为存储器IC 160设置在存储器模块156上，并且IC芯片120可以经由封装衬底112的顶表面116上的接触结构204而不是经由封装衬底112的底表面264上的接触结构260来访问存储器IC 160，所以减小了封装衬底112的底侧上的BGA中的I/O的数量，这减少了封装衬底112中从封装衬底112的顶侧166到封装衬底的底侧的通孔的数量。另外，至少在一些实施例中，因为穿过封装衬底112的多个层的通孔的数目，所以减小了封装衬底112中的层的数目。根据一些实施例，对所需通孔数量的放松和/或封装衬底112的层数的减少也降低了封装衬底112的成本。
此外，根据一些实施例，因为存储器IC 160被设置在存储器模块156上而不是主PCB 100上，所以还降低了主PCB 100的复杂性，例如，降低了PCB 100的层数。PCB 100的成本通常随着层数的增加而增加。因此，根据一些实施例，减少PCB 100中的层数降低了PCB100的成本。
此外，根据一些实施例，因为存储器IC 160被设置在存储器模块156上而不是设置在具有电耦合到IC封装104的其它部件的主PCB 100上，所以与如果存储器IC 160被设置在主PCB 100上相比，存储器IC 160可以被定位为更靠近IC封装104。例如，如果存储器IC 160被设置在主PCB 100上，则存储器IC 160将需要位于离IC封装104更远的位置(与PCB***192相比)，以允许在IC封装104和主PCB 100上的其它部件之间布线迹线。至少在一些实施例中，通过将存储器IC定位为更靠近IC封装104，使得性能得以提高。
图3是根据一个实施例的组装PCB***的示例方法300的流程图。在一个实施例中，执行方法300以组装PCB***，例如上面参考图1A至图1C和图2A至图2C描述的示例性PCB***192，并且参考图1A至图1C和图2A至图2C描述方法300仅用于解释的目的。在其它实施例中，执行方法300以组装不同于示例性PCB***192的合适的PCB***。
在框304，通过将IC封装的第一接触结构耦合到第一PCB，将IC封装安装到第一PCB。例如，根据一个实施例，IC封装104安装在主PCB 100上。更具体地，根据一个实施例，接触结构260与主PCB 100上的相应接触结构对准并连接到主PCB 100上的相应接触结构。在示例中，执行回流焊工艺以形成焊料接头，该焊料接头形成IC封装104和主PCB 100之间的电连接，其中接触结构260连接到主PCB 100上的相应接触结构。
在框308，存储器模块被堆叠在IC封装上并与IC封装对准。在一个实施例中，框308包括在存储器模块(例如，存储器模块156)和IC封装(例如，IC封装104)之间设置内插器(例如，内插器152)。在一个实施例中，框308包括将内插器152与IC封装104上的接触结构204对准。在一个实施例中，存储器模块156的存储器模块PCB 164和主PCB 100被设计和制造成具有孔，所述孔可被对准以设置螺栓或其它合适的紧固件。
在框312，存储器模块电连接到IC封装。在一个实施例中，在框312处将存储器模块电连接到IC封装包括：使用机械紧固件将存储器模块与IC封装按压在一起，以在置于存储器模块与IC封装之间的内插器上施加压紧力。例如，螺栓112和114被紧固到相应的螺母113和115，以将主PCB 110和存储器模块156压在一起，以施加压缩内插器152的力，这使得内插器152将存储器模块156的接触结构216与IC封装104的接触结构204互连。
注意，在各种实施例中，可在方法300之前，在方法300中的步骤之间及/或在方法300之后执行其它合适的方法动作，以用于半导体器件制造。作为说明性示例，根据一个实施例，在将IC封装104安装到主PCB 100之前，将存储器模块156安装到IC封装104。
实施例1：一种印刷电路板PCB***，包括：第一PCB；集成电路IC封装，所述集成电路IC封装包括：i)封装衬底，ii)主IC芯片，电耦合到所述封装衬底的顶表面，iii)第一接触结构，设置在所述封装衬底的底表面上并且电耦合到所述第一PCB，以及iv)第二接触结构，设置在所述封装衬底的顶表面上；存储器模块，包括：i)第二PCB，ii)一个或多个存储器IC芯片，设置在所述第二PCB的顶表面上，以及iii)第三接触结构，设置在所述第二PCB的底表面上；以及内插器，其设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间，以将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
实施例2：根据实施例1所述的PCB***，其中所述内插器被配置成在所述内插器的至少一侧上提供压缩接触，以将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
实施例3：根据实施例1或2中任一项所述的PCB***，其中：存储器模块包括多个单独的存储器子模块；以及所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在所述单独的第二PCB的底表面上的所述第三接触结构的子集。
实施例4：根据实施例1或2中任一项实施例所述的PCB***，其中所述存储器模块包括一体的第二PCB。
实施例5：根据实施例1-4中任一项所述的PCB***，其中：所述IC封装包括包围所述主IC芯片并使设置在所述封装衬底的顶表面上的所述第二接触结构未被覆盖的盖；该存储器模块的第二PCB包括：i)多个外边缘，以及ii)多个内边缘，这些内边缘限定了开孔；并且其中所述IC封装的所述盖被设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
实施例6：根据实施例5所述的PCB***，其中：包围所述主IC芯片的盖包括散热块；其中所述散热块设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
实施例7：根据实施例5所述的PCB***，其中：所述存储器模块的第三接触结构被设置在第二PCB上靠近所述多个内边缘；所述PCB***包括多个内插器，所述多个内插器围绕所述主IC芯片设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间。
实施例8：根据实施例1-7中任一项所述的PCB***，其中：所述IC封装的第二接触结构围绕所述IC芯片设置在所述封装衬底上。
实施例9：根据实施例1-8中任一项所述的PCB***，其中：所述第一PCB具有第一数目的层；并且所述第二PCB包括第二数目的层，所述第二数目小于所述第一数目。
实施例10：根据实施例1-9中任一项所述的PCB***，其中：所述主IC芯片包括：处理器；多个电气部件，其被设置在所述第一PCB上；以及所述处理器i)经由设置在所述封装衬底和所述内插器的所述顶表面上的所述第二接触结构与所述存储器模块的所述一个或多个存储器IC芯片接口连接，以及ii)经由设置在所述封装衬底的所述底表面上的所述第二接触结构与设置在所述第一PCB上的多个电气部件接口连接。
实施例11：根据实施例1-10中任一项所述的PCB***，其中：设置在封装衬底的底表面上的第一接触结构包括球栅阵列(BGA)接触结构。
实施例12：根据实施例11所述的PCB***，其中：设置在封装衬底的底表面上的BGA接触结构的第一密度小于设置在封装衬底的顶表面上的第二接触结构的第二密度。
实施例13：一种用于组装印刷电路板PCB***的方法，包括：将集成电路IC封装安装到第一PCB，以将所述IC封装的封装衬底的底表面上的第一接触结构电耦合到所述第一PCB，所述IC封装包括主IC芯片；将存储器模块堆叠并对准在所述IC封装上，所述存储器模块包括：i)第二PCB，ii)设置在所述第二PCB上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第二接触结构；以及将设置在存储器模块的第二PCB的底表面上的第二接触结构电耦合到设置在封装衬底的顶表面上的第三接触结构。
实施例14：根据实施例13所述的方法，进一步包括：在设置于所述存储器模块的所述第二PCB的所述底表面上的所述第二接触结构与所述第三接触结构之间设置内插器，以将所述存储器模块的所述第二接触结构与设置在所述封装衬底的所述顶表面上的所述第三接触结构互连。
实施例15：根据实施例14所述的方法，进一步包括：施加压缩力以将所述存储器模块和所述IC封装按压在一起，以使所述内插器将所述存储器模块的所述第二接触结构与所述IC封装的所述第三接触结构电连接。
实施例16：根据实施例15所述的方法，其中施加所述压缩力包括：紧固螺栓以施加所述压缩力。
实施例17：根据实施例13-16中任一项所述的方法，其中：设置在封装衬底的底表面上的第一接触结构包括球栅阵列(BGA)接触结构；以及将所述IC封装安装到所述第一PCB包括：执行回流焊工艺以将所述BGA接触结构连接到所述第一PCB。
实施例18：根据实施例13-17中任一项所述的方法，其中：所述存储器模块包括多个单独的存储器子模块，并且所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB上的一个或多个存储器IC芯片，并且每个单独的第二PCB具有设置在所述单独的第二PCB的底表面上的所述第二接触结构的子集；在IC封装上堆叠和对准存储器模块包括在IC封装上堆叠和对准每个单独的存储器子模块；以及将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将每个存储器子模块的所述第二接触结构的每个子集电耦合到所述封装衬底的所述第三接触结构的相应子集。
实施例19：根据实施例13-17中任一项所述的方法，其中：所述存储器模块包括一体的第二PCB，其中所述第二接触结构设置在所述单体的第二PCB的底表面上；以及将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将设置在所述存储器模块的所述一体的第二PCB的所述底表面上的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构。
实施例20：根据实施例13-19中任一项所述的方法，其中：在IC封装上堆叠和对准存储器模块包括在IC封装上堆叠和对准免去处理器的存储器模块。
虽然已经参考特定的实施例描述了本发明，这些实施例仅仅是说明性的而不是对本发明的限制，但是在不脱离本发明的范围的情况下，可以对所公开的实施例进行改变、添加和/或删除。
权利要求书(按照条约第19条的修改)
1.一种印刷电路板PCB***，包括：
具有第一数目的层的第一PCB；
集成电路IC封装，包括：i)封装衬底，ii)电耦合到所述封装衬底的顶表面的主IC芯片，iii)设置在所述封装衬底的底表面上并且电耦合到所述第一PCB的第一接触结构，以及iv)设置在所述封装衬底的顶表面上的第二接触结构；
存储器模块，包括：i)具有第二数目的层的第二PCB，所述第二数目小于所述第一数目，ii)设置在所述第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第三接触结构；以及
内插器，设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间，用于将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
2.根据权利要求1所述的PCB***，其中所述内插器被配置成在所述内插器的至少一侧上提供压缩接触，以将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
3.根据权利要求1所述的PCB***，其中：
所述存储器模块包括多个单独的存储器子模块；以及
所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在单独的第二PCB的底表面上的第三接触结构的子集。
4.根据权利要求1所述的PCB***，其中所述存储器模块包括一体的第二PCB。
5.根据权利要求1所述的PCB***，其中：
所述IC封装包括盖，所述盖包围所述主IC芯片并使设置在所述封装衬底的所述顶表面上的所述第二接触结构未被覆盖；
所述存储器模块的所述第二PCB包括：i)多个外边缘，以及ii)多个内边缘，所述多个内边缘限定了开孔；以及
其中所述IC封装的所述盖被设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
6.根据权利要求5所述的PCB***，其中：
包围所述主IC芯片的所述盖包括散热块；
其中所述散热块被设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
7.根据权利要求5所述的PCB***，其中：
所述存储器模块的所述第三接触结构被设置在所述第二PCB上，靠近所述多个内边缘；以及
所述PCB***包括所述多个内插器，所述多个内插器围绕所述主IC芯片设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间。
8.根据权利要求7所述的PCB***，其中：
所述IC封装的所述第二接触结构围绕所述IC芯片设置在所述封装衬底上。
9.根据权利要求1所述的PCB***，其中：
所述主IC芯片包括处理器；
多个电气部件设置在所述第一PCB上；以及
所述处理器i)经由设置在所述封装衬底的所述顶表面上的所述第二接触结构和所述内插器与所述存储器模块的所述一个或多个存储器IC芯片接口连接，以及ii)经由设置在所述封装衬底的所述底表面上的所述第二接触结构与设置在所述第一PCB上的多个电气部件接口连接。
10.根据权利要求1所述的PCB***，其中：
设置在所述封装衬底的所述底表面上的所述第一接触结构包括：球栅阵列(BGA)接触结构。
11.根据权利要求10所述的PCB***，其中：
设置在所述封装衬底的所述底表面上的所述BGA接触结构的第一密度小于设置在所述封装衬底的所述顶表面上的所述第二接触结构的第二密度。
12.一种用于组装印刷电路板PCB***的方法，包括：
将集成电路IC封装安装到第一PCB，以将所述IC封装的封装衬底的底表面上的第一接触结构电耦合到所述第一PCB，所述IC封装包括主IC芯片，其中所述第一PCB具有第一数目的层；
将存储器模块堆叠并对准在所述IC封装上，所述存储器模块包括：i)具有第二数目的层的第二PCB，所述第二数目小于第一数目，ii)设置在所述第二PCB上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第二接触结构；以及
将设置在所述存储器模块的所述第二PCB的所述底表面上的所述第二接触结构电耦合到设置在所述封装衬底的顶表面上的第三接触结构。
13.根据权利要求12所述的方法，进一步包括：
在设置在所述存储器模块的所述第二PCB的所述底表面上的所述第二接触结构与所述第三接触结构之间设置内插器，以将所述存储器模块的所述第二接触结构与设置在所述封装衬底的所述顶表面上的所述第三接触结构互连。
14.根据权利要求13所述的方法，进一步包括：
施加压缩力以将所述存储器模块和所述IC封装按压在一起，以使所述内插器将所述存储器模块的所述第二接触结构与所述IC封装的所述第三接触结构电连接。
15.根据权利要求14所述的方法，其中施加所述压缩力包括：
紧固螺栓以施加所述压缩力。
16.根据权利要求12所述的方法，其中：
设置在所述封装衬底的所述底表面上的所述第一接触结构包括：球栅阵列BGA接触结构；以及
将所述IC封装安装到所述第一PCB包括：执行回流焊工艺以将所述BGA接触结构连接到所述第一PCB。
17.根据权利要求12所述的方法，其中：
所述存储器模块包括多个单独的存储器子模块，并且所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB上的一个或多个存储器IC芯片，并且每个单独的第二PCB具有设置在所述单独的第二PCB的底表面上的所述第二接触结构的子集；
在所述IC封装上堆叠和对准所述存储器模块包括：在所述IC封装上堆叠和对准每个单独的存储器子模块；以及
将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将每个存储器子模块的所述第二接触结构的每个子集电耦合到所述封装衬底的所述第三接触结构的相应子集。
18.根据权利要求12所述的方法，其中：
所述存储器模块包括一体的第二PCB，所述第二接触结构设置在所述一体的第二PCB的底表面上；以及
将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将设置在所述存储器模块的所述一体的第二PCB的所述底表面上的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构。
19.根据权利要求12所述的方法，其中：
在所述IC封装上堆叠和对准所述存储器模块包括：在所述IC封装上堆叠和对准免去处理器的存储器模块。

Claims (20)

1.一种印刷电路板PCB***，包括：
第一PCB；
集成电路IC封装，包括：i)封装衬底，ii)电耦合到所述封装衬底的顶表面的主IC芯片，iii)设置在所述封装衬底的底表面上并且电耦合到所述第一PCB的第一接触结构，以及iv)设置在所述封装衬底的顶表面上的第二接触结构；
存储器模块，包括：i)第二PCB，ii)设置在所述第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第三接触结构；以及
内插器，设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间，用于将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
2.根据权利要求1所述的PCB***，其中所述内插器被配置成在所述内插器的至少一侧上提供压缩接触，以将所述IC封装的所述第二接触结构与所述存储器模块的所述第三接触结构电耦合。
3.根据权利要求1所述的PCB***，其中：
所述存储器模块包括多个单独的存储器子模块；以及
所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB的顶表面上的一个或多个存储器IC芯片，以及iii)设置在单独的第二PCB的底表面上的第三接触结构的子集。
4.根据权利要求1所述的PCB***，其中所述存储器模块包括一体的第二PCB。
5.根据权利要求1所述的PCB***，其中：
所述IC封装包括盖，所述盖包围所述主IC芯片并使设置在所述封装衬底的所述顶表面上的所述第二接触结构未被覆盖；
所述存储器模块的所述第二PCB包括：i)多个外边缘，以及ii)多个内边缘，所述多个内边缘限定了开孔；以及
其中所述IC封装的所述盖被设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
6.根据权利要求5所述的PCB***，其中：
包围所述主IC芯片的所述盖包括散热块；
其中所述散热块被设置在由所述第二PCB的所述多个内边缘限定的所述开孔内。
7.根据权利要求5所述的PCB***，其中：
所述存储器模块的所述第三接触结构被设置在所述第二PCB上，靠近所述多个内边缘；以及
所述PCB***包括所述多个内插器，所述多个内插器围绕所述主IC芯片设置在所述IC封装的所述第二接触结构和所述存储器模块的所述第三接触结构之间。
8.根据权利要求7所述的PCB***，其中：
所述IC封装的所述第二接触结构围绕所述IC芯片设置在所述封装衬底上。
9.根据权利要求1所述的PCB***，其中：
所述第一PCB包括第一数目的层；以及
第二PCB包括第二数目的层，所述第二数目小于所述第一数目。
10.根据权利要求1所述的PCB***，其中：
所述主IC芯片包括处理器；
多个电气部件设置在所述第一PCB上；以及
所述处理器i)经由设置在所述封装衬底的所述顶表面上的所述第二接触结构和所述内插器与所述存储器模块的所述一个或多个存储器IC芯片接口连接，以及ii)经由设置在所述封装衬底的所述底表面上的所述第二接触结构与设置在所述第一PCB上的多个电气部件接口连接。
11.根据权利要求1所述的PCB***，其中：
设置在所述封装衬底的所述底表面上的所述第一接触结构包括：球栅阵列(BGA)接触结构。
12.根据权利要求11所述的PCB***，其中：
设置在所述封装衬底的所述底表面上的所述BGA接触结构的第一密度小于设置在所述封装衬底的所述顶表面上的所述第二接触结构的第二密度。
13.一种用于组装印刷电路板PCB***的方法，包括：
将集成电路IC封装安装到第一PCB，以将所述IC封装的封装衬底的底表面上的第一接触结构电耦合到所述第一PCB，所述IC封装包括主IC芯片；
将存储器模块堆叠并对准在所述IC封装上，所述存储器模块包括：i)第二PCB，ii)设置在所述第二PCB上的一个或多个存储器IC芯片，以及iii)设置在所述第二PCB的底表面上的第二接触结构；以及
将设置在所述存储器模块的所述第二PCB的所述底表面上的所述第二接触结构电耦合到设置在所述封装衬底的顶表面上的第三接触结构。
14.根据权利要求13所述的方法，进一步包括：
在设置在所述存储器模块的所述第二PCB的所述底表面上的所述第二接触结构与所述第三接触结构之间设置内插器，以将所述存储器模块的所述第二接触结构与设置在所述封装衬底的所述顶表面上的所述第三接触结构互连。
15.根据权利要求14所述的方法，进一步包括：
施加压缩力以将所述存储器模块和所述IC封装按压在一起，以使所述内插器将所述存储器模块的所述第二接触结构与所述IC封装的所述第三接触结构电连接。
16.根据权利要求15所述的方法，其中施加所述压缩力包括：
紧固螺栓以施加所述压缩力。
17.根据权利要求13所述的方法，其中：
设置在所述封装衬底的所述底表面上的所述第一接触结构包括：球栅阵列BGA接触结构；以及
将所述IC封装安装到所述第一PCB包括：执行回流焊工艺以将所述BGA接触结构连接到所述第一PCB。
18.根据权利要求13所述的方法，其中：
所述存储器模块包括多个单独的存储器子模块，并且所述第二PCB包括分别对应于所述多个单独的存储器子模块的多个单独的第二PCB，每个单独的第二PCB具有设置在所述单独的第二PCB上的一个或多个存储器IC芯片，并且每个单独的第二PCB具有设置在所述单独的第二PCB的底表面上的所述第二接触结构的子集；
在所述IC封装上堆叠和对准所述存储器模块包括：在所述IC封装上堆叠和对准每个单独的存储器子模块；以及
将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将每个存储器子模块的所述第二接触结构的每个子集电耦合到所述封装衬底的所述第三接触结构的相应子集。
19.根据权利要求13所述的方法，其中：
所述存储器模块包括一体的第二PCB，所述第二接触结构设置在所述一体的第二PCB的底表面上；以及
将所述存储器模块的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构包括：将设置在所述存储器模块的所述一体的第二PCB的所述底表面上的所述第二接触结构电耦合到所述封装衬底的所述第三接触结构。
20.根据权利要求13所述的方法，其中：
在所述IC封装上堆叠和对准所述存储器模块包括：在所述IC封装上堆叠和对准免去处理器的存储器模块。
CN202080052891.9A 2019-06-10 2020-06-10 具有顶侧存储器模块的ic封装 Pending CN114144875A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962859560P 2019-06-10 2019-06-10
US62/859,560 2019-06-10
PCT/IB2020/055471 WO2020250162A1 (en) 2019-06-10 2020-06-10 Ic package with top-side memory module

Publications (1)

Publication Number Publication Date
CN114144875A true CN114144875A (zh) 2022-03-04

Family

ID=71103407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080052891.9A Pending CN114144875A (zh) 2019-06-10 2020-06-10 具有顶侧存储器模块的ic封装

Country Status (3)

Country Link
US (2) US11581292B2 (zh)
CN (1) CN114144875A (zh)
WO (1) WO2020250162A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module
US20230050002A1 (en) * 2021-08-13 2023-02-16 Cisco Technology, Inc. Integrated circuit interconnect techniques

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1088123A (en) 1913-05-03 1914-02-24 William H Browning Fruit-pressing apparatus.
US6373114B1 (en) * 1998-10-23 2002-04-16 Micron Technology, Inc. Barrier in gate stack for improved gate dielectric integrity
US6366467B1 (en) 2000-03-31 2002-04-02 Intel Corporation Dual-socket interposer and method of fabrication therefor
US6400574B1 (en) * 2000-05-11 2002-06-04 Micron Technology, Inc. Molded ball grid array
US6884086B1 (en) 2000-09-28 2005-04-26 Intel Corporation System and method for connecting a power converter to a land grid array socket
WO2003073251A2 (en) 2002-02-25 2003-09-04 Molex Incorporated Power delivery to base of processor
US20030197285A1 (en) * 2002-04-23 2003-10-23 Kulicke & Soffa Investments, Inc. High density substrate for the packaging of integrated circuits
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
AU2003223783A1 (en) 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
JP2008533441A (ja) 2005-02-08 2008-08-21 ナノネクサス インク Ｉｃパッケージおよび相互接続アゼンブリのための高密度の相互接続システム
US7518224B2 (en) 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US20070108611A1 (en) * 2005-11-17 2007-05-17 International Business Machines Corporation Stacking method and stacked structure for attaching memory components to associated device
US7641481B2 (en) * 2007-10-10 2010-01-05 Intel Corporation Non-intrusive interposer for accessing integrated circuit package signals
US7969009B2 (en) 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US7785114B2 (en) 2008-06-30 2010-08-31 Intel Corporation Modification of connections between a die package and a system board
US9559046B2 (en) 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
US9324678B2 (en) 2011-12-20 2016-04-26 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8946900B2 (en) 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US9101068B2 (en) 2013-03-14 2015-08-04 Qualcomm Incorporated Two-stage power delivery architecture
US9680273B2 (en) * 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9265170B2 (en) 2013-10-28 2016-02-16 Intel Corporation Integrated circuit connectors
US9275955B2 (en) 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
JP6421491B2 (ja) 2014-08-13 2018-11-14 富士通株式会社 電子機器
JP6507975B2 (ja) 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
WO2016118209A2 (en) * 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US9755341B2 (en) * 2015-06-11 2017-09-05 Te Connectivity Corporation Flexible printed circuit board connector
US9368450B1 (en) 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9640282B1 (en) 2015-12-28 2017-05-02 Invensas Corporation Flexible I/O partition of multi-die memory solution
US10199353B2 (en) 2016-09-12 2019-02-05 Intel Corporation Microelectronic interposer for a microelectronic package
US20190051587A1 (en) * 2017-08-11 2019-02-14 Marvell Israel (M.I.S.L) Ltd. Ic package
US11133261B2 (en) * 2017-09-29 2021-09-28 Intel Corporation Electronic device packaging
US11610844B2 (en) * 2017-10-11 2023-03-21 Octavo Systems Llc High performance module for SiP
US11508663B2 (en) 2018-02-02 2022-11-22 Marvell Israel (M.I.S.L) Ltd. PCB module on package
US11088123B1 (en) 2018-05-15 2021-08-10 Marvell Israel (M.I.S.L) Ltd. Package system having laterally offset and ovelapping chip packages
US11581292B2 (en) 2019-06-10 2023-02-14 Marvell Israel (M.I.S.L) Ltd. IC package with top-side memory module
US11282806B2 (en) 2019-10-11 2022-03-22 Marvell Asia Pte, Ltd. Partitioned substrates with interconnect bridge

Also Published As

Publication number Publication date
US20200388598A1 (en) 2020-12-10
WO2020250162A1 (en) 2020-12-17
US20230187423A1 (en) 2023-06-15
US11967587B2 (en) 2024-04-23
US11581292B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
US11309304B2 (en) Stackable electronic package and method of fabricating same
US6493240B2 (en) Interposer for connecting two substrates and resulting assembly
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US8623753B1 (en) Stackable protruding via package and method
US11967587B2 (en) IC package with top-side memory module
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US5770477A (en) Flip chip-on-flip chip multi-chip module
EP1571706B1 (en) Electronic device
KR20020061812A (ko) 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지
KR100386018B1 (ko) 스택형반도체디바이스패키지
US11508663B2 (en) PCB module on package
US6537852B2 (en) Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture
KR20120101965A (ko) 반도체 패키지 및 그의 제조 방법
US11088123B1 (en) Package system having laterally offset and ovelapping chip packages
US9101058B2 (en) IC package and assembly
US8063481B2 (en) High-speed memory package
TW417265B (en) Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips
US20090284941A1 (en) Semiconductor package, mounting circuit board, and mounting structure
JPH0823047A (ja) Ｂｇａ型半導体装置
JPH0917917A (ja) 配線基板及び半導体装置
Lasky et al. Packaging assembly techniques
CN117377191A (zh) 具有部件承载件、中介层和部件的封装件及其制造方法
CN117393534A (zh) 一种芯片封装结构及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination