KR100698080B1 - 모스 트랜지스터의 제조방법 - Google Patents

모스 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100698080B1
KR100698080B1 KR1020050131629A KR20050131629A KR100698080B1 KR 100698080 B1 KR100698080 B1 KR 100698080B1 KR 1020050131629 A KR1020050131629 A KR 1020050131629A KR 20050131629 A KR20050131629 A KR 20050131629A KR 100698080 B1 KR100698080 B1 KR 100698080B1
Authority
KR
South Korea
Prior art keywords
mos transistor
gate electrode
film
manufacturing
oxidation process
Prior art date
Application number
KR1020050131629A
Other languages
English (en)
Inventor
이종복
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131629A priority Critical patent/KR100698080B1/ko
Application granted granted Critical
Publication of KR100698080B1 publication Critical patent/KR100698080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터의 제조방법에 관한 것으로, 본 발명의 모스 트랜지스터의 제조방법은 반도체기판의 활성 영역 상에 게이트산화막 및 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 결과물에 캡핑막을 형성하는 단계와, 상기 캡핑막이 형성된 기판 전면에 열산화공정을 수행하는 단계와, 상기 결과물 전면에 게이트전극을 마스크로 사용하여 상기 반도체 기판내에 LDD 영역을 형성하는 단계를 포함한다.
LDD영역, 캡핑막

Description

모스 트랜지스터의 제조방법{Method for manufacturing in MOS transistor}
도 1a 내지 도 1c은 종래기술에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 공정단면도들
도 2a 내지 도 2b는 본 발명에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 공정단면도들
<도면의 주요부분에 대한 부호설명>
100:소자분리막 120: 소자분리막
140a: 게이트산화막 140b: 게이트전극
160: 캡핑막 180: LDD영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 모스 트랜지스터의 제조방법에 관한 것이다.
일반적으로 모스 트랜지스터(MOS transistor)는 반도체기판 상부에 형성된 게이트전극이 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로 접합형과 같이 임피던스가 저하되는 일이 없어서, 고밀도 집적화에 적 합한 특성을 지니고 있는 반도체 장치이다.
반도체 소자의 집적도가 높아지면서 디바이스의 속도 향상과 소형화를 위해서 게이트전극의 최소 선폭이 계속 줄어들고 있다. 이렇게 게이트전극 선폭이 작아질수록 쇼트 채널 효과에 따라 문턱전압이 급격히 감소하며 동시에 핫 캐리어 효과도 심하게 발생한다.
이러한 쇼트 채널 및 핫 캐리어 효과는 대개 불순물이 주입된 접합영역의 깊이와 관련이 있기 때문에 접합영역 깊이가 얕은, 좀 더 상세하게는 게이트전극의 에지 근방에 불순물이 저농도로 주입된 LDD(Lightly Doped Drain) 구조의 모스트랜지스터가 등장하게 되었다.
도 1a 내지 도 1c은 종래기술에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 공정단면도들이다.
도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 소자분리막(12)을 형성하여 활성영역과 소자분리 영역을 정의한다. 그리고, 활성영역의 반도체 기판 상에 게이트 산화막용 절연막을 형성하고, 그 상부에 도전물질로서 폴리실리콘막을 증착한 후, 게이트 마스크를 이용한 사진 및 식각공정을 실시하여 상기 폴리실리콘막 및 게이트 산화막용 절연막을 패터닝하여, 게이트 전극(14b) 및 게이트 산화막(14a)을 형성한다.
계속, 도 1b에 도시된 바와 같이, 상기 게이트 전극(14b)의 형성이 완료되고 나면, 소정의 열산화 공정을 수행한다.
이어, 도 1c에 도시된 바와 같이, 게이트전극(14b)이 형성된 결과물에 산화 공정을 실시하여 산화막인 캡핑막(16)을 형성한다. 그리고, 게이트전극(16)을 마스크로 삼아 기판과 다른 도전형 불순물을 저농도로 이온 주입하여 게이트전극(16)을 사이에 두고 서로 이격된 활성영역의 기판내에 LDD 영역(18)을 형성한다.
한편, LDD 이온주입 이전에 수행되는 상기 열산화공정은 상기 게이트 산화막(14a) 양에지의 두께를 증가시키게 되어, 트랜지스터의 문턱전압 및 전류특성을 저하시키고, 이로 인해 모스 트랜지스터의 전기적 특성을 저하시키게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 게이트산화막(14a)의 두께증가를 방지하여 전기적특성이 향상된 모스 트랜지스터의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명의 모스 트랜지스터의 제조방법은 반도체기판의 활성 영역 상에 게이트산화막 및 게이트전극을 형성하는 단계와, 상기 게이트전극이 형성된 결과물에 캡핑막을 형성하는 단계와, 상기 캡핑막이 형성된 기판 전면에 열산화공정을 수행하는 단계와, 상기 결과물 전면에 게이트전극을 마스크로 사용하여 상기 반도체 기판내에 LDD 영역을 형성하는 단계를 포함한다. 상기 캡핑막은 산화막으로 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고 자 한다. 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 2a 내지 도 2d는 본 발명에 따른 모스 트랜지스터의 제조방법을 설명하기 위한 공정단면도들이다.
우선, 도 2a에 도시된 바와 같이, 반도체 기판(100) 상에 STI공정을 통해 소자분리막(120)을 형성하여 활성영역과 소자분리 영역을 정의한다.
상기 소자분리막(120)의 형성공정을 보다 상세히 설명하면 다음과 같다.
우선, 반도체 기판 상에 패드막을 형성하고, 상기 패드막 상에 소자분리용 마스크를 이용한 사진 및 식각공정을 실시하여, 반도체 기판의 소정 깊이 및 패드막을 패터닝하여 트렌치를 형성한다. 이어, 상기 트렌치 내부에만 트렌치 매립용 절연막을 형성하고, 패드막을 제거함으로써, 소자분리막 형성공정을 완료한다.
이어, 활성영역의 반도체 기판 상에 게이트 산화막용 절연막을 형성하고, 그 상부에 도전물질로서 폴리실리콘막을 증착한 후, 게이트 마스크를 이용한 사진 및 식각공정을 실시하여 상기 폴리실리콘막 및 게이트 산화막용 절연막을 패터닝하여, 게이트 전극(140b) 및 게이트 산화막(140a)을 형성한다.
계속, 도 2b에 도시된 바와 같이, 상기 게이트전극(140b)가 형성된 결과물 상에 산화공정을 실시하여, 상기 결과물 전면에 이온주입시 기판 표면을 보호하면서 도핑농도를 조절하기 위한 산화막인 캡핑막(160)을 형성한다.
계속, 도 2c에 도시된 바와 같이, 상기 캡핑막(160)이 형성된 기판 전면에 상기 게이트 전극의 건식 식각으로 유발된 게이트 절연막(140a)의 손상을 치유하기 위해 소정의 열산화 공정을 수행한다.
이어, 도 2d에 도시된 바와 같이, 그리고, 게이트전극(140a)을 마스크로 삼아 기판과 다른 도전형 불순물, 예컨대 인(P+ )또는 비소(As+ )를 저농도로 이온 주입하여 게이트전극(140a)을 사이에 두고 서로 이격된 활성영역의 기판내에 LDD 영역(180)을 형성한다.
한편, 상기와 같이 게이트 전극의 건식 식각으로 유발된 게이트 절연막(140a)의 손상을 치유하기 위한 열산화공정이 수행되기 전에 캡핑막(160)을 형성함으로써, 열산화공정시 게이트산화막(140a)의 두께변화에 영향을 주지 않기 때문에 모스 트랜지스터의 문턱전압 및 전류특성을 향상시킨다.
도 3은 종래기술에 따라 형성된 모스 트랜지스터 즉, 열산화 공정후 캡핑막 을 형성한 모스 트랜지스터의 문턱전압 및 전류특성(A)와 본 발명에 따라 형성된 모스 트랜지스터 즉, 캡핑막 형성후 열산화공정을 수행한 모스 트랜지스터의 문턱전압 및 전류특성(B)을 도시한 그래프이다. 도 3에 도시된 바와 같이, 종래 기술에 따른 모스 트랜지스터의 문턱전압 및 전류특성 보다 본 발명에 따른 모스 트랜지스터의 문턱전압 및 전류특성이 더 향상된 것을 알 수 있다.
본 발명에 의하면, 게이트 전극의 건식 식각으로 유발된 게이트 절연막의 손상을 치유하기 위한 열산화공정이 수행되기 전에 캡핑막(160)을 형성함으로써, 열산화공정시 게이트산화막의 두께변화에 영향을 주지 않기 때문에 모스 트랜지스터의 문턱전압 및 전류특성을 향상시켜 모스 트랜지스터의 전기적특성을 향상시키는 효과가 있다.

Claims (2)

  1. 반도체기판의 활성 영역 상에 게이트산화막 및 게이트전극을 형성하는 단계와,
    상기 게이트전극이 형성된 결과물에 캡핑막을 형성하는 단계와,
    상기 캡핑막이 형성된 기판 전면에 열산화공정을 수행하는 단계와,
    결과물 전면에 게이트전극을 마스크로 사용하여 상기 반도체 기판내에 LDD 영역을 형성하는 단계를 포함하는 모스 트랜지스터의 제조방법.
  2. 제1 항에 있어서, 상기 캡핑막은
    산화막으로 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
KR1020050131629A 2005-12-28 2005-12-28 모스 트랜지스터의 제조방법 KR100698080B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131629A KR100698080B1 (ko) 2005-12-28 2005-12-28 모스 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131629A KR100698080B1 (ko) 2005-12-28 2005-12-28 모스 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR100698080B1 true KR100698080B1 (ko) 2007-03-23

Family

ID=41563967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131629A KR100698080B1 (ko) 2005-12-28 2005-12-28 모스 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100698080B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315458B1 (en) 2000-04-07 2001-11-09 Anam Semiconductor Ltd Method for manufacturing mos transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315458B1 (en) 2000-04-07 2001-11-09 Anam Semiconductor Ltd Method for manufacturing mos transistor

Similar Documents

Publication Publication Date Title
US8017483B2 (en) Method of creating asymmetric field-effect-transistors
US20080179688A1 (en) Method and Apparatus for Semiconductor Device with Improved Source/Drain Junctions
US8835270B2 (en) Dual NSD implants for reduced Rsd in an NMOS transistor
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
US20090050980A1 (en) Method of forming a semiconductor device with source/drain nitrogen implant, and related device
KR100632068B1 (ko) 반도체 소자의 모스 트랜지스터 제조 방법
KR100556350B1 (ko) 반도체 소자 및 그 제조방법
CN108470680B (zh) 半导体结构的制作方法
KR100881017B1 (ko) 반도체 소자의 제조 방법
US7575989B2 (en) Method of manufacturing a transistor of a semiconductor device
KR100698080B1 (ko) 모스 트랜지스터의 제조방법
US10727130B2 (en) Semiconductor device and fabrication method thereof
KR100897821B1 (ko) 반도체 소자 제조 방법
JPH05326968A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100840787B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US8962410B2 (en) Transistors with different threshold voltages
KR100485004B1 (ko) 에스오아이 반도체 소자 및 그 제조 방법
KR20010065154A (ko) 이중게이트 구조의 트랜지스터 제조방법
KR100598163B1 (ko) Ｌｄｄ 구조의 모스 트랜지스터 제조방법
KR20040062276A (ko) 플래시 메모리 소자의 주변 트랜지스터 형성방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR19980029591A (ko) 듀얼 게이트 씨모오스 트랜지스터의 제조방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR100791713B1 (ko) 낮은 문턱 전압의 모스 트랜지스터를 갖는 반도체 소자의제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee