KR100532447B1 - 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 - Google Patents

높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 Download PDF

Info

Publication number
KR100532447B1
KR100532447B1 KR10-2003-0047415A KR20030047415A KR100532447B1 KR 100532447 B1 KR100532447 B1 KR 100532447B1 KR 20030047415 A KR20030047415 A KR 20030047415A KR 100532447 B1 KR100532447 B1 KR 100532447B1
Authority
KR
South Korea
Prior art keywords
power source
pins
test
switching element
power
Prior art date
Application number
KR10-2003-0047415A
Other languages
English (en)
Other versions
KR20050007815A (ko
Inventor
김우일
심현섭
이형영
곽영기
방정호
주기봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0047415A priority Critical patent/KR100532447B1/ko
Priority to US10/856,461 priority patent/US7227351B2/en
Priority to JP2004199378A priority patent/JP2005031080A/ja
Publication of KR20050007815A publication Critical patent/KR20050007815A/ko
Application granted granted Critical
Publication of KR100532447B1 publication Critical patent/KR100532447B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

다수의 테스트 소자를 병렬로 연결하면서도 각각의 테스트 소자 별로 높은 테스트 전류가 선택적으로 인가되도록 하는 병렬 테스트 장치 및 방법을 개시한다. 개시된 본 발명은, 다수의 DUT(device under test)를 테스트하기 위한 장치으로서, 다수의 DUT에 테스트 전류를 공급하는 다수의 파워 소스 및 상기 각각의 DUT와 상기 파워 소스 사이에 연결되며, 상기 테스트 전류를 선택적으로 공급하는 스위칭 소자를 포함한다. 또한, 상기 장치에는 상기 스위칭 소자의 동작을 제어하는 적어도 하나의 콘트롤부가 설치되어 있으며, 상기 하나의 파워 소스에 다수개의 DUT가 병렬 연결되고, 상기 스위칭 소자의 동작에 따라 병렬 연결된 다수로 연결된 DUT중 어느 하나에만 테스트 전류가 공급된다.

Description

높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬 테스트 장치 및 방법{Parallel test apparatus and method of integrated circuit device able to provide high test current}
본 발명은 집적 회로의 테스트 장치에 관한 것으로, 보다 구체적으로는 높은 테스트 전류 주입이 가능한 집적 회로 소자 병렬 테스트 장치 및 방법에 관한 것이다.
일반적으로 집적회로소자(이하, IC)는 다수의 공정들에 의하여 제작된 후, 상기 IC가 정상적으로 동작하는 지를 검사하고 어느 부분에서 불량이 발생되었는지를 조사하기 위해 테스트 공정이 진행된다.
테스트 공정이 진행되는 테스트 장치는 한 번에 한 개의 피시험 소자(Device under test: DUT)를 테스트하는 단일 테스트 장치와, 한 번에 여러개의 DUT를 동시에 테스트하는 병렬(parallel) 테스트 장치가 있다. 병렬 테스트 장치는 다수의 DUT를 동시에 테스트할 수 있으므로, 대량 생산시 매우 유용하게 사용될 수 있다. 이러한 병렬 테스트 장치는 미합중국 특허 6,480,978호 Parallel testing of intergrated circuit devices using cross-DUT and within-DUT comparisions" 및 일본 특허출원 공개번호 2001-176293호의 반도체 메모리의 검사 방법 및 검사 장치등에 개시되어 있다.
도 1은 일반적으로 다수의 DUT를 병렬로 테스트하기 위한 장치를 개략적으로 보여주는 블록도이다.
도 1에 도시된 바와 같이, 예를 들어 4개의 DUT(DUT1∼DUT4)가 테스트 회로부(10)에 연결된다. DUT1 내지 DUT4는 각각 2개의 파워 핀(VDD,VDDQ)을 가질 수 있으며, 테스트 회로부(10)는 DUT1 내지 DUT4에 테스트 전류를 제공하는 파워 서플라이와, 테스트 테이터가 저장되어 있는 메모리 세트(도시되지 않음) 및 메모리 세트내에 저장된 데이터들과 테스트 소자(DUT1∼DUT4)의 데이터간을 비교하여 정상 여부를 출력하는 비교부(도시되지 않음)를 포함할 수 있다.
파워 서플라이는 제 1 내지 제 3 파워 소스(VS1,VS2,VS3)를 포함한다. 이때, DUT1 내지 DUT4가 테스트 회로부(10)에 병렬로 연결될 수 있도록, DUT1 및 DUT2의 VDD핀은 테스트 회로(10)의 제 1 파워 소스(VS1)에 공통 연결되고, DUT3 및 DUT4의 VDD핀은 테스트 회로(10)의 제 2 파워 소스(VS2)에 연결되고, 제 1 내지 제 4 테스트 소자(DUT1∼DUT4)의 VDDQ 핀은 제 3 파워(VS3)에 공통 연결된다.
이렇게 구성된 병렬 테스트 장치는, 테스트 회로부(10)의 제 1 내지 제 3 파워(VS1,VS2,VS3)로부터 소정 전압(V)이 인가되면, 테스트를 실행하기 위한 전류가 각 테스트 소자(DUT1∼DUT4)로 흐르게 된다.
이때, DUT1 및 DUT2의 VDD핀은 제 1 파워(VS1)에 공통 연결되어 있으므로, DUT1 및 DUT2의 VDD핀 각각에 제 1 파워(VS1)의 전류가 이분된다. 예를 들어, 제 1 파워 소스(VS1)에서 발생되는 전류가 800mA인 경우, DUT1 및 DUT2의 VDD 핀 각각에 400mA씩 흐르게 된다. DUT3 및 DUT4의 VDD핀 역시 제 2 파워 소스(VS2)에 발생되는 전류의 2분의 1에 해당하는 값이 각각 흐르게 된다.
그러나, DDR(double data rate RAM)과 같은 고집적 메모리 소자의 경우, 단위 테스트 소자당 400mA 이상의 높은 테스트 전류가 요구되고 있기 때문에, 종래와 같이 한 쌍의 DUT가 하나의 파워를 공유하게 되면, 각각의 DUT에 공유된 DUT의 개수만큼으로 분할된 전류치가 제공된다. 그러므로, 각각의 DUT에 높은 테스트 전류를 제공하기 어렵다. 이로 인하여, DUT내에서 큰 테스트 전류에 의해 테스트되는 성분은 실제적으로 테스트가 진행되지 못하고 있어, 테스트 효율이 떨어질 뿐만 아니라, 제품의 신뢰성이 저하된다. 또한, 높은 테스트 전류를 제공하기 위하여는 높은 파워 서플라이를 내장한 새로운 장비를 도입해야 하므로, 제조 비용이 상승하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 다수의 테스트 소자를 병렬로 연결하면서도 각각의 DUT 별로 높은 테스트 전류가 선택적으로 인가되도록 하는 병렬 테스트 장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 상기한 병렬 테스트 장치에 의한 테스트 방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위한 본 발명은, 다수의 DUT(device under test)를 테스트하기 위한 장치으로서, 다수의 DUT에 테스트 전류를 공급하는 다수의 파워 소스 및 상기 각각의 DUT와 상기 파워 소스 사이에 연결되며, 상기 테스트 전류를 선택적으로 공급하는 스위칭 소자를 포함한다. 또한, 상기 장치에는 상기 스위칭 소자의 동작을 제어하는 적어도 하나의 콘트롤부가 설치되어 있으며, 상기 하나의 파워 소스에 다수개의 DUT가 병렬 연결되고, 상기 스위칭 소자의 동작에 따라 병렬 연결된 다수로 연결된 DUT중 어느 하나에만 테스트 전류가 공급된다.
상기 하나의 파워 소스에 한쌍의 DUT가 연결되어 있다.
상기 콘트롤부는 스위칭 소자 각각을 모두 턴온시키는 제 1 신호와, 상기 각각의 파워 소스에 연결된 스위칭 소자중 어느 하나씩만을 동시에 선택적으로 턴온시키는 제 2 신호를 출력한다. 상기 DUT는 제 1 및 제 2 파워 핀을 포함하며, 상기 스위칭 소자는 각각의 제 1 파워핀과 상기 파워 소스 사이에 설치된다.
또한, 본 발명의 다른 실시예에 의하면, 제 1 및 제 2 파워핀을 포함하는 4개의 DUT(DUT1∼DUT4)를 테스트하기 위한 병렬 테스트 장치으로서, 상기 DUT1 및 DUT2의 제 1 핀과 공통 접속되며, 상기 제 1 핀들에 테스트 전류를 공급하는 제 1 파워 소스, 상기 DUT3 및 DUT4의 제 1 핀과 공통 접속되며, 상기 제 1 핀들에 테스트 전류를 공급하는 제 2 파워 소스, 상기 DUT1 내지 DUT4의 제 2 핀과 공통 접속되며, 상기 제 2 핀들에 테스트 전류를 공급하는 제 3 파워 소스, 상기 어느 하나의 파워 소스에 연결된 하나의 DUT에 선택적으로 테스트 신호를 공급하기 위한 스위칭 소자, 및 상기 스위칭 소자들의 동작을 제어하는 콘트롤부를 포함한다.
상기 스위칭 소자는, 상기 DUT1의 제 1 핀과 상기 제 1 파워 소스 사이에 설치되는 제 1 스위칭 소자, 상기 DUT2의 제 1 핀과 상기 제 1 파워 소스 사이에 설치되는 제 2 스위칭 소자, 상기 DUT3의 제 1 핀과 상기 제 2 파워 소스 사이에 설치되는 제 3 스위칭 소자, 및 상기 DUT4의 제 1 핀과 상기 제 2 파워 소스 사이에 설치되는 제 4 스위칭 소자를 포함한다.
상기 콘트롤부는, 상기 제 1 스위칭 소자 및 제 3 스위칭 소자를 동작시키는 제 1 콘트롤부, 및 상기 제 2 스위칭 소자 및 제 4 스위칭 소자를 동작시키는 제 2 콘트롤부를 포함한다. 상기 제 1 및 제 2 콘트롤부는 동시 및 선택적으로 구동된다.
또한, 상기 제 1 내지 제 4 스위칭 소자는 릴레이일 수 있다.
본 발명의 다른 견지에 따르면, 제 1 및 제 2 파워핀을 포함하는 4개의 DUT가 제 1 내지 제 3 파워 소스에 각각 병렬로 연결되어 있으며, 상기 DUT의 제 1 핀들과 파워 소스 사이 각각에 제 1 내지 제 4 스위칭 소자가 설치되어 있고, 상기 스위칭 소자들을 제어하는 제 1 및 제 2 콘트롤부를 포함하는 병렬 테스트 장치의 구동 방법으로서, 상기 제 1 내지 상기 제 4 스위칭 소자를 모두 턴온하여, 상기 DUT1 내지 DUT4의 파워핀 각각에 배분된 테스트 전류를 공급한다. 그후에, 상기 제 1 및 제 3 스위칭 소자를 턴온시켜, 상기 DUT1 및 DUT3의 제 1 파워핀에 상기 각각의 파워 소스로부터 생성될 수 있는 최대 테스트 전류를 공급한다. 이어서, 상기 제 2 및 제 4 스위칭 소자를 턴온시켜, 상기 DUT2 및 DUT4의 제 2 파워핀에 상기 각각의 파워 소스로부터 생성될 수 있는 최대 테스트 전류를 공급한다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 2는 본 발명에 따른 병렬 테스트 장치를 개략적으로 나타낸 블록도이다.
도 2를 참조하면, 다수개, 예를 들어 4개의 DUT(DUT1∼DUT4)는 테스트 회로부(150)에 연결된다. 여기서, DUT1 내지 DUT4는 메모리 영역을 갖는 메모리 소자와 같은 IC 칩일 수 있으며, 예를 들어 2개의 파워 핀(VDD, VDQ)을 포함한다.
테스트 회로부(150)는 다수개의 DUT를 동시에 테스트하는 병렬 테스터로서, 파워 서플라이(160), 메모리 세트(170) 및 콘트롤러(180)를 포함할 수 있다.
파워 서플라이(160)는 각각의 DUT에 테스트 전류를 제공하며, 제 1 내지 제 3 파워 소스(VS1,VS2,VS3)로 구성될 수 있다.
메모리 세트(170)는 DUT가 정상일때의 데이터들을 저장하고 있는 저장부이다.
콘트롤러(180)는 파워 서플라이(160)의 파워 공급을 제어하는 제 1 및 제 2 콘트롤부(182,184) 및 메모리 세트(170)내에 저장된 데이터와 DUT1 내지 DUT4의 데이터를 비교하는 비교부(186)로 구성될 수 있다.
다수의 DUT들이 병렬로 테스트 회로부(150)에 연결될 수 있도록, DUT1 및 DUT2의 VDD핀은 제 1 파워 소스(VS1)에 공통으로 연결되고, DUT3 및 DUT4의 VDD핀은 제 2 파워 소스(VS2)에 연결되며, DUT1 내지 DUT4의 VDDQ핀은 제 3 파워 소스(VS3)에 공통으로 연결된다. 이에따라, 3개의 파워 소스(VS1,VS2,VS3)에 의해 8개의 파워핀에 전압 및 전류가 제공된다.
이때, DUT1의 VDD핀과 제 1 파워 소스(VS1) 사이에 제 1 스위칭 소자(210)가 연결되고, DUT2의 VDD핀과 제 1 파워 소스(VS1) 사이에 제 2 스위칭 소자(220)가 연결된다. 또한, DUT3의 VDD핀과 제 2 파워 소스(VS2) 사이에 제 3 스위칭 소자(230)가 연결되며, DUT4의 VDD핀과 제 2 파워 소스(VS2) 사이에 제 4 스위칭 소자(230)가 연결된다.
이들 제 1 내지 제 4 스위칭 소자(210∼240)는 예를 들어 릴레이(relay)일 수 있으며, 제 1 및 제 3 스위칭 소자(210,230)는 콘트롤러(180)의 제 1 콘트롤부(182)에 의하여 선택적으로 온/오프되고, 제 2 및 제 4 스위칭 소자(220,240)는 콘트롤러(180)의 제 2 콘트롤부(184)에 의해 선택적으로 온/오프된다. 아울러, 이들 스위칭 소자(210∼240)는 콘트롤러(180)의 콘트롤부(182,184)로부터 하이 신호 인가시 턴온되고, 로우 신호 인가시 오프되도록 설계될 수 있다.
일예로, 제 1 콘트롤부, 제 1 스위칭 소자 및 DUT1은 도 3과 같이 구성될 수 있다. 도 3에 도시된 바와 같이, 제 1 콘트롤부(182)는 바이폴라 트랜지스터(185)로 구성된다. 바이폴라 트랜지스터(185)의 베이스(B)에는 선택 신호(SEL)가 입력되며, 콜렉터(C)에는 구동 전압(V) 예를 들어 5V가 인가되고, 에미터(E)는 접지된다. 베이스(B) 및 콜렉터(C)에는 전압 강하용 저항(R)이 각각 연결되어 있다. 바이폴라 트랜지스터(185)의 출력, 즉, 콜렉터(C)에는 제 1 스위칭 소자(210) 즉, 릴레이 및 DUT1이 연결되어 있다.
이러한 구성을 갖는 제 1 콘트롤부 및 릴레이는, 선택 신호(SEL)로 하이(high) 전압, 예를 들어 5V가 인가되면, 콜렉터-에미터간의 전압(VCE) 즉, 도면의 X 포인트의 전압이 0.2V가 되어, 스위칭 소자, 즉 릴레이가 턴온되어, 제 1 파워 소스(VS1)의 전류가 DUT1으로 전달되도록 설계된다.
한편, 선택 신호(SEL)로 로우(low) 전압, 예를 들어 0V가 인가되면, 콜렉터 전압 즉, X 포인트의 전압이 5V가 되어, 릴레이가 오프되어, 제 1 파워 소스(VS1)의 전류가 DUT1으로 전달되지 않도록 제 1 콘트롤부 및 릴레이가 설계된다.
이와같은 구성을 갖는 본 발명의 병렬 테스트 장치의 구동 방법을 도 4를 참조하여 설명하도록 한다.
우선, 콘트롤러(180)의 제 1 및 제 2 콘트롤부(182,184)의 선택 신호로 하이 신호를 인가하면, 제 1 내지 제 4 스위칭 소자(210∼240)가 모두 턴온되어(S1), 각 DUT1 내지 DUT4에 테스트 전류가 제공된다(S2). 이때, 제 1 파워 소스(VS1)로부터 생성되는 전류는 DUT1 및 DUT2의 VDD핀에 각각 배분되고, 제 2 파워 소스(VS2)로부터 생성되는 전류는 DUT3 및 DUT4의 VDD핀 각각에 배분된다. 또한, 제 3 파워 소스(VS3)로부터 생성되는 전류는 DUT1 내지 DUT4의 VDDQ핀에 배분된다. 즉, 제 1 내지 제 4 스위칭 소자(210∼240)가 모두 턴온되면, DUT1 내지 DUT4의 VDD핀에 제 1 및 제 2 파워 소스(VS1,VS2)에서 공급할 수 있는 전류의 2분의 1값이 각각 공급된다. 예를 들어, 제 1 및 제 2 파워 소스(VS1,VS2)가 최대 800mA의 전류를 제공한다면, 제 1 내지 제 4 스위칭 소자(210∼240)가 온 동작시, DUT1 내지 DUT4의 VDD핀에 각각 400mA의 전류가 제공된다.
한편, 제 1 콘트롤부(182)의 선택 신호로서 하이 신호를 인가하고, 제 2 콘트롤부(184)에 선택 신호로서 로우 신호를 인가하면, 제 1 및 제 3 스위칭 소자(210,230)는 턴온되고(S3) 제 2 및 제 4 스위칭 소자(220,240)는 오프된다. 그러면, 하나의 파워 소스에 하나의 DUT만이 연결된 상태가 되므로, 제 1 및 제 3 스위칭 소자(210,230)와 연결된 DUT1 및 DUT3에 제 1 및 제 2 파워 소스(VS1,VS2)가 생성할 수 있는 최대의 테스트 전류가 인가된다(S4). 즉, 제 1 및 제 2 파워 소스(VS1,VS2)가 생성할 수 있는 최대 전류가 800mA인 경우, DUT1 및 DUT3의 VDD핀에 각각 800mA가 공급되어, 높은 전류에 의해 테스트되는 성분을 용이하게 테스트할 수 있다.
또한, 제 2 콘트롤부(184)의 선택 신호로서 하이 신호를 인가하고, 제 2 콘트롤부(184)에 선택 신호로서 로우 신호를 인가하면, 제 2 및 제 4 스위칭 소자(220,240)는 턴온되고(S5) 제 1 및 제 3 스위칭 소자(210,230)는 오프된다. 이에따라, 제 2 및 제 4 스위칭 소자(210,230)와 연결된 DUT2 및 DUT4에 제 1 및 제 2 파워 소스(VS1,VS2)로부터 생성할 수 있는 최대의 테스트 전류가 인가된다(S6). 예를 들어, 제 1 및 제 2 파워 소스(VS1,VS2)가 제공할 수 있는 최대 전류가 800mA인 경우, DUT2 및 DUT4의 VDD핀에 각각 800mA가 공급된다. 이때, 각각의 콘트롤부(182,184)는 서로 다른 전원과 연결된 2개의 릴레이를 제어하므로, 테스트 시간을 줄일 수 있다.
본 발명은 상기한 실시예에만 국한되는 것은 아니다. 본 실시예에는 예컨대, 4개의 DUT와 3개의 파워 소스에 대하여 설명하였지만, DUT 및 파워 소스의 수를 변경하여도 동일한 효과를 거둘 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 다수개의 DUT를 테스트 회로부의 파워 서플라이(파워 소스)에 병렬로 연결시키고, 파워 소스의 최대 전류가 단위 DUT에 모두 공급될 수 있도록 각각의 DUT와 파워소스 사이에 스위칭 소자, 예컨대 릴레이를 설치한다.
이에따라, 높은 테스트 전류를 요구하는 DUT의 테스트시, 선택적으로 DUT에 파워소스로부터 발생되는 최대 전류를 공급하므로써, 테스트 효율을 개선할 수 있으며, 제품 신뢰성을 개선시킬 수 있다.
또한, 추가의 장비 구입없이, 기존의 장비를 이용하여 높은 테스트 전류를 다수의 DUT에 공급할 수 있으므로, 제조 비용이 절감된다.
아울러, 서로 다른 파워 소스에 연결된 2개의 릴레이가 동시에 온 또는 오프되도록 설계되어, 테스트 시간을 줄일 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 병렬 테스트 장치를 개략적으로 보여주는 블록도이다.
도 2는 본 발명에 따른 병렬 테스트 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 콘트롤부를 보여주는 회로도이다.
도 4는 본 발명에 따른 병렬 테스트 장치의 구동 방법을 설명하기 위한 플로우 챠트이다.
(도면의 주요 부분에 대한 부호의 설명)
150 : 테스트 회로부 160 : 파워 서플라이
170 : 메모리 세트 180 : 콘트롤러
182 : 제 1 콘트롤부 184 : 제 2 콘트롤부
186 : 비교부

Claims (11)

  1. 다수의 DUT(device under test)를 테스트하기 위한 장치으로서,
    다수의 DUT에 테스트 전류를 공급하는 다수의 파워 소스;
    상기 각각의 DUT와 상기 파워 소스 사이에 연결되며, 상기 테스트 전류를 선택적으로 공급하는 스위칭 소자; 및
    상기 스위칭 소자의 동작을 제어하는 적어도 하나의 콘트롤부를 포함하며,
    상기 콘트롤부는 스위칭 소자 각각을 모두 턴온시키는 제 1 신호와, 상기 각각의 파워 소스에 연결된 스위칭 소자중 어느 하나씩만을 동시에 선택적으로 턴온시키는 제 2 신호를 출력하도록 하면서,
    상기 하나의 파워 소스에 다수개의 DUT가 병렬 연결되도록 하여,
    상기 스위칭 소자의 동작에 따라 병렬 연결된 다수로 연결된 DUT중 어느 하나에만 테스트 전류가 공급되는 것을 특징으로 하는 병렬 테스트 장치.
  2. 제 1 항에 있어서, 상기 하나의 파워 소스에 한쌍의 DUT가 연결되는 것을 특징으로 하는 병렬 테스트 장치.
  3. 삭제
  4. 제 1 항에 있어서, 상기 DUT는 제 1 및 제 2 파워 핀을 포함하며,
    상기 스위칭 소자는 각각의 제 1 파워핀과 상기 파워 소스 사이에 설치되는 것을 특징으로 하는 병렬 테스트 장치.
  5. 제 1 항에 있어서, 상기 스위칭 소자는 릴레이(Relay)인 것을 특징으로 하는 병렬 테스트 장치.
  6. 제 1 및 제 2 파워핀을 포함하는 4개의 DUT(DUT1∼DUT4)를 테스트하기 위한 병렬 테스트 장치으로서,
    상기 DUT1 및 DUT2의 제 1 핀과 공통 접속되며, 상기 제 1 핀들에 테스트 전류를 공급하는 제 1 파워 소스;
    상기 DUT3 및 DUT4의 제 1 핀과 공통 접속되며, 상기 제 1 핀들에 테스트 전류를 공급하는 제 2 파워 소스;
    상기 DUT1 내지 DUT4의 제 2 핀과 공통 접속되며, 상기 제 2 핀들에 테스트 전류를 공급하는 제 3 파워 소스;
    상기 어느 하나의 파워 소스에 연결된 하나의 DUT에 선택적으로 테스트 신호를 공급하기 위한 스위칭 소자; 및
    상기 스위칭 소자들의 동작을 제어하는 콘트롤부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  7. 제 6 항에 있어서, 상기 스위칭 소자는,
    상기 DUT1의 제 1 핀과 상기 제 1 파워 소스 사이에 설치되는 제 1 스위칭 소자;
    상기 DUT2의 제 1 핀과 상기 제 1 파워 소스 사이에 설치되는 제 2 스위칭 소자;
    상기 DUT3의 제 1 핀과 상기 제 2 파워 소스 사이에 설치되는 제 3 스위칭 소자; 및
    상기 DUT4의 제 1 핀과 상기 제 2 파워 소스 사이에 설치되는 제 4 스위칭 소자를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  8. 제 7 항에 있어서, 상기 콘트롤부는,
    상기 제 1 스위칭 소자 및 제 3 스위칭 소자를 동작시키는 제 1 콘트롤부; 및
    상기 제 2 스위칭 소자 및 제 4 스위칭 소자를 동작시키는 제 2 콘트롤부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  9. 제 8 항에 있어서, 상기 제 1 및 제 2 콘트롤부는 동시 및 선택적으로 구동되는 것을 특징으로 하는 병렬 테스트 장치.
  10. 제 6 항에 있어서, 상기 제 1 내지 제 4 스위칭 소자는 릴레이인 것을 특징으로 하는 병렬 테스트 장치.
  11. 제 1 및 제 2 파워핀을 포함하는 4개의 DUT가 제 1 내지 제 3 파워 소스에 각각 병렬로 연결되어 있으며, 상기 DUT의 제 1 핀들과 파워 소스 사이 각각에 제 1 내지 제 4 스위칭 소자가 설치되어 있고, 상기 스위칭 소자들을 제어하는 제 1 및 제 2 콘트롤부를 포함하는 병렬 테스트 장치의 구동 방법으로서,
    상기 제 1 내지 상기 제 4 스위칭 소자를 모두 턴온하여, 상기 DUT1 내지 DUT4의 파워핀 각각에 배분된 테스트 전류를 공급하는 단계;
    상기 제 1 및 제 3 스위칭 소자를 턴온시켜, 상기 DUT1 및 DUT3의 제 1 파워핀에 상기 각각의 파워 소스로부터 생성될 수 있는 최대 테스트 전류를 공급하는 단계; 및
    상기 제 2 및 제 4 스위칭 소자를 턴온시켜, 상기 DUT2 및 DUT4의 제 2 파워핀에 상기 각각의 파워 소스로부터 생성될 수 있는 최대 테스트 전류를 공급하는 단계를 포함하는 것을 특징으로 하는 병렬 테스트 방법.
KR10-2003-0047415A 2003-07-11 2003-07-11 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법 KR100532447B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2003-0047415A KR100532447B1 (ko) 2003-07-11 2003-07-11 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법
US10/856,461 US7227351B2 (en) 2003-07-11 2004-05-27 Apparatus and method for performing parallel test on integrated circuit devices
JP2004199378A JP2005031080A (ja) 2003-07-11 2004-07-06 集積回路素子の並列試験装置及び方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0047415A KR100532447B1 (ko) 2003-07-11 2003-07-11 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050007815A KR20050007815A (ko) 2005-01-21
KR100532447B1 true KR100532447B1 (ko) 2005-11-30

Family

ID=33563002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0047415A KR100532447B1 (ko) 2003-07-11 2003-07-11 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법

Country Status (3)

Country Link
US (1) US7227351B2 (ko)
JP (1) JP2005031080A (ko)
KR (1) KR100532447B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723529B2 (en) 2010-12-27 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor device, test method, and test apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688517B1 (ko) * 2005-01-11 2007-03-02 삼성전자주식회사 전압공급유닛 분할을 통한 반도체 소자의 병렬검사 방법
KR100655689B1 (ko) * 2005-08-30 2006-12-08 삼성전자주식회사 프로브 방법, 프로브 방법에 사용되는 프로브 카드, 및프로브 카드를 이용해서 프로브 방법을 수행하기 위한프로브 장치
JP4955250B2 (ja) * 2005-10-14 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置及びそのテスト方法
KR20070082230A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 액정 표시 장치용 테스트 장치 및 그 방법
KR100859793B1 (ko) * 2007-06-25 2008-09-23 주식회사 메모리앤테스팅 반도체 테스트 장치 및 이를 이용한 반도체 테스트 방법
KR20090070773A (ko) * 2007-12-27 2009-07-01 주식회사 동부하이텍 반도체 칩 테스트 장치
KR20100103303A (ko) 2009-03-13 2010-09-27 삼성전자주식회사 신뢰성 평가회로 및 신뢰성 평가시스템
JPWO2012073395A1 (ja) * 2010-11-29 2014-05-19 株式会社アドバンテスト 通信システムおよび試験装置
TWI453645B (zh) * 2011-11-28 2014-09-21 Novatek Microelectronics Corp 測試裝置與其測試方法
TWI501141B (zh) * 2013-06-26 2015-09-21 Inventec Corp 資料燒錄裝置
CN114184871B (zh) * 2021-12-18 2024-04-12 北京亿华通科技股份有限公司 一种燃料电池散热***的emc性能测试***及其测试方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944256B2 (ja) * 1991-06-10 1999-08-30 三菱電機株式会社 デバッグ用プログラム作成方法
US5391984A (en) * 1991-11-01 1995-02-21 Sgs-Thomson Microelectronics, Inc. Method and apparatus for testing integrated circuit devices
US5444390A (en) * 1994-02-02 1995-08-22 Texas Digital Systems, Inc. Means and method for sequentially testing electrical components
JPH08146052A (ja) * 1994-09-22 1996-06-07 Advantest Corp 電源装置の過電流検出制御回路
JPH09298222A (ja) * 1996-05-02 1997-11-18 Nkk Corp 半導体装置の測定システム及びその測定方法
DE19711505C1 (de) * 1997-03-19 1998-08-27 Fraunhofer Ges Forschung Halbleiterheterostruktur-Strahlungsdetektor für Wellenlängen aus dem infraroten Spektralbereich
US5844913A (en) * 1997-04-04 1998-12-01 Hewlett-Packard Company Current mode interface circuitry for an IC test device
JPH11231022A (ja) * 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 半導体装置の検査方法および検査装置
US6198302B1 (en) * 1998-04-02 2001-03-06 Lucent Technologies Inc. System and method for testing power supplies
US6480978B1 (en) * 1999-03-01 2002-11-12 Formfactor, Inc. Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
JP2001176293A (ja) 1999-12-15 2001-06-29 Nec Kansai Ltd 半導体メモリの検査方法及び検査装置
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test
TW494516B (en) * 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723529B2 (en) 2010-12-27 2014-05-13 Samsung Electronics Co., Ltd. Semiconductor device, test method, and test apparatus

Also Published As

Publication number Publication date
KR20050007815A (ko) 2005-01-21
US20050007140A1 (en) 2005-01-13
JP2005031080A (ja) 2005-02-03
US7227351B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
KR100532447B1 (ko) 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법
US5390129A (en) Universal burn-in driver system and method therefor
US7423443B2 (en) Method of performing parallel test on semiconductor devices by dividing voltage supply unit
JPH06295585A (ja) 内部電源電圧発生回路
KR19980081092A (ko) 집적 회로용 테스트 소자의 인터페이스 회로 및 테스트 신호의선택적 인가 방법
JP2688548B2 (ja) 液晶パネル駆動用半導体装置
US6404219B1 (en) Burn-in test method for a semiconductor chip and burn-in test apparatus therefor
KR100414739B1 (ko) 반도체 메모리 소자의 내부전압 발생 장치
CN101714866A (zh) 半导体器件和将内部电源提供给半导体器件的方法
WO2020217925A1 (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
KR100442696B1 (ko) 반도체 메모리 소자의 병렬 테스트 시스템
US7480583B2 (en) Methods and apparatus for testing a circuit
US6507801B1 (en) Semiconductor device testing system
KR20070036639A (ko) 반도체 소자
KR100465541B1 (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
KR20000055257A (ko) 반도체 메모리 장치의 모드신호 발생장치
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
KR20050046066A (ko) 반도체 소자의 테스트 모드 회로
KR20020063043A (ko) 다 핀의 반도체 장치를 효율적으로 테스트할 수 있는반도체 테스트 시스템 및 테스트 방법
KR20020063672A (ko) 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법
WO2022272030A1 (en) Apparatus and method for setting a precise voltage on test circuits
KR100977730B1 (ko) 반도체 메모리 및 그 테스터 방법
JPH11133101A (ja) 静止電源電流テスト回路
JPH05322979A (ja) 試験装置
JP2007047178A (ja) パッケージバーンインテストの可能な半導体集積回路及びバーンインテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14