KR100685832B1 - 무기막 및 그의 제조 방법 - Google Patents

무기막 및 그의 제조 방법 Download PDF

Info

Publication number
KR100685832B1
KR100685832B1 KR1020050040339A KR20050040339A KR100685832B1 KR 100685832 B1 KR100685832 B1 KR 100685832B1 KR 1020050040339 A KR1020050040339 A KR 1020050040339A KR 20050040339 A KR20050040339 A KR 20050040339A KR 100685832 B1 KR100685832 B1 KR 100685832B1
Authority
KR
South Korea
Prior art keywords
film
inorganic
membrane
layer
inorganic film
Prior art date
Application number
KR1020050040339A
Other languages
English (en)
Other versions
KR20060117795A (ko
Inventor
이규성
김한기
김명수
허명수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050040339A priority Critical patent/KR100685832B1/ko
Publication of KR20060117795A publication Critical patent/KR20060117795A/ko
Application granted granted Critical
Publication of KR100685832B1 publication Critical patent/KR100685832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 무기막 및 그의 제조 방법에 관한 것으로, 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서, 상기 제 1막은 투명도전성 산화물, 제 2막은 무기 절연막으로 형성되고, 상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 유도결합 플라즈마 화학기상증착 방법으로 형성함으로써 내구성이 향상된 무기막 및 그의 제조 방법을 제공한다.
무기막, 투명도전성 산화물(TCO), 대향 타겟식 스퍼터(BCS), 저온 ICP-CVD, 성막 공정 시스템

Description

무기막 및 그의 제조 방법{inorganic layer and Fabricating method of the same}
도 1은 종래 기술의 일 실시예에 따른 유기전계발광소자의 상부에 형성된 무기막의 단면도이다.
도 2는 본 발명에 따른 무기막의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 무기막 형성 순서를 나타내는 진공증착시스템(Evaporation System)의 개략적인 평면도이다.
도 4는 본 발명에 따른 일반적인 대향 타겟식 스퍼터링 장치의 개략적인 단면도이다.
도 5는 본 발명에 따른 건 스캐닝(Gun scanning) 방식의 대향 타겟식 스퍼터링 장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 일반적인 유도결합 플라즈마 화학기상 장치의 개략적인 단면도이다.
도 7은 본 발명의 일 실시예에 따른 성막 공정 시스템을 이용한 무기막의 제조 방법을 나타낸 플로차트이다.
도 8은 본 발명에 따른 무기막을 이용한 전면 발광형 유기전계발광소자의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
20 : 기판 22 : 무기막,
22a, 22c, 22e, 22g, 22i : 제 1막
22b, 22d, 22f, 22h, 22j : 제 2막
100 : 진공증착시스템, 110 : 버퍼 모듈, 120 : 전송 모듈
130 : 진공 로봇 암, 140 : 스퍼터 모듈, 150, 160 : 타겟
170 : 반전 모듈, 180 : CVD 모듈, 190 : 척(Chuck)
200 : 챔버, 210 : 반응가스 주입구, 220 : 펌프
230, 240 : 자석, 250 : 쉴드, 260 : 기판 홀더, 270 : 이송 레일
300 : 챔버, 310 : 용기부, 320 : 상부 벽체, 330 : 고주파 안테나
340 : 전원, 350 : 정압회로, 360 : 전력인가부, 370 : 하부전극
380 : 펌프, 390 : 반응가스 주입구
본 발명은 무기막 및 그의 제조 방법에 관한 것으로, 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서, 상기 제 1막은 투명도전성 산화물(TCO), 제 2막은 무기 절연막으로 형성하고, 상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 유도결합 플라즈마 화학기상증착 방법으로 형성함으로써 내구성이 향상된 무기막 및 그의 제조 방법을 제공 한다.
통상적으로 무기막은 SiO2, SiNx, SiON, Al2O3 등의 무기물을 화학기상증착(CVD;Chemical Vapor Deposition) 또는 물리기상증착(PVD;Physical Vapor Deposition) 방법으로 증착하여 형성한다. 상기 CVD 방법은 다양한 박막을 형성하는데 통상적으로 사용되는 기술로서, 대표적으로 플라즈마강화 CVD(PECVD;Plasma Enhanced CVD) 방법이 사용된다.
일반적으로 플라즈마 강화 CVD에 있어서, 통상의 막 형성 온도는 400℃ 전후, 혹은 400℃ 이상으로 하는 것이 일반적이다. 통상의 CVD 방법은 박막의 치밀성이 안정되기 어렵다는 단점을 안고 있다. 그러나, CVD는 저온 CVD라 할지라도 막의 특성을 높이기 위해 대부분 200℃ 내지 400℃의 온도에서 이루어진다.
또한, 상기 PVD 방식에는 스퍼터(Sputter), 진공증착법(Evaporation) 등을 이용할 수 있으나, 상기 스퍼터법은 DC/RF(Direct Current/Radio Frequency) 스퍼터법으로 무기막 증착 시 고압 및 높은 에너지를 갖는 입자들의 기판 충돌에 의해 막이 손상을 받을 수 있다. 또한, 상기 진공증착법은 박막의 치밀성이 안정화되기 어렵다.
근래에는 상기 무기막을 전면 발광형 유기전계발광소자의 형성 시 제 2 전극으로 사용되는 얇은 두께의 투과전극 및 유기발광층을 외부의 수분이나 산소로부터 보호하는 보호막(passivation layer)으로서 사용한다. 따라서, 상기 무기막은 우수한 내구성을 갖는 저온형성 보호막 채택이 유기전계발광소자 제조에 필수적이 다. 그 이유는 상기 유기발광층을 포함하는 유기막이나 제 2 전극에 외부로부터 산소나 수분이 유입될 경우, 전계 발광이 이루어지면서 전극의 산화, 부식이 이루어지는 문제가 있다. 전극의 산화가 발생하면 전류 누설 및 단락이 발생할 위험이 커지고, 화소 불량이 발생하여 결국 표시장치 자체의 수명을 떨어뜨리는 문제가 있다. 이때, 유기전계발광소자의 막형성에 있어서는 100℃ 이하로 하지 않으면 유기전계발광소자 자체가 파괴된다. 따라서, 유기전계발광소자에서 하부 유기발광층에 손상을 주지 않고 그 상부에 위치하게 되는 제 2 전극 및 무기막 형성에는 80℃ 이하의 저온 성막 공정이 필요하게 된다.
또한, 보호막을 대신하여 별도의 기판이 제 2 전극 위쪽에 놓이고 하부 기판과 밀봉 결합될 수 있으나, 특히, 전면 발광형 및 봉합상자를 사용할 수 없는 플렉시블(flexible) 화면형에서는 광효율과 형성 화면의 변형 유연성(flexibility) 및 공정의 편의와 비용을 고려하여 기판 대신 보다 얇고 가벼운 패널을 제작하기 위하여 상기 무기막으로 보호막을 형성한다. 따라서, 우수한 투과율과 굴절율을 가지면서 동시에 내구성이 우수한 특성을 가지는 무기막 채택이 유기전계발광소자 제조에 필수적이다.
상기 기술한 문제점을 해결하기 위한 방법으로 저온 유도결합 플라즈마 화학기상증착(Inductive Coupled Plasma CVD;이하 "ICP-CVD"라 한다)를 이용한 방법이 연구되었고, 실리콘산화질화막(SiOxNy) 및 실리콘 질화막(SiNx)을 80℃ 이하의 저온에서 ICP-CVD 방법으로 형성하는 방법이 대한민국 공개특허 2004-0102051에 개시되어 있다.
또한, 상기 박막을 증착하는 방법 중 플라즈마에 의한 손상을 최소화하며 고속의 증착 속도를 실현할 수 있는 대향 타겟식 스퍼터(BCS;Box Cathode Sputter)를 이용하여 전극을 형성하는 방법이 대한민국 공개특허 제 2004-0004742, 2002-0087839호 및 제 2001-0098215호에 개시되어 있다.
종래에는 상기 무기막을 단일막으로 형성 시 외부의 수분이나 산소 침투를 방지하기 위해 수 ㎛ 두께가 요구되며, 한번에 두꺼운 박막 증착 시 박막의 스트레스로 인해 박막이 갈라져 박막의 치밀성이 저하되는 문제점이 있었다. 또한, 무기막과 유기막이 다층으로 적층될 경우에도 외부의 산소나 수분 침투를 완벽하게 차단하지 못하였다. 이를 보완하기 위해 대한민국 공개특허 제 2004-0054829호에는 무기막을 은(Ag) 또는 알루미늄(Al) 계열의 금속과 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2)과 같은 무기물이 혼합된 층 및 유기막층이 하나 이상 포함되어 구성되는 다층의 보호막으로 형성하는 방법이 개시되어 있다.
이하, 종래 기술에 따른 무기막 형성 방법의 일실시예를 설명한다.
도 1은 종래 기술의 일 실시예에 따른 유기전계발광소자의 상부에 형성된 무기막의 단면도이다.
도 1을 참조하면, 기판(1) 상에 양극(2), 정공 주입층(3), 정공 수송층(4), 유기발광층(6), 전자 수송층(7), 전자 주입층(8) 및 음극(9)이 순차적으로 형성된 유기전계발광소자 상부에 유기막층(10)이 형성되어 있고, 상기 유기막층(10) 상부에 금속과 무기물이 혼합된 층(12)이 형성되어 있으며, 이 들 층이 반복되어 다층 의 보호막(13')이 형성되어 있다.
상기 유기막층(10)은 유리전이 온도(Tg)가 높은 유기물질인 CuPc 또는 TPTE 등으로 이루어지며, 스퍼터링 방식에 의해 형성된다.
상기 금속과 무기물이 혼합된 층(12)는 상기 금속이 포함된 비율이 50% 이상이고, 상기 금속은 은(Ag) 또는 알루미늄(Al)계열의 금속이며, 상기 무기물은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등이다. 상기 금속과 무기물이 혼합된 층(12)은 공-증발법(co-evaporation) 또는 공-증착법(co-deposition) 방식을 수행하여 형성한다.
그러나, 상기와 같이 금속과 무기물이 혼합된 층(12) 및 유기막층(10)을 종래의 CVD 방법 및 스퍼터법을 사용함으로써 열적 손상이나 플라즈마 손상으로 인해 박막의 계면 특성 및 내구성이 저하되는 문제점을 안고 있다.
본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서, 상기 제 1막은 투명도전성 산화물(TCO), 제 2막은 무기 절연막으로 형성되고, 상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 유도결합 플라즈마 화학기상증착 방법으로 형성함으로써 내구성이 향상된 무기막 및 그의 제조 방법을 제공하고자 한다.
상기 목적을 달성하기 위하여 본 발명은
제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서, 상기 제 1막은 투명도전성 산화물, 제 2막은 무기 절연막으로 형성되는 것을 특징으로 하는 무기막을 제공한다.
또한, 본 발명은
제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서,
상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 유도결합 플라즈마 화학기상증착 방법으로 형성하는 것을 특징으로 하는 무기막 제조 방법을 제공한다.
여기서, 상기 투명도전성 산화물(Transparent and Conductive Oxide;이하 "TCO"로 칭함)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminium doped Zinc Oxide), In2O3, Sn02 및 ZnO 등으로 이루어진 군에서 선택되는 1종일 수 있다.
또한, 상기 무기 절연막은 산화물계, 질화물계, 산화-질화물계 또는 실리콘계일 수 있으며, 바람직하게 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 및 실리콘산화질화물(SiOxNy)로 이루어진 군에서 선택되는 1종일 수 있다.
또한, 상기 대향 타겟식 스퍼터(BCS;Box Cathode Sputter) 장치는 각 타겟 주변에 기판 외의 방향으로 상기 각 타겟의 일측으로만 적층물질을 방출하도록 쉴드가 마련된다.
또한, 상기 무기막은 대향 타겟식 스퍼터링 및 ICP-CVD를 이용한 무기막 증착 시 각각의 공법 내에서 성막 속도를 다르게 하는 것을 특징으로 하는 무기막 제조 방법을 제공한다.
이하, 첨부한 도면들을 참조하여 본 발명을 보다 상세히 설명한다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다.
도 2는 본 발명에 따른 무기막의 단면도이다.
도 2를 참조하면, 기판(20) 상에 무기막(22)이 형성된다. 상기 무기막(22)은 제 1막(22a, 22c, 22e, 22g, 22i;이하 "22A"로 칭함)과 제 2막(22b, 22d, 22f, 22h, 22j;이하 "22B"로 칭함)으로 이루어져 있으며, 상기 제 1막(22A)과 제 2막(22B)의 적층 구조가 반복되는 단일층 또는 복수층으로 형성된다. 바람직하게 상기 무기막(22)은 복수층으로 형성한다.
상기 무기막(22)은 두께 5㎛ 이하 및 10층 이하로 형성한다. 상기 무기막(22)은 단일막으로 형성할 수도 있으나, 바람직하게 2층 내지 10층 이하로 형성한다. 상기 무기막(22)이 5㎛ 이상이거나, 10층 이상일 경우에는 박막에 가해지는 스트레스로 인하여 박막이 들뜨거나 갈라질 수 있고 투과율이 낮아질 수 있으며, 상기 무기막(22)이 2층 이하일 경우에는 투습 방지 특성이 저하될 수 있다.
상기 제 1막(22A)은 투명도전성 산화물(TCO)로 형성되며, ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, In2O3, Sn02 및 ZnO 등으로 이루어진 군에서 선택되는 1종으로 형성된다.
상기 제 1막(22A)은 대향 타겟식 스퍼터(BCS) 방법으로 증착하는데 성막 속도가 CVD 방식을 이용할 경우보다 느리므로 공정 시간을 고려하여 500 내지 1000Å의 두께로 성막한다.
상기 제 2막(22B)은 무기 절연막으로 형성되며, 산화물계, 질화물계, 산화질화물계 또는 실리콘계일 수 있으며, 바람직하게 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 및 실리콘산화질화물(SiOxNy)로 이루어진 군에서 선택되는 1종으로 형성된다.
상기 제 2막(22B)은 1㎛ 이하의 두께로 형성한다. 상기 막이 1㎛ 이상일 경우에는 적층 시 박막이 스트레스를 받을 수 있으므로 여러 번 나누어 전체적인 무기막 증착이 가능하도록 1㎛ 이하로 증착한다.
이때, 본 발명에서는 상기 무기막(22)의 제 1막(22A)과 제 2막(22B)이 서로 반대의 스트레스를 갖도록 형성한다. 일반적으로 스트레스 특성은 그 물질의 특성에 따라 인장응력(Tensile)과 응축응력(Compressive)으로 구분되는데, 형성된 무기막이 하부막과 물질 구성이 서로 다르게 되면 상부막의 특성에 따라 하부막은 인장응력 또는 응축응력을 받게 된다. 이때, 상기 제 1막(22A)이 인장응력을 가지면 제 2막(22B)은 응축응력을 가져야하고, 상기 제 1막(22A)이 응축응력을 가지면 상기 제 2막(22B)은 인장응력을 가져야한다. 상기 제 1막(22A) 및 제 2막(22B)의 스트레스 특성은 성막 조건에 따라서 결정될 수 있다.
상기와 같이 동일한 기판에 대하여 서로 반대 방향의 스트레스를 주는 막들을 조합하게 되면, 스트레스는 서로 반대 방향으로 작용하기 때문에 상쇄됨으로써 박막이 갈라지거나 기판이 휘는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 상기 무기막의 제조 방법을 자세히 설명한다.
유리, 석영 또는 플라스틱 등으로 이루어진 기판(20)이 제공되며, 상기 기판(20) 상에 투명도전성 산화물(TCO)로 형성되는 제 1막(22A)과 무기물로 형성되는 제 2막(22B)으로 이루어진 단일층 또는 복수층의 무기막(22)을 형성한다. 바람직하게 상기 무기막(22)은 복수층으로 형성하여 투습 방지 특성을 향상시키도록 한다.
상기 무기막(22)은 제 1막(22A)과 제 2막(22B)을 서로 다른 적층 방법으로 형성하며, 상기 제 1막(22A)은 대향 타겟식 스퍼터, 제 2막(22B)은 ICP-CVD 방식을 수행하여 형성한다.
도 3은 본 발명의 일 실시예에 따른 무기막 형성 순서를 나타내는 진공증착시스템(Evaporation System)의 개략적인 평면도이다.
도 3을 참조하면, 상기 진공증착시스템(100)은 버퍼 모듈(Buffer Module)(110)에 투입된 기판(20)이 전송 모듈(Transfer Module)(120)의 진공 로봇 암(Robot arm)(130)을 통해 스퍼터 모듈(140)에 투입된다. 상기 스퍼터 모듈(140)은 마주보는 두 개의 타겟(150)(160)을 갖는 대향 타겟식 스퍼터(BCS)에 의해 투명도전성 산화물(TCO)로 이루어진 제 1막(22a)을 성막한다. 이어서, 상기 스퍼터 모듈(140)에서 로봇 암(130)에 의해 전송 모듈(120)로 빠져나온 기판(20)은 선택적으로 반전 모듈(Inverting Module)(170)을 통하여 반전한다. 그 후 기판(20)은 로봇 암(130)에 의해 전송 모듈(120)을 통과하여 CVD 모듈(180)에 투입된다. 상기 CVD 모듈(180)에는 기판을 저온으로 유지하기 위한 척(Chuck)(190)이 있으며, CVD 모듈(180)에 투입된 기판(20)의 제 1막(22a) 상부에 무기 절연막으로 이루어진 제 2막(22b)을 성막한다. 상기 대향 타겟식 스퍼터 방식 진행 후 CVD 방식을 진행하는 공정을 단독 또는 반복 수행하여 제 1막(22A)과 제 2막(22B)이 단일층 또는 복수층으로 이루어지는 무기막(22)을 형성한다.
상기 무기막 형성 방법은 막 증착 시 막이 기판의 상부에서 하부 또는 하부에서 상부로 증착되는지의 여부를 판단하여 제 1막(22A)의 투명도전성 산화물(TCO)로 이루어진 무기막을 형성한 후 다른 모듈로 이동 시 반전 모듈(170)을 상황에 따라 선택적으로 취할 수 있다. 이때, 상기 전송 모듈(Transfer Module)에 진공 로봇(Robot)의 경우 더블 암(double arm)을 사용하면 동시 기판 투입으로 공정 시간을 단축할 수 있다.
상기 제 1막(22A) 을 형성하기 위한 대향 타겟식 스퍼터링 장치는 대향하는 두 개의 평행한 타겟 위치에 전력을 인가하고, 상기 타겟 사이에는 상기 타겟 면과 수직한 평행 자계를 형성시키고, 상기 타겟 사이 공간에 플라즈마 형성용 공정 가스를 투입하여 플라즈마를 인가하여 상기 기판을 상기 두 개의 타겟과 수직하게 설치하여 스퍼터링을 실시하도록 한다.
상기 대향 타겟식 스퍼터링 장치를 첨부한 도면을 참조하여 보다 상세히 설명한다.
도 4는 본 발명에 따른 일반적인 대향 타겟식 스퍼터링 장치의 개략적인 단 면도이고, 도 5는 본 발명에 따른 건 스캐닝(Gun scanning) 방식의 대향 타겟식 스퍼터링 장치의 개략적인 단면도이다.
도 4를 참조하면, 대향 타겟식 스퍼터링 장치는 챔버(200)와 이 챔버(200) 내부로 반응가스인 아르곤과 산소 가스를 공급하는 반응가스 공급부(210)를 구비하고, 챔버(200) 내부를 저압 진공상태로 형성하기 위한 펌프(220)를 구비한다. 그리고 그 챔버(200) 내부에는 서로 마주보고 있는 두 타겟(Target)(150)(160)이 설치된다. 이 타겟(150)(160)에는 독립적으로 혹은 병렬적으로 (-)전원이 인가된다. 여기서 타겟(150)(160) 사이에는 동일 방향의 균일 자계(B)가 형성되고, 또한 두 타겟(150)(160) 사이의 중앙부에는 전압이 일정하면서 약한 양의 값을 가지는 영역이 형성된다. 그리고 두 타겟(150)(160) 사이에서 이 영역을 벗어난 부분의 전압은 타겟(150)(160) 쪽으로 가면서 일정한 기울기로 작아져 타겟(150)(160) 면에서는 타겟(150)(160)에 걸린 음전압의 크기로 된다. 그리고 두 타겟(150)(160)의 뒷부분에는 타겟(150)(160) 사이 공간에 균일한 자계(B)를 형성하기 위해 판형 자석(230)(240)이 서로 다른 극성이 대향하도록 설치된다. 또한, 두 타겟(150)(160)을 포함하는 스퍼터링 소스를 가동형으로 형성할 경우, 두 타겟(150)(160) 주변에 쉴드(250)를 설치한다. 또한, 상기 챔버(200) 내부의 상부에는 기판 홀더(260) 및 기판(20)이 장착된다.
도 5를 참조하면, 본 발명에 따른 건 스캐닝(Gun scanning) 방식의 대향 타겟식 스퍼터링 장치는, 챔버(200) 내부에 위치하는 두 타겟(150)(160) 주변에 쉴드(250)가 설치되어 스퍼터링 소스를 가둠으로써 일종의 '스퍼터링 건(Gun)'을 구성 한 것으로서, 이송 레일(270)에서 스퍼터링 소스를 움직이며 스캐닝을 통해 기판(20) 외의 방향으로 타겟(150)(160) 물질이 방출되는 것을 방지할 수 있고 한쪽으로만 적층물질을 방출할 수 있다. 따라서, 기판 홀더(260)에 안착되어 있는 기판(20)에 박막을 효율적으로 형성할 수 있다.
상기 건 스캐닝(Gun scanning) 방식의 대향 타겟식 스퍼터링 장치를 통해 투명도전성 산화물(TCO)로 이루어진 제 1막(22A)을 형성하는 공정을 살펴보면, 도 4에 도시된 바와 같이 펌프(220)를 이용하여 챔버(200) 내부를 대략 10-5Torr 이하의 베이스 압력으로 형성한다. 그런 다음 이미 언급한 바와 같이 두 개의 타겟(150)(160)에 전력을 인가한다. 이때의 전력은 50W 내지 5KW 정도를 인가한다. 그러면 두 타겟(150)(160) 사이에 균일한 평행 자계(B)가 형성된다.
이후 아르곤과 산소 공정가스를 챔버(200) 내부로 투입한다. 이때 공정가스가 투입되면 챔버(200) 내부의 압력은 상승하게 된다. 따라서 공정 수행을 위하여 챔버(200) 내부는 0.1mTorr 내지 50mTorr를 유지하도록 하고, 전력밀도는 0.001W/㎠ 이상을 유지하도록 한다. 이러한 과정을 거치면서 플라즈마가 형성된다. 이때 주입되는 공정 가스는 스퍼터링 건(Gun)의 뒤편, 막 형성을 위해 타겟(150)(160) 물질이 방출되는 출구의 뒤쪽 방향에서 공급하여 플라즈마 형성효율을 증대시키도록 한다. 한편, 플라즈마 내의 전자는 한쪽 타겟(150)과 반대쪽 타겟(160)을 연결한 자기력선의 대략 수직인 로렌츠 힘에 의해 회전운동을 하면서 고밀도 플라즈마를 형성시키고 동시에 대향 타겟(150)(160)에 걸린 음전압 때문에 왕복운동을 하여 결국 나선 운동을 한다.
마찬가지로 전하를 띤 이온입자 역시 자기력선과 대략 수직한 면에서 회전운동을 하면서 타겟(150)(160) 사이를 왕복운동을 한다. 따라서 높은 에너지를 가진 플라즈마 구성 하전 입자들이 타겟(150)(160) 사이의 플라즈마 공간 내에 구속될 수 있다. 그리고 어느 한 타겟(150)에서 양이온 충돌에 의해 스퍼터 된 입자 역시 높은 에너지를 가진 입자는 반대편 타겟(160)으로 가속되게 된다. 따라서 플라즈마 형성부에 수직으로 놓여져 있는 기판(20)에는 영향을 주지 않는다. 결국, 비교적 낮은 에너지를 가진 중성의 타겟(150)(160) 물질 입자의 확산에 의해 기판(20)에 제 1막(22A)인 투명도전상 산화물(TCO) 박막 형성이 이루어진다. 이때 건의 스캔 속도는 10mm/분 내지 1000mm/분으로 하고, 성막 속도는 1Å/초 이상으로 하여 성막한다. 따라서, 높은 에너지를 가진 입자의 충돌이 없으므로 열적 손상에 의한 박막 스트레스가 크지 않고, 별도의 기판(20) 냉각 시스템 없이도 기판(20)의 온도를 20℃ 내지 200℃로 유지할 수 있다.
상기 건 스캐닝 방식을 이용한 대향 타겟식 스퍼터링 장치를 이용하여 투명도전성 산화물(TCO)로 형성되는 제 1막(22A)을 성막할 경우, 박막의 치밀성을 높이기 위하여 동일한 물질 내에서 공정 조건을 변화시켜 성막 속도를 다르게 하여 증착막의 특성을 조절할 수 있다.
보다 자세하게, 상기 제 1막(22a)은 동일한 물질 내에서 300Å 이하의 상대적으로 얇은 두께의 저속 증착 시드층, 300Å 내지 1000Å의 상대적으로 두꺼운 고속 증착 본체층으로 형성한다.
상기 본체층의 성막 속도는 상기 시드층의 성막 속도보다 높은 것이 바람직하다. 상기 조밀한 결정 밀도를 갖는 시드층은 성막 속도가 낮으므로 시드층의 형성 두께는 본체층 형성 시 기판의 플라즈마 손상을 방지하기에 적합한 범위에서 최소의 두께로 형성한다. 바람직하게, 시드층은 300Å 이하의 두께로 형성한다. 상기 본체층을 형성할 때에는 비록 높은 속도로 성막이 이루어지지만 하부 시드층의 결정 구조가 본체층의 결정 구조를 유도하는 역할을 하므로 비교적 조밀한 결정 밀도를 가지는 무기막이 형성될 수 있다. 결과적으로 성막 속도가 다른 다단의 공정을 통해 조밀도가 우수한 특성을 가진 무기막을 형성할 수 있게 된다.
상기 본 발명에 따른 대향 타겟식 스퍼터링 장치의 성막 속도는 건(Gun)의 왕복 횟수에 따라 건 스캔 속도(Gun Scan Speed)를 달리하여 조절할 수 있다. 이때, 건 스캔 속도가 빠르면 성막되는 물질이 적어져 성막 속도는 느려지게 된다. 따라서, 상기 시드층은 건 스캔 속도를 150mm/분 내지 500mm/분으로 하여 성막하고, 본체층은 건 스캔 속도를 100mm/분으로 하여 성막한다. 상기 시드층의 건 스캔 속도는 이에 한정되는 것은 아니며, 모터(motor) 속도에 따라 그 이상도 가능하다.
또한, 성막 속도는 인가하는 전력을 달리하여 조절할 수 있다. 전력이 클수록 성막 속도는 빨라지므로 상기 시드층은 500W 이하의 전력을 인가하여 형성하고, 바람직하게 50W 내지 500W의 전력을 인가하여 형성한다. 상기 본체층은 500W 이상의 전력을 인가하여 형성한다.
이 외에 기판과 타겟과의 거리 또는 압력을 변화하여 성막 속도를 조절함으로써 박막의 치밀성을 향상시킬 수 있다.
이어서, 상기 제 1막(22A) 상부에 제 2막(22B)을 형성한다. 상기 제 2막(22B)은 ICP-CVD 방식으로 형성한다.
도 6은 본 발명에 따른 일반적인 유도결합 플라즈마 CVD 장치의 개략적인 단면도이다.
도 6을 참조하면, 유도결합 플라즈마 CVD 장치는 용기부(310)와 상부 벽체(320)로 이루어진 챔버(300)와, 상기 상부 벽체(320)에 근접하도록 설치되며 고주파 안테나(330)와, 상기 챔버(300)의 내부에 위치되며 기판(20)이 장착되는 하부전극(370)과, 상기 고주파 안테나(330)에 고주파 발진을 위한 전원(340)과 정압회로(350)를 구비하는 전력인가부(360)가 장착된다. 또한 챔버(300)에는 진공 상태에서 증착막 형성을 위한 소스 가스를 공급하는 반응가스 공급부(380)와 진공 배기를 위한 펌프(390)가 장착된다.
상기 ICP-CVD 방법에 의한 무기막 형성 방법은 낮은 압력 하에서 높은 밀도의 플라즈마를 발생시켜 박막을 형성하는 것이다. 상기 ICP-CVD 장치를 이용한 무기막 형성 방법을 개략적으로 살펴보면, 상기 저온 ICP-CVD 방법은 챔버(300)의 밖으로 설치된 고주파 안테나(330)에 전력인가부(360)로부터 수백 kHz 내지 수백 MHz의 고주파 전력을 인가하면 고주파 안테나(330)에 의하여 형성되는 유도자장에 의해 상기 챔버(300) 내에 플라즈마를 형성하게 된다. 한편 상기 펌프(390)를 통해 챔버(300)를 진공상태로 만들게 되며 통상 10mTorr 내지 100mTorr 정도의 진공도를 유지한 후 상기 반응가스 공급부(380)에서 소스 가스가 공급되면 상기 챔버(300)내의 하부전극(370)의 상부에 안착된 기판(20)에 박막이 형성된다.
상기 ICP-CVD는 기판의 박막형성 영역 전체에서 반응가스가 균일하게 분사되어 균일한 플라즈마를 형성되도록 하는 것이 매우 중요하며, 비교적 저온에서 박막을 형성하는 것이 가능하다. 이때, 기판의 온도는 80℃ 이하로 유지하는 것이 바람직하다.
상기 제 2막을 단일막으로 형성할 경우에도, 박막의 내구성을 향상시키기 위해 ICP-CVD 방식 수행 시 동일 물질 내에서 성막 속도를 조절하여 상기에서 언급한 바와 같이 300Å 이하의 상대적으로 얇은 두께의 저속 증착 시드층, 300Å 이상의 상대적으로 두꺼운 고속 증착 본체층으로 이루어진 박막을 형성한다.
상기 시드층은 5Å/초 내지 500Å/초의 성막 속도로 형성한다. 상기 성막 속도가 5Å/초 이하일 경우에는 생산성이 저하되고, 500Å/초 이상일 경우에는 시드층의 조밀성이 낮아져 투습성이 저하될 수 있다.
상기 본체층은 500Å/초 내지 1000Å/초의 성막 속도로 형성한다. 상기 성막 속도가 500Å/초 이하일 경우에는 생산성이 저하되고, 성막 속도가 1000Å/초 이상일 경우에는 본체층의 조밀성이 낮아지고 투과율 특성이 저하될 수 있다.
도 7은 본 발명의 일 실시예에 따른 성막 공정 시스템을 이용한 무기막의 제조 방법을 나타낸 플로차트이다.
도 7을 참조하면, 성막 공정 시스템을 이용한 무기막은 기판을 제공한다(S1). 버퍼 모듈(buffer module) 또는 로드락(load-lock module) 모듈로 기판을 이송한다(S2).
1) 기판 상부에 제 1막인 TCO 박막이 형성되어 있는가? 를 비교 판단한다 (S3). 그 값이 ①아니오, 일 경우 BCS 모듈로 기판을 이송하고(S4), 반면 그 값이 ②예, 일 경우 반전 모듈로 기판을 이송한다(S12).
2) 상기 BCS 모듈로 이송된 기판은 성막 속도(SB) < 1Å/초?를 비교 판단한다(S5). 그 값이 ①예, 일 경우 대향 타겟식 스퍼터의 건 스캔 속도를 (150mm/분 < SB < 500mm/분)으로 하고(S6), 이 후 건 스캔 속도를 (SB < 100mm/분)으로 하여(S7) TCO 박막(제 1막)을 성막한다(S9).
반면 그 값이 ②아니오, 일 경우 건 스캔 속도를 (10mm/분 < SB < 1000mm/분)으로 하여(S8) TCO 박막(제 1막)을 형성한다(S9).
그 다음 제 2막인 무기물 박막이 형성되어 있는가? 를 비교 판단한다(S10). 그 값이 ①예, 일 경우 반전 모듈로 기판을 이송하고(S11) 이후 다시 BCS 모듈로 이송되어(S4) TC0 박막을 성막하는 S5 -> S6 -> S7 -> S9 공정을 반복한다.
반면 그 값이 ②아니오, 일 경우 반전 모듈로 기판을 이송하고(S12) 그 다음 CVD 모듈로 기판을 이송한다(S13).
3) 상기 CVD 모듈로 이송된 기판은 성막 속도(SC) < 500Å/초 ? 를 비교 판단한다(S14). 그 값이 ①예, 일 경우 ICP-CVD 방식으로 성막 속도를 (50Å/초 < SC < 500Å/초)로 하고(S15), 이 후 성막 속도를 ( 500Å/초 < SC < 1000Å/초)로 하여(S16) 무기물 박막(제 2막)을 성막한다(S18). 반면 그 값이 ②아니오, 일 경우 성막 속도를 ( 10Å/초 < SC < 1000Å/초 )로 하여(S17) TCO 박막(제 1막)을 형성한다 (S18).
그 다음 제 1막인 TCO 박막의 층수(n) < 6 ?를 비교 판단한다(S19). 그 값이 ①예, 일 경우 반전 모듈로 기판을 이송하고(S20) 이후 다시 BCS 모듈로 이송되어(S4) TC0 박막을 성막하는 S5 -> S6 -> S7 -> S9 또는 S5 -> S8 -> S9 공정을 반복한다. 반면 그 값이 ②아니오, 일 경우 로드-언로드 모듈(load-unload module)로 기판을 이송하여 공정을 끝마친다(S21).
상기 1)에서 비교 판단 값이 ②예, 일 경우 반전 모듈로 이송된 기판은(S12) 상기 CVD 모듈로 이송된다(S13). 그 다음 3)에서 언급한 무기물 박막(제 2막)을 형성 공정과 동일하다.
이하, 본 발명의 구조 및 상기 방법에 의해 제조된 무기막을 유기전계발광소자의 보호막으로서 채택한 일례를 첨부한 도면을 통하여 설명한다.
도 8은 본 발명에 따른 무기막을 이용한 전면 발광형 유기전계발광소자의 단면도이다.
도 8을 참조하면, 상기 전면 발광형 유기전계발광소자는 유리, 플라스틱 또는 석영 등과 같은 기판(400)을 제공하며, 상기 기판(400) 상부에 제 1 전극(410)을 형성한다. 상기 제 1 전극(410)은 애노드(Anode) 전극으로 형성하며 하부층에 알루미늄 또는 알루미늄 합금 등과 같은 고반사율의 특성을 갖는 반사막을 포함하는 ITO 또는 IZO로 이루어진 투명 전극으로 형성한다. 상기 제 1 전극(410)은 통상적으로 스퍼터링 방법으로 형성한다.
이어서, 상기 제 1 전극(410) 상부에 최소한 유기발광층(Emitting Layer)을 포함하는 유기막층(420)을 형성한다. 상기 유기막층(420)은 상기 유기발광층 이외에도 정공 주입층(Hole Injection Layer), 정공 수송층(Hole Transport Layer), 전자 수송층(Electron Transport Layer) 및 전자 주입층(Electron Injection Layer) 중 1 이상의 층을 더 포함할 수 있다. 상기 유기발광층은 알루니 키노륨 복합체(Alq3), 안트라센(Anthracene), 시클로 펜타디엔(Cyclo pentadiene) 등과 같은 저분자 물질 또는 폴리(p-페닐렌비닐렌)(PPV;poly-(p-phenylenevinylene)),폴리티오펜(PT;polythiophene), 폴리비닐렌(PPP;polyphenylene) 및 그들의 유도체 등과 같은 고분자 물질로 형성한다. 상기 유기막층(420)은 진공증착, 스핀코팅, 잉크젯 프린팅, 레이저 열전사법(LITI;Laser Induced Thermal Imaging) 등의 방법으로 적층한다.
상기 유기막층(420) 상부에 제 2 전극(430)을 형성한다. 상기 제 2 전극(430)은 일함수가 낮은 도전성의 금속으로 Mg, Ca, Al, Ag 및 이들의 합금으로 이루어진 군에서 선택된 1종의 물질로서 투과전극으로 형성하며, 진공증착법으로 형성한다.
이어서, 상기 제 2 전극(430) 상부에 무기막(440)을 형성한다.
상기 무기막(440)은 본 발명에 따른 무기막 구조 및 제조 방법에 따라 동일하게 형성하나 간략하게 언급한다.
상기 무기막(440)은 제 1막(440A)의 투명도전성 산화물(TCO), 제 2막(440B)의 무기물로 형성되며, 두께 5㎛이하 및 10층 이하로 형성된다.
상기 무기막(440)의 제 1막(440a, 440c, 440e, 440g, 440i;이하 "440A"로 칭 함)은 대향 타겟식 스퍼터(BCS) 방식을 수행하여 형성한다. 상기 투명도전성 산화물(TCO)은 ITO, IZO, AZO, In2O3, Sn02 및 ZnO 등으로 이루어진 군에서 선택되는 1종일 수 있다.
상기 제 1막(440A)는 500 내지 1000Å의 두께로 성막한다.
이어서, 상기 제 2막(440b, 440d, 440f, 440h, 440j;이하 "440B"로 칭함)은 ICP-CVD 방식으로 형성한다.
상기 제 2막(440B)은 무기물로 형성되며, 산화물계, 질화물계, 산화질화물계 또는 실리콘계일 수 있으며, 바람직하게 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 및 실리콘산화질화물(SiOxNy)로 이루어진 군에서 선택되는 1종으로 형성된다.
상기 제 2막(440B)은 1㎛이하로 형성한다.
상기 ICP-CVD 방식은 박막 성막 시 기판의 온도를 80℃ 이하로 유지하므로 상기 제 2 전극(430)과 유기발광층의 열화 방지를 통해 유기전계발광소자의 수명 및 휘도를 향상시킬 수 있다.
상기 제 1막(440A) 및 제 2막(440B)은 본 발명에서 언급한 바와 같이 박막의 치밀성을 향상시키기 위해 성막 속도를 조절하여 시드층과 본체층을 성막할 수 있다.
이로써, 본 발명에 따른 투명전도성 산화물(TCO)로 이루어진 제 1막과 실리콘 산화막, 실리콘 질화막 또는 실리콘산화질화막과 같은 무기물로 이루어진 제 2막이 반복 적층되는 무기막을 형성 후 통상적인 봉지(Encapsulation) 공정을 통해 유기전계발광소자를 완성한다.
상기 공정을 통해 형성된 무기막(440)은 외부의 수분이나 산소로부터 유기발광층을 보호하는 보호막으로서 우수한 박막 특성을 가지며, 종래의 메탈 캔(Metal can)이나 기판(Glass)을 이용한 봉지(Encapsulation) 대신 유기전계발광소자의 봉지에도 적용 가능하여 공정을 단순화할 수 있다.
상기 공정은 설명의 편의를 위하여 전면 발광형 유기전계발광소자에 제한하여 설명하였으나, 기판측으로 빛이 취출되는 배면 발광형 유기전계발광소자에도 적용할 수 있다.
결과적으로 본 발명에 따른 무기막은 스퍼터나 CVD의 각각의 공법 내에서 성막 속도를 다르게 조절할 수 있고 이에 따라 우수한 내구성을 갖는 박막을 단일층 또는 복수층으로 형성함으로써 유기전계발광소자 전극(금속 및 투명 전극), 투명 보호막유기박막트랜지스터(OTFT; Organic Thin Film Transistor) 및 광효율과 형성 화면의 변형 유연성을 요구하는 플렉시블(flexible) 디스플레이에도 적용이 가능하다.
상기에서는 본 발명의 바람직한 일 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 따르면 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막의 형성 방법에 있어서, 상기 제 1막은 투명도전성 산화물(TCO), 제 2막은 무기물로 형성되고, 상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 ICP-CVD 방법으로 형성함으로써, 플라즈마 및 열에 의한 막질의 손상이 적어 계면 특성 및 내구성이 향상된 박막을 형성할 수 있다.
상기 무기막은 유기전계발광소자의 제 2 전극 상부에 보호막으로서 채택될 수 있으며, 수분이나 산소의 침투를 방지하고 저온 공정을 통하여 유기발광층의 열화를 방지함으로써 유기전계발광소자의 수명 및 휘도를 향상시킬 수 있다.
또한, 스퍼터나 CVD의 각각의 공법 내에서 성막 속도를 다르게 조절할 수 있고 이에 따라 우수한 내구성을 갖는 박막을 단일층 또는 복수층으로 형성함으로써 유기전계발광소자 전극(금속 및 투명 전극), 투명보호막, OTFT 및 플렉시블 디스플레이에 적용할 수 있다.

Claims (20)

  1. 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막에 있어서,
    상기 제 1막은 투명도전성 산화물, 제 2막은 무기 절연막으로 형성되는 것을 특징으로 하는 무기막.
  2. 제 1 항에 있어서,
    상기 투명도전성 산화물은 ITO, IZO, AZO, In2O3, Sn02 및 ZnO 등으로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 무기막.
  3. 제 1 항에 있어서,
    상기 무기 절연막은 산화물계, 질화물계, 산화-질화물계 및 실리콘계로 이루어진 군에서 선택되는 1종으로 형성되는 것을 특징으로 하는 무기막.
  4. 제 3 항에 있어서,
    상기 무기물은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 및 실리콘산화질화물(SiOxNy)로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 무기막.
  5. 제 1 항에 있어서,
    상기 무기막은 2층 내지 10층인 것을 특징으로 하는 무기막.
  6. 제 1 항에 있어서,
    상기 무기막은 500Å 내지 5㎛의 두께인 것을 특징으로 하는 무기막.
  7. 제 1 항에 있어서,
    상기 제 1막은 500Å 내지 1000Å의 두께인 것을 특징으로 하는 무기막.
  8. 제 1 항에 있어서,
    상기 제 2막은 1Å 내지 1㎛의 두께인 것을 특징으로 하는 무기막.
  9. 제 1 항에 있어서,
    상기 제 1막과 제 2막은 서로 반대되는 스트레스를 갖는 것을 특징으로 하는 무기막.
  10. 제 1막과 제 2막으로 이루어져 있으며, 상기 제 1막 및 제 2막의 적층 구조가 반복되는 무기막 제조 방법에 있어서,
    상기 제 1막은 대향 타겟식 스퍼터, 제 2막은 유도결합 플라즈마 화학기상증착 방법으로 형성하는 것을 특징으로 하는 무기막 제조 방법.
  11. 제 10 항에 있어서,
    상기 제 1막은 ITO, IZO, AZO, In2O3, Sn02 및 ZnO으로 이루어진 군에서 선택되는 1종의 투명도전성 산화물로 형성하는 것을 특징으로 하는 무기막 제조 방법.
  12. 제 10 항에 있어서,
    상기 제 2막은 산화물계, 질화물계, 산화-질화물계 및 실리콘계로 이루어진 군에서 선택되는 1종의 무기물로 형성하는 것을 특징으로 하는 무기막 제조 방법.
  13. 제 12 항에 있어서,
    상기 무기물은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 및 실리콘산화질화물(SiOxNy)로 이루어진 군에서 선택되는 1종인 것을 특징으로 하는 무기막 제조 방법.
  14. 제 10 항에 있어서,
    상기 제 1막은 각 타겟 주변에 기판 외의 방향으로 상기 각 타겟의 일측으로만 적층물질을 방출하도록 쉴드가 더 장착되는 대향 타겟식 스퍼터로 형성하는 것을 특징으로 하는 무기막 제조 방법.
  15. 제 10 항에 있어서,
    상기 대향 타겟식 스퍼터링 수행시의 기판 온도는 20℃ 내지 200℃인 것을 특징으로 하는 무기막 제조 방법.
  16. 제 10 항에 있어서,
    상기 대항 타겟식 스퍼터링 수행시 전력은 50W 내지 50KW인 것을 특징으로 하는 무기막 제조 방법.
  17. 제 10 항에 있어서,
    상기 대향 타겟식 스퍼터링 수행시의 압력은 0.1mTorr 내지 50mTorr인 것을 특징으로 하는 무기막 제조 방법.
  18. 제 10 항에 있어서,
    상기 ICP-CVD 수행시의 기판 온도는 80℃ 이하인 것을 특징으로 하는 무기막 제조 방법.
  19. 제 10 항에 있어서,
    상기 제 1막 및 제 2막은 저속 증착 시드층과 고속 증착 본체층을 더욱 형성하는 것을 특징으로 하는 무기막 제조 방법.
  20. 제 19 항에 있어서,
    상기 시드층의 건 스캔 속도는 150mm/분 내지 500mm/분, 본체층의 건 스캔 속도는 100mm/분 이하로 하여 형성하는 것을 특징으로 하는 무기막 제조 방법.
KR1020050040339A 2005-05-13 2005-05-13 무기막 및 그의 제조 방법 KR100685832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050040339A KR100685832B1 (ko) 2005-05-13 2005-05-13 무기막 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050040339A KR100685832B1 (ko) 2005-05-13 2005-05-13 무기막 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060117795A KR20060117795A (ko) 2006-11-17
KR100685832B1 true KR100685832B1 (ko) 2007-02-22

Family

ID=37705223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050040339A KR100685832B1 (ko) 2005-05-13 2005-05-13 무기막 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100685832B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759087B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 플렉시블 기판의 버퍼층 증착 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810640B1 (ko) * 2007-03-07 2008-03-06 삼성에스디아이 주식회사 유기전계발광표시장치
KR100813851B1 (ko) * 2007-04-05 2008-03-17 삼성에스디아이 주식회사 투명 전도성 산화막인 캐소드를 구비하는 유기전계발광소자및 그의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001341225A (ja) 2000-05-30 2001-12-11 Toppan Printing Co Ltd 透明なガスバリア性積層フィルムおよびその製造方法
JP2002234104A (ja) 2001-02-13 2002-08-20 Toppan Printing Co Ltd 高水蒸気バリアフィルム
KR20020087839A (ko) * 2001-05-14 2002-11-23 준지 기도 대향 타겟식 스퍼터링 장치를 사용한 유기 박막 소자의제조 방법
KR20040102051A (ko) * 2002-03-25 2004-12-03 셀박 코포레이션 유도결합형 화학증착을 이용하여 유기 전계발광소자에 막을 형성하기 위한 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001341225A (ja) 2000-05-30 2001-12-11 Toppan Printing Co Ltd 透明なガスバリア性積層フィルムおよびその製造方法
JP2002234104A (ja) 2001-02-13 2002-08-20 Toppan Printing Co Ltd 高水蒸気バリアフィルム
KR20020087839A (ko) * 2001-05-14 2002-11-23 준지 기도 대향 타겟식 스퍼터링 장치를 사용한 유기 박막 소자의제조 방법
KR20040102051A (ko) * 2002-03-25 2004-12-03 셀박 코포레이션 유도결합형 화학증착을 이용하여 유기 전계발광소자에 막을 형성하기 위한 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759087B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 플렉시블 기판의 버퍼층 증착 방법

Also Published As

Publication number Publication date
KR20060117795A (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
JP5927311B2 (ja) 発光装置
KR101061388B1 (ko) 성막 장치 및 발광 장치
TWI364236B (en) Light emitting device, electronic equipment and apparatus for manufacturing the same
JP2021144956A (ja) 発光装置
KR20090007664A (ko) 액티브 매트릭스형 표시장치 및 액티브 매트릭스형 발광장치
TW200913344A (en) Method for applying a thin-film encapsulation layer assembly to an organic device, and an organic device provided with a thin-film encapsulation layer assembly preferably applied with such a method
JP2003288983A (ja) 発光装置およびその作製方法、及び製造装置
KR100685832B1 (ko) 무기막 및 그의 제조 방법
KR100615221B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
JP4515060B2 (ja) 製造装置および有機化合物を含む層の作製方法
JP2011091093A (ja) 有機ｅｌ素子
JP2007080806A (ja) 有機発光表示装置及び蒸着方法
KR100942498B1 (ko) 유기발광장치의 제조방법
KR100563066B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
WO2012164797A1 (ja) 薄膜形成方法、薄膜形成装置、表示パネルの製造方法、表示装置の製造方法、および発光装置の製造方法
KR100666568B1 (ko) 무기막 형성 방법 및 무기막을 이용한 유기전계발광소자의제조 방법
JP2007141602A (ja) 有機電界発光素子及びその製造方法及びその透明電極成膜方法
KR100615223B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR101334704B1 (ko) 유기물 증착장치 및 유기물 증착방법
KR100553765B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR100685807B1 (ko) 무기막 형성 방법 및 무기막을 이용한 유기전계발광소자의제조 방법
JP4817609B2 (ja) 有機エレクトロルミネッセンス素子の製造方法及び表示装置の製造方法
KR100741120B1 (ko) 유기 발광 표시장치의 제조방법
JP4408114B2 (ja) 発光装置の作製方法
JP2006269099A (ja) 有機ｅｌパネル製造装置、有機ｅｌパネル製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14