KR100728782B1 - Plasma display device and driving method thereof - Google Patents

Plasma display device and driving method thereof Download PDF

Info

Publication number
KR100728782B1
KR100728782B1 KR1020050077239A KR20050077239A KR100728782B1 KR 100728782 B1 KR100728782 B1 KR 100728782B1 KR 1020050077239 A KR1020050077239 A KR 1020050077239A KR 20050077239 A KR20050077239 A KR 20050077239A KR 100728782 B1 KR100728782 B1 KR 100728782B1
Authority
KR
South Korea
Prior art keywords
voltage
electrodes
electrode
scan
driving
Prior art date
Application number
KR1020050077239A
Other languages
Korean (ko)
Other versions
KR20070023050A (en
Inventor
박수진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050077239A priority Critical patent/KR100728782B1/en
Publication of KR20070023050A publication Critical patent/KR20070023050A/en
Application granted granted Critical
Publication of KR100728782B1 publication Critical patent/KR100728782B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 표시 장치 및 그 구동 방법은 리셋 기간의 하강 기간 및 어드레스 기간에서만 유지 전극에 제1 전압을 인가하고, 나머지 기간에서는 유지 전극에 접지 전압을 인가한 상태에서 주사 전극에 구동 파형을 인가하여, 리셋 동작, 어드레스 동작 및 유지 방전 동작을 수행한다. 이때, 유지 전극에 인가되는 제1 전압을 주사 전극에 구동 파형을 인가하는 주사 구동 보드에서 공급함으로써, 실질적으로 하나의 보드만으로 구동할 수 있게 된다. 또한 VscL 전압과 -Vs 전압 레벨을 같게 하여 전원수를 감소시킬 수 있으며, 제너 다이오드를 이용하여 VscL 전원을 이용하여 Vnf 전압을 생성하여, 저렴하게 전원 장치를 구성할 수 있다.The plasma display device and the driving method thereof according to the present invention apply the driving waveform to the scan electrode while applying the first voltage to the sustain electrode only during the falling period and the address period of the reset period, and applying the ground voltage to the sustain electrode in the remaining period. By applying a reset operation, an address operation and a sustain discharge operation. At this time, by supplying the first voltage applied to the sustain electrode from the scan driving board applying the driving waveform to the scan electrode, it is possible to drive substantially with only one board. In addition, the number of power supplies can be reduced by equalizing the VscL voltage and the -Vs voltage level, and a Vnf voltage can be generated by using the VscL power supply using a zener diode, thereby configuring the power supply device at low cost.

PDP, 제너 다이오드, 스캔 펄스, 유지 방전 펄스, 바이어스 PDP, Zener Diode, Scan Pulse, Sustain Discharge Pulse, Bias

Description

플라즈마 표시 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}Plasma display device and driving method thereof {PLASMA DISPLAY DEVICE AND DRIVING METHOD THEREOF}

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이다. FIG. 2 is an electrode array diagram of the plasma display panel shown in FIG. 1.

도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.3 is a schematic plan view of the chassis base shown in FIG. 1.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 4 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 플라즈마 표시 장치의 전원보드의 출력단의 일부를 나타내는 도면이다.5 is a diagram illustrating a part of an output terminal of a power board of a plasma display device according to an exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치 및 그 구동 방법에 관한 것이다.The present invention relates to a plasma display device and a driving method thereof.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소(방전 셀)가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.A plasma display device is a display device that displays characters or images by using plasma generated by gas discharge, and tens to millions or more pixels (discharge cells) are arranged in a matrix form according to their size. The plasma display device is classified into a direct current type and an alternating current type according to the shape of a driving voltage waveform to be applied and the structure of a discharge cell.

직류형 플라즈마 표시 장치의 패널은 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류 제한을 위한 저항을 만들어 주어야 하는 단점이 있다. In the panel of the DC plasma display device, since the electrode is exposed to the discharge space as it is, the current flows in the discharge space while the voltage is applied, and for this purpose, a resistance for limiting the current must be made.

반면 교류형 플라즈마 표시 장치의 패널에서는 전극을 유전체층이 덮고 있어 자연스러운 커패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다.On the other hand, in the panel of the AC plasma display device, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

일반적으로 교류형 플라즈마 표시 장치는 한 프레임이 복수의 서브필드로 분할되어 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다. In general, an AC plasma display device is driven by dividing one frame into a plurality of subfields, and each subfield includes a reset period, an address period, and a sustain period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 켜질 셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다. The reset period is a period of initializing the state of each cell in order to perform an addressing operation smoothly on the cell, and the address period selects a cell to be turned on and a cell not to be turned on in the panel to accumulate wall charges in the cell to be turned on. It is a period. The sustain period is a period in which a discharge for actually displaying an image on a cell to be turned on is performed.

이러한 동작을 하기 위해서 유지 기간에서는 주사 전극과 유지 전극에 교대로 유지방전 펄스가 인가되고, 리셋 기간과 어드레스 기간에서는 주사 전극에 리셋 파형과 주사 파형이 인가된다. 따라서 주사 전극을 구동하기 위한 주사 구동 보드와 유지 전극을 구동하기 위한 유지 구동 보드가 별개로 존재하여야 한다. 이와 같이 구동 보드가 따로 존재하면 샤시 베이스에 구동 보드를 실장하는 문제점이 있으며, 두 개의 구동 보드로 인해서 단가가 증가한다.To perform this operation, sustain discharge pulses are applied to the scan electrodes and sustain electrodes alternately in the sustain period, and the reset waveform and the scan waveform are applied to the scan electrodes in the reset period and the address period. Therefore, the scan driving board for driving the scan electrodes and the sustain driving board for driving the sustain electrodes must be separately. As such, when the driving board is separately present, there is a problem in that the driving board is mounted on the chassis base, and the unit cost increases due to the two driving boards.

구동 보드의 단가를 줄이기 위해 유지 구동 보드에 형성되는 구동 회로를 주 사 구동 보드에 통합시키면, 주사 구동 보드에서 유지 전극까지 형성되는 배선(또는 도전성 패턴)의 길이가 길어진다. 그러면 배선에 형성되는 기생 성분에 의해 유지 전극에 인가되는 유지방전 펄스의 전압 변경 지점에서 왜곡이 발생할 수 있다.Integrating the drive circuit formed in the sustain drive board into the scan drive board to reduce the cost of the drive board increases the length of the wiring (or conductive pattern) formed from the scan drive board to the sustain electrode. Then, distortion may occur at the voltage change point of the sustain discharge pulse applied to the sustain electrode by the parasitic component formed in the wiring.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로 유지 구동 보드를 제거하거나 유지 구동 보드의 크기를 줄일 수 있는 플라즈마 표시 장치 및 그 구동 방법을 제공하기 위한 것이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to solve the above-described problems of the related art, and to provide a plasma display device and a method of driving the same, which can remove a sustain driving board or reduce the size of the sustain driving board.

본 발명의 특징에 따르면, 복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법이 제공된다. 이 구동 방법은 어드레스 기간에서, 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극 중 선택하고자 하는 방전셀에 대응하는 제2 전극에 제2 전압을 인가하는 단계; 및 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압보다 낮은 제3 전압으로 바이어스한 상태에서 상기 복수의 제2 전극에 상기 제3 전압보다 높은 제4 전압과 상기 제2 전압을 교대로 인가하는 단계를 포함한다.According to an aspect of the present invention, a frame is included in a plasma display device including a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode. A method of driving by dividing into a plurality of subfields is provided. The driving method includes applying a second voltage to a second electrode corresponding to a discharge cell to be selected among the plurality of second electrodes while biasing the plurality of first electrodes to a first voltage in an address period. ; And in the sustain period, a fourth voltage higher than the third voltage and the second voltage are alternately applied to the plurality of second electrodes while the plurality of first electrodes are biased to a third voltage lower than the first voltage. Applying.

본 발명의 다른 특징에 따르면 플라즈마 표시 패널, 구동부 및 전원부를 포함하는 플라즈마 표시 장치가 제공된다. 플라즈마 표시 패널은 복수의 제1 전극 및 제2 전극 및 상기 복수의 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복 수의 제3 전극을 포함하며, 인접하는 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전셀이 형성된다. 구동부는 리셋 기간에서 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극의 전압을 제2 전압까지 점진적으로 하강시키고, 어드레스 기간에서 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극 중 선택하고자 하는 방전셀에 대응하는 제2 전극에 제3 전압을 인가하며, 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압보다 낮은 제4 전압으로 인가한 상태에서 상기 복수의 제2 전극에 상기 제4 전압보다 높은 제5 전압과 상기 제3 전압을 교대로 인가한다. 전원부는 상기 구동부에 전압을 공급하며, 상기 제3 전압을 공급하는 제1 전원의 제1 단자에 제너 다이오드의 애노드를 연결하여, 상기 제너 다이오드의 캐소드의 전압인 상기 제2 전압을 상기 구동부에 공급한다. 이때, 상기 제너 다이오드는 상기 제2 전압과 상기 제3 전압의 차이에 해당하는 항복 전압을 가진다.According to another aspect of the present invention, a plasma display device including a plasma display panel, a driver, and a power supply is provided. The plasma display panel includes a plurality of first electrodes and second electrodes, and a plurality of third electrodes formed in a direction crossing the plurality of first electrodes and the second electrodes, wherein the first and second electrodes are adjacent to each other. The discharge cell is formed by the electrode and the third electrode. The driving unit gradually lowers the voltages of the plurality of second electrodes to the second voltage while biasing the plurality of first electrodes to the first voltage in the reset period, and removes the plurality of first electrodes in the address period. A third voltage is applied to a second electrode corresponding to a discharge cell to be selected from among the plurality of second electrodes in a state of biasing to one voltage, and in the sustaining period, the plurality of first electrodes is greater than the first voltage. A fifth voltage higher than the fourth voltage and the third voltage are alternately applied to the plurality of second electrodes in the state where the low fourth voltage is applied. The power supply unit supplies a voltage to the driving unit, and connects an anode of the zener diode to a first terminal of the first power supply that supplies the third voltage to supply the second voltage, which is a voltage of the cathode of the zener diode, to the driving unit. do. In this case, the zener diode has a breakdown voltage corresponding to a difference between the second voltage and the third voltage.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

본 발명에서 벽 전하란 셀의 벽(예를 들어, 유전체층) 상에서 각 전극에 가깝게 형성되는 전하를 말한다. 그리고 벽 전하는 실제로 전극 자체에 접촉되지는 않지만, 여기서는 전극에 “형성됨”, “축적됨” 또는 “쌓임”과 같이 설명한다. 또한 벽 전압은 벽 전하에 의해서 셀의 벽에 형성되는 전위 차를 말한다.In the present invention, the wall charge refers to a charge formed close to each electrode on the cell wall (eg, the dielectric layer). And the wall charge is not actually in contact with the electrode itself, but is described here as “formed”, “accumulated” or “stacked” on the electrode. In addition, the wall voltage refers to the potential difference formed in the wall of the cell by the wall charge.

이제 본 발명의 실시 예에 따른 플라즈마 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A plasma display device and a driving method thereof according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시 예에 따른 플라즈마 표시 장치의 개략적인 구조에 대해서 도 1 내지 도 3을 참조하여 자세하게 설명한다.First, a schematic structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 2는 도 1에 도시된 플라즈마 표시 패널의 전극 배열도이며, 도 3은 도 1에 도시된 샤시 베이스의 개략적인 평면도이다.1 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, FIG. 2 is an electrode arrangement diagram of the plasma display panel illustrated in FIG. 1, and FIG. 3 is a schematic plan view of the chassis base illustrated in FIG. 1. .

먼저, 도 1에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 표시 패널(10), 샤시 베이스(20), 전면 케이스(30) 및 후면 케이스(40)를 포함한다. First, as shown in FIG. 1, the plasma display device includes a plasma display panel 10, a chassis base 20, a front case 30, and a rear case 40.

샤시 베이스(20)는 플라즈마 표시 패널(10)에서 영상이 표시되는 면의 반대 측에 배치되어 플라즈마 표시 패널(10)과 결합된다. 전면 및 후면 케이스(30, 40)는 플라즈마 표시 패널(10)의 전면 및 샤시 베이스(20)의 후면에 각각 배치되어, 플라즈마 표시 패널(10) 및 샤시 베이스(20)와 결합되어 플라즈마 표시 장치를 형성한다.The chassis base 20 is disposed on the opposite side of the surface on which the image is displayed on the plasma display panel 10 and coupled to the plasma display panel 10. The front and rear cases 30 and 40 are disposed at the front of the plasma display panel 10 and the rear of the chassis base 20, respectively, and are combined with the plasma display panel 10 and the chassis base 20 to form a plasma display device. Form.

도 2를 보면, 플라즈마 표시 패널(10)은 열 방향으로 뻗어 있는 복수의 어드레스 전극(A1∼Am), 그리고 행 방향으로 뻗어 있는 복수의 주사 전극(Y1∼Yn) 및 복수의 유지 전극(X1∼Xn)을 포함한다. 일반적으로 유지 전극(X1∼Xn)은 각 주사 전극(Y1∼Yn)에 대응해서 형성되며, 일반적으로 그 일단이 서로 공통으로 연결되어 있다. 그리고 플라즈마 표시 패널(10)은 유지 및 주사 전극(X1∼Xn, Y1∼Yn)이 배열된 기판과 어드레스 전극(A1∼Am)이 배열된 기판을 포함한다. 두 기판은 주사 전극(Y1∼Yn)과 어드레스 전극(A1∼Am) 및 유지 전극(X1∼Xn)과 어드레스 전극(A1∼Am)이 각각 직교하도록 방전 공간을 사이에 두고 대향하여 배치되어 있다. 이때, 어드레스 전극(A1∼Am)과 유지 및 주사 전극(X1∼Xn, Y1∼Yn)의 교차부에 있는 방전 공간이 셀(12)을 형성한다. 이러한 플라즈마 표시 패널(10)의 구조는 일 예이며, 아래에서 설명하는 구동 파형이 적용될 수 있는 다른 구조의 패널도 본 발명에 적용될 수 있다.Referring to FIG. 2, the plasma display panel 10 includes a plurality of address electrodes A1 to Am extending in the column direction, a plurality of scan electrodes Y1 to Yn extending in the row direction, and a plurality of sustain electrodes X1 to 1. Xn). In general, sustain electrodes X1 to Xn are formed corresponding to scan electrodes Y1 to Yn, and generally, one end thereof is commonly connected to each other. The plasma display panel 10 includes a substrate on which sustain and scan electrodes X1 to Xn and Y1 to Yn are arranged, and a substrate on which address electrodes A1 to Am are arranged. The two substrates are arranged to face each other with the discharge spaces interposed so that the scan electrodes Y1 to Yn and the address electrodes A1 to Am and the sustain electrodes X1 to Xn and the address electrodes A1 to Am are orthogonal to each other. At this time, the discharge space at the intersection of the address electrodes A1 to Am and the sustain and scan electrodes X1 to Xn and Y1 to Yn forms the cell 12. The structure of the plasma display panel 10 is an example, and a panel having another structure to which the driving waveform described below may be applied may also be applied to the present invention.

다음으로 도 3을 보면, 샤시 베이스(20)에는 플라즈마 표시 패널(10)의 구동에 필요한 보드(100∼500)가 형성되어 있다. 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부 중 어느 한 곳에 형성된다. 도 3에서는 싱글 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 듀얼 구동의 경우에 어드레스 버퍼 보드(100)는 샤시 베이스(20)의 상부 및 하부에 각각 배치된다. 이러한 어드레스 버퍼 보드(100)는 영상 처리 및 제어 보드(400)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1∼Am)에 인가한다.Next, referring to FIG. 3, boards 100 to 500 necessary for driving the plasma display panel 10 are formed in the chassis base 20. The address buffer board 100 is formed at any one of the upper and lower portions of the chassis base 20. In FIG. 3, a plasma driving apparatus for single driving is described as an example, but in the case of dual driving, the address buffer board 100 is disposed above and below the chassis base 20, respectively. The address buffer board 100 receives an address driving control signal from the image processing and control board 400 and applies a voltage for selecting a discharge cell to be displayed to each address electrode A1 to Am.

주사 구동 보드(200)는 샤시 베이스(20)의 좌측에 배치되어 있으며, 주사 구동 보드(200)는 도전성 패턴 또는 케이블 등의 연결 부재(26)를 통해 주사 버퍼 보드(300)와 연결되며, 주사 버퍼 보드(300)는 가요성 인쇄 회로(flexible printed circuit, FPC)(22)를 통해 주사 전극(Y1∼Yn)에 전기적으로 연결되어 있다. 또한 주사 구동 보드(200)는 연결 부재(26)보다 길게 형성되어 있는 연결 부재(24) 및 가요성 인쇄 회로(flexible printed circuit, FPC)(22)를 통해 유지 전극(X1∼Xn)에 전기적으로 연결되어 있다. 주사 구동 보드(200)는 영상 처리 및 제어 보드(400)로부터 구동 신호를 수신하여 주사 전극(Y1∼Yn)과 유지 전극(X1∼Xn)에 구동 전압을 인가한다. 주사 버퍼 보드(300)는 어드레스 기간에서 주사 전극(Y1∼Yn)을 순차적으로 선택하기 위한 전압을 주사 전극(Y1∼Yn)에 인가한다. 그리고 도 3에서는 주사 구동 보드(200)와 주사 버퍼 보드(300)가 샤시 베이스(20)의 좌측에 배치되는 것으로 도시하였지만, 샤시 베이스(20)의 우측에 배치될 수도 있다. 또한 주사 버퍼 보드(300)는 주사 구동 보드(200)와 일체형으로 형성될 수도 있다.The scan drive board 200 is disposed on the left side of the chassis base 20, and the scan drive board 200 is connected to the scan buffer board 300 through a connection member 26 such as a conductive pattern or a cable, and scan The buffer board 300 is electrically connected to the scan electrodes Y1 to Yn through a flexible printed circuit (FPC) 22. In addition, the scan driving board 200 is electrically connected to the sustain electrodes X1 to Xn through the connection member 24 and the flexible printed circuit (FPC) 22 formed longer than the connection member 26. It is connected. The scan driving board 200 receives a driving signal from the image processing and control board 400 and applies a driving voltage to the scan electrodes Y1 to Yn and the sustain electrodes X1 to Xn. The scan buffer board 300 applies a voltage for sequentially selecting the scan electrodes Y1 to Yn in the address period to the scan electrodes Y1 to Yn. In FIG. 3, the scan driving board 200 and the scan buffer board 300 are disposed on the left side of the chassis base 20, but may be disposed on the right side of the chassis base 20. In addition, the scan buffer board 300 may be integrally formed with the scan driving board 200.

영상 처리 및 제어 보드(400)는 외부로부터 영상 신호를 수신하여 어드레스 전극(A1∼Am) 구동에 필요한 제어 신호와 주사 및 유지 전극(Y1∼Yn, X1∼Xn) 구동에 필요한 제어 신호를 생성하여 각각 어드레스 버퍼 보드(100)와 주사 구동 보드(200)에 전송한다. The image processing and control board 400 receives an image signal from the outside to generate a control signal for driving the address electrodes A1 to Am and a control signal for driving the scan and sustain electrodes Y1 to Yn and X1 to Xn. Each of them is transferred to the address buffer board 100 and the scan driving board 200.

영상 처리 및 제어 보드(400)와 전원 보드(500)는 샤시 베이스(20)의 중앙에 배치될 수 있다. 전원 보드(500)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다.The image processing and control board 400 and the power board 500 may be disposed in the center of the chassis base 20. The power board 500 supplies power for driving the plasma display device.

여기서, 어드레스 버퍼 보드(100), 주사 구동 보드(200) 및 주사 버퍼 보드(300)는 어드레스 전극, 주사 전극 및 유지 전극을 구동하는 구동부를 형성하며, 영상 처리 및 제어 보드(100)는 구동부를 제어하는 제어부를 형성하며, 전원 보드(500)는 구동부와 제어부에 전원을 공급하기 위한 전원부를 형성한다.Here, the address buffer board 100, the scan driving board 200, and the scan buffer board 300 form a driving unit for driving the address electrode, the scan electrode, and the sustain electrode, and the image processing and control board 100 includes the driving unit. A control unit for controlling is formed, and the power board 500 forms a driving unit and a power supply unit for supplying power to the control unit.

다음, 도 4를 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형에 대해서 상세하게 설명한다. Next, a driving waveform of the plasma display device according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 아래에서는 편의상 하나의 셀을 형성하는 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 인가되는 구동 파형에 대해서만 설명한다. 4 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention. In the following, only the driving waveforms applied to the scan electrode Y, the sustain electrode X, and the address electrode A forming one cell will be described for convenience.

도 4의 구동 파형에서 주사 전극(Y) 및 유지 전극(X)에 인가되는 전압은 주사 구동 보드(200)와 주사 버퍼 보드(300)에서 공급되고 어드레스 전극(A)에 인가되는 전압은 어드레스 버퍼 보드(100)에서 공급된다.In the driving waveform of FIG. 4, the voltage applied to the scan electrode Y and the sustain electrode X is supplied from the scan driving board 200 and the scan buffer board 300, and the voltage applied to the address electrode A is the address buffer. It is supplied from the board 100.

도 4에 나타낸 바와 같이, 리셋 기간의 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 기준 전압(도 4에서는 0V)으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vset 전압까지 점진적으로 증가시킨다. As shown in FIG. 4, in the rising period of the reset period, the voltage of the scan electrode Y is set to Vs at the voltage Vs while the address electrode A and the sustain electrode X are kept at the reference voltage (0 V in FIG. 4). Incrementally increase to voltage.

도 4에서는 주사 전극(Y)의 전압이 램프 형태로 증가하는 것으로 도시하였다. 그러면, 주사 전극(Y)의 전압이 증가하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 미약한 방전(이하, “약 방전”이라 함)이 일어나면서, 주사 전극(Y)에는 (-) 벽 전하가 형성되고 유지 전극(X) 및 어드레스 전극(A)에는 (+) 벽 전하가 형성된다. In FIG. 4, the voltage of the scan electrode Y is shown to increase in the form of a lamp. Then, the weak discharge (hereinafter referred to as "weak discharge") between the scan electrode (Y) and the sustain electrode (X) and between the scan electrode (Y) and the address electrode (A) while the voltage of the scan electrode (Y) increases. Is generated, negative (-) wall charges are formed on the scan electrode (Y), and positive (+) wall charges are formed on the sustain electrode (X) and the address electrode (A).

그리고 전극의 전압이 도 4와 같이 점진적으로 변하는 경우에는 셀에 미약한 방전이 일어나면서 외부에서 인가된 전압과 셀의 벽 전압의 합이 방전 개시 전압 상태를 유지하도록 벽 전하가 형성된다. 이러한 원리에 대해서는 웨버(Weber)의 미국등록특허 제5,745,086에 개시되어 있다. 리셋 기간에서는 모든 셀의 상태를 초기 화하여야 하므로 Vset 전압은 모든 조건의 셀에서 방전이 일어날 수 있을 정도의 높은 전압이다. 또한 Vs 전압은 일반적으로 유지 기간에서 주사 전극(Y)에 인가되는 전압보다 높은 전압이며, 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다.When the voltage of the electrode gradually changes as shown in FIG. 4, a weak discharge occurs in the cell, and the wall charge is formed so that the sum of the voltage applied from the outside and the wall voltage of the cell maintains the discharge start voltage state. This principle is disclosed in US Pat. No. 5,745,086 to Weber. In the reset period, the state of all the cells must be initialized, so the Vset voltage is high enough to cause discharge in the cells of all conditions. In addition, the voltage Vs is generally higher than the voltage applied to the scan electrode Y in the sustain period, and lower than the discharge start voltage between the scan electrode Y and the sustain electrode X.

리셋 기간의 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)의 전압을 Vs 전압에서 Vnf 전압까지 점진적으로 감소시킨다. 그러면 주사 전극(Y)의 전압이 감소하는 중에 주사 전극(Y)과 유지 전극(X) 사이 및 주사 전극(Y)과 어드레스 전극(A) 사이에서 약 방전이 일어나면서 주사 전극(Y)에 형성된 (-) 벽 전하와 유지 전극(X) 및 어드레스 전극(A)에 형성된 (+) 벽 전하가 소거된다. 일반적으로 (Vnf-Ve) 전압의 크기는 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압 근처로 설정된다. In the falling period of the reset period, the voltage of the scan electrode Y is gradually decreased from the Vs voltage to the Vnf voltage while the sustain electrode X is maintained at the Ve voltage. Then, while the voltage of the scan electrode Y decreases, weak discharge is generated between the scan electrode Y and the sustain electrode X and between the scan electrode Y and the address electrode A while being formed on the scan electrode Y. The negative wall charges and the positive wall charges formed on the sustain electrode X and the address electrode A are erased. In general, the magnitude of the voltage (Vnf-Ve) is set near the discharge start voltage between the scan electrode (Y) and the sustain electrode (X).

그러면 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압이 거의 0V가 되어, 어드레스 기간에서 어드레스 방전이 일어나지 않은 셀이 유지 기간에서 오방전하는 것을 방지할 수 있다.As a result, the wall voltage between the scan electrode Y and the sustain electrode X becomes almost 0 V, whereby cells that do not have an address discharge in the address period can be prevented from being erroneously discharged in the sustain period.

어드레스 기간에서는 켜질 방전 셀을 선택하기 위해서 유지 전극(X)의 전압을 Ve 전압으로 유지한 상태에서 주사 전극(Y)과 어드레스 전극(A)에 각각 VscL 전압을 가지는 주사 펄스 및 Va 전압을 가지는 어드레스 펄스를 인가한다. 그리고 선택되지 않는 주사 전극(Y)은 VscL 전압보다 높은 VscH 전압으로 바이어스하고, 켜지지 않을 셀의 어드레스 전극(A)에는 기준 전압(0V)을 인가한다. 그러면 Va 전압이 인가된 어드레스 전극(A)과 VscL 전압이 인가된 주사 전극(Y)에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나 주사 전극(Y)에 (+) 벽 전하, 어드레스 전극(A) 및 유지 전극(X)에 각각 (-) 벽 전하가 형성된다. 어드레스 기간에서 이러한 동작을 수행하기 위해, 주사 버퍼 보드(300)는 주사 전극(Y1∼Yn) 중 VscL 전압의 주사 펄스가 인가될 주사 전극(Y)을 선택한다. 예를 들어 싱글 구동에서는 수직 방향으로 배열된 순서대로 주사 전극(Y)을 선택할 수 있다. 그리고 하나의 주사 전극(Y)이 선택되는 경우, 어드레스 버퍼 보드(100)는 해당 주사 전극(Y)에 의해 형성된 방전 셀 중 켜질 방전 셀을 선택한다. 즉, 어드레스 버퍼 보드(100)는 어드레스 전극(A1∼Am) 중 Va 전압의 어드레스 펄스가 인가될 셀을 선택한다.In the address period, in order to select the discharge cells to be turned on, while the voltage of the sustain electrode X is maintained at the Ve voltage, the scan pulse having the VscL voltage and the address having the Va voltage at the scan electrode Y and the address electrode A, respectively. Apply a pulse. The unselected scan electrode Y is biased to a VscH voltage higher than the VscL voltage, and a reference voltage (0V) is applied to the address electrode A of the cell that is not turned on. Then, an address discharge occurs in the discharge cell formed by the address electrode A to which Va voltage is applied and the scan electrode Y to which VscL voltage is applied, so that a positive wall charge is applied to the scan electrode Y, and the address electrode A is applied. And negative wall charges are formed on the sustain electrode X, respectively. In order to perform this operation in the address period, the scan buffer board 300 selects the scan electrode Y to which the scan pulse of the VscL voltage is applied among the scan electrodes Y1 to Yn. For example, in the single driving, the scan electrodes Y may be selected in the order arranged in the vertical direction. When one scan electrode Y is selected, the address buffer board 100 selects a discharge cell to be turned on among the discharge cells formed by the scan electrode Y. That is, the address buffer board 100 selects a cell to which an address pulse of Va voltage is applied among the address electrodes A1 to Am.

구체적으로, 먼저 첫 번째 행의 주사 전극(도 2의 Y1)에 VscL 전압의 주사 펄스를 인가하는 동시에 첫 번째 행 중 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 첫 번째 행의 주사 전극(Y)과 Va 전압이 인가된 어드레스 전극(A) 사이에서 방전이 일어나서, 주사 전극(Y)에 (+) 벽 전하, 어드레스 전극(A) 및 유지 전극(X)에 각각 (-) 벽 전하가 형성된다. 그 결과 주사 전극(Y)과 유지 전극(X) 사이에 주사 전극(Y)의 전위가 유지 전극(X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성된다. 이어서, 두 번째 행의 주사 전극(도 2의 Y2)에 VscL 전압의 주사 펄스를 인가하면서 두 번째 행 중 표시하고자 하는 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가한다. 그러면 Va 전압이 인가된 어드레스 전극(A)과 두 번째 행의 주사 전극(Y)에 의해 형성되는 셀에서 어드레스 방전이 일어나서 셀에 앞서 설명한 것처럼 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(Y)에 대해서도 순차적으로 VscL 전압의 주사 펄스를 인가하 면서 켜질 셀에 위치하는 어드레스 전극(A)에 Va 전압의 어드레스 펄스를 인가하여 벽 전하를 형성한다.Specifically, first, the scan pulse of the VscL voltage is applied to the scan electrodes of the first row (Y1 in FIG. 2) and the address pulse of the Va voltage is applied to the address electrode A located in the cell to be turned on in the first row. Then, discharge occurs between the scan electrode Y in the first row and the address electrode A to which the Va voltage is applied, so that the positive wall charge, the address electrode A, and the sustain electrode X are applied to the scan electrode Y. Negative wall charges are formed at each. As a result, the wall voltage Vwxy is formed between the scan electrode Y and the sustain electrode X so that the potential of the scan electrode Y is higher than the potential of the sustain electrode X. Subsequently, while applying the scan pulse of the VscL voltage to the scan electrode of the second row (Y2 in FIG. 2), an address pulse of Va voltage is applied to the address electrode A located in the cell to be displayed in the second row. Then, an address discharge occurs in the cell formed by the address electrode A to which the Va voltage is applied and the scan electrode Y in the second row, thereby forming wall charge as described above. Similarly, a scan pulse of VscL voltage is sequentially applied to the scan electrodes Y of the remaining rows, and an address pulse of Va voltage is applied to the address electrode A located in the cell to be turned on to form wall charge.

다음, 어드레스 기간에서 어드레스 방전이 일어난 셀에서는 주사 전극(Y)의 전위가 유지 전극(X)의 전위에 대해 높도록 벽 전압(Vwxy)이 형성되었으므로, 유지 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 기준 전압으로 유지한 상태에서 주사 전극(Y)에 먼저 Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지방전을 일으킨다. 이때, Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압(Vfxy)보다는 낮고 (Vs+Vwxy) 전압이 Vfxy 전압보다 높도록 설정된다. 유지 방전의 결과 주사 전극(Y)에 (-) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (+) 벽 전하가 형성되어, 유지 전극(X)의 전위가 주사 전극(Y)의 전위에 대해 높도록 벽 전압(Vwyx)이 형성된다. Next, in the cell where the address discharge has occurred in the address period, the wall voltage Vwxy is formed such that the potential of the scan electrode Y is higher than the potential of the sustain electrode X. Therefore, the address electrode A and the sustain electrode in the sustain period. In the state where (X) is maintained at the reference voltage, a pulse having a voltage of Vs is first applied to the scan electrode (Y) to generate a sustain discharge between the scan electrode (Y) and the sustain electrode (X). At this time, the voltage Vs is set to be lower than the discharge start voltage Vfxy between the scan electrode Y and the sustain electrode X, and the voltage (Vs + Vwxy) is higher than the voltage Vfxy. As a result of the sustain discharge, negative wall charges are formed on the scan electrode Y, and positive wall charges are formed on the sustain electrode X and the address electrode A, so that the potential of the sustain electrode X is changed to the scan electrode ( The wall voltage Vwyx is formed to be high with respect to the potential of Y).

이어서 유지 전극(X)의 전위가 주사 전극(Y)의 전위에 대해 높도록 벽 전압(Vfyx)이 형성되었으므로, 주사 전극(Y)에 -Vs 전압을 가지는 펄스를 인가하여 주사 전극(Y)과 유지 전극(X) 사이에서 유지 방전을 일으킨다. Subsequently, since the wall voltage Vfyx is formed such that the potential of the sustain electrode X is higher than the potential of the scan electrode Y, a pulse having a voltage of -Vs is applied to the scan electrode Y, thereby A sustain discharge is caused between the sustain electrodes X.

그 결과 주사 전극(Y)에 (+) 벽 전하가 형성되고 유지 전극(X)과 어드레스 전극(A)에 (-) 벽 전하가 형성되어 주사 전극(Y)에 Vs 전압이 인가될 때 유지방전이 일어날 수 있는 상태로 된다. 이후, 주사 전극(Y)에 Vs 전압과 -Vs 전압의 유지방전 펄스를 교대로 인가하는 과정을 해당 서브필드가 표시하는 가중치에 대응하는 횟수만큼 반복한다.As a result, a positive wall charge is formed on the scan electrode Y, a negative wall charge is formed on the sustain electrode X and the address electrode A, and a sustain discharge when the Vs voltage is applied to the scan electrode Y. This is what can happen. Thereafter, the process of alternately applying the sustain discharge pulses of the Vs voltage and the -Vs voltage to the scan electrode Y is repeated a number of times corresponding to the weight indicated by the corresponding subfield.

상술한 바와 같이 본 발명의 실시예에서는 리셋 기간의 하강 기간 및 어드레 스 기간에서만 유지 전극(X)을 Ve 전압으로 바이어스하고, 나머지 기간에서는 유지 전극(X)을 기준 전압으로 바이어스한 상태에서，주사 전극(Y)에 인가되는 구동 파형만으로 리셋 동작, 어드레스 동작 및 유지 방전 동작을 수행할 수 있다. 이때, Ve 전압은 주사 구동 보드(200)에서 공급되므로 실질적으로 하나의 보드 즉, 주사 구동 보드(200)만으로 구동하는 통합 보드를 구현할 수가 있다. 이로 인하여 샤시 베이스(20) 상에서 구동 보드(100-500)들이 점유하는 면적이 줄어들게 되고 플라즈마 표시 패널 구동에 필요한 회로 전체 가격을 절감시킬 수 있다. 그리고 Ve 전압은 상대적으로 길이가 긴 부재(24)를 통하여 유지 전극(X)에 인가되지만, Ve 전압은 리셋 기간의 하강 기간과 어드레스 기간에서 계속 일정하게 유지되므로 기생 성분으로 인한 파형 왜곡의 영향이 거의 없다.As described above, in the embodiment of the present invention, the sustain electrode X is biased to the Ve voltage only during the falling period and the address period of the reset period, and the scan is performed while the sustain electrode X is biased to the reference voltage in the remaining period. The reset operation, the address operation, and the sustain discharge operation can be performed only by the driving waveform applied to the electrode Y. In this case, since the Ve voltage is supplied from the scan driving board 200, an integrated board driving only one board, that is, the scan driving board 200 may be implemented. As a result, the area occupied by the driving boards 100 to 500 on the chassis base 20 is reduced, and the overall circuit cost required for driving the plasma display panel can be reduced. The Ve voltage is applied to the sustain electrode X through the relatively long member 24, but the Ve voltage remains constant in the falling period and the address period of the reset period, so that the influence of waveform distortion due to parasitic components Few.

한편, 상기와 같은 서브필드를 구동시키기 위해서 전원 보드(500)는 플라즈마 표시 장치의 방전에 필요한 여러 가지 전압(Vs, Vset, Ve, Va, Vnf, VscH, VscL 등)을 구동 회로로 공급한다.Meanwhile, in order to drive the subfield as described above, the power supply board 500 supplies various voltages (Vs, Vset, Ve, Va, Vnf, VscH, VscL, etc.) required for discharging the plasma display device to the driving circuit.

그러나 상기와 같은 Vs, Vnf, VscL 등의 전압을 각각 생성하는 별도의 전원을 구비하는 경우, 단가가 증가하고, 구동 장치에 부담을 줄 수 있어 소자의 소손의 위험도 있다.However, when a separate power source for generating voltages such as Vs, Vnf, and VscL, respectively, is provided, the unit cost increases, and the driving device may be burdened, resulting in the risk of element burnout.

따라서, 도 4에서 점선으로 표시한 부분과 같이 어드레스 기간에서의 주사 전극(Y)의 VscL 전압을 유지 기간에서의 -Vs 전압의 레벨의 크기와 동일하도록 ΔV만큼 하강시켜 VscL1 전압을 인가한다. 이때, 어드레스 전극(A)에서의 Va 전압 역시 ΔV만큼 하강시킴으로써 Va1 전압을 바이어스한다. 따라서, 어드레스 전극(A)과 주사 전극(Y)의 전압차를 |Va-VscL| 로 유지시킴으로써 어드레스 기간에서의 주사 전극(Y)과 어드레스 전극(A) 사이의 방전을 안정적으로 일으킨다.Therefore, as shown by the dotted line in FIG. 4, the VscL voltage of the scan electrode Y in the address period is lowered by ΔV to be equal to the magnitude of the level of the -Vs voltage in the sustain period, and the VscL1 voltage is applied. At this time, the Va voltage at the address electrode A is also lowered by ΔV to bias the Va1 voltage. Therefore, the voltage difference between the address electrode A and the scan electrode Y is determined by | Va-VscL | By keeping it at, the discharge between the scan electrode Y and the address electrode A in the address period is stably generated.

따라서 VscL 전원과 -Vs 전원을 각각 구비하지 않고, VscL 하나의 전원을 이용하여 -Vs 전압까지 구동부에 공급할 수 있다.Therefore, the VscL power supply and the -Vs power supply are not provided, respectively, and one VscL power supply can be used to supply the driving unit up to the -Vs voltage.

도 5은 본 발명의 실시예에 따른 구동 파형을 적용하기 위한 전원 보드(500)의 내부의 일부를 간략하게 나타낸 도면이다. 즉, 플라즈마 표시 장치의 구동에 필요한 전압을 주사 구동 보드(200)에 공급하는 것을 설명하기로 한다.5 is a view briefly illustrating a part of the inside of the power board 500 for applying a driving waveform according to an embodiment of the present invention. That is, the supply of the voltage required for driving the plasma display device to the scan driving board 200 will be described.

도 5에서 보는 바와 같이 접지 전원에 연결된 VscL1 전원의 양(+)의 단자에 제너 다이오드(ZD)를 직렬로 연결한다. 이때 제너 다이오드(ZD)는 도 4에서 Vnf와 VscL1의 전압차에 해당하는 Vz 전압 레벨을 가지도록 설정한다.As shown in FIG. 5, a zener diode ZD is connected in series to a positive terminal of the VscL1 power source connected to the ground power source. At this time, the zener diode ZD is set to have a Vz voltage level corresponding to the voltage difference between Vnf and VscL1 in FIG. 4.

즉, 항복(breakdown) 영역에서 정전압원과 같이 동작하는 제너 다이오드(ZD)의 애노드를 VscL 전원의 양(+)의 단자와 연결하여, VscL 전압과 제너 다이오드(ZD)의 항복 전압(Vz)의 합에 해당하는 (VscL+Vz) 전압이 주사 구동 보드(200)에 인가된다. 따라서, 도 5에서와 같이 별도의 DC-DC 컨버터를 사용하지 않고. 제너 다이오드(ZD)를 사용하여 VscL1 전원을 통하여, 주사 구동 보드(200)에 Vnf 전압을 공급할 수 있다.That is, the anode of the Zener diode ZD operating as a constant voltage source in the breakdown region is connected to the positive terminal of the VscL power supply, so that the breakdown voltage Vz of the VscL voltage and the Zener diode ZD The sum (VscL + Vz) voltage is applied to the scan driving board 200. Thus, without using a separate DC-DC converter as shown in FIG. The Zener diode ZD may be used to supply the Vnf voltage to the scan driving board 200 through the VscL1 power source.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이상에서 설명한 바와 같이, 본 발명에 따르면 리셋 기간의 하강 기간 및 어드레스 기간에서 유지 전극에 인가되는 전압을 주사 구동 보드에서 공급함으로써, 실질적으로 하나의 보드만으로 구동할 수 있다. 이로 인하여 샤시 베이스 상에서 구동 보드들이 점유하는 면적이 줄어들게 되고 플라즈마 표시 패널 구동에 필요한 전체 가격을 절감시킬 수 있다. As described above, according to the present invention, by applying the voltage applied to the sustain electrode in the falling period and the address period of the reset period from the scan driving board, it is possible to drive substantially with only one board. As a result, the area occupied by the driving boards on the chassis base is reduced, and the overall cost required for driving the plasma display panel can be reduced.

또한, 유지 기간에서 주사 전극에 인가되는 VscL 전압과 Vs 전압의 레벨을 동일하게 하여 전원수를 감소시킬 수 있으며, 제너 다이오드를 이용하여 VscL 전원을 이용하여 Vnf 전압을 생성하여, 저렴하게 전원 장치를 구성할 수 있다.In addition, the number of power supplies can be reduced by equalizing the levels of the VscL voltage and the Vs voltage applied to the scan electrode in the sustain period. Can be configured.

Claims (9)

복수의 제1 전극과 복수의 제2 전극 및 상기 제1 전극과 상기 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 장치에서 한 프레임을 복수의 서브필드로 나누어 구동하는 방법에 있어서,In a plasma display device including a plurality of first electrodes, a plurality of second electrodes, and a plurality of third electrodes formed in a direction crossing the first electrode and the second electrode, one frame is divided into a plurality of subfields. In the way, 어드레스 기간에서, 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극 중 선택하고자 하는 방전셀에 대응하는 제2 전극에 제2 전압을 인가하는 단계; 및In the address period, applying a second voltage to a second electrode corresponding to a discharge cell to be selected among the plurality of second electrodes while biasing the plurality of first electrodes to a first voltage; And 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압보다 낮은 제3 전압으로 바이어스한 상태에서 상기 복수의 제2 전극에 상기 제3 전압보다 높은 제4 전압과 상기 제2 전압을 교대로 인가하는 단계를 포함하는 플라즈마 표시 장치의 구동 방법.In the sustain period, a fourth voltage higher than the third voltage and the second voltage are alternately applied to the plurality of second electrodes while the plurality of first electrodes are biased to a third voltage lower than the first voltage. And driving the plasma display device. 제1항에 있어서,The method of claim 1, 상기 제3 전압은 접지 전압인 플라즈마 표시 장치의 구동 방법.And the third voltage is a ground voltage. 제1항에 있어서,The method of claim 1, 상기 제2 전압과 상기 제4 전압은 서로 동일한 크기를 가지며, 서로 위상이 반대인 플라즈마 표시 장치의 구동 방법.And the second voltage and the fourth voltage have the same magnitude and are opposite in phase to each other. 제1항 또는 제3항에 있어서,The method according to claim 1 or 3, 상기 제4 전압은 상기 제1 전압보다 높은 전압 레벨을 가지는 플라즈마 표시 장치의 구동 방법.And the fourth voltage has a voltage level higher than that of the first voltage. 복수의 제1 전극 및 제2 전극 및 상기 복수의 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하며, 인접하는 상기 제1 전극, 제2 전극 및 제3 전극에 의해 방전셀이 형성되는 플라즈마 표시 패널;And a plurality of third electrodes formed in a direction crossing the plurality of first electrodes and the second electrode, and the plurality of first electrodes and the second electrode, and the adjacent first, second and third electrodes. A plasma display panel in which discharge cells are formed; 리셋 기간에서 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극의 전압을 제2 전압까지 점진적으로 하강시키고, 어드레스 기간에서 상기 복수의 제1 전극을 제1 전압으로 바이어스한 상태에서, 상기 복수의 제2 전극 중 선택하고자 하는 방전셀에 대응하는 제2 전극에 제3 전압을 인가하며, 유지 기간에서, 상기 복수의 제1 전극을 상기 제1 전압보다 낮은 제4 전압으로 인가한 상태에서 상기 복수의 제2 전극에 상기 제4 전압보다 높은 제5 전압과 상기 제3 전압을 교대로 인가하는 구동부; 및In a state in which the plurality of first electrodes are biased to a first voltage in a reset period, the voltages of the plurality of second electrodes are gradually lowered to a second voltage, and the plurality of first electrodes are firstly reduced in an address period. In the biased state, a third voltage is applied to a second electrode corresponding to a discharge cell to be selected from among the plurality of second electrodes, and in the sustain period, the first voltage is lower than the first voltage. A driver configured to alternately apply a fifth voltage higher than the fourth voltage and the third voltage to the plurality of second electrodes in the state of applying the voltage of four; And 상기 구동부에 전압을 공급하는 전원부를 포함하며,It includes a power supply unit for supplying a voltage to the drive unit, 상기 전원부는, 상기 제3 전압을 공급하는 제1 전원의 제1 단자에 제너 다이오드의 애노드를 연결하여, 상기 제너 다이오드의 캐소드의 전압인 상기 제2 전압을 상기 구동부에 공급하는 플라즈마 표시 장치.And the power supply unit connects an anode of a zener diode to a first terminal of a first power supply for supplying the third voltage, and supplies the second voltage, which is a voltage of a cathode of the zener diode, to the driving unit. 제5항에 있어서,The method of claim 5, 상기 제너 다이오드는 상기 제2 전압과 상기 제3 전압의 차이에 해당하는 항복 전압을 가지는 플라즈마 표시 장치.The zener diode has a breakdown voltage corresponding to a difference between the second voltage and the third voltage. 제5항에 있어서,The method of claim 5, 상기 제4 전압은 접지 전압인 플라즈마 표시 장치.And the fourth voltage is a ground voltage. 제5항에 있어서,The method of claim 5, 상기 제3 전압과 상기 제5 전압은 서로 동일한 크기를 가지며, 서로 위상이 반대인 플라즈마 표시 장치.The third voltage and the fifth voltage have the same magnitude as each other and are out of phase with each other. 제5항 또는 제8항에 있어서,The method according to claim 5 or 8, 상기 제5 전압은 상기 제1 전압보다 높은 전압 레벨을 가지는 플라즈마 표시 장치.And the fifth voltage has a voltage level higher than the first voltage.
KR1020050077239A 2005-08-23 2005-08-23 Plasma display device and driving method thereof KR100728782B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050077239A KR100728782B1 (en) 2005-08-23 2005-08-23 Plasma display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077239A KR100728782B1 (en) 2005-08-23 2005-08-23 Plasma display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20070023050A KR20070023050A (en) 2007-02-28
KR100728782B1 true KR100728782B1 (en) 2007-06-19

Family

ID=41633588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077239A KR100728782B1 (en) 2005-08-23 2005-08-23 Plasma display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR100728782B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839425B1 (en) * 2007-04-25 2008-06-20 삼성에스디아이 주식회사 Plasma display and control method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255887A (en) * 2002-03-07 2003-09-10 Matsushita Electric Ind Co Ltd Plasma display device
KR100433213B1 (en) * 2001-09-14 2004-05-28 엘지전자 주식회사 Method and apparatus for driving plasma display panel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433213B1 (en) * 2001-09-14 2004-05-28 엘지전자 주식회사 Method and apparatus for driving plasma display panel
JP2003255887A (en) * 2002-03-07 2003-09-10 Matsushita Electric Ind Co Ltd Plasma display device

Also Published As

Publication number Publication date
KR20070023050A (en) 2007-02-28

Similar Documents

Publication Publication Date Title
US7570229B2 (en) Plasma display panel and driving method thereof
KR100590097B1 (en) Driving method of plasma display panel and plasma display device
KR100627412B1 (en) Plasma display device and driving method thereof
KR100612234B1 (en) Plasma display device
KR100578938B1 (en) Plasma display device and driving method thereof
KR100728782B1 (en) Plasma display device and driving method thereof
KR100739062B1 (en) Plasma display device and driving method thereof
KR100740122B1 (en) Plasma display and driving method thereof
KR100708853B1 (en) Plasma display and driving method thereof
KR20060019859A (en) Plasma display device and driving method of plasma display panel
KR100658630B1 (en) Plasma display device and driving method thereof
KR100599658B1 (en) Plasma display device and driving method thereof
KR100759378B1 (en) Plasma display device and driving method thereof
KR100684799B1 (en) Plasma display device and driving method thereof
KR100649521B1 (en) Plasma display device
KR100684790B1 (en) Plasma display and driving method thereof
KR100599736B1 (en) Plasma display device and driving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100684801B1 (en) Plasma display and driving method thereof
KR100649567B1 (en) Plasma display device
KR100578978B1 (en) Plasma display device and driving method of plasma display panel
KR100599782B1 (en) Plasma display device and driving method of plasma display panel
KR20060019860A (en) Plasma display device and driving method of plasma display panel
KR100637444B1 (en) Plasma display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee