KR100680491B1 - 커패시터 제조 방법 - Google Patents

커패시터 제조 방법 Download PDF

Info

Publication number
KR100680491B1
KR100680491B1 KR1020000036048A KR20000036048A KR100680491B1 KR 100680491 B1 KR100680491 B1 KR 100680491B1 KR 1020000036048 A KR1020000036048 A KR 1020000036048A KR 20000036048 A KR20000036048 A KR 20000036048A KR 100680491 B1 KR100680491 B1 KR 100680491B1
Authority
KR
South Korea
Prior art keywords
dielectric film
forming
bst
lower electrode
bst dielectric
Prior art date
Application number
KR1020000036048A
Other languages
English (en)
Other versions
KR20020001374A (ko
Inventor
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000036048A priority Critical patent/KR100680491B1/ko
Publication of KR20020001374A publication Critical patent/KR20020001374A/ko
Application granted granted Critical
Publication of KR100680491B1 publication Critical patent/KR100680491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 커패시터 제조 방법에 관한 것으로, Ru을 이용하여 하부 전극을 형성하는 커패시터에 있어서, Ru 하부 전극을 형성하고 BST 유전체막을 형성하는 공정과 후속 열공정시, BST 유전체막에 포함되어 있던 산소가 Ru 하부 전극과 반응하면서 BST 유전체막의 산소 성분이 감소하여 유전율 특성이 저하되는 것을 방지하기 위하여, Ru 하부 전극과 CVD BST 유전체막 사이에 플라즈마법을 이용한 희생 유전체막을 형성하므로써 Ru 하부 전극은 희생 유전체막하고만 반응하게 하고 CVD BST 유전체막과의 반응을 방지하므로, CVD BST 유전체막의 산소 저하를 방지하여 커패시터의 전기적 특성을 향상시킬 수 있는 커패시터 제조 방법이 개시된다.
Ru, BST 유전체막, 희생 유전체막

Description

커패시터 제조 방법{Method of manufacturing a capacitor}
도 1a 내지 도 1c는 종래의 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도.
도 2a 내지 도 2c는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 11 : 반도체 기판 2, 12 : 층간 절연막
3, 13 : 콘택 플러그 4, 14 : 확산 장벽층
5, 15 : 하부 전극 5a, 15a : 하부 전극 산화층
16 : 희생 유전체막 16a: 희생 유전체막 산소 결핍층
7, 17 : BST 유전체막 7a : BST 유전체막 산소 결핍층
8, 18 : 상부 전극
본 발명은 커패시터 제조 방법에 관한 것으로, 특히 하부 전극과 BST 유전체막이 반응하여 BST 유전체막의 산소가 저하되는 것을 방지할 수 있는 커패시터 제조 방법에 관한 것이다.
Pt, Ru, Ir 등은 FeRAM 소자 및 1G DRAM급 이상의 메모리 반도체 소자에서 전극 재료로 주목받고 있는 물질이다. 그 중에서도 Ru은 Pt과 비교하여 상대적으로 식각이 쉬울 뿐만 아니라 CVD법을 적용하는데 상대적으로 높은 가능성이 있기 때문에 많은 연구가 이루어지고 있다. 그러나, Ru의 산화 특성에 기인하여 CVD Ru 전극위에 우수한 특성을 갖는 CVD BST 등의 고유전막을 형성하기가 어렵다.
이하, 첨부된 도면을 참조하여 종래의 커패시터 제조 방법을 설명하기로 한다.
도 1a 내지 도 1c는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 층간 절연막(2)을 형성한 후, 배선을 이루기 위해 접합부가 노출되는 제 1 콘택홀을 형성하고, 제 1 콘택홀 내에 콘택 플러그(3)를 형성한다. 전체 상부에 TiN을 이용해 확산 장벽층(4)을 형성한 후 하부 전극(5)을 형성한다.
도 1b를 참조하면, 하부 전극(5) 상에 BST 유전체막(7)을 형성한다. BST 유전체막(17)을 형성하면서, 하부 전극(5)의 표면에는 얇게 산화된 하부 전극 산화층(5a)이 형성되고, BST 유전체막(7)의 하부에는 하부 전극(5)으로 산소를 빼앗겨 유전체막 산소 결핍층(7a)이 형성된다. 이 경우에, 특성이 매우 열화된 BST 유전체막이 형성된다.
도 1c를 참조하면, BST 유전체막(7) 상에 상부 전극(8)을 형성한다.
상기한 커패시터의 제조 공정과 같이, Ru 전극 위에 기존의 화학기상 증착법에 의하여 BST, PZT 유전체막을 형성하는 경우, 증착 도중이나 후속 열처리 공정에서 Ru 하부 전극이 산화하여 유전체막과의 접촉 계면특성이 저하되어 신뢰성 있는 BST 또는 PZT 박막을 형성하기가 어렵다.
따라서, 본 발명은 하부 전극과 BST 유전체막 사이에 희생 유전체막을 형성하여 하부 전극과 BST 유전체막의 반응에 의한 BST 유전체막 내부의 산소 저하를 방지하므로써 커패시터의 신뢰성을 향상시킬 수 있는 커패시터 제조 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 커패시터 제조 방법은 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 콘택홀에 의해 접합부가 개방되는 층간 절연막이 형성된 반도체 기판이 제공되는 단계, 제 1 콘택홀 내부 콘택 플러그를 형성하는 단계, 콘택 플러그를 포함한 층간 절연막 상에 확산 장벽층을 형성하는 단계, 확산 장벽층 상에 하부 전극을 형성하는 단계, 하부 전극 상에 희생 유전체막을 형성하는 단계 및 희생 유전체막 상부에 유전체막 및 상부 전극을 순차적으로 형성하는 단계를 포함하여 이루어진다.
상기의 단계에서, 확산 장벽층은 TiN을 이용하여 형성한다.
하부 전극은 스퍼터링, 화학기상 증착법, 펄스 레이져 어블레이션법 또는 법으로 Ru 및 Ir 등과 같이 산화 저항성이 뛰어난 귀금속을 이용하여 형성한다.
희생 유전체막은 BaSrTiO3, SrTiP3, PbTiO3, Pb(Zr,Ti)O3, SrBi 2(Ta,Nb)2O9 등의 산화물 유전 박막이나, SrRuO3 또는 (Ba,Sr)RuO3 등의 산화물 전도 박막을 이용하여 형성한다.
BST 유전체막은 플라즈마 스퍼터링, 플라즈마 유도 화학기상 증착법 또는 전자공명 화학 기상 증착법법을 이용하여 약 100Å 정도의 두께로 형성한다. BST 유전체막을 열화학기상 증착법으로 형성할 경우, 산소를 공급하여 BST 유전체막 산소 결핍층이 형성되는 것을 방지한다. BST 유전체막은 플라즈마 유도 화학기상 증착법으로 1차 BST 유전체막을 형성한 후, 단순 열화학기상 증착법(Thermal Chemical Vapor Deposition)을 이용하여 2차 BST 유전체막을 형성할 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 2c는 본 발명에 따른 커패시터 제조 방법을 설명하기 위하여 순차적으로 도시한 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후, 배선을 이루기 위해 접합부가 노출되는 제 1 콘택홀을 형성하고, 제 1 콘택홀 내에 콘택 플러그(13)를 형성한다. 전체 상부에 TiN을 이용해 확산 장벽층(14)을 형성한 후 하부 전극(15)을 형성한다. 하부 전극(15)은 스퍼터링, 화학기상 증착법, 펄스 레이져 어블레이션법(Pulsed Laser Deposition) 또는 열증착(Thermal Evaporation)법으로 Ru 및 Ir 등과 같이 산화 저항성이 뛰어난 귀금속(Nobel Metal)을 이용하여 형성한다.
도 2b를 참조하면, 하부 전극(15) 상에 스퍼터링법으로 희생 유전체막(16)을 형성한다. 희생 유전체막(16)을 형성하면서, 하부 전극(15)의 표면에는 얇게 산화된 하부 전극 산화층(15a)이 형성되고, 희생 유전체막(16)의 하부에는 하부 전극(15)으로 산소를 빼앗겨 유전체막 산소 결핍층(16a)이 형성된다.
희생 유전체막(16)은 BaSrTiO3, SrTiP3, PbTiO3, Pb(Zr,Ti)O3, SrBi2(Ta,Nb)2O9 등의 산화물 유전 박막이나, SrRuO3 또는 (Ba,Sr)RuO 3 등의 산화물 전도 박막을 이용하여 형성한다.
도 2c를 참조하면, 희생 유전체막(16) 상에 BST 유전체막(17) 및 상부 전극(18)을 형성한다.
BST 유전체막(17)은 플라즈마 스퍼터링, 플라즈마 유도 화학기상 증착법(Plasma Assisted Chemical Vapor Deposition), 전자공명 화학 기상 증착법(Electro Cyclone Resonance Chemical Deposition)법을 이용하여 약 100Å 정도의 두께로 형성한다. BST 유전체막(17)을 열화학 기상증착법으로 형성하더라도 충분히 많은 양의 산소를 공급하여 하부 전극(15)과 BST 유전체막(17)의 계면에서 BST 유전체막 산소 결핍층이 형성되는 것을 방지할 수도 있다. 플라즈마 유도 화학기상 증착법으로 BST 유전체막을 형성한 후, 단순 열화학기상 증착법(Thermal Chemical Vapor Deposition)을 이용하여 2차 BST 유전체막을 더 형성할 수도 있다.
상술한 바와 같이, 본 발명은 희생 유전체막을 이용하여 BST 유전체막 내부에 산소가 저하되는 것을 방지하므로써 커패시터의 신뢰성을 향상시키는 효과가 있다.

Claims (7)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 제 1 콘택홀에 의해 접합부가 개방되는 층간 절연막이 형성된 반도체 기판이 제공되는 단계;
    상기 제 1 콘택홀 내부 콘택 플러그를 형성하는 단계;
    상기 콘택 플러그를 포함한 층간 절연막 상에 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층 상에 하부 전극을 형성하는 단계;
    상기 하부 전극 상에 희생 유전체막을 형성하는 단계;
    상기 희생 유전체막 상부에 플라즈마 유도 화학기상 증착법으로 제1 BST 유전체막을 형성하는 단계;
    상기 제1 BST 유전체막 상에 열화학기상 증착법으로 제2 BST 유전체막을 형성하는 단계; 및
    상기 제2 BST 유전체막 상에 상부 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 커패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 확산 장벽층은 TiN을 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
  3. 제 1 항에 있어서,
    상기 하부 전극은 스퍼터링, 화학기상 증착법, 펄스 레이져 어블레이션법 또는 열증착법으로 Ru 및 Ir 등과 같이 산화 저항성이 뛰어난 귀금속을 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
  4. 제 1 항에 있어서,
    상기 희생 유전체막은 BaSrTiO3, SrTiP3, PbTiO3, Pb(Zr,Ti)O3, SrBi2(Ta,Nb)2O9 등의 산화물 유전 박막이나, SrRuO3 또는 (Ba,Sr)RuO 3 등의 산화물 전도 박막을 이용하여 형성하는 것을 특징으로 하는 커패시터 제조 방법.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제2 BST 유전체막을 열화학기상 증착법으로 형성하는 과정에서 산소를 공급하여 BST 유전체막 산소 결핍층 형성을 방지하는 것을 특징으로 하는 커패시터 제조 방법.
  7. 삭제
KR1020000036048A 2000-06-28 2000-06-28 커패시터 제조 방법 KR100680491B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036048A KR100680491B1 (ko) 2000-06-28 2000-06-28 커패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036048A KR100680491B1 (ko) 2000-06-28 2000-06-28 커패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20020001374A KR20020001374A (ko) 2002-01-09
KR100680491B1 true KR100680491B1 (ko) 2007-02-08

Family

ID=19674488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036048A KR100680491B1 (ko) 2000-06-28 2000-06-28 커패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100680491B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067859A (ko) * 1996-03-07 1997-10-13 김광호 반도체장치의 커패시터 형성방법
KR19980060743A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 커패시터 및 그 제조방법
KR19990006042A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 제조방법
KR19990080412A (ko) * 1998-04-16 1999-11-05 윤종용 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR20000008815A (ko) * 1998-07-16 2000-02-15 윤종용 반도체장치의 커패시터 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970067859A (ko) * 1996-03-07 1997-10-13 김광호 반도체장치의 커패시터 형성방법
KR19980060743A (ko) * 1996-12-31 1998-10-07 김광호 반도체장치의 커패시터 및 그 제조방법
KR19990006042A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 캐패시터 제조방법
KR19990080412A (ko) * 1998-04-16 1999-11-05 윤종용 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
KR20000008815A (ko) * 1998-07-16 2000-02-15 윤종용 반도체장치의 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR20020001374A (ko) 2002-01-09

Similar Documents

Publication Publication Date Title
US6144060A (en) Integrated circuit devices having buffer layers therein which contain metal oxide stabilized by heat treatment under low temperature
KR100449949B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JP2000124426A (ja) 半導体装置のキャパシタ及びその製造方法
JP4946287B2 (ja) 半導体装置及びその製造方法
KR100235949B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR19990005449A (ko) 반도체 메모리 장치 및 그 제조 방법
US6319765B1 (en) Method for fabricating a memory device with a high dielectric capacitor
JPH11297964A (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JP3939516B2 (ja) マイクロエレクトロニクス構成部材の製造方法及びマイクロエレクトロニクス構成部材
US20030059959A1 (en) Method for fabricating capacitor
KR100680491B1 (ko) 커패시터 제조 방법
US7042034B2 (en) Capacitor
KR100624904B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
US6783996B2 (en) Capacitor of semiconductor device and fabrication method thereof
JP2006186260A (ja) 半導体記憶装置及びその製造方法
KR100687433B1 (ko) 캐패시터의 하부전극 형성 방법
KR100827521B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100503961B1 (ko) 커패시터 제조 방법
KR100265333B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100597598B1 (ko) 반도체 소자의 고유전체 캐패시터 형성방법
KR100680464B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR19980060612A (ko) 반도체의 캐패시터 제조방법
KR100624926B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee