KR100680423B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100680423B1
KR100680423B1 KR1020000009262A KR20000009262A KR100680423B1 KR 100680423 B1 KR100680423 B1 KR 100680423B1 KR 1020000009262 A KR1020000009262 A KR 1020000009262A KR 20000009262 A KR20000009262 A KR 20000009262A KR 100680423 B1 KR100680423 B1 KR 100680423B1
Authority
KR
South Korea
Prior art keywords
thermal expansion
layer
substrate
coefficient
expansion coefficient
Prior art date
Application number
KR1020000009262A
Other languages
English (en)
Other versions
KR20000058188A (ko
Inventor
이시다마사히로
유리마사아키
이마후지오사무
나카무라신지
오리타겐지
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20000058188A publication Critical patent/KR20000058188A/ko
Application granted granted Critical
Publication of KR100680423B1 publication Critical patent/KR100680423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 반도체 장치를 구성하는 질화물계 화합물 반도체층의 결정성을 향상시키기 위한 것이다.
제 1 열팽창계수(T1)(7.5×10-6/K)를 갖는 사파이어로 이루어지는 두께 300㎛의 기판 상에, 제 2 열팽창계수(T2)(2.55×10-6/K)를 갖는 실리콘으로 이루어지는 두께 1.5㎛의 응력변형(strain) 완화층(101)을 형성한 후, 응력변형 완화층(101) 상에 버퍼층이 되는 두께 0.05㎛의 AIN층(102)을 개재시켜 제 3 열팽창계수(T3)(5.59×10-6/K)를 갖는 두께 3.0㎛의 GaN층(103)을 형성한다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME}
도 1의 (a)∼(d)는 본 발명의 제 1 실시예에 관한 반도체 장치 제조방법의 각 공정을 도시한 단면도.
도 2는 본 발명의 제 1 실시예에 관한 반도체 장치에 있어서, 실리콘으로 이루어지는 응력변형 완화층의 두께와, 기판 및 응력변형 완화층으로 구성되는 적층체로부터 GaN층에 가해지는 응력변형과의 관계를 도시한 도면.
도 3의 (a)∼(d)는 본 발명의 제 2 실시예에 관한 반도체 장치 제조방법의 각 공정을 도시한 단면도.
도 4의 (a)∼(d)는 본 발명의 제 3 실시예에 관한 반도체 장치 제조방법의 각 공정을 도시한 단면도.
도 5의 (a) 및 (b)는 본 발명의 제 3 실시예의 변형예에 관한 반도체 장치 제조방법의 각 공정을 도시한 단면도.
도 6은 제 1 종래예에 관한 반도체 장치의 단면도.
도 7은 제 2 종래예에 관한 반도체 장치의 단면도.
도 8의 (a)∼(d)는 제 3 종래예에 관한 반도체 장치 제조방법의 각 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200, 300 : 기판 101, 201, 301 : 응력변형 완화층
102, 202, 302 : AIN층(버퍼층) 103, 203 : GaN층(제 1 콘택트층)
104, 204, 306 : 제 1 클래드층 105, 205, 307 : 활성층
106, 206, 308 : 제 2 클래드층 107, 207, 309 : 제 2 콘택트층
108, 208 : 전류 협착층 108a, 208a : 개구부
109, 209 : p형 전극 110, 210 : n형 전극
303 : GaN 후막 304 : 반도체 기판
305 : 제 1 콘택트층
본 발명은 질화물계 화합물 반도체층을 구비한 반도체 장치 및 그 제조방법에 관한 것이다.
GaN, InN, AlN 등의 질화물계 화합물 반도체는 청색 반도체 레이저 장치 또는 고온 상태에서도 고속동작이 가능한 트랜지스터 등에 이용하는 재료로서 적합하다.
종래, Si기판 상에 질화물계 화합물 반도체를 결정 성장시키는 기술이 알려져 있다(A. Watanabe et al., Journal of Crystal Growth volume 128(1993)pp.391-396).
이하, 제 1 종래예로서 실리콘 기판 상에 형성된 질화물계 화합물 반도체층을 구비한 레이저 다이오드에 대하여 도 6을 참조하면서 설명하기로 한다.
도 6에 도시한 바와 같이 실리콘 기판(10) 상에, 버퍼층이 되는 AlN층(11), 제 1 콘택트층이 되는 GaN층(12), n형 AlGaN으로 이루어지는 제 1 클래드층(13), 비도프 GaInN으로 이루어지는 활성층(14), p형 AlGaN으로 이루어지는 제 2 클래드층(15), p형 GaN으로 이루어지는 제 2 콘택트층(16)이 순차 적층되어 있다. AlN층(11)은 실리콘 기판(10) 상에서 AlN을 결정 성장시킴으로써 형성된다. 또한 GaN층(12)은 AlN층(11) 상에서 GaN을 1050℃의 온도에서 결정 성장시킴으로써 형성됨과 동시에 n형 도전성을 갖도록 Si, Ge 또는 Se 등이 불순물로서 첨가되어 있다. 여기서 GaN층(12) 형성에는 유기금속 기상 에피택셜 성장법(이하 MOVPE법이라 칭함)이 이용된다.
제 2 콘택트층(16) 상에는 개구부(17a)를 갖는 전류 협착층(17)을 개재시켜 Ni과 Au의 합금으로 이루어지는 p형 전극(18)이 형성됨과 함께 실리콘 기판(10) 하면에는 Ni과 Au의 합금으로 이루어지는 n형 전극(19)이 형성된다.
그런데 제 1 종래예에서는 Si의 열팽창계수(2.55×10-6/K)가 GaN의 열팽창계수(5.59×10-6/K)보다 작은 것에 기인하여 GaN층(12) 형성 후 실리콘 기판(10)의 온도를 1050℃의 결정 성장 온도에서 실온으로 내렸을 때, 실리콘 기판(10)으로부터 GaN층(12)으로 인장(引張) 응력변형이 가해짐과 동시에 이 인장 응력변형에 대하여 GaN층(12)에 내부 응력이 발생한다. 이 때 GaN층(12)의 내부 응력이 커지며 GaN층(12)에 균열이 발생한다는 문제가 있다. 따라서 실리콘 기판 상에 질화물계 화합물 반도체를 결정 성장시키는 방법은 실용적이지 못하다.
그래서 사파이어 기판 상에 질화물계 화합물 반도체를 결정 성장시키는 기술이 이용되게 되었다(USP5777350).
이하, 제 2 종래예로서 사파이어 기판 상에 형성된 질화물계 화합물 반도체층을 구비한 레이저 다이오드에 대하여 도 7을 참조하면서 설명하기로 한다.
도 7에 도시한 바와 같이 사파이어 기판(20) 상에 버퍼층이 되는 AIN층(21), 제 1 콘택트층이 되는 GaN층(22), n형 AlGaN으로 이루어지는 제 1 클래드층(23), 비도프 GaInN으로 이루어지는 활성층(24), p형 AlGaN으로 이루어지는 제 2 클래드층(25), p형 GaN으로 이루어지는 제 2 콘택트층(26)이 순차 적층되어 있다. AlN층(21)은 사파이어 기판(20) 상에서 AlN을 결정 성장시킴으로써 형성된다. 또 GaN층(22)은 MOVPE법을 이용하여 AlN층(21) 상에서 GaN을 1050℃의 온도에서 결정 성장시킴으로써 형성된다. 그리고 GaN층(22)의 도전성을 n형으로 하기 위하여 GaN층(22)에 Si, Ge 또는 Se 등이 불순물로서 첨가된다. 또한 제 1 콘택트층인 GaN층(22), 제 1 클래드층(23), 활성층(24), 제 2 클래드층(25) 및 제 2 콘택트층으로 구성되는 소자구조는 GaN층(22)의 중간까지 드라이에칭으로써 부분적으로 제거된다.
제 2 콘택트층(26) 상에는 개구부(27a)를 갖는 전류 협착층(27)을 개재시켜 Ni과 Au의 합금으로 이루어지는 p형 전극(28)이 형성됨과 동시에 GaN층(22) 즉 제 1 콘택트층의 에칭된 부분에는 Ni과 Au의 합금으로 이루어지는 n형 전극(29)이 형 성된다.
제 2 종래예에 의하면 사파이어(Al2O3)의 열팽창계수(7.5×10-6/K)와 GaN의 열팽창계수의 차가 제 1 종래예에서의 Si 열팽창계수와 GaN의 열팽창계수의 차보다 작으므로, 제 1 종래예에 비하여 GaN층(22)에 균열이 잘 생기지 않게 된다.
그러나 제 2 종래예에 있어서는, 사파이어의 열팽창계수가 GaN 열팽창계수보다 큰 것에 기인하여 GaN층(22) 형성 후 사파이어 기판(20)의 온도를 1050℃의 결정 성장온도에서 실온으로 내렸을 때, 사파이어 기판(20)으로부터 GaN층(22)으로 압축 응력변형이 가해짐과 동시에 이 압축 응력변형에 대하여 GaN층(22)에 내부 응력이 발생한다. 이 때문에 GaN층(22)의 결정성을 향상시킬 수 없으므로 레이저 다이오드의 동작 전류를 저감시키는 것이 어렵다는 제 1의 문제가 있다.
또한 제 2 종래예에서는 사파이어 기판(20)을 벽개시키기 어렵기 때문에 평탄한 반사경 면을 갖는 레이저 다이오드를 제조하기가 어렵게 된다는 제 2의 문제가 있다.
제 2 문제에 대하여, 사파이어 기판 상에 질화물계 화합물 반도체를 결정 성장시켜서 후막 질화물계 화합물 반도체층을 형성한 후 사파이어 기판으로부터 질화물계 화합물 반도체를 분리하고, 이 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 형성한다는 기술이 제안되었다(일특개평 7-165498).
이하 제 3 종래예로서 질화물계 화합물 반도체층으로 구성되는 반도체 기판 을 이용하여 레이저 다이오드를 형성하는 방법에 대하여 도 8의 (a)∼(d)를 참조하면서 설명하기로 한다.
우선 도 8의 (a)에 도시한 바와 같이 사파이어 기판(30) 상에서 AlN을 결정 성장시킴으로써 버퍼층이 되는 AlN층(31)을 형성한다.
다음에 도 8의 (b)에 도시한 바와 같이 AlN층(31) 상에서 GaN을 1050℃의 온도에서 결정 성장시킴으로써 화합물 반도체층이 되는 GaN층(32)을 형성한다.
그 다음, 도 8의 (c)에 도시한 바와 같이 사파이어 기판(30)을 연마에 의하여 제거함으로써 사파이어 기판(30)과 AlN층(31) 및 GaN층(32)을 분리하고, 이 AlN층(31) 및 GaN층(32)으로 구성되는 반도체 기판(33)을 형성한다.
다음으로 도 8의 (d)에 도시한 바와 같이 반도체 기판(33) 상에, n형 GaN으로 이루어지는 제 1 콘택트층(34), n형 AlGaN으로 이루어지는 제 1 클래드층(35), 비도프 GaInN으로 이루어지는 활성층(36), p형AlGaN으로 이루어지는 제 2 클래드층(37), p형 GaN으로 이루어지는 제 2 콘택트층(38)을 순차 형성한다. 그 후, 도시는 생략하였으나 제 2 콘택트층(38) 상에 전류 협착층을 개재시켜 p형 전극을 형성함과 함께 반도체 기판(33)의 하면에 n형 전극을 형성함으로써 레이저 다이오드를 완성시킨다.
제 3 종래예에 의하면 반도체 기판(33)을 벽개시키는 것이 용이하므로 평탄한 반사경 면을 갖는 레이저 다이오드를 제조할 수 있다.
그러나 제 3 종래예에서는 제 2 종래예에서 서술한 바와 같이 사파이어의 열팽창계수와 GaN의 열팽창계수와의 차에 기인하여 반도체 기판(33)을 구성하는 GaN 층(32)의 결정성을 향상시킬 수 없다는 문제가 있다. 또한 제 3 종래예에서는 GaN층(32)의 두께 즉 반도체 기판(33)의 두께를 크게 할수록 GaN층(32)의 결정성이 한층 열화된다는 문제가 있다.
상기 문제를 감안하여 본 발명은 반도체 장치를 구성하는 질화물계 화합물 반도체층의 결정성을 향상시키는 것을 목적으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
상기 목적을 달성하기 위하여 본 발명에 관한 제 1 반도체 장치는, 제 1 열팽창계수(T1)를 갖는 기판과, 기판 상에 형성되고 제 2 열팽창계수(T2)를 갖는 응력변형 완화층과, 응력변형 완화층 상에 형성되고 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 작고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다는 작고 제 2 열팽창계수(T2)보다는 크다.
제 1 반도체 장치에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층이 형성됨과 동시에, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다 작고 또 제 2 열팽창계수(T2)보다 큰 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이 형성되므로 질화물계 화합물 반도체층의 형성 후, 기판 온도를 질화물계 화합물 반도체층의 결정 성장온도에서 실온으로 내렸을 때 기판으로부터 응력변형 완화층에 가해지는 압축 응력변형과, 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 인장 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이 제 3 열팽창계수(T3)보다 큰 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체 상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 압축 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다.
제 1 반도체 장치에 있어서 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)는 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작고 기판의 두께는 응력변형 완화층의 두께보다 큰 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 이루어지는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 더 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
제 1 반도체 장치에 있어서, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)는 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 크고 기판의 두께는 응력변형 완화층의 두께보다 작은 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 구성되는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
제 1 반도체 장치에 있어서 기판은 사파이어로 이루어지고 응력변형 완화층은 실리콘으로 이루어지는 것이 바람직하다.
이와 같이 하면 기판 상에 특정 성장면을 갖는 응력변형 완화층이 형성되므로 이 응력변형 완화층 상에 형성되는 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
또 이 경우, 기판의 주면은 (0001)면이고 응력변형 완화층의 성장면은 (111)면인 것이 바람직하다.
이와 같이 하면 (111)면을 성장면으로 하여 형성된 응력변형 완화층 상에 (0001)면을 성장면으로 하는 질화물계 화합물 반도체층이 형성되므로 이 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
본 발명에 관한 제 2 반도체 장치는 제 1 열팽창계수(T1)를 갖는 기판과, 기판 상에 형성되고 제 2 열팽창계수(T2)를 갖는 응력변형 완화층과, 응력변형 완화층 상에 형성되고 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체를 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 크고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 크고 제 2 열팽창계수(T2)보다는 작다.
제 2 반도체 장치에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층이 형성됨과 동시에, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다 크고 제 2 열팽창계수(T2)보다는 작은 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이 형성되므로 질화물계 화합물 반도체층의 형성 후, 기판 온도를 질화물계 화합물 반도체층의 결정 성장온도에서 실온으로 내렸을 때 기판으로부터 응력변형 완화층에 가해지는 인장 응력변형과, 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 압축 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이 제 3 열팽창계수(T3)보다 작은, 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체 상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 인장 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다.
제 2 반도체 장치에 있어서 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)는 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 작고 기판의 두께는 응력변형 완화층의 두께보다 큰 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 이루어지는 적층체의 열팽창계 수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
제 2 반도체 장치에 있어서, 제 3열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)는 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 크고 기판의 두께는 응력변형 완화층의 두께보다 작은 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 구성되는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
본 발명에 관한 제 1 반도체 장치의 제조방법은 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성하는 공정과, 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정을 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 작고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 크다.
제 1 반도체 장치의 제조방법에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성한 후, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다는 작고 제 2 열팽창계수(T2)보다는 큰 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층을 형성하므로 질화물계 화합물 반도체층의 형성 후에 기판 온도를 질화물계 화합물 반도 체층의 결정 성장온도에서 실온으로 내렸을 때, 기판으로부터 응력변형 완화층에 가해지는 압축 응력변형과 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 인장 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이, 제 3 열팽창계수(T3)보다 큰 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 압축 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다.
제 1 반도체 장치의 제조방법에 있어서, 응력변형 완화층을 형성하는 공정은, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작은 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 작게 되도록 형성하는 한편, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 구성되는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체 층의 결정성을 더욱 향상시킬 수 있다.
제 1 반도체 장치의 제조방법에 있어서 기판은 사파이어로 이루어지고 응력변형 완화층은 실리콘으로 이루어지는 것이 바람직하다.
이와 같이 하면 기판 상에 특정 성장면을 갖는 응력변형 완화층이 형성되므로 이 응력변형 완화층 상에 형성되는 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
또 이 경우, 응력변형 완화층을 형성하는 공정은, (0001)면을 주면으로 하는 기판 상에 (111)면을 성장면으로 하는 응력변형 완화층을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 (111)면을 성장면으로 하여 형성된 응력변형 완화층 상에 (0001)면을 성장면으로 하는 질화물계 화합물 반도체층이 형성되므로 이 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
본 발명에 관한 제 2 반도체 장치의 제조방법은, 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성하는 공정과, 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정을 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 크고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다는 크고 제 2 열팽창계수(T2)보다는 작다.
제 2 반도체 장치의 제조방법에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성한 후, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다 크고 또 제 2 열팽창계수(T2)보다 작은 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층을 형성하므로 질화물계 화합물 반도체층의 형성 후에 기판 온도를 질화물계 화합물 반도체층의 결정 성장온도에서 실온으로 내렸을 때, 기판으로부터 응력변형 완화층에 가해지는 인장 응력변형과 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 압축 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이, 제 3 열팽창계수(T3)보다 작은 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체 상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 인장 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다.
제 2 반도체 장치의 제조방법에 있어서, 응력변형 완화층을 형성하는 공정은, 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 작은 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 작게 되도록 형성하는 한편, 제 3 열팽창계수(T3) 의 제 1 열팽창계수(T1)에 대한 비(T3/T1)가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T/2T3)보다 큰 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 이루어지는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
본 발명에 관한 제 3 반도체 장치의 제조방법은, 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성하는 공정과, 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정과, 기판 및 응력변형 완화층으로 구성되는 적층체와 질화물계 화합물 반도체층을 분리시키고 이 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 형성하는 공정을 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 작고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 크다.
제 3 반도체 장치의 제조방법에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성한 후, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다 작고 또 제 2 열팽창계수(T2)보다 큰 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층을 형성하므로 질화물계 화합물 반도체층의 형성 후에 기판 온도를 질화물계 화합물 반도 체층의 결정 성장온도에서 실온으로 내렸을 때, 기판으로부터 응력변형 완화층에 가해지는 압축 응력변형과 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 인장 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이, 제 3 열팽창계수(T3)보다 큰 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체 상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 압축 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다. 따라서 기판 및 응력변형 완화층으로 구성되는 적층체와 질화물계 화합물 반도체층을 분리시킴으로써 결정성이 뛰어난 질화물계 화합물 반도체층으로 구성된 반도체 기판을 형성할 수 있다.
제 3 반도체 장치의 제조방법에 있어서, 응력변형 완화층을 형성하는 공정은, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작은 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 작게 되도록 형성하는 한편, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 구성되는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
제 3 반도체 장치에 있어서 기판은 사파이어로 이루어지고 응력변형 완화층은 실리콘으로 이루어지는 것이 바람직하다.
이와 같이 하면 기판 상에 특정 성장면을 갖는 응력변형 완화층이 형성되므로 이 응력변형 완화층 상에 형성되는 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
또 이 경우, 응력변형 완화층을 형성하는 공정은, (0001)면을 주면으로 하는 기판 상에 (111)면을 성장면으로 하는 응력변형 완화층을 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 (111)면을 성장면으로 하여 형성된 응력변형 완화층 상에 (0001)면을 성장면으로 하는 질화물계 화합물 반도체층이 형성되므로 이 질화물계 화합물 반도체층의 결정성이 더욱 향상된다.
또 이 경우 반도체 기판을 형성하는 공정은 불화 수소산(hydrofluoric acid)을 포함하는 용액을 사용하여 응력변형 완화층을 제거하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 기판을 연마하여 제거할 필요 없이 기판 및 응력변형 완화층으로 구성되는 적층체와 질화물계 화합물 반도체층을 분리할 수 있으므로 이 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 단시간에 쉽게 형성할 수 있음 과 동시에 질화물계 화합물 반도체층이 분리된 기판을 새로운 질화물계 화합물 반도체층 형성에 재이용할 수 있다.
본 발명에 관한 제 4 반도체 장치의 제조방법은 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성하는 공정과, 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정과, 기판 및 응력변형 완화층으로 구성되는 적층체와 질화물계 화합물 반도체층을 분리시키고 이 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 형성하는 공정을 구비하며, 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 크고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다는 크고 제 2 열팽창계수(T2)보다는 작다.
제 4 반도체 장치의 제조방법에 의하면 제 1 열팽창계수(T1)를 갖는 기판 상에 제 1 열팽창계수(T1)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성한 후, 이 응력변형 완화층 상에 제 1 열팽창계수(T1)보다 크고 제 2 열팽창계수(T2)보다는 작은 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층을 형성하므로 질화물계 화합물 반도체층의 형성 후에 기판 온도를 질화물계 화합물 반도체층의 결정 성장온도에서 실온으로 내렸을 때, 기판으로부터 응력변형 완화층에 가해지는 인장 응력변형과 응력변형 완화층으로부터 질화물계 화합물 반도체층에 가해지는 압축 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 질화물계 화합물 반도체층이, 제 3 열팽창계수(T3)보다 작은 제 1 열팽창계수(T1)를 갖는 기판과 제 3 열팽창계수(T3)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체 상에 형성되므로 이 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판으로부터의 인장 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소됨과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다. 따라서 기판 및 응력변형 완화층으로 구성되는 적층체와 질화물계 화합물 반도체층을 분리시킴으로써 결정성 우수한 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 형성할 수 있다.
제 4 반도체 장치의 제조방법에 있어서, 응력변형 완화층을 형성하는 공정은, 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 작은 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 작게 되도록 형성하는 한편, 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T/2T3)보다 큰 경우에는 응력변형 완화층을 그 두께가 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것이 바람직하다.
이와 같이 하면 기판 및 응력변형 완화층으로 구성되는 적층체의 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 질화물계 화합물 반도체층의 결정성을 더욱 향상시킬 수 있다.
(제 1 실시예)
이하 본 발명의 제 1 실시예에 관한 반도체 장치 및 그 제조방법에 대하여, 레이저 다이오드를 예로 하여, 도 1의 (a)∼(d)를 참조하면서 설명하기로 한다.
우선, 예를 들어 모노실란 또는 디클로로실란 등 규소를 함유하는 가스를 사용한 기상 에피택셜법(이하 CVD법이라 칭함)을 이용함으로써 도 1의 (a)에 도시한 바와 같이, 예를 들어 사파이어로 이루어지는 두께 300㎛의 기판(100) 상에 실리콘을 결정 성장시켜, 실리콘으로 이루어지는 예를 들어 두께 1.5㎛의 응력변형 완화층(101)을 형성한다. 이 때 기판(100)의 주면을 (0001)면으로 함으로써 (111)면을 성장면으로 하는 응력변형 완화층(101)이 형성된다.
다음으로 기판(100)의 온도를 500℃로 하고 예를 들어 트리메틸갈륨, 트리메틸알루미늄 및 암모니아를 원료가스로 한 MOVPE법을 감압 상태에서 이용함으로써, 도 1의 (b)에 도시한 바와 같이 응력변형 완화층(101) 상에 AlN을 결정 성장시켜, 버퍼층이 되는 예를 들어 두께 0.05㎛의 AlN층(102)을 형성한다. 제 1 실시예에 있어서 기판(100)의 온도라는 것은 기판(100) 상에 형성된 응력변형 완화층(101) 등도 포함하는 온도를 의미하는 것으로 한다.
다음, 기판(100)의 온도를 1000℃로 하고, AlN층(102)을 형성하는 경우와 마찬가지로 예를 들어 트리메틸갈륨, 트리메틸알루미늄 및 암모니아를 원료가스로 한 MOVPE법을 감압 상태에서 이용함으로써, 도 1의 (c)에 도시한 바와 같이 AlN층(102) 상에 GaN을 결정 성장시켜, 제 1 콘택트층이 되는 예를 들어 두께 3.0㎛의 GaN층(103)을 형성한다. 여기서 GaN층(103)의 도전성을 n형으로 하기 위하여 GaN층(103)에 Si, Ge 또는 Se 등이 불순물로서 첨가된다.
다음의 표 1은 사파이어, 실리콘 및 GaN 각각의 열팽창계수를 나타낸다.
Figure 112000003483338-pat00009
표 1에 나타난 바와 같이 제 1 실시예에서 사파이어로 이루어지는 기판(100)은 열팽창계수 7.5×10-6/K(이하 제 1 열팽창계수(T1)로 함)를 갖고, 실리콘으로 이루어지는 응력변형 완화층(101)은 2.55×10-6/K(이하 제 2 열팽창계수(T2)로 함)를 가지며, GaN층(103)은 열팽창계수 5.59×10-6/K(이하 제 3 열팽창계수(T3)로 함)를 갖는다. 즉 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 작고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 크다.
다음으로 도 1의 (d)에 도시한 바와 같이 GaN층(103) 상에 n형 AlGaN으로 구성되는 제 1 클래드층(104), 비도프 GaInN으로 구성되는 활성층(105), p형 AlGaN으로 구성되는 제 2 클래드층(106) 및 p형 GaN으로 구성되는 제 2 콘택트층(107)을 순차 형성한 후, GaN층(103) 즉 제 1 콘택트층, 제 1 클래드층(104), 활성층(105), 제 2 클래드층(106) 및 제 2 콘택트층(107)으로 구성되는 소자구조를 GaN층(103)의 중간까지 드라이에칭으로써 부분적으로 제거한다. 그리고 소자구조 형성 후, 기판(100)의 온도는 GaN층(103) 등의 결정 성장 온도(1000℃ 정도)로부터 실온으로 내려진다. 그 후 제 2 콘택트층(107) 상에 개구부(108a)를 갖는 전류협착층(108)을 개재시켜 Ni과 Au의 합금으로 이루어지는 p형 전극(109)을 형성함과 동시에, GaN층(103) 즉 제 1 콘택트층의 에칭된 부분에 Ni과 Au의 합금으로 이루어지는 n형 전극(110)을 형성하여 레이저 다이오드를 완성시킨다.
이상 설명한 바와 같이 제 1 실시예에 의하면 제 1 열팽창계수(T1)를 갖는 기판(100) 상에, 제 1 열팽창계수(T1)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층(101)이 형성됨과 동시에 이 응력변형 완화층(101) 상에 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 큰 제 3 열팽창계수(T3)를 갖는 GaN층(103)이 형성되므로 GaN층(103) 형성 후에 기판(100)의 온도를 GaN층(103)의 결정 성장 온도로부터 실온으로 내렸을 때, 기판(100)으로부터 응력변형 완화층(101)에 가해지는 압축 응력변형과 응력변형 완화층(101)으로부터 GaN층(103)에 가해지는 인장 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 GaN층(103)이, 제 3 열팽창계수(T3)보다 큰 제 1 열팽창계수(T1)를 갖는 기판(100)과 제 3 열팽창계수(T3)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층(101)으로 구성되는 적층체 상에 형성되므로, 이 적층체 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판(100)으로부터의 압축 응력변형에 기인하여 GaN층(103)에 발생하는 내부 응력이 감소됨과 동시에 GaN층(103)에 균열이 생기기 어렵게 되므로 GaN층(103)의 결정성 나아가 이 GaN층(103) 상에 형성되는 소자구조의 결정성을 향상시킬 수 있다.
또 제 1 실시예에 의하면 사파이어로 이루어지는 기판(100) 상에 실리콘으로 이루어지는 응력변형 완화층(101)을 형성하기 때문에 특정 성장면을 갖는 응력변형 완화층(101)이 형성되므로 이 응력변형 완화층(101) 상에 형성되는 GaN층(103)의 결정성이 더욱 향상된다. 예를 들어 사파이어로 이루어지는 기판(100)의 주면을 (0001)면으로 함으로써, 실리콘으로 이루어지고 (111)면을 성장면으로 하는 응력변형 완화층(101)이 형성되는 결과, 이 응력변형 완화층(101) 상에 (0001)면을 성장면으로 하는 GaN층(103)이 형성되므로 이 GaN층(103)의 결정성이 더욱 향상된다.
이하, 상기의 효과에 대하여 도 2를 참조하면서 상세하게 설명하기로 한다.
도 2는 실리콘으로 이루어지는 응력변형 완화층(101)의 두께와, 기판(100)의 온도를 1000℃에서 실온으로 내렸을 때, 기판(100) 및 응력변형 완화층(101)으로 구성되는 적층체로부터 GaN층(103)에 가해지는 인장 응력변형과의 관계를 나타내고 있다. 그리고 도 2에서 세로축에 나타나는 인장 응력변형의 값이 음일 경우는 GaN층(103)에 압축 응력변형이 가해졌음을 의미함과 함께 가로축에 나타나는 응력변형 완화층(101) 즉 실리콘 박막의 두께가 무한대(∞)일 경우는 사파이어로 이루어지는 기판(100) 대신에 실리콘으로 이루어지는 기판 상에, GaN층(103)이 결정 성장에 의하여 형성되었음을 의미한다. 또한 기판(100)의 두께는 300㎛이고 GaN층(103)의 두께는 3㎛이다.
도 2에 도시한 바와 같이 응력변형 완화층(101)의 두께가 80㎛ 정도 이하의 경우에는 GaN층(103)에 압축 응력변형이 가해지는 한편 응력변형 완화층(101)의 두께가 80㎛ 정도보다 큰 경우에는 GaN층(103)에 인장 응력변형이 가해진다. 그 이유는 응력변형 완화층(101)의 두께가 80㎛ 정도 이하의 경우에는 기판(100)으로부터 GaN층(103)에 가해지는 압축 응력변형이 응력변형 완화층(101)으로부터 GaN층(103)에 가해지는 인장 응력변형보다 커지는 한편 응력변형 완화층(101)의 두께가 80㎛ 정도보다 큰 경우에는 기판(100)으로부터 GaN층(103)에 가해지는 압축 응력변형이 응력변형 완화층(101)으로부터 GaN층(103)에 가해지는 인장 응력변형보다 작아지기 때문이라고 생각된다.
또 응력변형 완화층(101) 즉 실리콘 박막의 두께가 80㎛ 정도일 경우에는 기판(100)으로부터 GaN층(103)에 가해지는 압축 응력변형과 응력변형 완화층(101)으로부터 GaN층(103)에 가해지는 인장 응력변형의 균형이 잡혀 기판(100) 및 응력변형 완화층(101)으로 구성되는 적층체로부터 GaN층(103)에 가해지는 응력변형이 최소로 되는 것으로 생각된다.
또 도 1의 (c)에 도시하는 GaN층(103)을 구비하는 반도체 장치에 대하여 응력변형 완화층(101) 즉 실리콘 박막의 두께를 변화시킨 경우의 GaN층(103) 중에 발생하는 균열 수의 변화를 광학 현미경을 이용한 표면 관찰에 의하여 조사한 결과, 응력변형 완화층(101)의 두께가 100㎛ 정도 이하의 경우에는 GaN층(103) 중에 거의 균열이 생기지 않는 반면, 응력변형 완화층(101)의 두께가 100㎛ 정도보다 큰 경우 에는 GaN층(103) 중에 균열이 발생함과 동시에 응력변형 완화층(101)의 두께가 커짐에 따라서 GaN층(103) 중에 발생하는 균열 수가 증대하는 것이 판명되었다.
즉 응력변형 완화층(101) 즉 실리콘 박막 상에 형성되는 GaN층(103)에 있어서는, 압축 응력변형이 가해지는 경우에는 균열이 잘 생기지 않는 한편, 인장 응력변형이 가해지는 경우에는 균열이 생기기 쉬워짐과 동시에 인장 응력변형이 커짐에 따라 균열 수가 증대하는 것으로 생각된다.
제 1 실시예에 있어서 제 1 열팽창계수(T1)(기판(100))의 제 3 열팽창계수(T3)(GaN층(103))에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)(응력변형 완화층(101))에 대한 비(T3/T2)보다 작은 경우에는 응력변형 완화층(101)을 그 두께가 기판(100) 두께보다 작게 되도록 형성하는 한편 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는 응력변형 완화층(101)을 그 두께가 기판(100) 두께보다 크게 되도록 형성하는 것이 바람직하다. 이와 같이 하면 기판(100) 및 응력변형 완화층(101)으로 구성되는 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 GaN층(103)의 결정성을 더욱 향상시킬 수 있다.
구체적으로는 열팽창계수 7.5×10-6/K(제 1 열팽창계수(T1))를 갖는 사파이어로 이루어지는 기판(100) 상에, 열팽창계수 2.55×10-6/K(제 2 열팽창계수(T2))를 갖는 실리콘으로 이루어지는 응력변형 완화층(101)을 개재시켜, 열팽창계수 5.59×10-6/K(제 3 열팽창계수(T3))를 갖는 GaN층(103)을 형성하기 때문에 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3, 약 1.34)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2, 약 2.19)보다 작아지므로 응력변형 완화층(101)의 두께를 기판(100) 두께보다 작게 한다. 이 때 예를 들어 두께 300㎛의 기판(100)에 대해서는 두께 100㎛ 정도 이하의 응력변형 완화층(101)을 형성함으로써 GaN층(103)의 결정성을 확실하게 향상시킬 수 있다. 특히 응력변형 완화층(101)의 두께를 80㎛ 정도 이하로 하면 기판(100) 및 응력변형 완화층(101)으로 구성되는 적층체로부터 GaN층(103)에 대하여 인장 응력변형이 가해지는 것을 방지할 수 있으므로(도 2 참조) GaN층(103) 중에 균열이 발생하는 사태를 확실하게 회피할 수 있다.
또 제 1 실시예에서 사파이어로 이루어지는 기판(100)을 이용하였지만 이에 대신하여 ZnO(열팽창계수 8.25×10-6/K), GaAs(열팽창계수 6.0×10-6/K), MgO(열팽창계수 10.5×10-6/K), MgAlO2(열팽창계수 7.45×10-6/K), BeO(열팽창계수 7.3×10-6/K) 등으로 이루어지는 기판을 이용하여도 된다.
또한 제 1 실시예에서 실리콘으로 이루어지는 응력변형 완화층(101)을 이용하였지만 이에 대신하여 SiC(열팽창계수 3.7×10-6/K), InP(열팽창계수 4.5×10-6/K), 다이아몬드(열팽창계수 2.3×10-6/K), BP(열팽창계수 3.0×10-6/K) 등으로 이루어지는 응력변형 완화층을 이용하여도 된다.
또 제 1 실시예에서 버퍼층으로서 AlN층(102)을 형성하였지만 이에 한정되지 않고 버퍼층으로서 AlxGa1-xN(0＜x≤1)으로 나타나는 질화물계 화합물로 이루어지는 층을 형성하여도 된다.
또 제 1 실시예에서 응력변형 완화층(101) 상에 버퍼층을 개재시켜 GaN층(103)을 형성하였지만 이에 한정되지 않고 갈륨 원료, 알루미늄 원료 및 인디움 원료를 적당한 혼합비로 공급함으로써 응력변형 완화층(101) 상에 버퍼층을 개재시켜 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하여도 된다.
또 제 1 실시예에서 GaN층(103)에 n형의 도전성을 부여하는 경우에는, Ⅳ족 원소 또는 Ⅵ족 원소를 포함하는 원료를 이용하여 Ⅳ족 원소 또는 Ⅵ족 원소 예를 들어 Si, Ge 또는 Se 등을 불순물로서 GaN층(103)에 첨가하는 것이 바람직하고 또, GaN층(103)에 p형의 도전성을 부여하는 경우에는 Ⅱ족 원소를 포함하는 원료를 이용하여 Ⅱ족 원소 예를 들어 Be, Mg 또는 Zn 등을 불순물로서 GaN층(103)에 첨가하는 것이 바람직하다.
또한 제 1 실시예에 있어서 사파이어로 이루어지는 기판(100) 상에 실리콘으로 이루어지는 응력변형 완화층(101)을 결정 성장에 의하여 형성하였지만 이에 대신하여 사파이어로 이루어지는 소정 두께의 제 1 기판과 실리콘으로 이루어지는 소정 두께의 제 2 기판을 맞붙여도 좋고, 또는 사파이어로 이루어지는 제 1 기판과 실리콘으로 이루어지는 제 2 기판을 맞붙인 후 제 1 기판 혹은 제 2 기판을 소정 두께로 되도록 연마하여도 된다.
또 제 1 실시예에서 GaN층(103) 및 그 위에 형성된 소자구조를 구비한 레이저 다이오드를 형성하였지만 이에 한정되지 않고 질화물계 화합물 반도체층을 구비한 다른 디바이스, 예를 들어 발광 다이오드 또는 고속 트랜지스터 등을 형성하여도 된다.
또한 제 1 실시예에서 실리콘으로 이루어지는 응력변형 완화층(101) 즉 실리콘 박막 상에 레이저 다이오드를 형성하였지만 이에 대신하여 실리콘 박막 상에 실리콘 반도체층을 구비한 집적회로 등의 제 1 디바이스를 선택적으로 형성함과 동시에 이 실리콘 박막 상에 질화물계 화합물 반도체층을 구비한 레이저 다이오드 등의 제 2 디바이스를 선택적으로 형성하여도 된다. 이와 같이 하면 광 기능과 전자 기능이 융합된 집적회로 즉 OEIC(광전IC)를 실현할 수 있다.
(제 2 실시예)
이하 본 발명의 제 2 실시예에 관한 반도체 장치 및 그 제조방법에 대하여 레이저 다이오드를 예로 하여 도 3의 (a)∼(d)를 참조하면서 설명하기로 한다.
먼저 예를 들어 실리콘으로 이루어지는 두께 300㎛의 제 1 기판과 예를 들어 사파이어로 이루어지는 두께 300㎛의 제 2 기판을 맞붙인 후, 제 1 기판을 그 두께가 예를 들어 80㎛ 정도로 되도록 연마함으로써 도 3의 (a)에 도시한 바와 같이 연마된 제 1 기판 즉 실리콘으로 이루어지는 두께 80㎛ 정도의 기판(200) 상에 제 2 기판 즉 사파이어로 이루어지는 두께 300㎛의 응력변형 완화층(201)을 형성한다.
다음으로 기판(200) 온도를 500℃로 하고 예를 들어 트리메틸갈륨, 트리메틸 알루미늄 및 암모니아를 원료가스로 한 MOVPE법을 감압 상태에서 이용함으로써 도 3의 (b)에 도시한 바와 같이 응력변형 완화층(201) 상에 AlN을 결정 성장시켜 버퍼층이 되는 예를 들어 두께 0.05㎛의 AlN층(202)을 형성한다. 제 2 실시예에서 기판(200)의 온도라는 것은 기판(200) 상에 형성된 응력변형 완화층(201) 등도 포함하는 온도를 의미하는 것으로 한다.
다음으로 기판(200)의 온도를 1000℃로 하고, AlN층(202)을 형성하는 경우와 마찬가지로 예를 들어 트리메틸갈륨, 트리메틸알루미늄 및 암모니아를 원료가스로 한 MOVPE법을 감압 상태에서 사용함으로써, 도 3의 (c)에 도시한 바와 같이 AlN층(202) 상에 GaN을 결정 성장시켜 제 1 콘택트층이 되는 예를 들어 두께 3.0㎛의 GaN층(203)을 형성한다. 여기서 GaN층(203)의 도전성을 n형으로 하기 위하여 GaN층(203)에 Si, Ge 또는 Se 등이 불순물로서 첨가된다.
표 1(제 1 실시예 참조)에 도시된 바와 같이 제 2 실시예에 있어서는 실리콘으로 이루어지는 기판(200)은 열팽창계수 2.55×10-6/K(이하 제 1 열팽창계수(T1)로 함)를 갖고, 사파이어로 이루어지는 응력변형 완화층(201)은 열팽창계수 7.5×10-6/K(이하 제 2 열팽창계수(T2)로 함)를 가지며, GaN층(203)은 열팽창계수 5.59×10-6/K(이하 제 3 열팽창계수(T3)로 함)를 갖는다. 즉 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 크고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 크고 제 2 열팽창계수(T2)보다는 작다.
다음으로 도 3의 (d)에 도시한 바와 같이 GaN층(203) 상에 n형 AlGaN으로 구성되는 제 1 클래드층(204), 비도프 GaInN으로 구성되는 활성층(205), p형 AlGaN으로 구성되는 제 2 클래드층(206), p형 GaN으로 구성되는 제 2 콘택트층(207)을 순차 형성한 후, GaN층(203) 즉 제 1 콘택트층, 제 1 클래드층(204), 활성층(205), 제 2 클래드층(206), 제 2 콘택트층(207)으로 구성되는 소자구조를 GaN층(203)의 중간까지 드라이에칭에 의하여 부분적으로 제거한다. 여기서 소자구조 형성 후, 기판(200)의 온도는 GaN층(203) 등의 결정 성장 온도(1000℃ 정도)로부터 실온으로 내려진다. 그 후 제 2 콘택트층(207) 상에 개구부(208a)를 갖는 전류협착층(208)을 개재시켜 Ni과 Au의 합금으로 이루어지는 p형 전극(209)을 형성함과 동시에, GaN층(203) 즉 제 1 콘택트층의 에칭된 부분에 Ni과 Au의 합금으로 이루어지는 n형 전극(210)을 형성하여 레이저 다이오드를 완성한다.
이상 설명한 바와 같이 제 2 실시예에 의하면 제 1 열팽창계수(T1)를 갖는 기판(200) 상에 제 1 열팽창계수(T1)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층(201)이 형성됨과 동시에 이 응력변형 완화층(201) 상에 제 1 열팽창계수(T1)보다 크고 제 2 열팽창계수(T2)보다 작은 제 3 열팽창계수(T3)를 갖는 GaN층(203)이 형성되므로 GaN층(203) 형성 후에 기판(200)의 온도를 GaN층(203)의 결정 성장 온도에서 실온으로 내렸을 때, 기판(200)으로부터 응력변형 완화층(201)에 가해지는 인장 응력변형과 응력변형 완화층(201)으로부터 GaN층(203)에 가해지는 압축 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 GaN층(203)이 제 3 열팽창계수(T3)보다 작은 제 1 열팽창계수(T1)를 갖는 기판(200)과 제 3 열팽창계수(T3)보다 큰 제 2 열팽창계수(T2)를 갖는 응력변형 완화층(201)으로 구성되는 적층체 상에 형성되므로 이 적층체 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판(200)으로부터의 인장 응력변형에 기인하여 GaN층(203)에 발생하는 내부 응력이 감소됨과 동시에 GaN층(203)에 균열이 생기기 어렵게 되므로 GaN층(203)의 결정성 나아가서는 이 GaN층(203) 상에 형성되는 소자구조의 결정성을 향상시킬 수 있다.
제 2 실시예에 있어서 제 3 열팽창계수(T3)(GaN층(203))의 제 1 열팽창계수(T1)(기판(200))에 대한 비(T3/T1)가 제 2 열팽창계수(T2)(응력변형 완화층(201))의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 작은 경우에는 응력변형 완화층(201)을 그 두께가 기판(200) 두께보다 작게 되도록 형성하는 한편 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1)가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3)보다 큰 경우에는 응력변형 완화층(201)을 그 두께가 기판(200) 두께보다 크게 되도록 형성하는 것이 바람직하다. 이와 같이 하면 기판(200) 및 응력변형 완화층(201)으로 구성되는 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 GaN층(203)의 결정성을 더욱 향상시킬 수 있다.
구체적으로는 열팽창계수 2.55×10-6/K(제 1 열팽창계수(T1))를 갖는 실리콘으로 이루어지는 기판(200) 상에 열팽창계수 7.5×10-6/K(제 2 열팽창계수(T2))를 갖는 사파이어로 이루어지는 응력변형 완화층(201)을 개재시켜, 열팽창계수 5.59×10-6/K(제 3 열팽창계수(T3))를 갖는 GaN층(203)을 형성하기 때문에 제 3 열팽창계수(T3)의 제 1 열팽창계수(T1)에 대한 비(T3/T1(약 2.19))가 제 2 열팽창계수(T2)의 제 3 열팽창계수(T3)에 대한 비(T2/T3(약 1.34))보다 크므로 응력변형 완화층(201)의 두께를 기판(200) 두께보다 크게 한다.
또한 제 2 실시예에서 실리콘으로 이루어지는 기판(200)을 이용하였지만 이에 대신하여 SiC(열팽창계수 3.7×10-6/K), InP(열팽창계수 4.5×10-6/K), 다이아몬드(열팽창계수 2.3×10-6/K) 또는 BP(열팽창계수 3.0×10-6/K) 등으로 이루어지는 기판을 이용하여도 된다.
또 제 2 실시예에서 사파이어로 이루어지는 응력변형 완화층(201)을 이용하였지만 이에 대신하여 ZnO(열팽창계수 8.25×10-6/K), GaAs(열팽창계수 6.0×10-6/K), MgO(열팽창계수 10.5×10-6/K), MgAlO2(열팽창계수 7.45×10-6/K) 및 BeO(열팽창계수 7.3×10-6/K) 등으로 이루어지는 응력변형 완화층을 이용하여도 된다.
또 제 2 실시예에서 버퍼층으로서 AlN층(202)을 형성하였지만 이에 한정되지 않고 버퍼층으로서 AlxGa1-xN(0＜x≤1)으로 나타나는 질화물계 화합물로 이루어지는 층을 형성하여도 된다.
또 제 2 실시예에서 응력변형 완화층(201) 상에 버퍼층을 개재시켜 GaN층(203)을 형성하였지만 이에 한정되지 않고 갈륨 원료, 알루미늄 원료 및 인디움 원료를 적당한 혼합비로 공급함으로써 응력변형 완화층(201) 상에 버퍼층을 개재시켜 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하여도 된다.
또 제 2 실시예에서 GaN층(203)에 n형의 도전성을 부여하는 경우에는 Ⅳ족 원소 또는 Ⅵ족 원소를 포함하는 원료를 이용하여 Ⅳ족 원소 또는 Ⅵ족 원소 예를 들어 Si, Ge 또는 Se 등을 불순물로서 GaN층(203)에 첨가하는 것이 바람직하고 또 GaN층(203)에 p형의 도전성을 부여하는 경우에는 Ⅱ족 원소를 포함하는 원료를 이용하여 Ⅱ족 원소 예를 들어 Be, Mg 또는 Zn 등을 불순물로서 GaN층(203)에 첨가하는 것이 바람직하다.
또한 제 2 실시예에 있어서 실리콘으로 이루어지는 제 1 기판과 사파이어로 이루어지는 제 2 기판을 맞붙인 후 제 1 기판만을 소정 두께로 되도록 연마하였지만 이에 대신하여 실리콘으로 이루어지는 제 1 기판과 사파이어로 이루어지는 제 2 기판을 맞붙인 후 제 1 기판과 제 2 기판을, 또는 제 2 기판만을 소정 두께로 되도록 연마하여도 좋으며, 실리콘으로 이루어지는 소정 두께의 제 1 기판과 사파이어로 이루어지는 소정 두께의 제 2 기판을 맞붙여도 된다.
또 제 2 실시예에서 기판(200) 및 응력변형 완화층(201)으로 구성되는 적층체 상에 GaN층(203)을 갖는 레이저 다이오드를 형성하였지만 이에 대신하여 기판(200) 및 응력변형 완화층(201)으로 구성되는 적층체 상에 GaN 후막을 형성한 후, 이 적층체와 GaN 후막을 분리하여 이 GaN 후막으로 이루어지는 반도체 기판을 형성하고 그 후, 이 반도체 기판 상에 레이저 다이오드를 형성해도 된다.
또 제 2 실시예에서 GaN층(203) 및 그 위에 형성된 소자구조를 구비한 레이저 다이오드를 형성하였지만 이에 한정되지 않고 질화물계 화합물 반도체층을 구비한 다른 디바이스 예를 들어 발광 다이오드 또는 고속 트랜지스터 등을 형성하여도 된다.
(제 3 실시예)
이하 본 발명의 제 3 실시예에 관한 반도체 장치의 제조방법에 대하여, 레이저 다이오드를 예로 하여, 도 4의 (a)∼(d)를 참조하면서 설명하기로 한다.
먼저 예를 들어 모노실란 또는 디클로로실란 등 규소를 함유하는 가스를 사용한 CVD법을 이용함으로써 도 4의 (a)에 도시한 바와 같이, 예를 들어 사파이어로 이루어지는 두께 300㎛의 기판(300) 상에 실리콘을 결정 성장시켜 실리콘으로 이루어지는, 예를 들어 두께 80㎛의 응력변형 완화층(301)을 형성한다. 이 때 기판(300)의 주면을 (0001)면으로 함으로써 (111)면을 성장면으로 하는 응력변형 완화층(301)이 형성된다. 그 후 기판(300)의 온도를 500℃로 하고, 예를 들어 트리메틸갈륨, 트리메틸알루미늄 및 암모니아를 원료가스로 한 MOVPE법을 감압 상태에서 사용함으로써, 도 4의 (a)에 도시한 바와 같이 응력변형 완화층(301) 상에 AlN을 결정 성장시켜, 버퍼층이 되는 예를 들어 두께 0.05㎛의 AlN층(302)을 형성한다.
또 제 3 실시예에 있어서 기판(300)의 온도라는 것은 기판(300) 상에 형성된 응력변형 완화층(301) 등도 포함하는 온도를 의미하는 것으로 한다.
그리고 제 3 실시예에 있어서 기판(300)은 원형이고 그 직경은 2인치 정도이다.
다음으로, 기판(300)의 온도를 1000℃로 하고, 염화갈륨과 암모니아를 원료로 한 수소화물(hydride)VPE법(이하 HVPE법이라 칭함)을 상압 상태에서 이용함으로써 도 4의 (b)에 도시한 바와 같이 AIN층(302) 상에 GaN을 결정 성장시켜, 예를 들어 두께 300㎛의 GaN 후막(303)을 형성한다. 그리고 GaN 후막(303) 형성 후, 기판(300)의 온도는 GaN 후막(303)의 결정 성장온도(1000℃)에서 실온으로 내려진다. 또 HVPE법의 원료인 염화갈륨은 800℃로 가열한 금속갈륨에 염화수소 가스를 접촉시킴으로써 생성된다.
표 1(제 1 실시예 참조)에 나타난 바와 같이, 제 3 실시예에서 사파이어로 이루어지는 기판(300)은 열팽창계수 7.5×10-6/K(이하 제 1 열팽창계수(T1)로 함)를 갖고, 실리콘으로 이루어지는 응력변형 완화층(301)은 열팽창계수 2.55×10-6/K(이하 제 2 열팽창계수(T2)로 함)를 가지며, GaN 후막(303)은 열팽창계수 5.59×10-6/K(이하 제 3 열팽창계수(T3)로 함)를 갖는다. 즉 제 2 열팽창계수(T2)는 제 1 열팽창계수(T1)보다 작고, 제 3 열팽창계수(T3)는 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 크다.
다음, 불화 수소산을 포함하는 용액 예를 들어 불화 수소산과 초산과 물이 1:1:2의 비율로 혼합된 용액을 이용하여 실리콘으로 이루어지는 응력변형 완화층(301)을 제거함으로써, 도 4의 (c)에 도시한 바와 같이 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와, GaN 후막(303) 및 AIN층(302)을 분리하여 이 GaN 후막(303) 및 AIN층(302)으로 구성되는 반도체 기판(304)을 형성한다.
다음으로 도 4의 (d)에 도시한 바와 같이 반도체 기판(304) 상에 n형 GaN으로 이루어지는 제 1 콘택트층(305), n형 AlGaN으로 이루어지는 제 1 클래드층(306), 비도프 GaInN으로 이루어지는 활성층(307), p형 AlGaN으로 이루어지는 제 2 클래드층(308) 및 p형 GaN으로 이루어지는 제 2 콘택트층(309)을 순차 형성한다. 그 후 도시는 생략했지만 제 2 콘택트층(309) 상에 전류협착층을 개재시켜 p형 전극을 형성함과 함께 반도체 기판(304)의 하면에 n형 전극을 형성함으로써 레이저 다이오드를 완성시킨다.
이상 설명한 바와 같이 제 3 실시예에 의하면 제 1 열팽창계수(T1)를 갖는 기판(300) 상에 제 1 열팽창계수(T1)보다 작은 제 2 열팽창계수(T2)를 갖는 응력변형 완화층(301)을 형성한 후, 이 응력변형 완화층(301) 상에 제 1 열팽창계수(T1)보다 작고 제 2 열팽창계수(T2)보다는 큰 제 3 열팽창계수(T3)를 갖는 GaN 후막(303)을 형성하므로, GaN 후막(303) 형성 후에 기판(300) 온도를 GaN 후막(303)의 결정 성장 온도에서 실온으로 내렸을 때 기판(300)으로부터 응력변형 완화층(301)에 가해지는 압축 응력변형과 응력변형 완화층(301)으로부터 GaN 후막(303)에 가해지는 인장 응력변형이 서로 상쇄된다. 바꾸어 말하면 제 3 열팽창계수(T3)를 갖는 GaN 후막(303)이 제 3 열팽창계수(T3)보다 큰 제 1 열팽창계수(T1)를 갖는 기판(300)과 제 3 열팽창계수(T3)보다 작은 제 2 열팽창계 수(T2)를 갖는 응력변형 완화층(301)으로 구성되는 적층체 상에 형성되므로 이 적층체 열팽창계수의 평균값과 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이 때문에 기판(300)으로부터의 압축 응력변형에 기인하여 GaN 후막(303)에 발생하는 내부 응력이 감소됨과 동시에 GaN 후막(303)에 균열이 생기기 어렵게 되므로 GaN 후막(303)의 결정성을 향상시킬 수 있다. 따라서 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303)을 분리시킴으로써 결정성 우수한 GaN 후막(303)으로 이루어지는 반도체 기판(304)을 형성할 수 있다.
특히 제 3 실시예에서는 사파이어로 이루어지는 기판(300)의 두께를 300㎛로 함과 함께 실리콘으로 이루어지는 응력변형 완화층(301)의 두께를 80㎛ 정도로 함으로써, 기판(300)으로부터 GaN 후막(303)으로 가해지는 압축 응력변형과 응력변형 완화층(301)으로부터 GaN 후막(303)에 가해지는 인장 응력변형이 균형 잡힌다. 이 때문에 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체로부터 GaN 후막(303)으로 가해지는 응력변형이 최소로 되므로(도 2 참조) GaN 후막(303)에 균열이 생기는 사태를 확실하게 방지하여 GaN 후막(303)의 결정성을 더욱 향상시킬 수 있다.
또 제 3 실시예에 의하면 2인치 정도의 큰 직경을 갖는 기판(300) 상에 GaN 후막(303)을 형성하므로 결정성이 뛰어난, 대면적 GaN 후막(303)으로 이루어지는 반도체 기판(304)을 형성할 수 있다.
또 제 3 실시예에 의하면 사파이어로 이루어지는 기판(300) 상에 실리콘으로 이루어지는 응력변형 완화층(101)이 형성되기 때문에 특정 성장면을 갖는 응력변형 완화층(101)이 형성되므로, 이 응력변형 완화층(101) 상에 형성되는 GaN 후막(303)의 결정성이 더욱 향상된다. 예를 들어 사파이어로 이루어지는 기판(300)의 주면을 (0001)면으로 함으로써, 실리콘으로 이루어지고 (111)면을 성장면으로 하는 응력변형 완화층(301)이 형성되는 결과, 이 응력변형 완화층(301) 상에 (0001)면을 성장면으로 하는 GaN 후막(303)이 형성되므로 이 GaN 후막(303)의 결정성이 더욱 향상된다.
구체적으로는 GaN 후막(303)으로 이루어지는 반도체 기판(304)의 직경은 기판(300)과 거의 같은 2인치 정도이다. 또 반도체 기판(304)의 표면부를 광학 현미경을 사용하여 관찰한 결과 반도체 기판(304)의 표면부 즉 GaN 후막(303)의 표면부에는 거의 균열이 생기지 않았음이 판명되었다.
또한 제 3 실시예에 의하면 불화 수소산을 포함하는 용액을 이용하여 응력변형 완화층(301)을 제거하므로 기판(300)을 연마하여 제거할 필요 없이, 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303)을 분리할 수 있으므로 이 GaN 후막(303)으로 이루어지는 반도체 기판(304)을 단시간에 쉽게 형성할 수 있으며, GaN 후막(303)이 분리된 기판(300)을 새로운 GaN 후막(303) 형성에 재이용할 수 있다.
제 3 실시예에 있어서 제 1 열팽창계수(T1)(기판(300))의 제 3 열팽창계수(T3)(GaN 후막(303))에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)(응력변형 완화층(301))에 대한 비(T3/T2)보다 작은 경우에는 응력 변형 완화층(301)을 그 두께가 기판(300) 두께보다 작게 되도록 형성하는 한편, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는 응력변형 완화층(301)을 그 두께가 기판(300) 두께보다 크게 되도록 형성하는 것이 바람직하다. 이와 같이 하면 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체의 열팽창계수 평균값과 제 3 열팽창계수(T3)의 차가 한층 작아지므로 GaN 후막(303)의 결정성을 더욱 향상시킬 수 있다.
구체적으로는 열팽창계수 7.5×10-6/K(제 1 열팽창계수(T1))를 갖는 사파이어로 이루어지는 기판(300) 상에, 열팽창계수 2.55×10-6/K(제 2 열팽창계수(T2))를 갖는 실리콘으로 이루어지는 응력변형 완화층(301)을 개재시켜 열팽창계수 5.59×10-6/K(제 3 열팽창계수(T3))를 갖는 GaN 후막(303)을 형성하기 때문에, 제 1 열팽창계수(T1)의 제 3 열팽창계수(T3)에 대한 비(T1/T3(약 1.34))가 제 3 열팽창계수(T3)의 제 2 열팽창계수(T2)에 대한 비(T3/T2(약 2.19))보다 작아지므로 응력변형 완화층(301)의 두께를 기판(300) 두께보다 작게 한다.
또 제 3 실시예에서, 사파이어로 이루어지는 기판(300)을 이용하였지만 이에 대신하여 ZnO(열팽창계수 8.25×10-6/K), GaAs(열팽창계수 6.0×10-6/K), MgO(열팽창계수 10.5×10-6/K), MgAlO2(열팽창계수 7.45×10-6/K) 또는 BeO(열팽창계수 7.3×10- 6/K) 등으로 이루어지는 기판을 이용하여도 된다.
또한 제 3 실시예에서 실리콘으로 이루어지는 응력변형 완화층(301)을 이용하였지만 이에 대신하여 SiC(열팽창계수 3.7×10-6/K), InP(열팽창계수 4.5×10-6/K), 다이아몬드(열팽창계수 2.3×10-6/K) 또는 BP(열팽창계수 3.0×10-6/K) 등으로 이루어지는 응력변형 완화층을 이용하여도 된다.
또 제 3 실시예에서 버퍼층으로서 AlN층(302)을 형성하였지만 이에 한정되지 않고 버퍼층으로서 AlxGa1-xN(0＜x≤1)으로 나타나는 질화물계 화합물로 이루어지는 층을 형성하여도 된다.
또 제 3 실시예에서 응력변형 완화층(301) 상에 버퍼층을 개재시켜 GaN 후막(303)을 형성하였지만 이에 한정되지 않고 갈륨 원료, 알루미늄 원료 및 인디움 원료를 적당한 혼합비로 공급함으로써 응력변형 완화층(301) 상에 버퍼층을 개재시켜 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하여도 된다.
또한 제 3 실시예에 있어서 사파이어로 이루어지는 기판(300) 상에 실리콘으로 이루어지는 응력변형 완화층(301)을 결정 성장에 의하여 형성하였지만 이에 대신하여 사파이어로 이루어지는 소정 두께의 제 1 기판과 실리콘으로 이루어지는 소정 두께의 제 2 기판을 맞붙여도 되고, 또는 사파이어로 이루어지는 제 1 기판과 실리콘으로 이루어지는 제 2 기판을 맞붙인 후 제 1 기판 또는 제 2 기판을 소정 두께로 되도록 연마하여도 된다.
또 제 3 실시예에서 불화 수소산을 포함하는 용액을 이용하여 응력변형 완화층(301)을 제거함으로써 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303)을 분리했지만 이에 대신하여 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체를 연마하여 제거함으로써 이 적층체와 GaN 후막(303)을 분리해도 된다.
또한 제 3 실시예에서 반도체 기판(304)를 구성하는 GaN 후막(303)의 하면에 AlN층(302)을 잔존시켰는데 이에 대신하여 이 AlN층(302)을 제거하여도 된다.
그리고 제 3 실시예에서 반도체 기판(304) 상에, 즉 GaN 후막(303) 상에 n형 GaN으로 이루어지는 제 1 콘택트층(305)를 형성했지만 이에 대신하여 GaN 후막(303) 표면부에 Si, Ge 또는 Se 등의 불순물을 첨가함으로써 GaN 후막(303) 표면부에 제 1 콘택트층(305)를 형성하여도 된다.
또 반도체 기판(304) 상에 레이저 다이오드를 형성하였지만 이에 한정되지 않고 질화물계 화합물 반도체층을 구비한 다른 디바이스 예를 들어 발광 다이오드 또는 고속 트랜지스터 등을 형성하여도 된다.
(제 3 실시예의 변형예)
이하 본 발명의 제 3 실시예의 변형예에 관한 반도체 장치의 제조방법에 대하여 레이저 다이오드를 예로 하여 도 5의 (a)와 도 5의(b)를 참조하면서 설명하기로 한다. 여기서, 제 3 실시예의 변형예에서는 도 4의 (a)∼(d)에 도시한 제 3 실시예와 동일한 부재에는 동일 부호를 부여함으로써 설명을 생략한다.
이하 제 3 실시예의 변형예와 제 3 실시예의 다른 점을 설명한다.
제 3 실시예에서는 도 4의 (a) 및 (b)에 도시한 바와 같이 기판(300) 상에 응력변형 완화층(301)과 AlN층(302) 및 GaN 후막(303)을 순차 형성한 후 도 4의 (c)에 도시한 바와 같이 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303)을 분리하고, 그 후 도 4의 (d)에 도시한 바와 같이 GaN 후막(303) 상에 즉 반도체 기판(304) 상에 소자구조(제 1 콘택트층(305), 제 1 클래드층(306), 활성층(307), 제 2 클래드층(308) 및 제 2 콘택트층(309))를 형성한다.
한편 제 3 실시예의 변형예에서는 제 3 실시예와 마찬가지로 도 4의 (a) 및 (b)에 도시한 바와 같이 기판(300) 상에 응력변형 완화층(301)과 AlN층(302) 및 GaN 후막(303)을 순차 형성한 후, 도 5의 (a)에 도시한 바와 같이 GaN 후막(303) 상에 제 3 실시예와 같은 소자구조를 형성하고 그 후 도 5의 (b)에 도시한 바와 같이 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303) 즉 반도체 기판(304) 및 그 위에 형성된 소자구조를 분리한다.
즉 제 3 실시예의 변형예에 의하면 소자구조를 형성하는 시점의 차이를 제외하고 제 3 실시예와 마찬가지 효과를 얻을 수 있다.
그리고 제 3 실시예의 변형예에 있어서도 불화 수소산을 포함하는 용액을 이용하여 응력변형 완화층(301), 즉 실리콘 결정층을 제거함으로써 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303) 등을 분리하는 것이 바람직하다. 이와 같이 하면 기판(300)을 연마하여 제거할 필요가 없으므로 기판(300) 및 응력변형 완화층(301)으로 구성되는 적층체와 GaN 후막(303) 등을 단시간에 쉽게 분리할 수 있음과 동시에 GaN 후막(303)이 분리된 기판(300)을 새로운 GaN 후막 형성에 재이용할 수 있다.
본 발명에 의하면 제 1 열팽창계수(T1)를 갖는 기판 및 제 2 열팽창계수(T2)를 갖는 응력변형 완화층으로 구성되는 적층체의 열팽창계수 평균값과 질화물계 화합물 반도체층의 제 3 열팽창계수(T3)의 차를 제 1 열팽창계수(T1)와 제 3 열팽창계수(T3)의 차보다 작게 할 수 있다. 이로써 기판으로부터의 압축 응력변형 또는 인장 응력변형에 기인하여 질화물계 화합물 반도체층에 발생하는 내부 응력이 감소함과 동시에 질화물계 화합물 반도체층에 균열이 발생하기 어려워지므로 질화물계 화합물 반도체층의 결정성을 향상시킬 수 있다.

Claims (21)

  1. 제 1 열팽창계수(T1)를 갖는 기판과,
    상기 기판 상에 형성되고 제 2 열팽창계수(T2)를 갖는 응력변형 완화층과,
    상기 응력변형 완화층 상에 형성되고 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 구비하고,
    상기 제 2 열팽창계수(T2)는 상기 제 1 열팽창계수(T1)보다 작고,
    상기 제 3 열팽창계수(T3)는 상기 제 1 열팽창계수(T1)보다 작고 상기 제 2 열팽창계수(T2)보다는 큰 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)는 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작고,
    상기 기판의 두께는 상기 응력변형 완화층의 두께보다 큰 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)는 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 크고,
    상기 기판의 두께는 상기 응력변형 완화층의 두께보다 작은 것을 특징으로 하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 기판은 사파이어로 이루어지고,
    상기 응력변형 완화층은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 제 4항에 있어서,
    상기 기판의 주면은 (0001)면이고,
    상기 응력변형 완화층의 성장면은 (111)면인 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변 형 완화층을 형성하는 공정과,
    상기 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정을 구비하며,
    상기 제 2 열팽창계수(T2)는 상기 제 1 열팽창계수(T1)보다 작고,
    상기 제 3 열팽창계수(T3)는 상기 제 1 열팽창계수(T1)보다 작고 상기 제 2 열팽창계수(T2)보다는 큰 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 9항에 있어서,
    상기 응력변형 완화층을 형성하는 공정은, 상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작은 경우에는 상기 응력변형 완화층을 그 두께가 상기 기판 두께보다 작게 되도록 형성하는 한편, 상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는 상기 응력변형 완화층을 그 두께가 상기 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 9항에 있어서,
    상기 기판은 사파이어로 이루어지고,
    상기 응력변형 완화층은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. 제 11항에 있어서,
    상기 응력변형 완화층을 형성하는 공정은 (0001)면을 주면으로 하는 상기 기판 상에, (111)면을 성장면으로 하는 상기 응력변형 완화층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  13. 삭제
  14. 삭제
  15. 제 1 열팽창계수(T1)를 갖는 기판 상에 제 2 열팽창계수(T2)를 갖는 응력변형 완화층을 형성하는 공정과,
    상기 응력변형 완화층 상에, 제 3 열팽창계수(T3)를 가지며 AlyGa1-y-zInzN(0≤y≤1, 0≤z≤1)으로 나타나는 질화물계 화합물로 이루어지는 반도체층을 형성하는 공정과,
    상기 기판 및 응력변형 완화층으로 구성되는 적층체와 상기 질화물계 화합물 반도체층을 분리시켜 이 질화물계 화합물 반도체층으로 구성되는 반도체 기판을 형성하는 공정을 구비하며,
    상기 제 2 열팽창계수(T2)는 상기 제 1 열팽창계수(T1)보다 작고,
    상기 제 3 열팽창계수(T3)는 상기 제 1 열팽창계수(T1)보다 작고 상기 제 2 열팽창계수(T2)보다는 큰 것을 특징으로 하는 반도체 장치의 제조방법.
  16. 제 15항에 있어서,
    상기 응력변형 완화층을 형성하는 공정은, 상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 작은 경우에는, 상기 응력변형 완화층을 그 두께가 상기 기판 두께보다 작게 되도록 형성하는 한편, 상기 제 1 열팽창계수(T1)의 상기 제 3 열팽창계수(T3)에 대한 비(T1/T3)가 상기 제 3 열팽창계수(T3)의 상기 제 2 열팽창계수(T2)에 대한 비(T3/T2)보다 큰 경우에는, 상기 응력변형 완화층을 그 두께가 상기 기판 두께보다 크게 되도록 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  17. 제 15항에 있어서,
    상기 기판은 사파이어로 이루어지고,
    상기 응력변형 완화층은 실리콘으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  18. 제 17항에 있어서,
    상기 응력변형 완화층을 형성하는 공정은 (0001)면을 주면으로 하는 상기 기판 상에, (111)면을 성장면으로 하는 상기 응력변형 완화층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  19. 제 17항에 있어서,
    상기 반도체 기판을 형성하는 공정은 불화 수소산을 포함하는 용액을 사용하여 상기 응력변형 완화층을 제거하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 삭제
  21. 삭제
KR1020000009262A 1999-02-26 2000-02-25 반도체 장치 및 그 제조방법 KR100680423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP???11-050027 1999-02-26
JP5002799 1999-02-26

Publications (2)

Publication Number Publication Date
KR20000058188A KR20000058188A (ko) 2000-09-25
KR100680423B1 true KR100680423B1 (ko) 2007-02-08

Family

ID=12847528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000009262A KR100680423B1 (ko) 1999-02-26 2000-02-25 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6420197B1 (ko)
EP (1) EP1032099A3 (ko)
KR (1) KR100680423B1 (ko)
TW (1) TW449937B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof
JP5095064B2 (ja) * 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3889933B2 (ja) * 2001-03-02 2007-03-07 シャープ株式会社 半導体発光装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4457564B2 (ja) * 2002-04-26 2010-04-28 沖電気工業株式会社 半導体装置の製造方法
AU2003288989A1 (en) * 2002-11-28 2004-06-18 Showa Denko K.K. Boron phosphide-based compound semiconductor device, production method thereof and light-emitting diode
JP4282976B2 (ja) * 2002-11-28 2009-06-24 昭和電工株式会社 リン化硼素系化合物半導体素子、及びその製造方法、並びに発光ダイオード
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
WO2005060007A1 (en) * 2003-08-05 2005-06-30 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7312505B2 (en) * 2004-03-31 2007-12-25 Intel Corporation Semiconductor substrate with interconnections and embedded circuit elements
US7307331B2 (en) * 2004-03-31 2007-12-11 Intel Corporation Integrated radio front-end module with embedded circuit elements
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
WO2006050403A2 (en) * 2004-10-28 2006-05-11 Nitronex Corporation Gallium nitride/silicon based monolithic microwave integrated circuit
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
TWI285969B (en) * 2005-06-22 2007-08-21 Epistar Corp Light emitting diode and method of the same
EP1930486A4 (en) * 2005-08-25 2014-01-01 Tohoku Techno Arch Co Ltd METHOD FOR PRODUCING A SEMICONDUCTOR SUBSTRATE
US20070202360A1 (en) * 2005-10-04 2007-08-30 Nitronex Corporation Gallium nitride material transistors and methods for wideband applications
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US9608102B2 (en) * 2005-12-02 2017-03-28 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US20100269819A1 (en) * 2006-08-14 2010-10-28 Sievers Robert E Human Powered Dry Powder Inhaler and Dry Powder Inhaler Compositions
KR100878418B1 (ko) * 2006-11-27 2009-01-13 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 및 제조방법
TW200826322A (en) * 2006-12-15 2008-06-16 Kinik Co LED and manufacture method thereof
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
KR100945438B1 (ko) * 2008-01-10 2010-03-05 주식회사루미지엔테크 반도체 기판과 이의 제조 방법 및 반도체 소자
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
KR101064070B1 (ko) * 2008-11-25 2011-09-08 엘지이노텍 주식회사 반도체 발광소자
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
JP5521611B2 (ja) * 2010-02-15 2014-06-18 ソニー株式会社 光装置および光機器
KR20120100193A (ko) * 2011-03-03 2012-09-12 서울옵토디바이스주식회사 발광 다이오드 칩
JP5166594B1 (ja) 2011-12-12 2013-03-21 株式会社東芝 半導体発光素子
JP2015018840A (ja) 2013-07-08 2015-01-29 株式会社東芝 半導体発光素子
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
TWI636165B (zh) 2017-08-04 2018-09-21 財團法人工業技術研究院 磊晶晶圓
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326534A (ja) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体装置
JPH1140847A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 窒化ガリウム系半導体素子およびその製造方法
JPH1140893A (ja) * 1997-07-17 1999-02-12 Toshiba Corp 半導体発光素子及びその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180825A (en) * 1977-09-16 1979-12-25 Harris Corporation Heteroepitaxial deposition of GaP on silicon substrates
US5011550A (en) * 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
JPH0697280B2 (ja) * 1988-02-05 1994-11-30 富士写真フイルム株式会社 放射線像変換パネル
FR2675948A1 (fr) * 1991-04-23 1992-10-30 Centre Nat Rech Scient Materiaux semi-conducteurs a structure heteroepitaxiee et contrainte controlee, leur mode d'elaboration et leurs applications.
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
US5488233A (en) * 1993-03-11 1996-01-30 Kabushiki Kaisha Toshiba Semiconductor light-emitting device with compound semiconductor layer
US5432808A (en) * 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP3243111B2 (ja) 1993-03-15 2002-01-07 株式会社東芝 化合物半導体素子
JP3184717B2 (ja) 1993-10-08 2001-07-09 三菱電線工業株式会社 ＧａＮ単結晶およびその製造方法
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP3396356B2 (ja) * 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JPH10200208A (ja) * 1997-01-09 1998-07-31 Nec Corp 半導体レーザーモジュール
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3581035B2 (ja) * 1999-01-28 2004-10-27 日本電信電話株式会社 半導体集積構造体
TW449937B (en) * 1999-02-26 2001-08-11 Matsushita Electronics Corp Semiconductor device and the manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326534A (ja) * 1996-06-04 1997-12-16 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体装置
JPH1140847A (ja) * 1997-07-16 1999-02-12 Toshiba Corp 窒化ガリウム系半導体素子およびその製造方法
JPH1140893A (ja) * 1997-07-17 1999-02-12 Toshiba Corp 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
TW449937B (en) 2001-08-11
EP1032099A3 (en) 2005-11-16
KR20000058188A (ko) 2000-09-25
US6420197B1 (en) 2002-07-16
EP1032099A2 (en) 2000-08-30

Similar Documents

Publication Publication Date Title
KR100680423B1 (ko) 반도체 장치 및 그 제조방법
US9691712B2 (en) Method of controlling stress in group-III nitride films deposited on substrates
KR100905977B1 (ko) 광전자 적용 기판 제조방법
JP3505357B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
CN100505164C (zh) 氮化物半导体衬底的制造方法及复合材料衬底
JP3500281B2 (ja) 窒化ガリウム系半導体素子およびその製造方法
TW587346B (en) Optoelectronic device made by semiconductor compound
KR980006657A (ko) 반도체의 제조 방법 및 반도체 발광 소자
CN102714256A (zh) 具有用于补偿基底热膨胀的层的半导体发光器件
JP2013504197A (ja) 湾曲を制御する層を備えたｉｉｉ族の窒化物の発光デバイス
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
KR101470780B1 (ko) 광전 반도체 칩의 제조 방법 및 그러한 반도체 칩
US8541771B2 (en) Semiconductor device and method of manufacturing the same
JP4257815B2 (ja) 半導体装置
JP2000114599A (ja) 半導体発光素子
KR20050033911A (ko) 질화갈륨계 단결정 기판의 제조방법
KR101476143B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP3765457B2 (ja) 半導体素子
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
JPH11330553A (ja) 半導体素子およびその製造方法
JP2706592B2 (ja) 結晶基板の製造方法
JP4560885B2 (ja) 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法
JPH0964418A (ja) 発光素子及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee