JP4560885B2 - 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 Download PDFInfo
- Publication number
- JP4560885B2 JP4560885B2 JP2000127400A JP2000127400A JP4560885B2 JP 4560885 B2 JP4560885 B2 JP 4560885B2 JP 2000127400 A JP2000127400 A JP 2000127400A JP 2000127400 A JP2000127400 A JP 2000127400A JP 4560885 B2 JP4560885 B2 JP 4560885B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- semiconductor layer
- group iii
- lattice constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
この発明は、化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法に関し、特に、III−V族化合物半導体ヘテロ接合を有する化合物半導体装置、例えば半導体レーザに適用して好適なものである。
【0002】
【従来の技術】
GaInAsPを活性層、GaInPを光導波層、AlGaInPをクラッド層とする半導体レーザは、Alを含む層が活性層近傍に存在しないことから、出力5〜10Wの超高出力半導体レーザとして注目されている。
【0003】
一般的に、超高出力半導体レーザを得るためには、レーザを構成する半導体結晶の結晶性を良くする必要がある。結晶性を良くする手段の一つとして、異なる半導体材料が接合する接合面における格子定数を一致させることが挙げられる。
しかしながら、上述の半導体レーザにおいては、GaInAsP活性層の格子定数とGaInP光導波層の格子定数とを一致させて結晶成長を行うことによっても、結晶性の良い結晶を得ることができない。
【0004】
このような現象は、InP層およびGaInAs層の結晶成長においても見られることが報告されている(Conf.Proc.IPRM'97 pp.257-260) 。以下、InP層およびGaInAs層の結晶成長において、結晶性の良い結晶を得ることができない原因を簡単に説明する。いま、図8Aに示すように、GaInAs層101の格子定数をInPの格子定数と一致させてその上にInP層102を成長させる場合を考える。この場合、実際には、図8Bに示すように、InP層102の成長時にこのInP層102からPがGaInAs層101に拡散し、逆にGaInAs層101からAsがInP層102に拡散することにより、GaInAs層101とInP層102との接合面の近傍において、GaInAs層101側にGaInAsP層103が形成されるとともに、InP層102側にInAsP層104が形成されることが、結晶成長のその場観察によって明らかにされている。ここで、GaInAsP層103は、Pを含んでいてAsの組成が相対的に低いことによりGaInAs層101よりも格子定数が小さく、逆に、InAsP層104は、Asを含んでいることによりInP層102よりも格子定数が大きい。このため、GaInAs層101とInP層102との接合面においては、実際には大きな格子定数差が生じており、これが結晶性を悪化させる原因となっている。
【0005】
このGaInAs層101およびInP層102の関係は、上述の半導体レーザにおける、互いに異なるV族元素を含むGaInAsP活性層およびGaInP光導波層についても同様に考えることができる。したがって、GaInAsP活性層の格子定数とGaInP光導波層の格子定数とを一致させて結晶成長を行った場合に、結晶性の良い結晶を得ることができない原因は、GaInAsP活性層とGaInP光導波層との接合面において大きな格子定数差が発生していることによる。
【0006】
上記の報告例では、結晶性の悪化を抑制する手段として、有機金属化学気相成長(MOCVD)による結晶成長において、As原料であるアルシン(AsH3 )とP原料であるフォスフィン(PH3 )との供給タイミングを微妙に調節することにより、上記の格子定数差が極めて小さい接合面を得ることに成功している。
【0007】
【発明が解決しようとする課題】
しかしながら、上記の方法は、非常に微妙な供給タイミングの調節を必要とする。また、非常に微妙な供給タイミングの調節を必要とするため、上記の格子定数差は、基板の大きさや結晶成長炉の構造に大きく依存し、面積の大きい基板を用いた場合、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合に、格子定数差が極めて小さい接合面を均一に得ることが困難であるといった問題がある。
【0008】
したがって、この発明が解決しようとする課題は、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性に優れた半導体発光装置およびその製造方法を提供することにある。
【0009】
より一般的には、この発明が解決しようとする課題は、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性に優れた化合物半導体装置およびその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
上記課題を解決するために、この発明の第1の発明は、
V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
第2のIII−V族化合物半導体層上に第1のIII−V族化合物半導体層を成長させ、または、第1のIII−V族化合物半導体層上に第2のIII−V族化合物半導体層を成長させた場合に、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなる化合物半導体装置であって、第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2である
ことを特徴とするものである。
【0011】
この発明の第2の発明は、
V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
第2のIII−V族化合物半導体層上に第1のIII−V族化合物半導体層を成長させ、または、第1のIII−V族化合物半導体層上に第2のIII−V族化合物半導体層を成長させた場合に、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなる化合物半導体装置の製造方法であって、
第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2となるようにした
ことを特徴とするものである。
【0012】
この発明の第3の発明は、
V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
第2のIII−V族化合物半導体層上に第1のIII−V族化合物半導体層を成長させ、または、第1のIII−V族化合物半導体層上に第2のIII−V族化合物半導体層を成長させた場合に、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなる半導体発光装置であって、
第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2である
ことを特徴とするものである。
【0013】
この発明の第4の発明は、
V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
第2のIII−V族化合物半導体層上に第1のIII−V族化合物半導体層を成長させ、または、第1のIII−V族化合物半導体層上に第2のIII−V族化合物半導体層を成長させた場合に、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなる半導体発光装置の製造方法であって、
第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2となるようにした
ことを特徴とするものである。
【0014】
この発明において、典型的には、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されたときの格子定数をa3、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されたときの格子定数をa4、a5=a3−a4、a6=a1−a2としたとき、a5<a6である。接合面における第1のIII−V族化合物半導体層と第2のIII−V族化合物半導体層との格子定数差を十分に小さくし、良好な結晶性を得る観点より、好適には、0<a6/a1<0.03とし、より好適には、0<a6/a1<0.03、かつ、−0.01<a5/a3<0.01とする。また、典型的には、第1のIII−V族化合物半導体層のIII族元素の組成を変化させることにより、a1>a2となるように設定する。具体的には、例えば、第1のIII−V族化合物半導体層がIII族元素として少なくともInを含む場合には、このInの組成を高くすることにより、a1>a2となるように設定する。
【0015】
この発明において、第1のIII−V族化合物半導体層および第2のIII−V族化合物半導体層は、典型的には、III族元素として少なくともInを含むものである。具体的には、例えば、第1のIII−V族化合物半導体層がGaInAsP層、第2のIII−V族化合物半導体層がGaInP層である場合や、第1のIII−V族化合物半導体層がGaInAs層、第2のIII−V族化合物半導体層がInP層である場合などである。
【0016】
この発明において、特に半導体発光装置、具体的には半導体レーザや発光ダイオードにおいては、例えば、第1のIII−V族化合物半導体層は活性層、第2のIII−V族化合物半導体層は光導波層であり、典型的には活性層はGaInAsP層、光導波層はGaInP層である。
【0017】
この発明において、化合物半導体装置としては、半導体レーザ、発光ダイオードなどの半導体発光装置のほか、高電子移動度トランジスタ(HEMT)、共鳴トンネルトランジスタなどのヘテロ接合トランジスタやその他のヘテロ接合デバイスも含まれる。
【0018】
この発明において、第1のIII−V族化合物半導体層および第2のIII−V族化合物半導体層の成長は、典型的には、気相成長、例えば有機金属化学気相成長(MOCVD)法を用いて行われる。
【0019】
上述のように構成されたこの発明によれば、第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2であることにより、第2のIII−V族化合物半導体層上に第1のIII−V族化合物半導体層を成長させ、または、第1のIII−V族化合物半導体層上に第2のIII−V族化合物半導体層を成長させた場合に、接合面の近傍の部分の第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、接合面の近傍の部分の第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなっても、a1=a2である場合に比べて、接合面における第1のIII−V族化合物半導体層と第2のIII−V族化合物半導体層との格子定数差を減少させることができ、もしくは皆無にすることができる。このため、接合面における第1のIII−V族化合物半導体層および第2のIII−V族化合物半導体層の欠陥の発生を減少させることができる。
【0020】
また、この発明によれば、第1のIII−V族化合物半導体層の格子定数a1および第2のIII−V族化合物半導体層の格子定数a2が上述の条件を満たすように成長条件を設定するだけでよいので、第1のIII−V族化合物半導体層と第2のIII−V族化合物半導体層との接合面における格子定数差は、基板の大きさや結晶成長炉の構造にほとんど依存せず、面積の大きい基板を用いた場合や、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、半導体結晶の均一性および結晶性を良好にすることができる。
【0021】
【発明の実施の形態】
以下、この発明の一実施形態について図面を参照しながら説明する。
図1はこの発明の第1の実施形態による半導体レーザを示す。この半導体レーザは、GaInAsPを活性層とした超高出力半導体レーザである。
【0022】
図1に示すように、この一実施形態による半導体レーザにおいては、n型GaAs基板1上に、n型GaInPバッファ層2、n型AlGaInPクラッド層3、GaInP光導波層4、GaInAsP活性層5、GaInP光導波層6、p型AlGaInPクラッド層7、p型GaInP層8およびp型GaAsキャップ層9が順次積層されている。ここで、GaInAsP活性層5とGaInP光導波層4、6との接合の近傍の詳細な構造については後述する。
【0023】
n型GaAs基板1は、例えば、(100)面から[0−1−1]方向に8°オフした主面を有するものである。n型GaInPバッファ層2は厚さが例えば0.03μmであり、GaInPの組成は例えばGa0.5 In0.5 Pである。n型AlGaInPクラッド層3は厚さが例えば1μmであり、AlGaInPの組成は例えば(Al0 .7Ga0.3 )0.5 In0.5 Pである。GaInP光導波層4の厚さは例えば0.037μmであり、GaInPの組成は例えばGa0.5 In0.5 Pである。GaInAsP活性層5は厚さが例えば0.012μmであり、GaInAsPの組成は例えばGa0.85In0.15As0.65P0.35である。GaInP光導波層6は厚さが例えば0.037μmであり、GaInPの組成は例えばGa0.5 In0.5 Pである。p型AlGaInPクラッド層7は厚さが例えば1μmであり、AlGaInPの組成は例えば(Al0 .7Ga0.3 )0.5 In0.5 Pである。p型GaInP層8は厚さが例えば0.03μmであり、GaInPの組成は例えばGa0.5 In0.5 Pである。p型GaAsキャップ層9は厚さが例えば0.25μmである。n型GaInPバッファ層2およびn型AlGaInPクラッド層3のn型不純物としては例えばSiが用いられ、p型AlGaInPクラッド層7、p型GaInP層8およびp型GaAsキャップ層9のp型不純物としては例えばZnが用いられる。
【0024】
p型AlGaInPクラッド層7の上層部、p型GaInP層8およびp型GaAsキャップ層9は所定幅のメサ形状を有する。このメサ部の両側の部分にはn型GaAs電流ブロック層10が埋め込まれている。
【0025】
メサ部のp型GaAsキャップ層9およびその両側のn型GaAs電流ブロック層10上にp側電極11が、p型GaAsキャップ層9とオーミック接触して設けられている。このp側電極11としては例えばTi/Pt/Au電極が用いられる。一方、n型GaAs基板1の裏面にはn側電極12が、このn型GaAs基板1とオーミック接触して設けられている。このn側電極12としては例えばAuGe/Ni電極やIn電極が用いられる。
【0026】
図2にこの半導体レーザのエネルギーバンド構造を示す。図2中、Ec は伝導帯の下端のエネルギーを示す。
【0027】
この半導体レーザにおいては、n型AlGaInPクラッド層3とGaInP光導波層4との接合面およびGaInP光導波層6とp型AlGaInPクラッド層7との接合面においては、接合面の両側の半導体層にV族元素として同じもの、すなわちPしか含まれていないので、これらの半導体層の成長時にこれらの接合面において格子定数の変化が生じることはない。これに対し、GaInP光導波層4、6とGaInAsP活性層5との二つの接合面に加えて、n型GaAs基板1とn型AlGaInPクラッド層3およびp型AlGaInPクラッド層7との二つの接合面、p型GaAsキャップ層9とn型AlGaInPクラッド層3およびp型AlGaInPクラッド層7との二つの接合面においても、接合面の両側の半導体層に含まれているV族元素が異なるため、格子定数差が生じる。この一実施形態においては、これらの中で接合面における格子定数差による影響が最も大きく、結晶性が悪化しやすい、GaInP光導波層4、6およびGaInAsP活性層5にこの発明を適用する。すなわち、n型GaInPバッファ層2、n型AlGaInPクラッド層3、GaInP光導波層4、6、p型AlGaInPクラッド層7、p型GaInP層8およびp型GaAsキャップ層9の格子定数a2は、n型GaAs基板1の格子定数とほぼ一致させているが、GaInAsP活性層5の格子定数a1だけは、In組成を十分に高くすることにより、n型GaAs基板1の格子定数よりも大きくしている。すなわち、a1>a2としている。これらの条件を満たす半導体層の組成の具体例は上述したとおりである。
【0028】
図3に、この半導体レーザにおけるGaInAsP活性層5の近傍の詳細な構造を示す。図3に示すように、GaInAsP活性層5とGaInP光導波層4との接合面においては、GaInP光導波層4側にGaInAsP層13が形成されているとともに、GaInAsP活性層5側にGaInAsP層14が形成されている。同様に、GaInAsP活性層5とGaInP光導波層6との接合面においては、GaInP光導波層6側にGaInAsP層15が形成されているとともに、GaInAsP活性層5側にGaInAsP層16が形成されている。ここで、GaInAsP層14、16のPの組成はGaInAsP活性層5のPの組成より高くなっている。そして、GaInAsP層14、16の格子定数をa3、GaInAsP層13、15の格子定数をa4、a5=a3−a4、a6=a1−a2としたとき、a5<a6となっている。より詳細には、0<a6/a1<0.03、かつ、−0.01<a5/a3<0.01となるように設定されている。
【0029】
次に、上述のように構成されたこの一実施形態による半導体レーザの製造方法について説明する。
【0030】
この半導体レーザを製造するには、まず、図1に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したn型GaAs基板1上に、例えば減圧MOCVD法により、n型GaInPバッファ層2、n型AlGaInPクラッド層3、GaInP光導波層4、GaInAsP活性層5、GaInP光導波層6、p型AlGaInPクラッド層7、p型GaInP層8およびp型GaAsキャップ層9を順次成長させる。ここで、これらの層の成長温度は例えば650〜720℃程度とする。また、これらの層の成長原料は、例えば、III族元素であるGaの原料としてはトリメチルガリウム((CH3 )3 Ga、TMGa)を、III族元素であるAlの原料としてはトリメチルアルミニウム((CH3 )3 Al、TMAl)を、III族元素であるInの原料としてはトリメチルインジウム((CH3 )3 In、TMIn)を、V族元素であるAsの原料としてはアルシン(AsH3 )を、V族元素であるPの原料としてはフォスフィン(PH3 )を用いる。また、n型不純物のドーパントとしては例えばシラン(SiH4 )を用い、p型不純物のドーパントとしては例えばジメチル亜鉛((CH3 )2 Zn、DMZn)を用いる。
【0031】
図4に、GaInP光導波層4、GaInAsP活性層5およびGaInP光導波層6の成長時の成長原料の供給のタイミングチャートの一例を示す。この場合、a1>a2とするために、GaInAsP活性層5の成長時には、TMInの流量を格子整合条件の流量よりも少なくする。
【0032】
これらのGaInP光導波層4、GaInAsP活性層5およびGaInP光導波層6の成長時に、図3に示すような構造が形成される。すなわち、GaInP光導波層4とGaInAsP活性層5との接合面においては、GaInAsP活性層5からGaInP光導波層4にAsが拡散することによりGaInAsP層13が形成されるとともに、GaInP光導波層4からGaInAsP活性層5にPが拡散することにより、よりPの組成が高く、逆にAsの組成がより低いGaInAsP層14が形成される。同様に、GaInAsP活性層5とGaInP光導波層6との接合面においては、GaInAsP活性層5からGaInP光導波層6にAsが拡散することによりGaInAsP層15が形成されるとともに、GaInP光導波層6からGaInAsP活性層5にPが拡散することにより、よりPの組成が高く、逆にAsの組成がより低いGaInAsP層16が形成される。ここで、GaInAsP層13、15の格子定数a4はGaInP光導波層4、6の格子定数a2より大きく、GaInAsP層14、16の格子定数a3はGaInAsP活性層5の格子定数a1より小さいが、上述のようにGaInAsP活性層5の格子定数a1をあらかじめGaInP光導波層4、6の格子定数a2より大きく設定してあるので、a5<a6となる。
【0033】
次に、p型GaAsキャップ層9の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより例えばSiO2 膜(図示せず)を形成した後、このSiO2 膜上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてSiO2 膜をエッチングによりパターニングし、ストライプ形状とする。次に、このストライプ形状のSiO2 膜をマスクとしてp型AlGaInPクラッド層7の厚さ方向の所定の深さまでエッチングを行うことによりメサ部を形成する。
【0034】
次に、再度、減圧MOCVD法により、ストライプ形状のSiO2 膜をマスクとしてn型GaAs電流ブロック層10を選択成長させて、メサ部の両側の部分を埋め込む。
【0035】
次に、マスクとして用いられたストライプ形状のSiO2 膜をエッチング除去した後、p型GaAsキャップ層9およびn型GaAs電流ブロック層10の全面に真空蒸着法などによりp側電極11を形成するとともに、n型GaAs基板1の裏面に例えば真空蒸着法などによりn側電極12を形成する。
【0036】
この後、上述のようにしてレーザ構造が形成されたn型GaAs基板1を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、図1に示すように、目的とする半導体レーザが製造される。
【0037】
図5、図6および図6に、GaInP光導波層4、6の格子定数a2に対してGaInAsP活性層5の格子定数a1を変化させた三つの試料について行ったX線回折(使用X線:Kα1)の測定結果および試料表面の微分干渉顕微鏡写真(倍率25倍)を示す。ここで、図5の試料におけるGaInAsP活性層5の格子定数a1は5.674Åで格子不整合((a1−a2)/a2)は+0.4%、図6の試料におけるGaInAsP活性層5の格子定数a1は5.664Åで格子不整合は+0.2%、図7の試料におけるGaInAsP活性層5の格子定数a1は5.653Åで格子不整合は0%(完全格子整合)である。なお、使用したn型GaAs基板1は主面が(100)面から8°オフしたものであることにより、図5A、図6Aおよび図7AにおけるX線回折角度は、主面が(100)面である場合に比べて低角側に8°シフトしており、このため主面が(100)面である場合には33°付近に見られるGaAsのピークは25°付近に見られる。
【0038】
図7Bから明らかなように、GaInAsP活性層5の格子定数とGaInP光導波層4、6の格子定数とが一致している場合、すなわちa1=a2の場合には、試料表面に欠陥に起因する多くのピットが見られる。これは、a1=a2の場合には、GaInP光導波層4、6とGaInAsP活性層5との接合面において大きな格子定数差が発生し、その接合面において欠陥が発生し、結果として試料表面にピットを発生させるためである。したがって、この条件の下では、良い結晶性の試料を得ることができない。これに対して、図5Bおよび図6Bから明らかなように、GaInAsP活性層5の格子定数a1がGaInP光導波層4、6の格子定数a2に対して大きい場合、すなわちこの一実施形態におけるようにa1>a2の場合には、試料表面のピットは見られない。つまり、a1>a2の場合には、GaInP光導波層4、6とGaInAsP活性層5との接合面における格子定数差は、a1=a2の場合と比べて軽減もしくは解消される。したがって、その接合面において欠陥が発生することはなく、試料表面にピットが見られない良い結晶性の試料を得ることができる。
【0039】
以上のように、この一実施形態によれば、GaInAsP活性層5の格子定数a1に対してGaInP光導波層4、6の格子定数a2を大きくしていることにより、すなわち、a1>a2としていることにより、GaInP光導波層4、6とGaInAsP活性層5との接合面における格子定数差を小さくすることができ、これによって接合面における欠陥の発生を抑えることができ、これらのGaInP光導波層4、6およびGaInAsP活性層5の結晶性を良好にすることができる。そして、a1>a2となるようにGaInP光導波層4、6およびGaInAsP活性層5の成長条件を設定するだけでよいので、GaInP光導波層4、6とGaInAsP活性層5との接合面における格子定数差は、基板の大きさや結晶成長炉の構造にほとんど依存せず、したがって面積の大きい基板を用いた場合や、生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、これらのGaInP光導波層4、6およびGaInAsP活性層5の均一性および結晶性を良好にすることができる。
【0040】
以上、この発明の一実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0041】
例えば、上述の一実施形態において挙げた数値、構造、基板、原料、プロセスなどはあくまでも一例に過ぎず、必要に応じて、これらと異なる数値、構造、基板、原料、プロセスなどを用いてもよい。
【0042】
【発明の効果】
以上説明したように、この発明によれば、第1のIII−V族化合物半導体層の格子定数をa1、第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2としていることにより、成長原料の微妙な供給タイミングの調節を必要とすることなく、面積の大きい基板を用いた場合や生産用の結晶成長炉のように多数枚の基板上に成長を行う場合においても、優れた半導体結晶の均一性および結晶性を得ることができる。
【図面の簡単な説明】
【図1】この発明の一実施形態による半導体レーザを示す断面図である。
【図2】この発明の一実施形態による半導体レーザのエネルギーバンド構造を示す略線図である。
【図3】この発明の一実施形態による半導体レーザの活性層近傍の詳細な構造を示す一部拡大断面図である。
【図4】この発明の一実施形態による半導体レーザの製造方法においてGaInP光導波層およびGaInAsP活性層の成長を行う際の原料供給のタイミングチャートを示す略線図である。
【図5】この発明の一実施形態による半導体レーザの製造方法においてGaInP光導波層の格子定数a2に対してGaInAsP活性層の格子定数a1を変化させた場合のX線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図6】この発明の一実施形態による半導体レーザの製造方法においてGaInP光導波層の格子定数a2に対してGaInAsP活性層の格子定数a1を変化させた場合のX線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図7】この発明の一実施形態による半導体レーザの製造方法においてGaInP光導波層の格子定数a2に対してGaInAsP活性層の格子定数a1を変化させた場合のX線回折の測定結果および試料表面を微分干渉顕微鏡で撮影した図面代用写真を示す。
【図8】従来の半導体レーザにおける問題点を説明するための断面図である。
【符号の説明】
1・・・n型GaAs基板、3・・・n型AlGaInPクラッド層、4、6・・・GaInP光導波層、5・・・GaInAsP活性層、7・・・p型AlGaInPクラッド層、9・・・p型GaAsキャップ層、10・・・n型GaAs電流ブロック層、11・・・p側電極、12・・・n側電極
Claims (14)
- V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
上記第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、上記第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
上記第2のIII−V族化合物半導体層上に上記第1のIII−V族化合物半導体層を成長させ、または、上記第1のIII−V族化合物半導体層上に上記第2のIII−V族化合物半導体層を成長させた場合に、上記接合面の近傍の部分の上記第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、上記接合面の近傍の部分の上記第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなり、
上記第1のIII−V族化合物半導体層の格子定数をa1、上記第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2であり、
上記接合面の近傍の部分の上記第1のIII−V族化合物半導体層にPが導入されたときの格子定数をa3、上記接合面の近傍の部分の上記第2のIII−V族化合物半導体層にAsが導入されたときの格子定数をa4、a5=a3−a4、a6=a1−a2としたとき、a5<a6である化合物半導体装置。 - 0<a6/a1<0.03である請求項1記載の化合物半導体装置。
- 0<a6/a1<0.03、かつ、−0.01<a5/a3<0.01である請求項1記載の化合物半導体装置。
- 上記第1のIII−V族化合物半導体層のIII族元素の組成を変化させることにより、a1>a2となるように設定されている請求項1記載の化合物半導体装置。
- 上記第1のIII−V族化合物半導体層はIII族元素として少なくともInを含み、このInの組成を高くすることにより、a1>a2となるように設定されている請求項1記載の化合物半導体装置。
- 上記第1のIII−V族化合物半導体層はGaInAsP層であり、上記第2のIII−V族化合物半導体層はGaInP層である請求項1記載の化合物半導体装置。
- 気相成長により上記成長を行う請求項1記載の化合物半導体装置。
- V族元素として少なくともAsを含む第1のIII−V族化合物半導体層と、
上記第1のIII−V族化合物半導体層と接合を形成し、V族元素として少なくともPを含み、上記第1のIII−V族化合物半導体層と異なる第2のIII−V族化合物半導体層とを有し、
上記第2のIII−V族化合物半導体層上に上記第1のIII−V族化合物半導体層を成長させ、または、上記第1のIII−V族化合物半導体層上に上記第2のIII−V族化合物半導体層を成長させた場合に、上記接合面の近傍の部分の上記第2のIII−V族化合物半導体層にAsが導入されることによりその部分の格子定数が大きくなるとともに、上記接合面の近傍の部分の上記第1のIII−V族化合物半導体層にPが導入されることによりその部分の格子定数が小さくなる化合物半導体装置を製造する場合に、
上記第1のIII−V族化合物半導体層の格子定数をa1、上記第2のIII−V族化合物半導体層の格子定数をa2としたとき、a1>a2となり、
上記接合面の近傍の部分の上記第1のIII−V族化合物半導体層にPが導入されたときの格子定数をa3、上記接合面の近傍の部分の上記第2のIII−V族化合物半導体層にAsが導入されたときの格子定数をa4、a5=a3−a4、a6=a1−a2としたとき、a5<a6となるようにする化合物半導体装置の製造方法。 - 0<a6/a1<0.03である請求項8記載の化合物半導体装置の製造方法。
- 0<a6/a1<0.03、かつ、−0.01<a5/a3<0.01である請求項8記載の化合物半導体装置の製造方法。
- 上記第1のIII−V族化合物半導体層のIII族元素の組成を変化させることにより、a1>a2となるように設定されている請求項8記載の化合物半導体装置の製造方法。
- 上記第1のIII−V族化合物半導体層はIII族元素として少なくともInを含み、このInの組成を大きくすることにより、a1>a2となるように設定されている請求項8記載の化合物半導体装置の製造方法。
- 上記第1のIII−V族化合物半導体層はGaInAsP層であり、上記第2のIII−V族化合物半導体層はGaInP層である請求項8記載の化合物半導体装置の製造方法。
- 気相成長により上記成長を行う請求項8記載の化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000127400A JP4560885B2 (ja) | 2000-04-27 | 2000-04-27 | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000127400A JP4560885B2 (ja) | 2000-04-27 | 2000-04-27 | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001308463A JP2001308463A (ja) | 2001-11-02 |
JP2001308463A5 JP2001308463A5 (ja) | 2006-12-28 |
JP4560885B2 true JP4560885B2 (ja) | 2010-10-13 |
Family
ID=18636998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000127400A Expired - Fee Related JP4560885B2 (ja) | 2000-04-27 | 2000-04-27 | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4560885B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202880A (ja) * | 1988-02-09 | 1989-08-15 | Toshiba Corp | ダブルヘテロウェハ及びダブルヘテロ接合型半導体レーザ装置 |
JPH01286487A (ja) * | 1988-05-13 | 1989-11-17 | Toshiba Corp | 半導体レーザの製造方法 |
JPH0541564A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体多重歪量子井戸構造 |
JPH06275919A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 光半導体素子 |
JPH07235730A (ja) * | 1994-02-22 | 1995-09-05 | Matsushita Electric Ind Co Ltd | 歪多重量子井戸構造およびその製造方法ならびに半導体レーザ |
JPH08102566A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 量子井戸構造光半導体装置及びその製造方法 |
JPH08321656A (ja) * | 1995-05-25 | 1996-12-03 | Nec Corp | 半導体レーザおよびその製造方法 |
-
2000
- 2000-04-27 JP JP2000127400A patent/JP4560885B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01202880A (ja) * | 1988-02-09 | 1989-08-15 | Toshiba Corp | ダブルヘテロウェハ及びダブルヘテロ接合型半導体レーザ装置 |
JPH01286487A (ja) * | 1988-05-13 | 1989-11-17 | Toshiba Corp | 半導体レーザの製造方法 |
JPH0541564A (ja) * | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体多重歪量子井戸構造 |
JPH06275919A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 光半導体素子 |
JPH07235730A (ja) * | 1994-02-22 | 1995-09-05 | Matsushita Electric Ind Co Ltd | 歪多重量子井戸構造およびその製造方法ならびに半導体レーザ |
JPH08102566A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 量子井戸構造光半導体装置及びその製造方法 |
JPH08321656A (ja) * | 1995-05-25 | 1996-12-03 | Nec Corp | 半導体レーザおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001308463A (ja) | 2001-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3785970B2 (ja) | Iii族窒化物半導体素子の製造方法 | |
US5780876A (en) | Compound semiconductor light emitting device and manufacturing method thereof | |
US6829273B2 (en) | Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same | |
JP2656397B2 (ja) | 可視光レーザダイオードの製造方法 | |
US20050178471A1 (en) | Nitride semiconductor, semiconductor device, and method of manufacturing the same | |
JP3153153B2 (ja) | 窒化ガリウム系半導体レーザおよびその製造方法 | |
JPH10321962A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
KR20030074314A (ko) | 3족 질화물계 화합물 반도체 레이저 | |
JP2002232082A (ja) | 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 | |
EP1005123B1 (en) | Semiconductor laser, semiconductor device and their manufacturing methods | |
JP4608731B2 (ja) | 半導体レーザの製造方法 | |
US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
JP4560885B2 (ja) | 化合物半導体装置およびその製造方法ならびに半導体発光装置およびその製造方法 | |
KR20000077066A (ko) | 반도체 레이저, 그 제조 방법, 반도체 장치 및 그 제조 방법 | |
KR20100063058A (ko) | 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법 | |
JP2002076518A (ja) | 半導体レーザおよび半導体素子並びにそれらの製造方法 | |
JP4363415B2 (ja) | 結晶膜、結晶基板および半導体装置 | |
JP2728672B2 (ja) | 半導体レーザ装置、ダブルヘテロウエハおよびその製造方法 | |
JP3146501B2 (ja) | 半導体レーザ及びその製造方法 | |
JP2003158074A (ja) | 半導体多層基板および半導体多層膜の製造方法 | |
US7046708B2 (en) | Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions | |
JP2009088230A (ja) | 半導体発光素子およびその製造方法 | |
JP3556593B2 (ja) | 化合物半導体発光素子およびその製造方法 | |
JP2003124575A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP3188931B2 (ja) | 薄膜成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100719 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |