KR100679967B1 - 전기 광학 장치, 그 구동 회로 및 전자 기기 - Google Patents

전기 광학 장치, 그 구동 회로 및 전자 기기 Download PDF

Info

Publication number
KR100679967B1
KR100679967B1 KR1020060003737A KR20060003737A KR100679967B1 KR 100679967 B1 KR100679967 B1 KR 100679967B1 KR 1020060003737 A KR1020060003737 A KR 1020060003737A KR 20060003737 A KR20060003737 A KR 20060003737A KR 100679967 B1 KR100679967 B1 KR 100679967B1
Authority
KR
South Korea
Prior art keywords
circuit
electro
signal
switching element
sampling
Prior art date
Application number
KR1020060003737A
Other languages
English (en)
Other versions
KR20060084363A (ko
Inventor
다케히코 구보타
신스케 후지카와
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060084363A publication Critical patent/KR20060084363A/ko
Application granted granted Critical
Publication of KR100679967B1 publication Critical patent/KR100679967B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/50—Culture of aquatic animals of shellfish
    • A01K61/51—Culture of aquatic animals of shellfish of gastropods, e.g. abalones or turban snails
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/30—Culture of aquatic animals of sponges, sea urchins or sea cucumbers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Environmental Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Animal Husbandry (AREA)
  • Zoology (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 계조 신호가 각 데이터선에 샘플링되는 기간을 단축하지 않고 고스트(ghost)의 발생을 방지하는 것을 과제로 한다.
본 발명의 펄스 출력 회로(20)는 순서대로 액티브 레벨로 되는 복수의 샘플링 펄스(SMP)를 출력한다. 각 단위 회로(U)에는 펄스 출력 회로(20)로부터 샘플링 펄스(SMP)가 공급된다. 신호선(40)에는 각 OLED 소자(15)의 계조를 순차로 지정하는 계조 신호(Dg)가 공급된다. 각 단위 회로(U)는 계조 신호(Dg)를 펄스 출력 회로(20)로부터의 샘플링 펄스(SMP)에 따라 샘플링하는 트랜스미션 게이트(G1)와, 트랜스미션 게이트(G1)와 데이터선(45) 사이에 개재된 트랜스미션 게이트(G2)와, 트랜스미션 게이트(G2)의 출력 단자의 전압을 유지하는 커패시터(C)를 갖는다. 트랜스미션 게이트(G2)는 트랜스미션 게이트(G1)에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 오프(off) 상태로 된다.
계조 신호, 샘플링, 트랜스미션 게이트, 펄스 출력

Description

전기 광학 장치, 그 구동 회로 및 전자 기기{ELECTRO-OPTICAL DEVICE, DRIVING CIRCUIT OF ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 제 1 실시예에 따른 전기 광학 장치의 구성을 나타낸 회로도.
도 2는 전기 광학 장치의 동작을 나타낸 타이밍 차트.
도 3은 2단의 래치 회로(34, 64)를 배치한 전기 광학 장치의 구성을 나타낸 회로도.
도 4는 이 전기 광학 장치의 동작을 나타낸 타이밍 차트.
도 5는 제 1 실시예의 변형예(제 1 형태)의 구성을 나타낸 회로도.
도 6은 제 1 실시예의 변형예(제 2 형태)의 구성을 나타낸 회로도.
도 7은 제 1 실시예의 변형예(제 3 형태)의 구성을 나타낸 회로도.
도 8은 제 3 형태에 따른 전기 광학 장치의 동작을 나타낸 타이밍 차트.
도 9는 제 1 실시예의 변형예(제 4 형태)의 구성을 나타낸 회로도.
도 10은 본 발명의 제 2 실시예에 따른 전기 광학 장치의 구성을 나타낸 회로도.
도 11은 제 2 실시예의 변형예(제 1 형태)의 구성을 나타낸 회로도.
도 12는 다른 형태에 따른 전기 광학 장치의 구성을 나타낸 회로도.
도 13은 제 2 실시예의 변형예(제 2 형태)의 구성을 나타낸 회로도.
도 14는 제 2 실시예의 변형예(제 3 형태)의 구성을 나타낸 회로도.
도 15는 화상 형성 장치의 구성을 나타낸 종단 측면도.
도 16은 다른 형태에 따른 화상 형성 장치의 구성을 나타낸 종단 측면도.
도 17은 다른 형태에 따른 전기 광학 장치의 구성을 나타낸 블록도.
도 18은 종래의 구성에서의 문제점을 설명하기 위한 타이밍 차트.
*도면의 주요 부분에 대한 부호의 설명*
D1, D2, D3 : 전기 광학 장치
10 : 화소부
P(P1) : 화소 회로
11, 12 : 트랜지스터
15 : OLED 소자
20 : 펄스 출력 회로
21 : 시프트 레지스터
22 : AND 회로
32, 33, 342, 371, 372 : 인버터
35 : 출력 인버터
34 : 래치 회로
30 : 데이터 출력 제어 회로
40 : 신호선
45 : 데이터선
51 : 양극측 전원선
53 : 음극측 전원선
G1, G2 : 트랜스미션 게이트
C(C1, Ca, Cb, Cc) : 커패시터
36 : OR 회로
37 : 지연 회로
341, 38 : 클록드 인버터
본 발명은 OLED(Organic Light Emitting Diode) 소자 등의 전기 광학 소자를 제어하는 기술에 관한 것이다.
복수의 전기 광학 소자를 구비한 전기 광학 장치가 종래부터 널리 보급되고 있다. 각 전기 광학 소자는 복수의 데이터선 중 어느 하나에 대응하여 배치되고, 이 데이터선에 인가되는 전압에 따라 계조가 제어된다. 각 데이터선은 이것에 대응하도록 배치된 스위칭 소자를 통하여 신호선에 공통적으로 접속된다. 이 신호선에는 소정 주기에서 어느 하나의 전기 광학 소자의 계조에 따른 전압으로 이루어진 계조 신호가 공급된다. 그리고, 소정 기간(이하 「샘플링 기간」이라고 함)마다 순서대로 액티브 레벨로 되는 펄스 신호(이하 「샘플링 펄스」라고 함)에 의해 각 스위칭 소자가 순서대로 온 상태로 되어 계조 신호가 각 데이터선에 분배되고, 이 결과로서 각 데이터선의 전압은 계조 신호에 따른 전압이 된다.
이 구성에서, 계조 신호가 1개의 전기 광학 소자의 계조에 따른 레벨을 유지하는 기간과, 이 계조 신호에 대한 각 샘플링 기간이 시간축상에서 완전히 합치되어 있으면, 각 데이터선에 대하여 소기(所期)의 전압을 인가할 수 있다. 그러나, 신호선에서의 전압 강하나 무딘 파형과 같은 여러가지 이유에 의해, 계조 신호가 샘플링 기간에 대하여 지연되는 경우가 있다. 이 경우, 1개의 샘플링 기간내에서 계조 신호의 레벨이 변동하게 되기 때문에, 각 데이터선에 대하여 소기의 전압을 인가할 수 없고, 이 결과로서 각 데이터선을 따라서 계조의 불균일(소위, 고스트(ghost))이 발생하는 문제가 있다.
이 문제를 해결하기 위한 기술로서, 예를 들면 특허문헌 1이나 특허문헌 2에는 도 18에 나타난 바와 같이, 각 샘플링 펄스(SMP[j])(j는 자연수)가 간격(D)을 두고 순서대로 액티브 레벨로 되는 구성이 개시되어 있다. 이 구성에 의하면, 각 샘플링 기간(Ps)의 종점으로부터 그 직후의 샘플링 기간(Ps)의 시점까지 계조 신호는 어느 하나의 스위칭 소자에 의해서도 샘플링되지 않기 때문에, 도 18에 「Dg(지연됨)」로 하여 나타난 바와 같이 계조 신호가 지연됐다고 해도, 이 지연량이 기간(D)의 시간 길이의 범위내에 있는 한, 계조 신호의 변동에 기인하여 데이터선의 전압에 오차가 발생하는 사태는 방지된다.
[특허문헌 1] 일본국 공개특허 평5-241536호 공보(도 1 및 도 2)
[특허문헌 2] 일본국 공개특허 평9-212133호 공보(도 1 및 도 2)
그러나, 이 기술에서는 계조 신호가 실제로 데이터선에 샘플링되는 시간 길이를 간격(D)분만큼 단축하지 않을 수 없다. 따라서, 각 데이터선에 대하여 짧은 주기에서 계조 신호를 받아들이지 않으면 안될 경우(예를 들면, 데이터선의 개수가 많을 경우)에는 각 데이터선에 대하여 계조 신호를 충분히 받아들일 수 없고, 각 전기 광학 소자의 계조를 정밀도가 좋게 제어하는 것이 곤란해진다는 문제가 있다. 본 발명은 이와 같은 사정을 감안하여 이루어진 것이며, 계조 신호가 각 데이터선에 샘플링되는 기간을 단축하지 않고 고스트의 발생을 방지한다는 과제의 해결을 목적으로 한다.
이 과제를 해결하기 위해서, 본 발명에 따른 구동 회로(소위 수평 주사 회로)는 각각이 순서대로 액티브 레벨로 되는 복수의 샘플링 펄스를 출력하는 펄스 출력 회로와, 각각에 펄스 출력 회로로부터 샘플링 펄스가 공급되는 복수의 단위 회로와, 각 전기 광학 소자의 계조를 순차로 지정하는 계조 신호가 공급되는 신호선을 구비하고, 각 단위 회로는 신호선에 공급되는 계조 신호를 펄스 출력 회로로부터의 샘플링 펄스에 따라 샘플링하는 제 1 스위칭 소자(예를 들면 각 실시예에서의 트랜스미션 게이트(G1))와, 제 1 스위칭 소자와 데이터선 사이에 개재되어, 상기 제 1 스위칭 소자에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 오프 상태로 되는 제 2 스위칭 소자(예를 들면 각 실시예에서의 트랜스미션 게이트(G2)나 클록드 인버터(38))와, 제 2 스위칭 소자의 출력단의 전압을 유지하는 유지 용 량(storage capacitor)을 갖는다.
이 구성에 의하면, 제 1 스위칭 소자에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 제 2 스위칭 소자가 오프 상태로 되는 것에 의해 데이터선에 대한 계조 신호의 공급이 정지되기 때문에, 샘플링 기간에 대한 계조 신호의 지연량이 소정 기간내이면, 이 지연에 기인한 데이터선의 전압의 오차를 방지할 수 있다. 한편, 소정 기간에서 제 2 스위칭 소자가 오프 상태로 천이된다고 해도, 그 출력단의 전압(즉, 데이터선에 인가되는 전압 또는 이것에 대응하는 전압)은 유지 용량에 의해 그 직전의 전압으로 유지된다. 따라서, 본 발명에 의하면, 각 데이터선에 대하여 계조 신호에 따른 전압을 정밀도가 좋게 인가하여 고스트(ghost)의 발생을 방지할 수 있다. 또한, 본 발명에서의 전기 광학 소자라는 것은 전기적인 작용에 따라 투과율이나 휘도와 같은 광학적인 특성이 변화되는 소자이다. 예를 들면, OLED 소자 이외에, 무기 EL 다이오드 소자나 발광 다이오드 소자, 혹은 액정 소자 등이 본 발명의 전기 광학 소자의 개념에 포함된다. 또한, 본 발명에서의 유지 용량은 예를 들면 제 2 스위칭 소자의 출력 단자에 일단(一端)이 접속된 용량 소자(예를 들면 후술하는 각 실시예에서의 커패시터(C))이다.
본 발명의 바람직한 형태에서는 각각에 별개의 전위가 공급되는 제 1 및 제 2 전위 공급선과, 제 1 전위 공급선과 제 2 전위 공급선 사이에 개재된 평활용(平滑用) 용량(예를 들면 도 5나 도 11에 나타낸 커패시터(C1))이 설치되고, 유지 용량의 타단(他端)은 평활용 용량의 일단에 접속된다. 이 구성에 의하면, 유지 용량에 유지된 전압(또한 데이터선의 전압)을 안정시킬 수 있다. 이 형태에서, 제 2 스위칭 소자와 데이터선 사이에 개재된 출력 버퍼(예를 들면 도 5에 나타낸 출력 인버터(35)나 도 11에 나타낸 클럭드 인버터(38))가 설치되는 경우, 제 1 및 제 2 전위 공급선은 출력 버퍼에 전원 전위를 공급하는 배선인 것이 바람직하다. 이 구성에 의하면, 각 단위 회로의 배선의 구성을 간소화할 수 있다.
본 발명에서의 펄스 출력 회로는 예를 들면, 각 펄스 신호가 액티브 레벨로 되는 기간과 그 다음의 펄스 신호가 액티브 레벨로 되는 기간이 서로 중복하도록 복수의 펄스 신호를 순서대로 생성하는 시프트 레지스터와, 각각이 1개의 펄스 신호와 그 다음의 펄스 신호의 논리곱(積)을 샘플링 펄스로 하여 출력하는 논리곱 회로에 의해 구성된다. 이 구성에서, 각 단위 회로의 제 2 스위칭 소자는 시프트 레지스터로부터 출력되는 펄스 신호에 의해 개폐가 제어된다. 다른 형태에서, 각 단위 회로는 상기 단위 회로에 입력되는 샘플링 펄스와 상기 단위 회로의 전단(前段)의 단위 회로에 입력되는 샘플링 펄스의 논리합(和)에 상당하는 신호를 출력하는 논리합 회로(예를 들면 도 7이나 도 13에 나타낸 OR 회로(36))를 갖고, 제 2 스위칭 소자는 논리합 회로로부터 출력되는 신호에 의해 개폐가 제어된다. 이 형태에 의하면, 펄스 출력 회로의 출력의 부하(負荷)를 저감하는 동시에 그 근방 배선의 구성이 간소화된다는 이점이 있다.
또한, 본 발명의 바람직한 형태에서, 각 단위 회로는 신호선과 제 1 스위칭 소자 사이에 개재된 지연 소자(예를 들면 도 9나 도 14에 나타낸 지연 회로(37))를 갖고, 각 단위 회로의 제 2 스위칭 소자는 펄스 출력 회로로부터 출력되는 샘플링 펄스에 의해 개폐가 제어된다. 이 형태에 의하면, 각 데이터선에 대하여 소기의 전압을 정밀도가 좋게 인가할 수 있다.
본 발명에 따른 구동 회로는 전기 광학 장치를 구동하기 위해서 사용된다. 이 전기 광학 장치는 복수의 데이터선 각각에 대응되도록 배치되어 상기 데이터선의 전압에 따른 계조로 이루어진 복수의 전기 광학 소자와, 각각이 순서대로 액티브 레벨로 되는 복수의 샘플링 펄스를 출력하는 펄스 출력 회로와, 각각에 펄스 출력 회로로부터 샘플링 펄스가 공급되는 복수의 단위 회로와, 각 전기 광학 소자의 계조를 순차로 지정하는 계조 신호가 공급되는 신호선을 구비하고, 각 단위 회로는 신호선에 공급되는 계조 신호를 펄스 출력 회로로부터의 샘플링 펄스에 따라 샘플링하는 제 1 스위칭 소자와, 제 1 스위칭 소자와 데이터선 사이에 개재되어, 상기 제 1 스위칭 소자에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 오프 상태로 되는 제 2 스위칭 소자와, 제 2 스위칭 소자의 출력 단자의 전압을 유지하는 유지 용량을 갖는다. 이 전기 광학 장치에 의해서도, 본 발명에 따른 구동 회로와 동일한 작용 및 효과가 있다.
본 발명에 따른 전기 광학 장치의 바람직한 형태에서, 전기 광학 소자는 제 1 전위를 갖는 제 1 전원선(예를 들면 각 실시예에서의 양극측 전원선(51))과 상기 제 1 전위와 다른 제 2 전위를 갖는 제 2 전원선(예를 들면 각 실시예에서의 음극측 전원선(53)) 사이에 개재되고, 유지 용량은 일단이 상기 제 2 스위칭 소자의 출력단에 접속되는 동시에 타단이 제 1 전원선에 접속된 제 1 용량 소자와, 일단이 상기 제 2 스위칭 소자의 출력단에 접속되는 동시에 타단이 제 2 전원선에 접속된 제 2 용량 소자를 포함한다. 이 형태에 의하면, 제 1 전원선 및 제 2 전원선 중 어느 하나에 공급되는 전위가 변동한다고 해도 데이터선의 전압을 안정적으로 유지할 수 있다.
또한, 본 발명에서의 유지 용량의 일례는 제 2 스위칭 소자의 출력 단자에 접속된 용량 소자이지만, 이 유지 용량은 다른 요소로부터 독립적으로 설치된 소자일 필요는 없다. 예를 들면, 각각이 전기 광학 소자를 갖는 복수의 화소 회로를 구비하고, 각 화소 회로는 데이터선을 통하여 게이트 전극에 인가된 전압에 따라 전기 광학 소자에 인가되는 전압을 제어하는 트랜지스터를 포함하는 구성에서는 트랜지스터의 게이트 용량(도 10 내지 도 14에 나타낸 게이트 용량(Cg))이 유지 용량으로서 사용된다. 이 형태에 의하면, 유지 용량이 독립된 소자로 이루어진 구성과 비교하여 회로 규모를 축소하는 것이 가능해진다.
본 발명에 따른 전기 광학 장치는 각종 전자 기기에 이용된다. 예를 들면, 광선의 조사에 의해 화상이 형성되는 감광체를 구비한 화상 형성 장치에서, 감광체에 광선을 조사하는 헤드부(라인 헤드)로서 이용된다. 이와 같은 화상 형성 장치로서는 프린터나 복사기, 혹은 이 기능들을 겸비한 복합기가 있다. 이 종류의 화상 형성 장치에는 복수의 전기 광학 소자가 선 형상으로 배열된 전기 광학 장치가 적절하다. 또한, 본 발명에 따른 전기 광학 장치는 휴대 전화기나 퍼스널 컴퓨터와 같은 각종 전자 기기의 표시 디바이스로서도 이용된다. 이 전자 기기에는 복수의 전기 광학 소자가 매트릭스 형상으로 배열된 전기 광학 장치가 적절하다. 즉, 이 전기 광학 장치는 복수의 주사선과 복수의 데이터선의 각 교차에 대응하여 배치된 전기 광학 소자와, 복수의 주사선 각각을 순차로 선택하는 수직 주사 회로와, 이 수직 주사 회로가 어느 하나의 주사선을 선택하고 있을 때에 각 데이터선에 계조 신호에 따른 전압을 인가하는 수평 주사 회로를 구비하고, 본 발명에 따른 전기 광학 장치가 수평 주사 회로로서 사용된다.
<A -1: 제 1 실시예>
우선, 화상 형성 장치(예를 들면 프린터)의 헤드부에 채용되는 전기 광학 장치의 형태를 설명한다. 도 1은 이 전기 광학 장치의 구성을 나타낸 회로도이다. 도 1에 나타난 바와 같이, 전기 광학 장치(D1)는 화소부(10)와 펄스 출력 회로(20)의 데이터 출력 제어 회로(30)를 갖는다. 화소부(10)는 라인형의 광헤드로서 이용되는 부분이며, 각각 OLED 소자(15)를 포함하는 n개의 화소 회로(P)가 일렬로 배열된 구성으로 되어 있다. 각 화소 회로(P)는 OLED 소자(15)의 점등 및 소등을 제어하기 위한 회로이며, 화소 회로(P)의 배열과 직교하도록 형성된 데이터선(45)에 접속된다. 또한, 도 1에서는 제 (j-1) 열째로부터 제 (j+1) 열째의 요소만이 도시되어 있지만, 그 외의 각 열에 관한 요소도 동일한 구성이다(j는 2≤j≤n-1을 만족시키는 자연수).
각 화소 회로(P)는 소스 전극이 양극측 전원선(51)에 접속된 p채널형의 트랜지스터(11)와, 소스 전극이 음극측 전원선(53)에 접속된 n채널형의 트랜지스터(12)를 포함한다. 각 트랜지스터(11, 12)의 드레인 전극은 서로 접속되고, 각각의 게이트 전극은 데이터선(45)에 대하여 공통적으로 접속된다. OLED 소자(15)는 그 양극이 트랜지스터(12)의 드레인 전극에 접속되는 동시에 음극이 트랜지스터(12)의 소스 전극에 접속된다. 양극측 전원선(51)에는 전원 회로(도시 생략)에 의해 생성 된 발광용 전원 전위(VHHel)가 공급되고, 음극측 전원선(53)에는 발광용 전원 전위(VHHel)보다도 낮은 발광용 전원 전위(VLLel)가 전원 회로로부터 공급된다. 이 구성에서, 데이터선(45)의 전압(Dout)(Dout[1], Dout[2],……, Dout[n])이 트랜지스터(11)를 온 상태로 하는 로우 레벨이 되면, 양극측 전원선(51)으로부터 OLED 소자(15)를 통하여 음극측 전원선(53)에 전류가 흘러, 이에 의해 OLED 소자(15)는 발광한다. 한편, 데이터선(45)의 전압(Dout)이 트랜지스터(12)를 온 상태로 하는 하이 레벨이면, 트랜지스터(11)가 오프 상태로 되어 OLED 소자(15)로의 전류 공급이 정지되기 때문에, OLED 소자(15)는 소등한다. 이와 같이 OLED 소자(15)의 계조(발광 및 소등)는 데이터선(45)의 전압(Dout)에 따라 제어된다.
펄스 출력 회로(20) 및 데이터 출력 제어 회로(30)는 신호선(40)에 공급되는 계조 신호(Dg)에 따라 각 데이터선(45)의 전압(Dout)을 제어하는 수단이다. 이 계조 신호(Dg)는 각 OLED 소자(15)의 계조를 그 배열 순서대로 시분할에서 지정하는 전압 신호이다. 본 실시예에서의 계조 신호(Dg)는 미리 정해진 단위 시간마다, 1개의 OLED 소자(15)의 발광을 지시하는 로우 레벨 및 소등을 지시하는 하이 레벨 중 어느 하나로 된다.
펄스 출력 회로(20)는 각각 순서대로 액티브 레벨로 되는 n계통의 샘플링 펄스(SMP)(SMP[1], SMP[2],……, SMP[n])를 출력하는 수단이다. 제 j 계통의 샘플링 펄스(SMP[j])는 제 j 단째의 OLED 소자(15)의 계조를 지정하기 위해서 계조 신호(Dg)를 신호선(40)으로부터 받아들이는 기간(이하 「샘플링 기간」이라고 함)을 규정하는 신호이다.
도 1 에 나타난 바와 같이, 펄스 출력 회로(20)는 시프트 레지스터(21)와 n개의 AND 회로(22)를 갖는다. 시프트 레지스터(21)는 데이터선(45)의 총수에 상당하는 n개의 단위 시프트 회로(도시 생략)를 종속 접속하여 구성되고, 주주사 기간의 최초에 공급되는 개시 펄스를 클럭 신호에 동기하여 시프트함으로써 n계통의 펄스 신호(SRout)(SRout[1], SRout[2],……, SRout[n])를 순차로 출력한다. 각 펄스 신호(SRout)는 클럭 신호의 1주기에 상당하는 시간 길이만 액티브 레벨로 되는 신호이다. 또한, 도 2에 나타난 바와 같이, 각 펄스 신호(SRout[j])(j는 1≤j≤n을 만족시키는 자연수)가 액티브 레벨로 되는 기간과, 그 다음 단계의 펄스 신호(SRout[j+1])가 액티브 레벨로 되는 기간은 클럭 신호의 반 주기에 상당하는 시간 길이만큼 중복한다.
각 AND 회로(22)는 시간적으로 전후하여 액티브 레벨로 되는 2계통의 펄스 신호(SRout)의 논리곱을 연산하여 샘플링 펄스(SMP)(SMP[1], SMP[2],……, SMP[n])를 생성하는 회로이다. 예를 들면, 제 j 단째의 AND 회로(22)는 제 j 번째의 펄스 신호(SRout[j])와 그 직후의 제 (j+1) 번째의 펄스 신호(SRout[j+1])의 논리곱에 상당하는 샘플링 펄스(SMP[j])를 출력한다. 따라서, 도 2에 나타난 바와 같이, 펄스 출력 회로(20)로부터 출력되는 n계통의 샘플링 펄스(SMP[1] 내지 SMP[n])는 각각의 액티브 레벨로 되는 기간이 서로 중복하지 않고 샘플링 기간마다 순서대로 액티브 레벨이 된다.
다음에, 도 1에 나타낸 데이터 출력 제어 회로(30)는 각 샘플링 펄스(SMP[1] 내지 SMP[n])에 의거하여 계조 신호(Dg)를 각 데이터선(45)에 샘플링하는 수단이 며, 각각 데이터선(45)에 대응하는 n개의 단위 회로(U)를 갖는다. 또한, 이하에서는 제 j 단째의 단위 회로(U)의 구성을 설명하지만, 다른 단위 회로(U)도 동일한 구성이다.
각 단위 회로(U)는 트랜스미션 게이트(G1)를 갖는다. 모든 단위 회로(U)에서의 트랜스미션 게이트(G1)의 입력 단자는 신호선(40)에 대하여 공통적으로 접속된다. 제 j 단째의 단위 회로(U)의 트랜스미션 게이트(G1)는 제 j 단째의 AND 회로(22)로부터 출력되는 샘플링 펄스(SMP[j])에 의거하여 계조 신호(Dg)(제 j 단째의 OLED 소자(15)의 계조를 지정하는 구간)를 샘플링하는 스위칭 소자이다. 즉, 트랜스미션 게이트(G1)는 샘플링 펄스(SMP[j])와 그 논리 레벨을 인버터(32)에 의해 반전된 신호가 액티브 레벨로 되는 기간에서 온 상태(즉, 출력 단자가 신호선(40)에 도통하는 상태)로 된다.
트랜스미션 게이트(G1)의 출력 단자에는 래치 회로(34)가 접속된다. 이 래치 회로(34)는 출력 단자(Na[j])가 트랜스미션 게이트(G1)의 출력 단자에 접속된 클록드 인버터(341)와, 입력 단자가 클록드 인버터(341)의 출력 단자(Na[j])에 접속되는 동시에 출력 단자(Nb[j])가 클록드 인버터(341)의 입력 단자에 접속된 인버터(342)를 갖는다. 클록드 인버터(341)의 각 제어 단자에는 시프트 레지스터(21)로부터 출력된 펄스 신호(SRout[j])가 그 논리 레벨을 인버터(33)에 의해 반전시킨 신호가 공급된다. 이 클록드 인버터(341)는 펄스 신호(SRout[j])가 액티브 레벨(하이 레벨)을 유지하는 기간에서 하이 임피던스 상태로 되고, 펄스 신호(SRout[j])가 비액티브 레벨(로우 레벨)을 유지하는 기간에서는 인버터로서 기능한다. 따라 서, 래치 회로(34)는 트랜스미션 게이트(G1)가 받아들인 계조 신호(Dg)를 펄스 신호(SRout[j])가 비액티브 레벨로 되는 기간에서 래치하여 출력 단자(Nb[j])에 출력한다.
래치 회로(34)의 출력 단자(즉, 인버터(342)의 출력 단자)(Nb[j])에는 트랜스미션 게이트(G2)의 입력 단자가 접속된다. 이 트랜스미션 게이트(G2)는 트랜스미션 게이트(G1)와 데이터선(45) 사이에 개재하고, 데이터선(45)에 대한 계조 신호(Dg)(트랜스미션 게이트(G1)가 제 j 열째의 OLED 소자(15)를 위한 샘플링한 구간)의 출력의 허부(許否)를 전환하기 위한 스위칭 소자로서 기능한다. 이 트랜스미션 게이트(G2)의 각 제어 단자에는 클록드 인버터(341)와 동일하게, 펄스 신호(SRout[j])와 그 논리 레벨을 반전시킨 신호가 공급된다. 이 펄스 신호(SRout[j])가 비액티브 레벨(로우 레벨)을 유지하는 기간에서는 트랜스미션 게이트(G2)가 온 상태(도통 상태)로 되어 데이터선(45)에 대한 계조 신호(Dg)의 공급이 허가되는 한편, 펄스 신호(SRout[j])가 액티브 레벨(하이 레벨)을 유지하는 기간에서는 트랜스미션 게이트(G2)가 오프 상태(비도통 상태)로 되어 데이터선(45)에 대한 계조 신호(Dg)의 공급이 정지된다. 온 상태로 되는 트랜스미션 게이트(G2)로부터 출력된 계조 신호(Dg)는 출력 인버터(35)에 의해 논리 레벨이 반전된 후에 제 j 열째의 데이터선(45)에 출력된다. 이 출력 인버터(35)는 데이터 출력 제어 회로(30)의 출력 버퍼로서 기능한다.
도 1에 나타난 바와 같이, 각 단위 회로(U)는 커패시터(C)를 갖는다. 이 커패시터(C)는 트랜스미션 게이트(G2)의 출력 단자(출력 인버터(35)의 입력 단자)의 전압을 유지하기 위한 용량이며, 일단이 트랜스미션 게이트(G2)의 출력 단자에 접속되는 동시에 타단이 접지된다. 트랜스미션 게이트(G2)가 오프 상태에 있을 때, 데이터선(45)의 전압(Dout[j])은 그 직전에 트랜스미션 게이트(G2)가 온 상태로 되었을 때의 커패시터(C)에 유지된 논리 레벨을 출력 인버터(35)에 의해 반전된 레벨로 유지된다.
다음에, 본 실시예에 따른 전기 광학 장치(D1)의 동작을 설명한다. 단, 이하에서는 도 2에 나타낸 타이밍(T1 내지 T4)의 각각에서의 제 j 단째의 단위 회로(U)의 상태에 특히 주목하고, 다른 단위 회로(U)의 동작의 설명은 적절히 생략한다. 또한, 타이밍(T1)에서 커패시터(C)에 하이 레벨이 유지되어 있을 경우(즉, 데이터선(45)의 전압(Dout[j])이 로우 레벨로 유지되어 제 j 단째의 OLED 소자(15)가 점등하고 있을 경우)를 상정한다. 또한, 설명의 편의를 위해, 제 j 단째를 포함하는 홀수 단째의 OLED 소자(15)에 대하여 소등이 지시되고, 짝수 단째의 OLED 소자(15)에 대하여 점등이 지시되는 것으로 한다. 따라서, 계조 신호(Dg)는 도 2에 나타난 바와 같이, 단위 시간(샘플링 기간과 동일한 시간 길이 기간)마다 교대로 하이 레벨 및 로우 레벨의 한쪽 방향으로부터 다른쪽 방향으로 전환한다.
(1) 타이밍(T1)
타이밍(T1)에서는 시프트 레지스터(21)로부터 출력되는 펄스 신호(SRout[j])가 로우 레벨을 유지하기 때문에, AND 회로(22)로부터 출력되는 샘플링 펄스(SMP[j])도 로우 레벨로 된다. 따라서, 트랜스미션 게이트(G1)는 오프 상태로 되고, 신호선(40)에 공급되어 있는 계조 신호(Dg)는 제 j 단째의 단위 회로(U)에 받 아들여지지 않는다. 또한, 이 타이밍(T1)에서, 래치 회로(34)의 클록드 인버터(341)는 온 상태로 되어 인버터로서 기능하는 동시에, 트랜스미션 게이트(G2)가 온 상태로 되어 래치 회로(34)의 출력 단자(Nb[j])는 출력 인버터(35)의 입력 단자에 도통한다.
(2) 타이밍(T2)
타이밍(T2)에서는 펄스 신호(SRout[j])가 하이 레벨로 천이한다. 따라서, 래치 회로(34)의 클록드 인버터(341)가 하이 임피던스 상태로 되는 동시에, 트랜스미션 게이트(G2)가 오프 상태로 되어 래치 회로(34)의 출력 단자(Nb[j])는 출력 인버터(35)의 입력 단자로부터 전기적으로 분리된다. 이 때, 커패시터(C)에 유지되는 논리 레벨은 하이 레벨로 유지되기 때문에, 제 j 열째의 데이터선(45)의 전압(Dout[j])은 로우 레벨로 유지된다. 또한, 이 타이밍(T2)에서 펄스 신호(SRout[j+1])는 로우 레벨로 유지되고 있기 때문에, 샘플링 펄스(SMP[j])는 로우 레벨로 유지되어 트랜스미션 게이트(G1)는 오프 상태를 유지한다. 따라서, 신호선(40)에 공급되고 있는 계조 신호(Dg)는 제 j 단째의 단위 회로(U)에 받아들여지지 않는다.
(3) 타이밍(T3)
타이밍(T3)에서는 펄스 신호(SRout[j]) 및 펄스 신호(SRout[j+1]) 양쪽이 하이 레벨로 되기 때문에, 이것들의 논리곱인 샘플링 펄스(SMP[j])가 하이 레벨로 되어 트랜스미션 게이트(G1)는 온 상태로 천이한다. 이 샘플링 펄스(SMP[j])가 하이 레벨로 되는 샘플링 기간에서는 신호선(40)에 공급되는 계조 신호(Dg)가 트랜스미 션 게이트(G1)를 통하여 래치 회로(34)의 입력 단자(Na[j])에 공급된다. 단, 하이 레벨의 펄스 신호(SRout[j])에 의해 클록드 인버터(341)는 하이 임피던스 상태로 되어 있기 때문에, 클록드 인버터(341) 및 인버터(342)는 래치로서는 기능하지 않는다.
여기에서, 계조 신호(Dg)가 소기의 타이밍으로부터 지연되지 않는다고 하면, 도 2에 나타난 바와 같이, 이 계조 신호(Dg)는 샘플링 펄스(SMP[1] 내지 SMP[n])의 레벨이 천이하는 타이밍에서 각 OLED 소자(15)의 계조에 따른 레벨로 천이한다. 그러나, 계조 신호(Dg)에는 신호선(40)에서의 전압 강하나 무딘 파형과 같은 여러가지 원인에 의해 지연이 생길 수 있다. 본 실시예에서는 도 2에 「Dg(지연됨)」로 하여 나타난 바와 같이, 계조 신호(Dg)가 소기의 타이밍보다도 시간 길이 Δd만큼 지연됐을 경우를 상정한다. 이와 같이 지연된 계조 신호(Dg)가 트랜스미션 게이트(G1)를 통하여 신호선(40)으로부터 받아들여지기 때문에, 샘플링 기간에서의 입력 단자(Na[j])의 전압은 도 2에 나타난 바와 같이, 원래대로라면 상기 샘플링 기간의 시점으로부터 종점까지 로우 레벨로 유지되어야 하는데도 불구하고, 샘플링 기간의 시점으로부터 시간 길이 Δd가 경과할 때까지의 기간에서 하이 레벨로 된다. 그리고, 래치 회로(34)의 출력 단자(Nb[j])의 전압은 샘플링 기간의 시점으로부터 시간 길이 Δd가 경과할 때까지의 기간에서 로우 레벨로 된다. 따라서, 이 출력 단자(Nb[j])의 논리 레벨을 출력 인버터(35)에 의해 반전된 레벨이 그대로 데이터선(45)에 인가된다고 하면, 원래대로라면 로우 레벨(OLED 소자(15)를 발광시키는 레벨)로 유지되어야 할 데이터선(45)의 전압이 시간 길이 Δd의 기간에서 하이 레벨로 천이하고, 이 결과로서 상기 기간에서는 OLED 소자(15)가 소등하게 된다. 이 휘도의 오차(여기에서는 휘도의 저하)가 고스트의 원인이 되는 것이다.
이에 대하여, 본 실시예에서는 도 2에 나타난 바와 같이, 타이밍(T3)에서 하이 레벨로 유지되는 펄스 신호(SRout[j])에 의해 트랜스미션 게이트(G2)는 오프 상태로 유지되고 있기 때문에, 트랜스미션 게이트(G1)에 의해 받아들인 계조 신호(Dg)는 트랜스미션 게이트(G2)의 입력 단자까지 밖에 도달하지 않고 데이터선(45)에는 출력되지 않는다. 따라서, 데이터선(45)의 전압(Dout[j])은 그 시점에서 커패시터(C)에 유지되고 있는 하이 레벨을 출력 인버터(35)에 의해 반전된 로우 레벨로 유지되어, 실제로는 계조 신호(Dg)의 지연에 기인하여 출력 단자(Nb[j])의 전압이 변동하고 있는데도 불구하고 그 영향은 데이터선(45)의 전압에 드러나지 않는다. 즉, 데이터선(45)의 전압(Dout[j])은 소기의 레벨(여기에서는 로우 레벨)로 유지되어, 이 결과로 하여 OLED 소자(15)는 샘플링 기간의 시점으로부터 종점까지에 걸쳐 점등하게 된다. 따라서, 계조 신호(Dg)의 지연에 기인한 고스트는 발생하지 않는다.
(4) 타이밍(T4)
시프트 레지스터(21)로부터 출력되는 펄스 신호(SRout[j])가 타이밍(Ta)에서 로우 레벨로 천이하면, 클록드 인버터(341)가 온 상태로 되어 인버터로서 기능하기 시작하는 동시에 트랜스미션 게이트(G2)가 온 상태로 되어 래치 회로(34)의 출력 단자(Nb[j])가 출력 인버터(35)의 입력 단자에 도통한다. 이 타이밍(Ta)에서 트랜스미션 게이트(G1)에 의해 받아들여진 계조 신호(Dg)는 래치 회로(34)에 의해 래치 된 후에 트랜스미션 게이트(G2)와 출력 인버터(35)를 통하여 데이터선(45)에 출력된다. 따라서, 타이밍(Ta)의 경과 후의 타이밍(T4)에서는 데이터선(45)의 전압(Dout[j])은 소기의 논리 레벨인 로우 레벨로 유지되어, 이에 따라 트랜지스터(11)는 온 상태로 되어 OLED 소자(15)가 발광한다. 또한, 타이밍(Ta)의 경과 후에는 트랜스미션 게이트(G2)의 출력 단자에 접속된 커패시터(C)에 래치 회로(34)의 출력 단자(Nb[j])의 논리 레벨인 하이 레벨이 유지된다. 이렇게 하여 계조 신호(Dg)에 따른 논리 레벨이 커패시터(C)에 유지됨으로써, 타이밍(T2)에 대해서 설명한 바와 같이, 트랜스미션 게이트(G2)(또한 클록드 인버터(341))가 오프 상태로 되어도 데이터선(45)의 전압(Dout[j])은 로우 레벨로 유지된다. 또한, 타이밍(Ta)의 직후에 샘플링 펄스(SMP[j])는 로우 레벨로 유지되기 때문에, 트랜스미션 게이트(G1)가 오프 상태로 되어 래치 회로(34)에 대한 계조 신호(Dg)의 샘플링은 정지된다.
이상에서 설명한 바와 같이, 본 실시예에서는 트랜스미션 게이트(G1)에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 트랜스미션 게이트(G2)가 오프 상태로 됨으로써 데이터선(45)에 대한 계조 신호(Dg)의 공급이 정지되기 때문에, 계조 신호(Dg)의 지연에 기인한 데이터선(45)의 전압(Dout)의 오차를 방지할 수 있다. 또한, 트랜스미션 게이트(G1)의 출력 단자의 전압이 커패시터(C)에 의해 유지되기 때문에, 트랜스미션 게이트(G1)가 오프 상태를 유지하는 기간에서도 데이터선(45)에는 소기의 전압(Dout)이 인가된다. 따라서, 본 실시예에 의하면, 각 데이터선(45)에 대하여 소기의 전압(Dout)을 정밀도가 좋게 인가하여 고스트의 발생을 방지할 수 있다.
그런데, 계조 신호(Dg)의 지연이 데이터선(45)의 전압(Dout)에 영향을 주지 않도록 하기 위한 구성으로서는 도 3에 나타낸 구성도 생각할 수 있다. 이 구성에서는 각 단위 회로(U)의 트랜스미션 게이트(G2)의 후단에 클록드 인버터(641)와 인버터(642)로 이루어진 래치 회로(64)가 배치된다. 그리고, 제 j 단째의 단위 회로(U)의 트랜스미션 게이트(G2)와 래치 회로(64)의 클록드 인버터(641)는 펄스 신호(SRout[j])와 그 다음단의 펄스 신호(SRout[j+1])의 논리합을 반전된 신호에 의해 온 상태 및 오프 상태의 한쪽 방향으로부터 다른쪽 방향으로 제어된다. 이 구성에서도, 도 4에 나타난 바와 같이, 트랜스미션 게이트(G1)가 온 상태로 되어 계조 신호(Dg)가 받아들여지는 기간(NOR 회로(61)의 출력 단자(Nx[j])가 로우 레벨로 되는 기간)에서는 트랜스미션 게이트(G2)가 오프 상태로 됨으로써 신호선(40)과 데이터선(45)이 전기적으로 분리되는 동시에 그 직전에 래치 회로(64)에 래치된 계조 신호(Dg)가 데이터선(45)에 출력되기 때문에, 도 1의 구성과 동일한 효과가 있다. 그러나, 도 3의 구성에서는 각 단위 회로(U)의 트랜스미션 게이트(G2)의 후단에 래치 회로(64)가 배치됨으로써 데이터 출력 제어 회로(30) 구성의 번잡화(특히 리드 배선의 복잡화)나 회로 규모의 비대화를 피할 수 없고, 이에 기인하여 전기 광학 장치(D1)의 제조 수율의 저하나 제조 비용의 상승을 초래한다는 문제가 있다. 이에 대하여, 본 실시예에서는 트랜스미션 게이트(G2)의 후단에 커패시터(C)와 출력 인버터(35)를 배치하면 충분하기 때문에, 도 3의 구성과 비교하여 데이터 출력 제어 회로(30) 구성의 간소화나 회로 규모의 축소가 실현되어, 전기 광학 장치(D1)의 제조 수율의 저하나 제조 비용의 상승과 같은 문제도 더욱 해소할 수 있다.
<A-2: 제 1 실시예의 변형예>
다음에 제 1 실시예를 변형한 형태에 대해서 설명한다. 또한, 이하에 예시한 각 형태를 적절히 조합시킬 수도 있다. 또한, 이하의 각 형태 중 제 1 실시예의 각 부분과 동일한 요소에 관해서는 도 1과 공통의 부호를 부여하여 그 설명을 적절히 생략한다.
(1) 제 1 형태
도 5는 제 1 실시예를 변형한 제 1 형태에 따른 전기 광학 장치(D1)의 구성을 나타낸 회로도이다. 도 1에서는 커패시터(C)의 일단이 접지된 구성을 예시했지만, 본 실시예에 따른 전기 광학 장치(D1)에서는 전원의 고위측 전위(Vdd)가 공급되는 배선(이하 「고위측 전원선」이라고 함)과 전원의 저위측 전위(Vss)가 공급되는 배선(이하 「저위측 전원선」이라고 함)에 걸친 배선에 커패시터(C)의 일단이 접속된 구성으로 되어 있다. 고위측 전위(Vdd) 및 저위측 전위(Vss)는 펄스 출력 회로(20)이나 데이터 출력 제어 회로(30)의 논리 회로(특히 출력 인버터(35))의 전원으로서 이용된다. 고위측 전원선과 저위측 전원선 사이에는 커패시터(C1)가 개재되어, 일단이 트랜스미션 게이트(G2)에 접속된 커패시터(C)의 타단은 커패시터(C1) 중 고위측 전원선측(혹은 저위측 전원선측일 수도 있음)의 단부(端部)에 접속되어 있다.
이 구성에 의하면, 고위측 전원선에 공급되는 고위측 전위(Vdd)나 저위측 전원선에 공급되는 저위측 전위(Vss)가 어떤 원인(예를 들면 다른 논리 회로에서의 충방전)에 기인하여 변동한다고 해도, 이 변동은 커패시터(C1)에 의해 평활화된다. 따라서, 본 상태에 의하면, 각 전원선의 전위 변동에 관계되지 않고 데이터선(45)의 전압을 안정시킬 수 있다는 이점이 있다. 또한, 출력 인버터(35)에 전원을 공급하는 고위측 전원선 또는 저위측 전원선과, 트랜스미션 게이트(G2)의 출력 단자로부터 출력 인버터(35)의 입력 단자에 이르는 배선을 교차시킴으로써 커패시터(C)를 형성할 수 있기 때문에, 이 배선과는 별개의 요소로 하여 커패시터(C)를 배치하는 구성과 비교하여, 데이터 출력 제어 회로(30)의 회로 규모를 축소할 수 있다.
또한, 여기에서는 커패시터(C)의 일단이 고위측 전원선이나 저위측 전원선에 접속된 구성을 예시했지만, 이를 다른 배선에 접속한 구성도 채용된다. 예를 들면, 양극측 전원선(51)과 음극측 전원선(53)에 커패시터(C1)를 개재하는 동시에 커패시터(C)의 일단을 양극측 전원선(51) 또는 음극측 전원선(53)에 접속한 구성으로 해도 된다. 이 구성에 의하면, OLED 소자(15)에의 전류의 공급에 의해 양극측 전원선(51)이나 음극측 전원선(53)의 전위가 변동한 경우라도 커패시터(C)의 전압을 안정적으로 유지할 수 있다.
(2) 제 2 형태
도 6은 제 1 실시예를 변형한 제 2 형태에 따른 전기 광학 장치(D1)의 구성을 나타낸 회로도이다. 도 6에 나타난 바와 같이, 본 실시예에서의 단위 회로(U)는 커패시터(Ca)와 커패시터(Cb)를 갖는다. 커패시터(Ca)는 일단이 트랜스미션 게이트(G2)의 출력 단자에 접속되는 동시에 타단이 양극측 전원선(51)에 접속된 용량이며, 커패시터(Cb)는 일단이 트랜스미션 게이트(G2)의 출력 단자에 접속되는 동시에 타단이 음극측 전원선(53)에 접속된 용량이다. 이 구성에 의하면, 양극측 전원 선(51)에 공급되는 발광용 전원 전위(VHHel) 및 음극측 전원선(53)에 공급되는 발광용 전원 전위(VLLel)의 한쪽 방향이 OLED 소자(15)의 발광에 따라 변동했다고 해도 다른쪽 방향은 안정적으로 유지되기 때문에, 커패시터(Ca 또는 Cb)에 유지되는 전압을 안정시킬 수 있다는 이점이 있다. 또한, 트랜스미션 게이트(G2)로부터 출력 인버터(35)에 이르는 배선을 양극측 전원선(51) 및 음극측 전원선(53)과 겹치는 간이한 구성에 의해 커패시터(Ca 및 Cb)를 구성할 수 있다.
(3) 제 3 형태
도 7은 제 1 실시예를 변형한 제 3 형태에 따른 전기 광학 장치(D1)의 구성을 나타낸 회로도이다. 도 7에 나타난 바와 같이, 본 실시예에서는 각 단위 회로(U)가 OR 회로(36)를 갖는다. 제 j 단째의 단위 회로(U)의 OR 회로(36)는 펄스 출력 회로(20)로부터 상기 단위 회로(U)에 입력되는 샘플링 펄스(SMP[j])와, 그 직전에 액티브 레벨로 되는 샘플링 펄스(SMP[j-1])의 논리합에 상당하는 제어 신호(Sc[j])를 출력한다. 각 단위 회로(U)에서의 클록드 인버터(341) 및 트랜스미션 게이트(G2)는 이 제어 신호(Sc)에 의해 제어된다. 제어 신호(Sc)는 도 8 에 나타난 바와 같이, 펄스 신호(SRout[j])와 대략 동일한 파형이 된다. 따라서, 본 실시예에 의해서도 제 1 실시예와 동일한 작용 및 효과가 있다. 이에 더해서, 본 실시예에서는 시프트 레지스터(21)의 출력의 부하가 저감되어, 시프트 레지스터(21)의 출력 단자에 따른 배선을 더욱 간소화할 수 있다는 이점이 있다.
(4) 제 4 형태
도 9는 제 1 실시예를 변형한 제 4 형태에 따른 전기 광학 장치(D1)의 구성 을 나타낸 회로도이다. 도 9에 나타난 바와 같이, 본 실시예에서는 트랜스미션 게이트(G1)와 신호선(40) 사이에 지연 회로(37)가 개재된다. 이 지연 회로(37)는 입력 단자가 신호선(40)에 접속된 인버터(371)와 출력 단자가 트랜스미션 게이트(G1)의 입력 단자에 접속된 인버터(372)가 직렬로 접속된 회로이다. 트랜스미션 게이트(G1)가 온 상태로 천이하면, 신호선(40)에 공급되는 계조 신호(Dg)는 지연 회로(37)에 의해 소정 시간 길이만큼 지연된 후에 래치 회로(34)에 입력된다. 한편, 제 j 단째의 단위 회로(U)에 포함되는 트랜스미션 게이트(G2)와 래치 회로(34)의 클록드 인버터(341)는 AND 회로(22)로부터 출력된 샘플링 펄스(SMP[j])와 그 논리 레벨을 인버터(32)에 의해 반전시킨 신호에 의해 온 상태 및 오프 상태의 한쪽 방향으로부터 다른쪽 방향으로 제어된다.
이와 같이 트랜스미션 게이트(G1)를 제어하기 위한 샘플링 펄스(SMP[j])를 트랜스미션 게이트(G2)나 클록드 인버터(341)의 제어를 위해서 겸용함으로써 데이터 출력 제어 회로(30)의 구성이 간소화된다. 또한, 시프트 레지스터(21)로부터 출력되는 펄스 신호(SRout[j])는 트랜스미션 게이트(G2)나 클록드 인버터(341)의 제어에 사용되지 않기 때문에, 제 3 형태와 동일하게 시프트 레지스터(21)의 출력의 부하를 저감하는 동시에 그 출력 단자에 따른 배선을 간소화할 수 있다.
그런데, 이렇게 클록드 인버터(341)를 샘플링 펄스(SMP[j])에 의해 제어하는 구성에서는 샘플링 펄스(SMP[j])가 로우 레벨로 천이하여 클록드 인버터(341)가 온 상태로 된 순간에 트랜스미션 게이트(G1)에 의해 받아들여진 계조 신호(Dg)가 클록드 인버터(341)와 트랜스미션 게이트(G2)를 통하여 데이터선(45)에 출력되는 경우 가 있다. 따라서, 계조 신호(Dg)의 시간축상에서의 오차에 따라서는 계조 신호(Dg) 중 제 j 단째 이외의 OLED 소자(15)의 계조를 지정하는 구간이 제 j 단째의 데이터선(45)에 출력될 가능성이 있다. 이에 대하여, 본 실시예에 의하면, 트랜스미션 게이트(G1)를 통하여 래치 회로(34)에 받아들여진 계조 신호(Dg)가 지연 회로(37)에 의해 지연되고 있기 때문에, 샘플링 펄스(SMP[j])가 액티브 레벨로 되어 트랜스미션 게이트(G2)가 완전하게 오프 상태로 된 후의 단계에서 계조 신호(Dg)의 논리 레벨이 변동하게 된다. 따라서, 각 데이터선(45)에 소기의 전압(Dout[j])을 정밀도가 좋게 인가할 수 있다는 이점이 있다.
<B-1: 제 2 실시예>
다음에, 본 발명의 제 2 실시예에 따른 전기 광학 장치의 구성을 설명한다. 또한, 본 실시예 중 제 1 실시예나 그 변형예와 동일한 요소에 대해서는 공통의 부호를 부여하여 그 설명을 적절히 생략한다.
도 10은 본 실시예에 따른 전기 광학 장치의 구성을 나타낸 회로도이다. 도 10에 나타난 바와 같이, 이 전기 광학 장치(D2)의 각 단위 회로(U)는 도 1에 나타낸 트랜스미션 게이트(G2), 출력 인버터(35) 및 커패시터(C) 대신에 클록드 인버터(38)를 갖는다. 더 상세하게 설명하면, 제 j 단째의 단위 회로(U)에 포함되는 클록드 인버터(38)는 입력 단자가 래치 회로(34)의 출력 단자(Nb[j])에 접속되는 동시에 출력 단자가 데이터선(45)에 접속된다. 그리고, 이 클록드 인버터(38)는 시프트 레지스터(21)로부터 출력되는 펄스 신호(SRout[j])가 하이 레벨로 되는 기간에서 오프 상태(하이 임피던스 상태)로 되고, 펄스 신호(SRout[j])가 로우 레벨로 되는 기간에서 온 상태로 되어 인버터로서 기능한다. 즉, 본 실시예에서의 클록드 인버터(38)는 제 1 실시예에서의 트랜스미션 게이트(G2) 및 출력 인버터(35) 양쪽의 역할을 담당하는 스위칭 소자로서 기능한다.
한편, 본 실시예에서도, 클록드 인버터(38)가 오프 상태를 유지하는 기간에서 데이터선(45)의 전압(Dout[j])을 유지하는 용량(즉, 도 1의 커패시터(C)에 상당하는 용량)이 필요하게 된다. 도 10의 구성에서는 화소 회로(P)의 트랜지스터(11 및 12)에서의 게이트 용량(Cg)이 데이터선(45)의 전압(Dout[j])을 유지하기 위한 용량으로서 이용된다. 즉, 트랜지스터(11)나 트랜지스터(12)의 게이트·소스 사이나 게이트·드레인 사이에는 게이트 용량(Cg)이 부수(付隨)된다. 특히 전기 광학 소자로서 OLED 소자(15)를 적용한 화소 회로(P)에서는 이 OLED 소자(15)에 충분한 전류를 공급하기 때문에 트랜지스터(11 이나 12)의 사이즈는 크고, 따라서 각 게이트 용량(Cg)은 데이터선(45)의 전압(Dout[j])을 유지하기 때문에 충분한 용량을 갖는다.
이들 게이트 용량(Cg)에는 클록드 인버터(38)가 온 상태로 천이했을 때의 데이터선(45)의 전압(Dout[j])이 유지되어, 클록드 인버터(38)가 오프 상태를 유지하는 기간에서도 데이터선(45)의 전압(Dout[j])을 그대로의 레벨로 유지한다. 따라서, 본 실시예에서도 제 1 실시예와 동일한 작용 및 효과가 있다. 이에 더해서, 본 실시예에서는 제 1 실시예의 트랜스미션 게이트(G2) 및 출력 인버터(35) 대신에 1개의 클록드 인버터(38)가 이용되기 때문에, 도 1의 구성과 비교하여 데이터 출력 제어 회로(30)의 회로 규모를 저감할 수 있다. 또한, 데이터선(45)의 전압 (Dout[j])이 게이트 용량(Cg)에 의해 유지되기 때문에, 제 1 실시예의 커패시터(C)가 불필요하게 될 수 있고, 이 관점을 통해서도 데이터 출력 제어 회로(30)의 회로 규모를 저감할 수 있다.
<B-2: 제 2 실시예의 변형예>
다음에, 제 2 실시예를 변형한 형태에 대해서 설명한다. 또한, 이하에 예시한 각 형태를 적절히 조합시킬 수도 있다. 또한, 이하의 각 형태 중 제 1 실시예나 제 2 실시예의 각 부분과 동일한 요소에 관해서는 도 1이나 도 10과 공통의 부호를 부여하여 그 설명을 적절히 생략한다.
(1) 제 1 형태
도 10에서는 데이터선(45)의 전압(Dout)을 게이트 용량(Cg)에 의해서만 유지하는 구성을 예시했지만, 클록드 인버터(38)의 출력 단자에 제 1 실시예와 동일한 커패시터(C)의 일단을 접속해도 된다. 또한, 도 5나 도 6에 나타낸 구성을 본 실시예에 적용해도 된다. 예를 들면, 도 11에 나타난 바와 같이, 전원의 고위측 전위(Vdd)가 공급되는 고위측 전원선과 저위측 전위(Vss)가 공급되는 저위측 전원선을 연결하는 배선에 커패시터(C)의 일단을 접속한 구성이나, 고위측 전원선과 저위측 전원선 사이에 개재된 커패시터(C1)의 일단에 커패시터(C)의 일단을 접속한 구성도 채용된다. 또한, 도 12에 나타난 바와 같이, 클록드 인버터(38)의 출력 단자와 양극측 전원선(51) 사이에 커패시터(Ca)가 개재된 구성이나, 이 출력 단자와 음극측 전원선(53) 사이에 커패시터(Cb)가 개재된 구성도 채용된다. 이 형태에 의하면, 데이터 출력 제어 회로(30)의 구성이 간소화되는 동시에 데이터선(45)의 전압 (Dout)을 안정적으로 유지할 수 있다.
(2) 제 2 형태
도 7에 나타낸 구성을 제 2 실시예에 적용할 수도 있다. 즉, 도 13에 나타난 바와 같이, 펄스 신호(SRout[j])와 그 전단의 펄스 신호(SRout[j-1])의 논리합에 상당하는 제어 신호(Sc[j])를 OR 회로(36)에 의해 생성하고, 이 제어 신호(Sc[j])가 하이 레벨인 기간에 클록드 인버터(38)를 오프 상태로 천이시키거나, 제어 신호(Sc[j])가 로우 레벨인 기간에 온 상태로 해도 된다.
(3) 제 3 형태
도 9에 나타낸 구성을 제 2 실시예에 적용할 수도 있다. 즉, 도 14에 나타난 바와 같이, 트랜스미션 게이트(G1)와 신호선(40) 사이에 지연 회로(37)를 개재하는 동시에, AND 회로(22)로부터 출력되는 샘플링 펄스(SMP[j])와 그 논리 레벨을 반전된 신호에 의하여 클록드 인버터(38)를 제어하는 구성으로 해도 된다.
<C: 전자 기기>
각 실시예에 예시한 전기 광학 장치(D(D1, D2))는 각종 전자 기기에 사용된다. 본 발명에 따른 전자 기기의 일례인 화상 형성 장치의 구성을 이하에 설명한다.
도 15는 각 실시예에 따른 전기 광학 장치(D)를 이용한 화상 형성 장치의 구성을 나타낸 종단 측면도이다. 이 화상 형성 장치는 동일한 구성의 4개의 유기 EL 어레이 노광 헤드(20K, 20C, 20M, 20Y)에 대응하는 동일한 구성인 4개의 감광체 드럼(화상 담지체)(120K, 120C, 120M, 120Y)의 노광 위치에 각각 배치한 것이며, 탠 덤 방식의 화상 형성 장치로서 구성되어 있다. 유기 EL 어레이 노광 헤드(20K, 20C, 20M, 20Y)는 각 실시예에 따른 전기 광학 장치(D)의 화소부(10)에 의해 구성된다.
도 15에 나타낸 바와 같이, 이 화상 형성 장치는 구동 롤러(121)와 종동(이동) 롤러(132)가 설치되어 있고, 도시한 화살표 방향으로 순환 구동되는 중간 전사 벨트(130)를 구비하고 있다. 이 중간 전사 벨트(130)에 대하여 소정 간격으로 배치된 4개의 화상 담지체로서의 외주면에 감광층을 갖는 120K, 120C, 120M, 120Y가 배치된다. 부호의 뒤에 부가된 K, C, M, Y는 각각 블랙, 시안, 마젠타, 옐로를 의미하고, 각각 블랙, 시안, 마젠타, 옐로의 감광체인 것을 나타낸다. 다른 부재에 대해서도 동일하다. 감광체(120K, 120C, 120M, 120Y)는 중간 전사 벨트(130)의 구동에 동기하여 회전 구동된다.
각 감광체(120(K, C, M, Y))의 주위에는 각각 감광체(120(K, C, M, Y))의 외주면을 균일하게 대전시키는 대전 수단(코로나 대전기)(211(K, C, M, Y))과, 이 대전 수단(211(K, C, M, Y))에 의해 균일하게 대전시킨 외주면을 감광체(120(K, C, M, Y))의 회전에 동기하여 순차적으로 라인 주사하는 본 상기 발명과 같은 유기 EL 어레이 노광 헤드(20(K, C, M, Y))가 설치되어 있다.
또한, 이 유기 EL 어레이 노광 헤드(20(K, C, M, Y))에서 형성된 정전 잠상에 현상제인 토너를 부여하여 가시상(토너 화상)으로 하는 현상 장치(214(K, C, M, Y))를 갖고 있다.
여기에서, 각 유기 EL 어레이 노광 헤드(20(K, C, M, Y))는 유기 EL 어레이 노광 헤드(20(K, C, M, Y))의 어레이 방향이 감광체 드럼(120(K, C, M, Y))의 모선을 따라서 설치된다. 그리고, 각 유기 EL 어레이 노광 헤드(20(K, C, M, Y))의 발광 에너지 피크 파장과, 감광체(120(K, C, M, Y))의 감도 피크 파장은 대략 일치하도록 설정되어 있다.
현상 장치(214(K, C, M, Y))는 예를 들면, 현상제로서 비자성 1성분 토너를 사용하는 것으로, 그 1성분 현상제를 예를 들면 공급 롤러에서 현상 롤러로 반송하여, 현상 롤러 표면에 부착된 현상제의 막 두께를 규제 블레이드로 규제하고, 그 현상 롤러를 감광체(120(K, C, M, Y))에 접촉 혹은 가압시키는 것에 의해, 감광체(120(K, C, M, Y))의 전위 레벨에 의해 현상제를 부착시킴으로써 토너 화상으로 현상하는 것이다.
이와 같은 4색의 단색 토너 화상 형성 스테이션에 의해 형성된 블랙, 시안, 마젠타, 옐로의 각 토너 화상은 중간 전사 벨트(130) 위에 순차적으로 1차전사되어, 중간 전사 벨트(130) 위에 순차로 겹쳐져 풀컬러로 된다. 픽업 롤러(203)에 의해, 급지 카세트(201)로부터 1매씩 급송된 기록 매체(202)는 2차전사 롤러(136)에 전송된다. 중간 전사 벨트(130) 위의 토너 화상은 2차전사 롤러(136)에서 용지 등의 기록 매체(202)에 2차전사되어, 정착부인 정착 롤러쌍(137)을 통과함으로써 기록 매체(202) 위에 정착된다. 이 후, 기록 매체(202)는 배지 롤러쌍(138)에 의해, 장치 상부에 형성된 배지 트레이 위로 배출된다.
이와 같이, 도 15의 화상 형성 장치는 기입 수단으로서 유기 EL 어레이를 사용하고 있기 때문에, 레이저 주사 광학계를 사용한 경우보다도, 장치의 소형화를 도모할 수 있다.
다음에, 본 발명에 따른 화상 형성 장치에 따른 그 외의 실시예에 대해서 설명한다.
도 16은 화상 형성 장치의 종단 측면도이다. 도 16에서, 화상 형성 장치에는 주요 구성 부재로서, 로터리 구성의 현상 장치(161), 화상 담지체로서 기능하는 감광체 드럼(165), 유기 EL 어레이가 설치되어 있는 노광 헤드(167), 중간 전사 벨트(169), 용지 반송로(174), 정착기인 가열 롤러(172), 급지 트레이(178)가 설치되어 있다. 노광 헤드(167)는 상술한 각 실시예에 따른 전기 광학 장치(D)의 화소부(10)로 구성되어 있다.
현상 장치(161)는 현상 로터리(161a)가 축(16lb)을 중심으로 하여 반시계 회전 방향으로 회전한다. 현상 로터리(161a)의 내부는 4분할되어 있고, 각각 옐로(Y), 시안(C), 마젠타(M), 블랙(K)의 4색의 화상 형성 유닛이 설치되어 있다. 현상 롤러(162a 내지 162d) 및 토너 공급 롤러(163a 내지 163d)는 4색의 각 화상 형성 유닛에 각각 배치되어 있다. 또한, 규제 블레이드(164a 내지 164d)에 의해 토너는 소정 두께로 규제된다.
감광체 드럼(165)은 대전기(168)에 의해 대전되고, 도시 생략한 구동 모터, 예를 들면 스텝 모터에 의해 현상 롤러(162a)는 역방향으로 구동된다. 중간 전사 벨트(169)는 종동 롤러(170b)와 구동 롤러(170a) 사이에 걸쳐져 있어, 구동 롤러(170a)가 감광체 드럼(165)의 구동 모터에 연결되어, 중간 전사 벨트에 동력을 전달하고 있다. 상기 구동 모터의 구동에 의해, 중간 전사 벨트(169)의 구동 롤러 (170a)는 감광체 드럼(165)과는 역방향으로 회전된다.
용지 반송로(174)에는 복수의 반송 롤러와 배지 롤러쌍(176) 등이 설치되어 있어, 용지를 반송한다. 중간 전사 벨트(169)에 담지(擔持)되어 있는 한쪽 면의 화상(토너 화상)이 2차전사 롤러(171)의 위치에서 용지의 한쪽 면에 전사된다. 2차전사 롤러(171)는 클러치에 의해 중간 전사 벨트(169)에 맞닿았다가 떨어져, 클러치 온에서 중간 전사 벨트(169)에 맞닿아 용지에 화상이 전사된다.
상기한 바와 같이 화상이 전사된 용지는 다음에 정착 히터를 갖는 정착기에서 정착 처리가 된다. 정착기에는 가열 롤러(172), 가압 롤러(173)가 설치되어 있다. 정착 처리 후의 용지는 배지 롤러쌍(176)에 끌려 들어가 화살표 F방향으로 진행한다. 이 상태로부터 배지 롤러쌍(176)이 역방향으로 회전하면, 용지는 방향을 반전하여 양면 인쇄용 반송로(175)를 화살표 G방향으로 진행한다. 용지는 급지 트레이(178)로부터, 픽업 롤러(179)에 의해 1매씩 취출(取出)되도록 되어 있다.
용지 반송로에서, 반송 롤러를 구동하는 구동 모터는 예를 들면 저속의 브러시리스 모터를 사용할 수 있다. 또한, 중간 전사 벨트(169)는 색편차 보정 등이 필요하게 되기 때문에 스텝 모터가 사용되고 있다. 이들 각 모터는 도시를 생략하고 있는 제어 수단으로부터의 신호에 의해 제어된다.
도면의 상태에서, 옐로(Y)의 정전 잠상이 감광체 드럼(165)에 형성되어, 현상 롤러(162a)에 고전압이 인가됨으로써, 감광체 드럼(165)에는 옐로의 화상이 형성된다. 옐로의 속측 및 겉측의 화상이 전부 중간 전사 벨트(169)에 담지되면, 현상 로터리(161a)가 90°회전한다. 중간 전사 벨트(169)는 1회전하여 감광체 드럼 (165)의 위치로 되돌아간다. 다음에 청록색(C)의 2면의 화상이 감광체 드럼(165)에 형성되고, 이 화상이 중간 전사 벨트(169)에 담지되어 있는 옐로의 화상에 겹쳐져 담지된다. 이하, 같은 방법으로 현상 로터리(161)의 90°회전, 중간 전사 벨트(169)로의 화상 담지 후의 1회전 처리가 반복된다.
4색의 컬러 화상 담지에서는 중간 전사 벨트(169)는 4회전하고, 그 후에 회전 위치가 더 제어되어 2차전사 롤러(171)의 위치에서 용지에 화상을 전사한다. 급지 트레이(178)로부터 급지된 용지를 반송로(174)로 반송하고, 2차전사 롤러(171)의 위치에서 용지의 한쪽 면에 컬러 화상을 전사한다. 한쪽 면에 화상이 전사된 용지와 같이 배지 롤러쌍(176)으로 반전되어, 반송 경로에서 대기하고 있다. 그 후, 용지는 적절한 타이밍에서 2차전사 롤러(171)의 위치로 반송되어, 다른 면에 컬러 화상이 전사된다. 하우징(180)에는 배기팬(181)이 설치되어 있다.
또한, 상술한 전기 광학 장치(D)를 화상 판독 장치에 적용할 수도 있다. 이 화상 판독 장치는 대상물에 광선을 조사하는 발광부와, 대상물에 의해 반사된 광선을 판독하여 화상 신호를 출력하는 판독부를 구비하고, 상술한 전기 광학 장치(D)를 발광부에 사용한 것을 특징으로 한다. 여기에서, 발광부가 이동하여 판독부가 고정될 수도 있고, 발광부와 판독부가 일체가 되어 이동할 수도 있다. 후자의 경우에는 판독부를 TFT로 구성하고, 판독부와 발광부를 1매의 기판 위에 형성할 수도 있다. 이와 같은 화상 판독 장치로서는 스캐너나 바코드 리더가 해당된다.
또한, 본 발명에 따른 전기 광학 장치가 적용되는 전자 기기는 화상 형성 장치나 화상 판독 장치에 한정되지 않는다. 예를 들면, 각종 전자 기기에서의 표시 디바이스로서 각 실시예에 따른 전기 광학 장치를 이용해도 된다. 이와 같은 전자 기기로서는 퍼스널 컴퓨터, 휴대 전화기, 휴대형 정보 단말(PDA: Personal Digital Assistants), 디지털 스틸 카메라, 텔레비전, 비디오 카메라, 카 네비게이션(car navigation) 장치, 소형 무선 호출기, 전자 수첩, 전자 페이퍼, 전자 계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS단말, 프린터, 스캐너, 복사기, 비디오 플레이어, 터치 패널을 구비한 기기 등을 들 수 있다.
그런데, 각 실시예에서는 화소 회로(P)가 선 형상으로 배열된 화소부(10)를 예시했지만, 각종 전자 기기의 표시 디바이스로서는 다수의 화소 회로(P)가 면 형상으로 배열된 전기 광학 장치가 적절히 채용된다. 도 17은 이 전기 광학 장치의 구성을 나타낸 블록도이다. 도 17에 나타난 바와 같이, 전기 광학 장치(D3)는 수직 주사 회로(주사선 구동회로)(Dy)와 수평 주사 회로(데이터선구동 회로)(Dx)와 표시부(10a)를 갖는다. 수평 주사 회로(Dx)는 각 실시예에 나타낸 펄스 출력 회로(20)와 데이터 출력 제어 회로(30)로 이루어진다. 표시부(10a)에는 X방향으로 연장되어 수직 주사 회로(Dy)에 접속된 복수의 주사선(43)과, Y방향으로 연장되어 수평 주사 회로(Dx)의 데이터 출력 제어 회로(30)(보다 구체적으로는 제 1 실시예에서의 출력 인버터(35)나 제 2 실시예에서의 클록드 인버터(38))에 접속된 n개의 데이터선(45)이 형성된다.
주사선(43)과 데이터선(45)의 각 교차에는 화소 회로(P1)가 배치된다. 각 화소 회로(P1)는 n채널형의 트랜지스터(Tr1)와, p채널형의 트랜지스터(Tr2)와, 커패시터(Cc)와, 전기 광학 소자인 OLED 소자(15)를 갖는다. 트랜지스터(Tr1)는 게 이트 전극이 주사선(43)에 접속되는 동시에 소스 전극이 데이터선(45)에 접속된다. 트랜지스터(Tr2)는 게이트 전극이 트랜지스터(Tr1)의 드레인 전극에 접속되는 동시에 소스 전극이 전원선에 접속된다. OLED 소자(15)는 트랜지스터(Tr2)의 드레인 전극에 양극이 접속되는 동시에 음극이 접지된다. 커패시터(Cc)는 일단이 트랜지스터(Tr1)의 드레인 전극에 접속된다.
수직 주사 회로(Dy)는 복수의 주사선(43)의 각각을 순차로 선택하고, 이 선택한 주사선(43)에 대하여 트랜지스터(Tr1)를 온 상태로 하는 전압을 인가한다. 이렇게 하여 1행분의 화소 회로(P)의 트랜지스터(Tr1)가 일제히 온 상태로 되는 기간(수평 주사 기간)에, 수평 주사 회로(Dx)에 의해 각 데이터선(45)에 인가된 전압(Dout)이 커패시터(Cc)에 의해 유지된다. 그리고, 이 전압(Dout)에 따라 트랜지스터(Tr2)가 온 상태 또는 오프 상태로 됨으로써 OLED 소자(15)에 흐르는 전류가 제어된다. 또한, 여기에서는 OLED 소자(15)의 움직임을 제어하기 위한 스위칭 소자(트랜지스터(Tr1 및 Tr2))가 화소 회로(P1)에 배치된 액티브 매트릭스 방식의 전기 광학 장치(D3)를 예시했지만, 이 종류의 스위칭 소자를 가지지 않는 패시브 매트릭스 방식의 전기 광학 장치에도 본 발명은 적용된다.
<D: 그 밖의 형태>
각 실시예에서는 OLED 소자(15)를 이용한 전기 광학 장치(D(D1, D2, D3))를 예시했지만, 이 이외의 전기 광학 소자를 이용한 전기 광학 장치에도 본 발명은 적용된다. 예를 들면, 액정을 이용한 액정 장치, 무기 EL 소자를 이용한 전기 광학 장치, 전계 방출 디스플레이(FED: Field Emission Display), 표면 도전형 전자 방 출 디스플레이(SED: Surface-conduction Electron-emitter Display), 탄도 전자 방출 디스플레이(BSD: Ballistic electron Surface emitting Display), 혹은 발광 다이오드를 이용한 표시 장치 등 각종 전기 광학 장치에도 본 발명이 적용된다.
이상 설명한 바와 같이, 본 발명에 의하면 계조 신호가 각 데이터선에 샘플링되는 기간을 단축하지 않고 고스트의 발생을 방지할 수 있다.

Claims (13)

  1. 복수의 데이터선 각각에 대응하는 전기 광학 소자의 계조가 상기 데이터선의 전압에 따라 제어되는 전기 광학 장치를 구동하는 구동 회로로서,
    각각이 순서대로 액티브 레벨로 되는 복수의 샘플링 펄스를 출력하는 펄스 출력 회로와,
    각각에 상기 펄스 출력 회로로부터 샘플링 펄스가 공급되는 복수의 단위 회로와,
    각 전기 광학 소자의 계조를 순차로 지정하는 계조 신호가 공급되는 신호선을 구비하고,
    상기 각 단위 회로는,
    상기 신호선에 공급되는 계조 신호를 상기 펄스 출력 회로로부터의 샘플링 펄스에 따라 샘플링하는 제 1 스위칭 소자와,
    상기 제 1 스위칭 소자와 상기 데이터선 사이에 개재되어, 상기 제 1 스위칭 소자에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 오프 상태로 되는 제 2 스위칭 소자와,
    상기 제 2 스위칭 소자의 출력 단자의 전압을 유지하는 유지 용량(storage capacitor)
    을 갖는 것을 특징으로 하는 구동 회로.
  2. 제 1 항에 있어서,
    상기 유지 용량은 상기 제 2 스위칭 소자의 출력 단자에 일단(一端)이 접속된 용량 소자인 것을 특징으로 하는 구동 회로.
  3. 제 2 항에 있어서,
    각각에 별개의 전위가 공급되는 제 1 및 제 2 전위 공급선과,
    상기 제 1 전위 공급선과 상기 제 2 전위 공급선 사이에 개재된 평활용(平滑用) 용량을 구비하고,
    상기 유지 용량의 타단(他端)은 상기 평활용 용량의 일단에 접속되는 것을 특징으로 하는 구동 회로.
  4. 제 3 항에 있어서,
    상기 제 2 스위칭 소자와 상기 데이터선 사이에 개재된 출력 버퍼를 구비하고,
    상기 제 1 및 제 2 전위 공급선은 상기 출력 버퍼에 전원 전위를 공급하는 배선인 것을 특징으로 하는 구동 회로.
  5. 제 1 항에 있어서,
    상기 펄스 출력 회로는 각 펄스 신호가 액티브 레벨로 되는 기간과 그 다음의 펄스 신호가 액티브 레벨로 되는 기간이 서로 중복하도록 복수의 펄스 신호를 순차로 생성하는 시프트 레지스터와, 각각이 1개의 펄스 신호와 그 다음의 펄스 신호의 논리곱(積)을 샘플링 펄스로서 출력하는 논리곱 회로를 갖고,
    상기 각 단위 회로의 제 2 스위칭 소자는 상기 시프트 레지스터로부터 출력되는 펄스 신호에 의해 개폐가 제어되는 것을 특징으로 하는 구동 회로.
  6. 제 1 항에 있어서,
    상기 각 단위 회로는 상기 단위 회로에 입력되는 샘플링 펄스와 상기 단위 회로의 전단(前段)의 단위 회로에 입력되는 샘플링 펄스의 논리합(和)에 상당하는 신호를 출력하는 논리합 회로를 갖고,
    상기 제 2 스위칭 소자는 상기 논리합 회로로부터 출력되는 신호에 의해 개폐가 제어되는 것을 특징으로 하는 구동 회로.
  7. 제 1 항에 있어서,
    상기 각 단위 회로는 상기 신호선과 상기 제 1 스위칭 소자 사이에 개재된 지연 소자를 갖고,
    상기 각 단위 회로의 제 2 스위칭 소자는 상기 펄스 출력 회로로부터 출력되는 샘플링 펄스에 의해 개폐가 제어되는 것을 특징으로 하는 구동 회로.
  8. 제 1 항에 있어서,
    상기 제 2 스위칭 소자는 트랜스미션 게이트(transmission gate)인 것을 특 징으로 하는 구동 회로.
  9. 제 1 항에 있어서,
    상기 제 2 스위칭 소자는 오프 상태에서 출력 단자가 하이 임피던스(high impedance) 상태로 되고, 온 상태에서 인버터로서 기능하는 클록드 인버터(clocked inverter)인 것을 특징으로 하는 구동 회로.
  10. 복수의 데이터선 각각에 대응되도록 배치되어 상기 데이터선의 전압에 따른 계조로 되는 복수의 전기 광학 소자와,
    각각이 순서대로 액티브 레벨로 되는 복수의 샘플링 펄스를 출력하는 펄스 출력 회로와,
    각각에 상기 펄스 출력 회로로부터 샘플링 펄스가 공급되는 복수의 단위 회로와,
    각 전기 광학 소자의 계조를 순차로 지정하는 계조 신호가 공급되는 신호선을 구비하고,
    상기 각 단위 회로는,
    상기 신호선에 공급되는 계조 신호를 상기 펄스 출력 회로로부터의 샘플링 펄스에 따라 샘플링하는 제 1 스위칭 소자와,
    상기 제 1 스위칭 소자와 상기 데이터선 사이에 개재되어, 상기 제 1 스위칭 소자에 의한 샘플링의 개시로부터 소정 기간이 경과할 때까지 오프 상태로 되는 제 2 스위칭 소자와,
    상기 제 2 스위칭 소자의 출력 단자의 전압을 유지하는 유지 용량
    을 갖는 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 있어서,
    상기 전기 광학 소자는 제 1 전위를 갖는 제 1 전원선과 상기 제 1 전위와는 다른 제 2 전위를 갖는 제 2 전원선 사이에 개재되고,
    상기 유지 용량은 일단이 상기 제 2 스위칭 소자의 출력단에 접속되는 동시에 타단이 상기 제 1 전원선에 접속된 제 1 용량 소자와, 일단이 상기 제 2 스위칭 소자의 출력단에 접속되는 동시에 타단이 상기 제 2 전원선에 접속된 제 2 용량 소자를 포함하는 것을 특징으로 하는 전기 광학 장치.
  12. 제 10 항에 있어서,
    각각이 상기 전기 광학 소자를 갖는 복수의 화소 회로를 구비하고,
    상기 각 화소 회로는 상기 데이터선를 통하여 게이트 전극에 인가된 전압에 따라 상기 전기 광학 소자에 인가되는 전압을 제어하는 트랜지스터를 포함하고,
    상기 유지 용량은 상기 트랜지스터의 게이트 용량인 것을 특징으로 하는 전기 광학 장치.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 기재된 전기 광학 장치를 구비하는 전자 기기.
KR1020060003737A 2005-01-19 2006-01-13 전기 광학 장치, 그 구동 회로 및 전자 기기 KR100679967B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00011181 2005-01-19
JP2005011181A JP4385952B2 (ja) 2005-01-19 2005-01-19 電気光学装置、その駆動回路および電子機器

Publications (2)

Publication Number Publication Date
KR20060084363A KR20060084363A (ko) 2006-07-24
KR100679967B1 true KR100679967B1 (ko) 2007-02-08

Family

ID=36683343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060003737A KR100679967B1 (ko) 2005-01-19 2006-01-13 전기 광학 장치, 그 구동 회로 및 전자 기기

Country Status (5)

Country Link
US (1) US7633480B2 (ko)
JP (1) JP4385952B2 (ko)
KR (1) KR100679967B1 (ko)
CN (1) CN100498905C (ko)
TW (1) TWI323870B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130804B2 (ja) * 2006-10-02 2013-01-30 セイコーエプソン株式会社 発光装置および画像形成装置
RU2009123402A (ru) * 2006-11-30 2011-01-10 Новатранс Груп Са (Ch) Электрическое устройство для выполнения логических функций
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5821685B2 (ja) * 2012-02-22 2015-11-24 セイコーエプソン株式会社 電気光学装置および電子機器
JP6102066B2 (ja) * 2012-03-13 2017-03-29 セイコーエプソン株式会社 走査線駆動回路，電子光学装置および電子機器
JP6957919B2 (ja) * 2017-03-23 2021-11-02 セイコーエプソン株式会社 駆動回路及び電子機器
CN106920513B (zh) * 2017-05-12 2019-09-24 京东方科技集团股份有限公司 显示面板的驱动电路、显示面板和显示装置
CN107492353B (zh) * 2017-07-21 2019-06-11 惠科股份有限公司 显示面板的驱动方法及驱动装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116334A (ja) 1984-11-09 1986-06-03 Seiko Epson Corp アクテイブマトリクスパネル
JPS62178927A (ja) 1986-02-03 1987-08-06 Seiko Epson Corp ドライバ−内蔵アクテイブマトリクスパネル
JPH06186925A (ja) * 1992-12-16 1994-07-08 Sharp Corp 表示装置の駆動回路
JP2000163014A (ja) 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002108251A (ja) 2000-09-28 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3271192B2 (ja) 1992-03-02 2002-04-02 ソニー株式会社 水平走査回路
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
JP3551600B2 (ja) 1996-01-30 2004-08-11 セイコーエプソン株式会社 水平走査回路及び液晶表示装置
JP4086925B2 (ja) * 1996-12-27 2008-05-14 株式会社半導体エネルギー研究所 アクティブマトリクスディスプレイ
JPH11214700A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6268842B1 (en) * 1998-04-13 2001-07-31 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor circuit and semiconductor display device using the same
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
TW525138B (en) * 2000-02-18 2003-03-21 Semiconductor Energy Lab Image display device, method of driving thereof, and electronic equipment
US6989805B2 (en) * 2000-05-08 2006-01-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3917494B2 (ja) * 2001-09-17 2007-05-23 株式会社半導体エネルギー研究所 発光装置の駆動方法
JP4007117B2 (ja) * 2002-08-09 2007-11-14 セイコーエプソン株式会社 出力制御回路、駆動回路、電気光学装置および電子機器
JP2005128476A (ja) * 2003-04-17 2005-05-19 Sanyo Electric Co Ltd 表示装置
US7332936B2 (en) * 2004-12-03 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, electronic apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116334A (ja) 1984-11-09 1986-06-03 Seiko Epson Corp アクテイブマトリクスパネル
JPS62178927A (ja) 1986-02-03 1987-08-06 Seiko Epson Corp ドライバ−内蔵アクテイブマトリクスパネル
JPH06186925A (ja) * 1992-12-16 1994-07-08 Sharp Corp 表示装置の駆動回路
JP2000163014A (ja) 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002108251A (ja) 2000-09-28 2002-04-10 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置

Also Published As

Publication number Publication date
US7633480B2 (en) 2009-12-15
CN1808550A (zh) 2006-07-26
TWI323870B (en) 2010-04-21
TW200630933A (en) 2006-09-01
US20060158395A1 (en) 2006-07-20
KR20060084363A (ko) 2006-07-24
JP2006198822A (ja) 2006-08-03
JP4385952B2 (ja) 2009-12-16
CN100498905C (zh) 2009-06-10

Similar Documents

Publication Publication Date Title
KR100787548B1 (ko) 화소 회로, 발광 장치 및 전자기기
KR100679967B1 (ko) 전기 광학 장치, 그 구동 회로 및 전자 기기
US8125506B2 (en) Electro-optical device and electronic apparatus
US7898688B2 (en) Electro-optical device controlling driving current to each electro-optical element to alleviate variation of intensity
KR100668274B1 (ko) 화소 회로, 발광 장치 및 화상 형성 장치
JP5211591B2 (ja) データ線駆動回路、電気光学装置及び電子機器
KR20070095204A (ko) 전기 광학 장치, 전자 기기, 및 구동 방법
JP2007187706A (ja) 電気光学装置、その駆動方法および電子機器
JP4192987B2 (ja) 光ヘッド、露光装置、および画像形成装置。
JP2008205066A (ja) 発光回路、発光装置、画像形成装置、表示装置および発光回路の駆動方法
CN108693731A (zh) 光写入装置及图像形成装置
US8013534B2 (en) Electro-optic device and electronic apparatus
JP2009063954A (ja) データ線駆動回路、電気光学装置及び電子機器
JP5489937B2 (ja) 駆動回路、光プリントヘッド、画像形成装置及び表示装置
JP4259551B2 (ja) 電気光学装置、駆動回路および電子機器
JP2007230004A (ja) 電気光学装置及び電子機器
JP4552579B2 (ja) 発光装置、その駆動方法、及び画像形成装置
JP4702077B2 (ja) 電気光学装置および電子機器
JP2006076226A (ja) 発光装置、その駆動方法および画像形成装置
JP2007203565A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee