JP3551600B2

JP3551600B2 - 水平走査回路及び液晶表示装置

Info

Publication number: JP3551600B2
Application number: JP01354196A
Authority: JP
Inventors: 直太田; 裕二河内; 雅秀内田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1996-01-30
Filing date: 1996-01-30
Publication date: 2004-08-11
Anticipated expiration: 2016-01-30
Also published as: JPH09212133A

Description

【０００１】
【発明の属する技術分野】
本発明は、マトリクス型液晶表示装置の信号線に映像信号を選択的に供給するための水平走査回路及びそのような水平走査回路を備えた液晶表示装置に関する。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置は、液晶表示パネル内にスイッチングトランジスタを組み込むことにより、デューティ比の小さい即ち多ラインの液晶表示装置であっても、高コントラスト比、高画質を実現できる。又、水平走査回路及び垂直走査回路を液晶表示装置と同一の基板上に内蔵したドライバー内蔵型アクティブマトリクス液晶表示装置（以下ドライバー内蔵液晶表示装置と略す。）は、高画質でありながら極めてコンパクトな構成であり、コンピュータ対応プロジェクタ用ライトバルブとして実用化されている。
【０００３】
図６は、ドライバー内蔵液晶表示装置の等価回路図である。図において１は映像信号が供給される入力端子で、この入力端子１からの信号がそれぞれ例えばＮチャンネルＴＦＴからなる信号線選択スイッチＳ_１、Ｓ_２、・・・、Ｓｍを通じて垂直（Ｙ軸）方向の信号線Ｘ_１、Ｘ_２、・・・、Ｘｍに供給される。なおｍは水平（Ｘ軸）方向の画素数に相当する数である。さらにｍ段の水平走査回路２が設けられ、この水平走査回路２に水平方向のシフトクロックＣＬＸ及びシフトデータＤＸが供給され、この水平走査回路２の各出力端子からの信号線選択スイッチ駆動パルスＳＸ_１、ＳＸ_２、・・・、ＳＸｍが前記信号線選択スイッチＳ_１、Ｓ_２、・・・、Ｓｍの各制御端子に供給される。また前記信号線Ｘ_１、Ｘ_２、・・・、ＸｍにそれぞれＴＦＴからなるスイッチング素子Ｔ_１１、Ｔ_２１、・・・、Ｔｍ_１、Ｔ_１２、Ｔ_２２、・・・、Ｔｎ_２、・・・、Ｔｎｍの一端が接続される。なおｎは水平走査線数に相当する数である。このスイッチング素子Ｔ_１１、・・・、Ｔｎｍの他端がそれぞれ液晶セルＣ_１１、・・・、Ｃｎｍを介して対向電極３に共通接続される。
【０００４】
さらにｎ段の垂直走査回路４が設けられ、この垂直走査回路４に垂直方向のシフトクロックＣＬＹ及びシフトデータＤＹが供給され、各出力端子から順次出力されるゲート駆動パルスＳＹ_１、ＳＹ_２、・・・、ＳＹｎがスイッチング素子のＸ軸方向の各列（Ｔ_１１、・・・、Ｔ_１ｍ）、（Ｔ_２１、・・・、Ｔ_２ｍ）、・・・、（Ｔｎ_１、・・・、Ｔｎｍ）ごとの制御端子にそれぞれ供給される。
【０００５】
結果前記記入端子１からの映像信号が液晶セルＣ_１１、・・・、Ｃｎｍに選択的に印加され画素表示が得られる。
【０００６】
図７は従来の水平走査回路の等価回路図である。図において５はシフトレジスタであり、主としてクロックドインバータ回路Ｃ_Ｉ１、ＣＩ_２、・・・、ＣＩｍ_＋１及びＣＩＦ_１、ＣＩＦ_２、・・・、ＣＩＦｍ_＋１とインバータ回路Ｉ_１、Ｉ_２、・・・、Ｉｍ_＋１より構成される。このシフトレジスタ５は前記水平方向のシフトクロックＣＬＸ及びその反転クロックＣＬＸに従って前記シフトデータＤＸを転送する。転送されたデータは隣り合う二出力を入力とするＮＡＮＤ回路（ＮＡＮＤ_１、ＮＡＮＤ_２、・・・、ＮＡＮＤｍ）及びインバータ回路ＩＮＶ_１、ＩＮＶ_２、・・・、ＩＮＶｍを経て前記信号線選択スイッチ駆動パルスＳＸ_１、ＳＸ_２、・・・、ＳＸｍとして出力される。
【０００７】
図８は、図７従来の水平走査回路の動作タイミング図である。図においてＩ_１、Ｉ_２、ＩＮＶ_１、ＩＮＶ_２はそれぞれ前記インバータ回路Ｉ_１、Ｉ_２、ＩＮＶ_１、ＩＮＶ_２の出力を示す。映像信号は前記入力端子１への入力映像信号であり、コンピュータ等のビデオ信号をサンプリングクロックＳＣＬＫでサンプリングし、ホールド回路、バッファ回路を経て出力されたものである。
【０００８】
【発明が解決しようとする課題】
しかし従来の技術においては、映像信号が変化している時間が、対応する前記信号線の後又は、前の信号線の選択期間に含まれる為、結果前記液晶表示装置の表示画面にゴーストが発生していた。図８においては、前記映像信号が変化している時間が、対応する前記信号線の後（次）の信号線の選択期間に含まれる為、表示画面における前記映像信号のシフト方向が左から右とすれば、画像の右にゴーストが生じることになる。
【００１３】
【課題を解決するための手段】
本発明は上述した従来技術における問題点を解決するためになされたものであり、請求項１に記載の発明によれば、制御端子の設定により正逆いずれかの走査方向に切り換え可能な水平走査回路において、前記水平走査回路中のシフトレジスタのＮ段目の出力である第１の信号を入力し且つこの第１の信号を遅延させた第２の信号を出力する第１の遅延回路と、前記第１の信号と前記第２の信号を入力し且つ前記第２の信号の開始タイミングで開始し前記第１の信号の終了タイミングで終了する第３の信号を出力する第１の制御回路と、前記第１の信号から前記シフトレジスタのＮ段目の後段からの出力である第４の信号を入力し且つこの第４の信号を遅延させた第５の信号を出力する第２の遅延回路と、前記第４の信号と前記第５の信号を入力し且つ前記第５の信号の開始タイミングで開始し前記第４の信号の終了タイミングで終了する第６の信号を出力する第２の制御回路と、前記第３の信号と前記第６の信号を入力し且つ第６の信号の開始タイミングで開始し前記第３の信号の終了タイミングで終了するパルスを出力する第３の制御回路を具備している。
【００１４】
請求項１記載の発明は、制御端子の設定により正逆いずれの方向にも走査可能な前記水平走査回路において、上述の回路群を備えることにより、正逆いずれの方向の走査時であっても前記信号線選択スイッチ駆動パルスの開始タイミングのみを遅延させることができる。これにより前記信号線選択スイッチ駆動パルスが出力される期間を不連続にでき、表示画面上のゴーストの発生を防ぐことができる。
【００１５】
また、請求項２に記載の発明によれば、該遅延回路は１段以上のインバータ回路により構成される。
【００１６】
また、請求項３に記載の発明によれば、該遅延回路は、１つ以上の抵抗素子と１つ以上の容量素子とにより構成される。
【００１７】
また、請求項４に記載の発明によれば、該遅延回路は１段以上のインバータ回路と、１つ以上の抵抗素子と、１つ以上の容量素子とにより構成される。
【００１８】
請求項２、３及び４に記載の発明では、比較的簡単で小規模な回路素子により前記遅延回路を構成し前記信号線選択スイッチ駆動パネルが出力される期間を不連続にでき、表示画面上のゴーストの発生を防ぐことができる。
【００１９】
また、請求項５に記載の発明によれば、該マトリクス表示装置はアクティブマトリクス型液晶表示装置であり、該信号線選択スイッチ、該水平走査回路、該遅延回路、該制御回路は前記アクティブマトリクス型液晶表示装置の一方の透明基板上に形成されている。
【００２１】
請求項６に記載の液晶表示装置は、上記のような水平走査回路を備えたことを特徴とするから、ゴーストのない鮮明な映像を実現することができる。
【００２２】
【発明の実施の形態】
以下、本発明を図に基づいて説明する。
【００２３】
〔実施例１〕
図１は請求項１記載の発明にかかわる水平走査回路の一例を示す等価回路図である。
【００２４】
まず構成を発明する。シフトレジスタ５はクロックドインバータ回路ＣＩ_１、ＣＩ_２、・・・、ＣＩｍ_＋１（ｍは水平方向の画素数）とＣＩＦ_１、ＣＩＦ_２、・・・、ＣＩＦｍ_＋１及びインバータ回路Ｉ_１、Ｉ_２、・・・、Ｉｍ_＋１により構成される。このシフトレジスタ５は水平方向のシフトクロックＣＬＸ及びその反転クロックＣＬＸに従ってシフトデータＤＸを転送する。転送されたデータは前記シフトレジスタ５の隣り合う二出力を入力とする制御回路であるＮＡＮＤ回路（ＮＡＮＤ_１、ＮＡＮＤ_２、・・・、ＮＡＮＤｍ）及びインバータ回路ＩＮＶＡ_１、ＩＮＶ_２、・・・、ＩＮＶｍを経て前記信号線選択スイッチ駆動パルスＳＸ_１、ＳＸ_２、・・・、ＳＸｍとして出力される。ここで前記シフトレジスタ５の隣り合う二出力のうち後段の出力と前記制御回路であるＮＡＮＤ回路の入力との間には、Ｄｅｌａｙで示された遅延回路６が挿入されており、この遅延回路６が前記後段の出力を遅延させる為、前記制御回路であるＮＡＮＤ回路の出力及び信号線選択スイッチ駆動パルスの開始タイミングを遅らせる。
【００２５】
図２はこの関係を説明する図１に示す水平走査回路の動作を説明するタイミング図である。図においてＩ_１、Ｉ_２、ＩＮＶ_１、ＩＮＶ_２はそれぞれ前記インバータ回路Ｉ_１、Ｉ_２、ＩＮＶ_１、ＩＮＶ_２の出力を示す。映像信号は前記入力端子１への入力映像信号であり、コンピュータ等のビデオ信号をサンプリングクロックＳＣＬＫでサンプリングし、ホールド回路、バッファ回路を経て出力されたものである。図でわかるとおり、ＩＮＶ_１及びＩＮＶ_２の出力開始タイミング即ち前記信号線選択スイッチ駆動パルスＳＸ_１及びＳＸ_２の出力開始タイミングが遅延しており、ＩＮＶ_１とＩＮＶ_２（ＳＸ_１とＳＸ_２）の出力期間の間に休止期間が生じる。この休止期間を前記映像信号が変化している時間に充てることにより、表示装置の信号線に不要な信号が印加されることを防止し、結果ゴーストのない鮮明な映像を得ることができる。尚本実施例における前記遅延回路６は、・偶数段のインバータ回路を直列に接続した回路、・前記後段の出力と前記制御回路であるＮＡＮＤ回路の入力との間に抵抗素子を挿入し、この制御回路であるＮＡＮＤ回路の入力と抵抗素子との間に容量素子の一端を接続し他端を接地した回路、・前述の回路を組み合わせた回路等で構成することができる。
【００２６】
また、アクティブマトリクス型液晶表示装置の一方の透明基板上に本発明を構成する回路素子を形成することにより、容易にコストアップ無く、ゴーストの発生しない高画質の表示装置を実現することができる。
【００２７】
〔実施例２〕
図３は請求項２記載の発明にかかわる水平走査回路の一例を示す等価回路図である。
【００２８】
構成を説明する。図の水平走査回路２の各段からは、オン期間が前記シフトクロックＣＬＸ（図示せず）の半周期であり、位相が前記シフトクロックＣＬＸの半周期づつずれた信号が連続して出力されている。この各段の出力のうち隣り合う二出力を入力とする、一方が負能動である制御回路（ＮＡＮＤ_１、ＮＡＮＤ_２、・・・、ＮＡＮＤｍ）及びインバータ回路ＩＮＶ_１、ＩＮＶ_２、・・・、ＩＮＶｍを経て前記信号線選択スイッチ駆動パネルＳＸ_１、ＳＸ_２、・・・、ＳＸｍとして出力される。ここで前記水平走査回路２の隣り合う二出力のうち前段の出力と前記制御回路の負能動の入力端子との間にはＤｅｌａｙで示された遅延回路６が挿入されており、この遅延回路６が前記前段の出力を遅延させる為、前記制御回路の出力及び前記信号線選択スイッチ駆動パルスの開始タイミングが遅れる。
【００２９】
これにより隣り合う前記信号線選択スイッチ駆動パルスの間に休止期間が生じ、実施例１と同様にこの休止期間を前期映像信号が変化している時間に充てることにより、表示装置の信号線に不要な信号が印加されることを防止し、結果ゴーストのない鮮明な映像を得ることができる。
【００３０】
〔実施例３〕
図４は請求項３記載の発明にかかわる水平走査回路の一例を示す等価回路図である。
【００３１】
先ず構成を説明する。本図におけるシフトレジスタ５は制御端子Φ、Φの設定によりそのシフト方向が正逆に切り換え可能な構成となっている。
【００３２】
Φが能動でΦが非能動の時。ＣＩΦ_１、ＣＩΦ_２、・・・、ＣＩΦｎ、・・・、ＣＩΦｍ_＋２は導通状態となり、ＣＩΦ_１、・・・、ＣＩΦ_２、・・・、ＣＩΦｎ、・・・、ＣＩΦｍ_＋２は非導通状態となる。前記シフトレジスタＤＸ（図示せず）は前記シフトレジスタ５中を左から右にシフトする。これを正方向走査とする。図において、クロックドインバータ回路ＣＩΦｎの出力は、この出力自体とこの出力を遅延させる直列に接続された二段のインバータ回路よりなる遅延回路６を経た出力とを入力とする第１の制御回路であるＮＤｎ_−１によりその開始タイミングを遅延させられた反転出力となる。前記クロックドインバータ回路ＣＩΦｎの出力からＣＬＸ半周期分遅れたＣＩΦｎ_＋１の出力は、この出力自体と、遅延回路を経た出力とを入力とする第２の制御回路であるＮＤｎによりその開始タイミングを遅延させられた反転出力となる。この第１の制御回路ＮＤｎ_−１の出力と第２の制御回路ＮＤｎの出力は第３の制御回路ＮＯＲｎ_−１に入力され、結果前記第２の制御回路ＮＤｎの開始タイミングで開始し、前記第１の制御回路ＮＤｎ_−１の終了タイミングで終了する信号線選択スイッチ駆動パルスＳＸｎ_−１が出力される。
【００３３】
図５は図４に示す水平走査回路の動作を説明する為のタイミング図である。図においてＮＯＲｎ_−１は図４の制御回路ＮＯＲｎ_−１の出力であり前記信号線選択スイッチ駆動パルスＳＸｎ_−１である。同様にＮＯＲｎは制御回路ＮＯＲｎの出力であり前記信号線選択スイッチ駆動パルスＳＸｎである。ＮＯＲｎ_−１はＮＤｎの開始タイミングで開始し、ＮＤｎ_−１の終了タイミングで終了する。また、ＮＯＲｎはＮＤｎ_＋１の開始タイミングで開始しＮＤｎの終了タイミングで終了する。結果ＮＯＲｎ_−１とＮＯＲｎの間、即ちＳＸｎ_−１とＳＸｎの間には休止期間が生じ、この休止期間を映像信号が変化している時間に充てることにより、表示装置の信号線に不要な信号が印加されることを防止し、ゴーストのない鮮明な映像を得ることができる。
【００３４】
次にΦが能動Φが非能動の時。ＣＩΦ_１、ＣＩΦ_２、・・・、ＣＩΦｎ、・・・、ＣＩΦｍ_＋２が導通状態となり、ＣＩΦ_１、ＣＩΦ_２、・・・、ＣＩΦｎ、・・・、ＣＩΦｍ_＋２は非導通状態となる。前記シフトデータＤＸは前記シフトレジスタ５中を右から左にシフトする。これを逆方向走査とする。この場合にはＣＩΦｎ_＋１が前段でありＣＩΦｎがＣＬＸ半周期分遅れた後段である。逆方向走査時も前述の正方向走査時と同様な回路の動作により、ＮＯＲｎとＮＯＲｎ_−１との間、即ち連続する前記信号線選択スイッチ駆動パルスの間に休止期間を設けることができ、信号線への不要な信号の印加を防ぎ、ゴーストの発生しない高画質映像を得ることができる。
【００３５】
【発明の効果】
以上説明してきたように、本発明の水平走査回路は、マトリクス表示装置の信号線選択スイッチ駆動パルスを順次発生する水平走査回路であって、隣り合う前記信号線選択スイッチ駆動パルスの間に休止期間が生じる様に、遅延回路及び制御回路を付設したものである。
【００３６】
この休止期間をサンプリングクロックによりサンプリングホールドされた映像信号が変化している時間に充てることにより、表示装置の信号線に不要な信号が印可されることを防止し、結果ゴーストのない鮮明な映像を実現できる。
【図面の簡単な説明】
【図１】本発明の実施例１の等価回路図。
【図２】図１に示す水平走査回路の走査を説明する為のタイミング図。
【図３】本説明の実施例２の等価回路図。
【図４】本説明の実施例３の等価回路図。
【図５】図４に示す水平走査回路の動作を説明する為のタイミング図。
【図６】ドライバー内蔵液晶表示装置の等価回路図。
【図７】従来の水平走査回路の動作タイミング図。
【図８】図７従来の水平走査回路の動作タイミング図。
【符号の説明】
１．入力端子
２．水平走査回路
３．対向電極
４．垂直走査回路
５．シフトレジスタ
６．遅延回路

Claims

制御端子の設定により正逆いずれかの走査方向に切り替え可能な水平走査回路において、
前記水平走査回路中のシフトレジスタのＮ段目の出力である第１の信号を入力し且つこの第１の信号を遅延させた第２の信号を出力する第１の遅延回路と、
前記第１の信号と前記第２の信号を入力し且つ前記第２の信号の開始タイミングで開始し前記第１の信号の終了タイミングで終了する第３の信号を出力する第１の制御回路と、
前記第１の信号から前記シフトレジスタのＮ段目の後段からの出力である第４の信号を入力し且つこの第４の信号を遅延させた第５の信号を出力する第２の遅延回路と、
前記第４の信号と前記第５の信号を入力し且つ前記第５の信号の開始タイミングで開始し前記第４の信号の終了タイミングで終了する第６の信号を出力する第２の制御回路と、
前記第３の信号と前記第６の信号を入力し且つ前記第６の信号の開始タイミングで開始し前記第３の信号の終了タイミングで終了するパルスを出力する第３の制御回路と、
を具備してなることを特徴とする水平走査回路。
請求項１に記載の水平走査回路において、
該遅延回路は１段以上のインバータ回路により構成されてなることを特徴とする水平走査回路。
請求項１に記載の水平走査回路において、
前記遅延回路は、１つ以上の抵抗素子と１つ以上の容量素子とにより構成されてなることを特徴とする水平走査回路。
請求項１に記載の水平走査回路において、
前記遅延回路は、１段以上のインバータ回路と、１つ以上の抵抗素子と、１つ以上の容量素子と、とを備えてなることを特徴とする水平走査回路。
請求項１乃至４のいずれかに記載の水平走査回路を備えたことを特徴とする液晶表示装置。