JP2007203565A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】周辺回路の規模を抑制しながら各電気光学素子の階調のムラを抑制する。
【解決手段】複数の単位回路Ｕが配置される基板１２の表面は、第１領域Ｒ1および第２
領域Ｒ2と両領域間の素子領域Ｒ0とに区分される。信号線Ｌaには各単位回路Ｕの補正デ
ータＡが供給される。信号線Ｌdには各単位回路Ｕの階調データＤが供給される。第１選
択回路２１は、第１領域Ｒ1に配置されて各単位回路Ｕを順次に選択する。第２選択回路
２２は、第２領域Ｒ2に配置されて各単位回路Ｕを順次に選択する。各単位回路Ｕiは、素
子領域Ｒ0に配置されて駆動電流Ｉdrに応じた階調となる電気光学素子Ｅを含み、第１選
択回路２１による選択を契機として信号線Ｌaから取得した補正データＡiと第２選択回路
２２による選択を契機として信号線Ｌdから取得した階調データＤiとに応じた駆動電流Ｉ
drを電気光学素子Ｅに供給する。
【選択図】図２

Description

本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic Light Emitting Diode
）」という）素子などの電気光学素子を制御する技術に関する。

電気光学素子とこれを制御する回路とを含む複数の単位回路を配列した構成の電気光学
装置が従来から提案されている。この種の電気光学装置においては、各電気光学素子の特
性（例えば発光効率）や各単位回路を構成するトランジスタの特性（例えば閾値電圧）の
バラツキに起因して、複数の電気光学素子について階調（輝度）のムラが発生する場合が
ある。このような階調（輝度）のムラを抑制するために、例えば特許文献１には、各電気
光学素子の階調データ（階調を指定するデータ）を補正データに基づいて補正したうえで
各電気光学素子を駆動する構成が開示されている。
特開２００５−２８３８１６号公報

しかしながら、特許文献１の構成においては、補正データに基づいて階調データを補正
するための演算回路が不可欠であるから、電気光学素子の周辺に配置される回路（以下「
周辺回路」という）の規模が肥大化するという問題がある。このような事情を背景として
、本発明は、周辺回路の規模を抑制しながら各電気光学素子の階調のムラを抑制するとい
う課題の解決を目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、第１領域（例えば第１領
域Ｒ1）および第２領域（例えば第２領域Ｒ2）と両領域間の素子領域（例えば素子領域Ｒ
0）とを含む基板と、複数の単位回路と、各単位回路の補正データが順次に供給される第
１信号線（例えば信号線Ｌa）と、各単位回路の階調データが順次に供給される第２信号
線（例えば信号線Ｌd）と、第１領域に配置されて複数の単位回路の各々を順次に選択す
る第１選択手段（例えば第１選択回路２１）と、第２領域に配置されて複数の単位回路の
各々を順次に選択する第２選択手段（例えば図２の第２選択回路や図１０の選択信号SEL1
〜SEL3を伝送する配線）とを具備し、複数の単位回路の各々は、素子領域に配置されて駆
動電流に応じた階調となる電気光学素子と、第１選択手段が当該単位回路を選択したとき
に（すなわち第１選択手段による当該単位回路の選択を契機として）第１信号線から取得
した補正データと第２選択手段が当該単位回路を選択したときに（すなわち第２選択手段
による当該単位回路の選択を契機として）第２信号線から取得した階調データとに応じた
駆動電流を電気光学素子に供給する制御手段（例えばデータ取得回路３０・補正回路５０
・駆動トランジスタＴdr）とを含む。

この構成においては、電気光学素子に供給される駆動電流を階調データと補正データと
に応じて制御する制御手段が各単位回路に設置されるから、補正データに基づいて階調デ
ータを補正する周辺回路は原理的には不要である。したがって、電気光学装置の周辺回路
の規模を縮小することができる。

なお、補正データに基づいて階調データを補正する周辺回路が原理的には不要であると
言っても、各単位回路の制御手段が補正データに基づいて基準電流を調整する構成（すな
わち駆動電流が補正データに応じて補正される構成）と周辺回路が階調データを補正する
構成とを兼備する電気光学装置を本発明の範囲から除外する趣旨ではない。複数の種類の
補正が実行される電気光学装置において、少なくともひとつの補正が各単位回路の制御手
段によって実行される構成によれば、周辺回路にてその補正を実行する必要はなくなるか
ら、総ての補正が周辺回路にて実行される従来の構成と比較すれば、周辺回路の規模を縮
小できるという本発明の所期の効果は確かに奏される。例えば、各単位回路の制御手段に
よる補正で各電気光学素子の特性のバラツキが抑制されるとともに、周辺回路が階調デー
タに対してガンマ補正を実行する構成としてもよい。

また、第１選択手段および第２選択手段の双方が各電気光学素子の配列を挟んで一方の
領域のみに形成された構成においては、各電気光学素子が基板のひとつの周縁の近傍に偏
在することに起因した様々な問題がある。これに対し、本発明においては、各電気光学素
子が配置される素子領域が第１領域と第２領域との間隙に画定され、各単位回路を順次に
選択する第１選択手段が第１領域に配置されるとともに各単位回路を順次に選択する第２
選択手段が第２領域に配置される。この構成によれば、電気光学素子の両側に位置する各
領域の要素の規模（各々が配置される面積）が均等化されるから、電気光学素子の偏在に
起因した問題を解消することが可能である（図６）。

本発明における電気光学素子は、輝度や透過率といった光学的な特性が電流の供給によ
って変化する要素（いわゆる電流駆動型の電気光学素子）である。本発明に係る電気光学
装置の典型例は、駆動電流の電流値に応じた輝度で発光する発光素子（例えばＯＬＥＤ素
子）を電気光学素子として採用した発光装置であるが、その他の電気光学素子を採用した
電気光学装置にも本発明は適用される。

本発明における「複数の単位回路」は、電気光学装置が備える総ての単位回路であって
も一部の単位回路であってもよい。例えば、電気光学装置が備える総ての単位回路のなか
にダミー回路（専ら検査や試験のために使用されて実際には駆動されない単位回路）が含
まれる構成であっても、ダミー回路を除外した「複数の単位回路」について本発明の要件
が充足されれば、他の単位回路（ダミー回路）について要件の成立性を議論するまでもな
く、その電気光学装置は当然に本発明の範囲に含まれる。また、例えば、表示色（例えば
赤色・緑色および青色）が相違する複数の電気光学素子を備えた電気光学装置においては
、例えば特定の表示色の電気光学素子についてのみ補正が実行される構成としてもよい。
この構成においては、特定の表示色の電気光学素子に対応した「複数の単位回路」につい
て本発明の要件が充足されれば、他の表示色に対応する単位回路が本発明の要件を充足す
るか否かに拘わらず、その電気光学装置は本発明の範囲に含まれる。

本発明における制御手段は、駆動電流を生成する駆動手段を含む。駆動手段の典型例は
、駆動電流の経路上に介挿されたトランジスタ（例えば図２の駆動トランジスタＴdr）で
ある。ただし、駆動手段の形態は任意である。例えば、補正データに応じた基準電流を生
成する補正手段（例えば図２の補正回路５０）が配置された電気光学装置においては、補
正回路から電気光学素子に至る経路から分岐した経路上に電気光学素子と並列に配置され
たトランジスタを駆動手段としてもよい。この構成においては、トランジスタの導通状態
（ソース−ドレイン間の抵抗）を階調データに応じて制御することによって、基準電流の
うち電気光学素子に流れる駆動電流とトランジスタに流れる電流との比率を変化させるこ
とができるから、電気光学素子を階調データに応じた階調に駆動することが可能である。

本発明の具体的な態様において、各単位回路の制御手段は、第２選択手段が当該単位回
路を選択したときに第２信号線から階調データを取得するデータ取得手段（例えばデータ
取得回路３０）を含み、補正データとデータ取得手段が取得した階調データとに応じて駆
動電流を制御する。より好適な態様において、データ取得手段は第２領域に配置される。
この態様によれば、第１領域に配置される要素（例えば第１選択手段や補正データを取得
する手段）の規模が比較的に大きい構成であっても、第１領域の要素と第２領域の要素と
で規模（面積）を均等に近づけることが可能である。なお、第２選択手段による選択の時
機と階調データの取得の時機との関係は任意である。すなわち、第２選択手段による選択
を契機として階調データが取得される構成であればよい。

より好適な態様において、各単位回路の制御手段は、第１選択手段が当該単位回路を選
択したときに第１信号線から取得した補正データに応じて基準電流を生成する補正手段（
例えば補正回路５０）を含み、階調データと補正手段が生成した基準電流とに応じて駆動
電流を制御する。この態様における補正手段は、第１領域および第２領域の何れかに配置
される（例えば図２や図１２）。特に、補正手段が第１領域に配置された構成においては
、第１選択手段から補正手段に至る配線を素子領域に形成する必要がない。したがって、
電気光学素子の設計の自由度が向上する（典型的には電気光学素子の大面積化が実現され
る）という利点がある。なお、第１選択手段による選択の時機と補正データの取得の時機
との関係は任意である。すなわち、第１選択手段による選択を契機として補正データが取
得される構成であればよい。

別の態様において、補正手段は、各々が補正データに応じた電流を生成する複数の電流
生成部（例えば電流生成部Ｃ1〜Ｃ3）を含み、各電流生成部が生成した電流の加算によっ
て基準電流を生成する。さらに詳述すると、複数の電流生成部の各々は、補正データのう
ち当該電流生成部に対応するビットを保持する保持手段（例えば記憶素子Ｍａ1〜Ｍａ3）
と、保持手段が保持するビットに応じた電流を生成する電流源（例えば電流源トランジス
タＴＲ1〜ＴＲ3）とを含む。以上の態様において、補正手段を構成する多数個の電流生成
部の総てが第１領域に配置されるとすれば、第１領域に配置される回路が第２領域と比較
して大規模となる可能性がある。そこで、より好適な態様においては、複数の電流生成部
のうち一部の電流生成部が第１領域に配置され、他の一部の電流生成部が第２領域に配置
される。複数の電流生成部ののうち第１の電流生成部（例えば図９の電流生成部Ｃ2）と
第２の電流生成部（例えば図９の電流生成部Ｃ1）とに着目すると、第１の電流生成部は
第１領域に配置されるとともに第２の電流生成部は第２領域に配置される。この態様によ
れば、第１領域と第２領域とで回路の規模を精緻に均等化することが可能となる。なお、
保持手段としては、例えばＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynam
ic Random Access Memory）など各種の記憶素子が採用される。

本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、本発
明の発光装置を露光装置（露光ヘッド）として利用した画像形成装置である。この画像形
成装置は、露光により像形成面に潜像が形成される像担持体（例えば図１の感光体ドラム
１１０）と、像形成面を露光する本発明の電気光学装置と、潜像に対する現像剤（例えば
トナー）の付着によって顕像を形成する現像器（例えば図１３の現像器１１４や図１４の
現像器１６３）とを含む。もっとも、本発明に係る電気光学装置の用途は露光に限定され
ない。例えば、本発明の電気光学装置を各種の電子機器の表示装置として利用することも
できる。この種の電子機器としては例えばパーソナルコンピュータや携帯電話機がある。
また、液晶装置の背面側に配置されてこれを照明する装置（バックライト）や、スキャナ
などの画像読取装置に搭載されて原稿に光を照射する装置など各種の照明装置としても本
発明の電気光学装置を採用することができる。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置を光ヘッド（露光装置）として利用
した画像形成装置の部分的な構成を示す斜視図である。同図に示すように、画像形成装置
は電気光学装置１０と集光性レンズアレイ１５と感光体ドラム１１０とを含む。電気光学
装置１０は、基板１２の表面に直線状に配列された多数の電気光学素子（図１においては
図示略）を含む。これらの電気光学素子は、用紙などの記録材に印刷されるべき画像の態
様に応じて選択的に発光する。感光体ドラム１１０は、主走査方向に延在する回転軸に支
持され、外周面を電気光学装置１０に対向させた状態で副走査方向（記録材が搬送される
方向）に回転する。

集光性レンズアレイ１５は電気光学装置１０と感光体ドラム１１０との間隙に配置され
る。この集光性レンズアレイ１５は、各々の光軸を電気光学装置１０に向けた姿勢でアレ
イ状に配列された多数の屈折率分布型レンズを含む。このような集光性レンズアレイ１５
としては、例えば日本板硝子株式会社から入手可能なＳＬＡ（セルフォック・レンズ・ア
レイ）がある（セルフォック／ＳＥＬＦＯＣは日本板硝子株式会社の登録商標）。

電気光学装置１０の各電気光学素子からの出射光は集光性レンズアレイ１５の各屈折率
分布型レンズを透過したうえで感光体ドラム１１０の表面に到達する。この露光によって
感光体ドラム１１０の表面には所望の画像に応じた潜像（静電潜像）が形成される。本実
施形態においては、横（主走査方向）ｎ列×縦（副走査方向）ｍ行にわたって画素がマト
リクス状に配列された潜像が形成される場合を想定する（ｎおよびｍの各々は２以上の自
然数）。

図２は、電気光学装置１０の電気的な構成を示すブロック図であり、図３は、電気光学
装置１０の駆動に利用される各信号の波形を例示するタイミングチャートである。図２に
示すように、電気光学装置１０は、第１選択回路２１および第２選択回路２２と、各々が
電気光学素子Ｅを含むｎ個の単位回路Ｕ（Ｕ1〜Ｕn）とが基板１２の表面に配置された構
造となっている。単位回路Ｕ1〜ＵnはＸ方向（主走査方向）に沿って配列する。電気光学
装置１０には、画像形成装置の制御装置（例えばＣＰＵやコントローラである。以下では
「上位装置」という）からクロック信号（例えばクロック信号ＣＬＫaおよびクロック信
号ＣＬＫb）や各種のデータ（例えば補正データＡ1〜Ａnや階調データＤ1〜Ｄn）が供給
される。

基板１２はガラスやプラスチックなどの絶縁性材料からなる板状の部材である。基板１
２のひとつの表面は、素子領域Ｒ0と第１領域Ｒ1と第２領域Ｒ2とに区分される。素子領
域Ｒ0は、基板１２の表面のうちＹ方向（副走査方向）における中央の近傍にてＸ方向に
延在する帯状の領域である。単位回路Ｕ1〜Ｕnの電気光学素子Ｅは素子領域Ｒ0内に形成
されてＸ方向に配列する。第１領域Ｒ1は、基板１２の表面のうち素子領域Ｒ0からみてＹ
方向の正側にてＸ方向に延在する帯状の領域である。第２領域Ｒ2は、基板１２の表面の
うち素子領域Ｒ0からみてＹ方向の負側にてＸ方向に延在する帯状の領域である。したが
って、素子領域Ｒ0は第１領域Ｒ1と第２領域Ｒ2との間隙に位置する。なお、ここでは電
気光学素子Ｅと駆動トランジスタＴdrとを含む領域を便宜的に素子領域Ｒ0として規定す
るが、本発明の「素子領域」は電気光学素子が配置される領域として特定され、駆動トラ
ンジスタＴdrなどの能動素子が素子領域に含まれるか否かは不問である。

図２に示すように、第１選択回路２１は第１領域Ｒ1に配置され、第２選択回路２２は
第２領域Ｒ2に配置される。第１選択回路２１および第２選択回路２２の各々は、例えば
ＩＣチップの形態で基板１２に実装される。ただし、単位回路Ｕ1〜Ｕnを構成する各要素
とともに基板１２の表面に形成された素子（例えば薄膜トランジスタなどの能動素子）に
よって第１選択回路２１や第２選択回路２２が構成された構造（単位回路Ｕ1〜Ｕnと第１
選択回路２１および第２選択回路２２とが基板１２の表面に一体的に作り込まれた構造）
も採用される。

図３に示すように、電気光学装置１０が動作する期間は第１期間Ｐaと第２期間Ｐbとに
区分される。第２期間Ｐbは、記録材（例えば用紙）に形成されるべき画像に応じて各電
気光学素子Ｅの輝度が実際に制御される期間である。換言すると、第２期間Ｐbは、その
期間内における各電気光学素子Ｅの発光に応じた画像が実際に記録材に形成されて出力さ
れる期間である。一方、第１期間Ｐaは、各電気光学素子Ｅの階調の制御が停止している
期間である。例えば、電源の投入の直後に電気光学装置１０の各部の状態を初期化するた
めの期間や、外部に出力される画像に各電気光学素子Ｅの階調が反映されない期間（例え
ば複数の記録材に画像を形成するときの間隔（紙間）の期間）が第１期間Ｐaに該当する
。

図２の第１選択回路２１は、第１期間Ｐaにおいてｎ個の単位回路Ｕ1〜Ｕnを各々の配
列の順番に順次に選択する手段（例えばｎビットのシフトレジスタ）であり、図３に示す
ように、クロック信号ＣＬＫaに同期して所定のパルス信号（図示略）を順次にシフトす
ることで選択信号ＳＡ1〜ＳＡnを出力する。したがって、選択信号ＳＡ1〜ＳＡnはクロッ
ク信号ＣＬＫaの周期Ｔ1ごとに順番にハイレベルに遷移する。第２選択回路２２は、第１
選択回路２１と同様に、ｎ個の単位回路Ｕ1〜Ｕnの各々を順次に選択する手段であり、図
３に示すように、クロック信号ＣＬＫbの周期Ｔ2ごとに順番にハイレベルとなる選択信号
ＳＢ1〜ＳＢnを生成して出力する。選択信号ＳＡi（ｉは１≦ｉ≦ｎを満たす整数）また
は選択信号ＳＢiのハイレベルへの遷移は単位回路Ｕiの選択を意味する。

図３に示すように、クロック信号ＣＬＫaの周期Ｔ1はクロック信号ＣＬＫbの周期Ｔ2よ
りも長い（すなわち、第１選択回路２１の動作周波数は第２選択回路２２の動作周波数よ
りも低い）。したがって、第１選択回路２１が各単位回路Ｕを選択する周期（Ｔ1）は、
第２選択回路２２が各単位回路Ｕを選択する周期（Ｔ2）よりも長い。

図２に示すように、単位回路Ｕ1〜Ｕnの各々は、電気光学素子Ｅとデータ取得回路３０
と補正回路５０と駆動トランジスタＴdrとを含む。電気光学素子Ｅと駆動トランジスタＴ
drとは素子領域Ｒ0に配置される。補正回路５０は第１選択回路２１とともに第１領域Ｒ1
内に配置される。データ取得回路３０は第２選択回路２２とともに第２領域Ｒ2内に配置
される。

電気光学素子Ｅは、これに供給される駆動電流Ｉdrの電流値に応じた階調（輝度）とな
る電流駆動型の発光素子である。本実施形態の電気光学素子Ｅは、相互に対向する陽極と
陰極との間隙に有機ＥＬ（ElectroLuminescent）材料の発光層を介在させたＯＬＥＤ素子
である。電気光学素子Ｅの陰極は接地（Ｇnd）される。

単位回路Ｕ1〜Ｕnの各々におけるデータ取得回路３０は信号線Ｌdに対して共通に接続
される。信号線Ｌdは、第２領域Ｒ2のうち各データ取得回路３０の配列と第２選択回路２
２との間隙にてＸ方向に延在する配線である。この信号線Ｌdには第２期間Ｐbにおいて各
単位回路Ｕの階調データＤ（Ｄ1〜Ｄn）がシリアルに供給される。階調データＤiは、単
位回路Ｕiにおける電気光学素子Ｅの階調を指定するデータである。本実施形態の階調デ
ータＤiは、単位回路Ｕiに対して電気光学素子Ｅの点灯（高階調）および消灯（低階調）
の何れかを指定する１ビットのデジタルデータである。図３に示すように、第２期間Ｐb
のうち選択信号ＳＢiがハイレベルを維持する期間において信号線Ｌdには階調データＤi
が供給される。単位回路Ｕiのデータ取得回路３０は、第２選択回路２２による選択を契
機として信号線Ｌdから階調データＤiを取得する手段である。本実施形態のデータ取得回
路３０は１ビットのラッチ回路であり、選択信号ＳＢiがハイレベルに遷移するタイミン
グで信号線Ｌdから階調データＤiをサンプリングして出力し、選択信号ＳＢiが次回にハ
イレベルに遷移するまでその出力を維持する。なお、２段に配置されたラッチ回路をデー
タ取得回路３０として採用してもよい。この構成においては、第１段目のラッチ回路によ
って階調データＤが点順次にラッチされたうえで、階調データＤ1〜Ｄnが第２段目のラッ
チ回路によって一斉に（線順次に）ラッチされる。

図２に示された単位回路Ｕiの補正回路５０は、駆動電流Ｉdrの基準となる基準電流Ｉs
[i]を生成する手段である（その詳細な構成については後述する）。駆動トランジスタＴd
rは、補正回路５０が出力する基準電流Ｉs[i]とデータ取得回路３０が出力する階調デー
タＤiとに応じた電流値の駆動電流Ｉdrを生成する手段（すなわち基準電流Ｉs[i]と階調
データＤiとに基づいて電気光学素子Ｅを駆動する手段）である。本実施形態の駆動トラ
ンジスタＴdrは、補正回路５０と電気光学素子Ｅの陽極との間に介挿されたｐチャネル型
の薄膜トランジスタであり、階調データＤiに応じた電位がゲートに供給されることによ
ってオン状態（低抵抗状態）またはオフ状態（高抵抗状態）の何れかに制御される。駆動
トランジスタＴdrがオン状態に制御されると、基準電流Ｉs[i]が駆動電流Ｉdrとして供給
されることによって電気光学素子Ｅは点灯する。これに対し、駆動トランジスタＴdrがオ
フ状態に遷移して基準電流Ｉsの経路が遮断されると、駆動電流Ｉdrの電流値はゼロとな
って電気光学素子Ｅは消灯する。

ところで、各単位回路Ｕにおける電気光学素子Ｅの特性には製造技術に起因した誤差が
発生する場合がある。このように各々の特性（例えば発光効率）が相違するにも拘わらず
、同階調が指定された総ての電気光学素子Ｅに同じ電流値の駆動電流Ｉdrが供給されると
すれば、各電気光学素子Ｅの実際の輝度（階調）にはバラツキが発生する。以上のような
輝度のバラツキを抑制するために、本実施形態においては、各単位回路Ｕiの補正回路５
０によって生成される基準電流Ｉs[i]が、その単位回路Ｕiについて生成された補正デー
タＡiに応じた電流値に設定される。

ひとつの単位回路Ｕiに対応する補正データＡiは、最上位のビットａ1[i]と次位のビッ
トａ2[i]と最下位のビットａ3[i]とからなる３ビットのデジタルデータであり、各電気光
学素子Ｅの輝度を事前に測定した結果や電気光学装置１０の利用者による操作に応じて電
気光学素子Ｅごとに予め生成される。例えば、各々に同じ電流値の駆動電流Ｉdrを供給し
たうえで総ての電気光学素子Ｅの実際の輝度が測定され、その測定の結果（非補正時にお
ける輝度のバラツキ）に基づいて、総ての電気光学素子Ｅの輝度が均一化されるように補
正データＡ（Ａ1〜Ａn）が決定される。

補正データＡ1〜Ａnは第１期間Ｐaにて信号線Ｌaに順次に入力される。信号線Ｌaは、
図２に示すように、第１領域Ｒ1のうち各補正回路５０の配列と第１選択回路２１との間
隙にてＸ方向に延在する配線である。補正データＡの各ビットはクロック信号ＣＬＫaに
同期して信号線Ｌaに供給される。クロック信号ＣＬＫaの周期Ｔ1はクロック信号ＣＬＫb
の周期Ｔ2よりも長いから、補正データＡの各ビットの伝送周波数は階調データＤの伝送
周波数よりも低い。図３に示すように、第１期間Ｐaの期間Ｐ1においては、補正データＡ
1〜Ａnの各々における最上位のビットａ1[1]〜ａ1[n]がこの順番で順次に信号線Ｌaに供
給される。同様に、期間Ｐ2においては補正データＡ1〜Ａnの各々における次位のビット
ａ2[1]〜ａ2[n]が信号線Ｌaに供給され、期間Ｐ3においては最下位のビットａ3[1]〜ａ3[
n]が信号線Ｌaに供給される。

次に、図４は、補正回路５０の具体的な構成を示すブロック図である。なお、図４にお
いては第ｉ番目の単位回路Ｕiにおける補正回路５０のみが図示されているが、総ての補
正回路５０は同様の構成である。図２および図４に示すように、ひとつの補正回路５０は
、補正データＡのビット数に相当する３個の電流生成部Ｃ1〜Ｃ3を含む。単位回路Ｕiの
電流生成部Ｃk（ｋは１≦ｋ≦３を満たす整数）は、補正データＡiのビットａk[i]に応じ
て電流Ｉkを生成する手段であり、記憶素子ＭａkとＮＡＮＤゲートＧkと電流源トランジ
スタＴＲkとを含む。

図２および図４に示すように、単位回路Ｕ1〜Ｕnには３本のメモリ選択線Ｌｓ1〜Ｌｓ3
が配線される。メモリ選択線Ｌｓkには、単位回路Ｕ1〜Ｕnの各々における記憶素子Ｍａk
（電流生成部Ｃk）を選択するためのメモリ選択信号ＭＳkが供給される。単位回路Ｕ1〜
Ｕnの各々におけるＮＡＮＤゲートＧ1の第１入力端はメモリ選択線Ｌｓ1に共通に接続さ
れる。同様に、各ＮＡＮＤゲートＧ2の第１入力端はメモリ選択線Ｌｓ2に接続され、各Ｎ
ＡＮＤゲートＧ3の第１入力端はメモリ選択線Ｌｓ3に接続される。また、単位回路Ｕiに
おけるＮＡＮＤゲートＧ1〜Ｇ3の各々の第２入力端には第１選択回路２１から選択信号Ｓ
Ａiが共通に供給される。したがって、各単位回路ＵiのＮＡＮＤゲートＧkの出力は、メ
モリ選択信号ＭＳkおよび選択信号ＳＡiの双方がハイレベルである場合に限ってローレベ
ルとなり、それ以外の場合にはハイレベルを維持する。

記憶素子Ｍａkは補正データＡiのビットａk[i]を保持する手段である。具体的には１ビ
ットのＳＲＡＭを記憶素子Ｍａkとして採用することができる。総ての単位回路Ｕ1〜Ｕn
における記憶素子Ｍａ1〜Ｍａ3は信号線Ｌaに対して共通に接続される。記憶素子Ｍａkは
、ＮＡＮＤゲートＧkの出力がローレベルに遷移するタイミング（メモリ選択信号ＭＳkお
よび選択信号ＳＡiの双方がハイレベルとなったタイミング）で補正データＡiの各ビット
ａk[i]を信号線Ｌaから取り込んで記憶する。

メモリ選択信号ＭＳ1〜ＭＳ3は、第１期間Ｐaにて順番にハイレベルに遷移する（第２
期間Ｐbにおいてはローレベルを維持する）。すなわち、メモリ選択信号ＭＳ1は、図３に
示すように、補正データＡ1〜Ａnの各々における最上位のビットａ1[1]〜ａ1[n]が信号線
Ｌaに伝送される期間Ｐ1でハイレベルとなる。同様に、メモリ選択信号ＭＳ2は、次位の
ビットａ2[1]〜ａ2[n]が信号線Ｌaに伝送される期間Ｐ2にてハイレベルとなり、メモリ選
択信号ＭＳ3は期間Ｐ3にてハイレベルとなる。したがって、メモリ選択信号ＭＳkによっ
て記憶素子Ｍａkが選択される期間Ｐkにて選択信号ＳＡiがハイレベルに遷移すると、単
位回路Ｕiの記憶素子Ｍａkに補正データＡiのビットａk[i]が取り込まれたうえで保持さ
れる。以上の動作が期間Ｐ1〜Ｐ3の各々にて実行されると、総ての単位回路Ｕ1〜Ｕnに３
ビットの補正データＡ1〜Ａnが保持される。本実施形態においては、補正データＡを補正
回路５０に入力する周期Ｔ1がデータ取得回路３０に対する階調データＤの入力の周期Ｔ2
よりも長時間に設定されるから、補正データＡを正確に記憶素子Ｍａ1〜Ｍａ3に書込むこ
とが可能である。

電流源トランジスタＴＲ1〜ＴＲ3は、各々のソースが電源線（電源電位Ｖdd）に接続さ
れるとともに各々のドレインが駆動トランジスタＴdrのソースに接続されたｐチャネル型
のトランジスタである。電流源トランジスタＴＲkのゲートには、記憶素子Ｍａkに保持さ
れたビットａk[i]に応じた電位が供給される。記憶素子Ｍａkに保持されたビットａk[i]
が“１”であれば電流源トランジスタＴＲkはオン状態に変化する。このときに電流源ト
ランジスタＴＲkには電流Ｉkが流れる。一方、記憶素子Ｍａkのビットａk[i]が“０”で
ある場合には、電流源トランジスタＴＲkはオフ状態に遷移して電流Ｉkは遮断される。

以上のように、３個の電流源トランジスタＴＲ1〜ＴＲ3の各々が補正データＡiに応じ
て選択的にオン状態とされる。そして、オン状態となった１以上の電流源トランジスタＴ
Ｒkに流れる電流Ｉkの加算によって基準電流Ｉs[i]が生成される。本実施形態における電
流源トランジスタＴＲ1〜ＴＲ3のサイズ（チャネル長やチャネル幅）や特性は、各々がオ
ン状態に遷移した場合に流れる電流Ｉ1〜Ｉ3の電流値の相対比が「Ｉ1：Ｉ2：Ｉ3＝４：
２：１」となるように選定されている。したがって、基準電流Ｉs[i]は補正データＡiに
応じて７段階の何れかに設定される。以上のように、電流源トランジスタＴＲ1〜ＴＲ3は
、各々が別個の重み値によって重み付けされた複数の電流Ｉ1〜Ｉ3を生成する手段として
機能する。

なお、ここでは電流源トランジスタＴＲ1〜ＴＲ3の各々の特性を相違させた構成を例示
したが、同じ特性のトランジスタを重み値に応じた個数だけ並列に配置することによって
も、電流Ｉ1〜Ｉ3の各々を所望の重み値に応じた電流値とすることができる。例えば、図
４の電流源トランジスタＴＲ2の代わりに、電流源トランジスタＴＲ3と同じ特性の２個の
トランジスタを並列に配置し、電流源トランジスタＴＲ1の代わりに、電流源トランジス
タＴＲ3と同じ特性の４個のトランジスタを並列に配置した構成によっても、電流Ｉ1〜Ｉ
3の相対比を「Ｉ1：Ｉ2：Ｉ3＝４：２：１」に設定することができる。

以上の構成によれば、単位回路Ｕiの電気光学素子Ｅの階調を決定する駆動電流Ｉdrの
電流値が、補正データＡiに応じた基準電流Ｉs[i]と階調データＤiとに応じて制御される
。したがって、各電気光学素子Ｅの特性や単位回路Ｕ1〜Ｕnを構成する各要素（特に駆動
トランジスタＴdr）の特性にバラツキがある場合であっても、補正データＡ1〜Ａnを適宜
に選定することによって各電気光学素子Ｅの階調のバラツキを抑制することができる。そ
して、補正データＡiに応じた基準電流Ｉs[i]を生成する補正回路５０が各単位回路Ｕに
設置されるから、補正データＡiに基づいて階調データＤiを補正する周辺回路（補正デー
タＡiと階調データＤiとを演算する回路）は原理的に不要である。したがって、本実施形
態によれば、電気光学装置１０の周辺回路の規模を縮小することができる。

なお、以上と同様の作用は図５に例示された構成（以下「対比例」という）によっても
実現される。図５の構成においては、基板１２の表面が素子領域Ｒ0とそのＹ方向の負側
に位置する回路領域Ｒcとに区分される。素子領域Ｒ0には単位回路Ｕ1〜Ｕnの各々におけ
る電気光学素子Ｅと駆動トランジスタＴdrとが配列される。回路領域Ｒcには、第１選択
回路２１および第２選択回路２２と、信号線Ｌaおよび信号線Ｌdと、単位回路Ｕ1〜Ｕnの
データ取得回路３０および補正回路５０とが配置される。したがって、各電気光学素子Ｅ
は、基板１２のうちＹ方向の正側の周縁の近傍に偏在する。

いま、図６に示すように、各電気光学素子Ｅを封止して外気や水分から隔絶するための
封止体１４が基板１２の面上に形成された場合を想定する。各電気光学素子Ｅの有効な封
止を実現するためには、図６の部分(a)および部分(b)に示すように、各電気光学素子Ｅと
重なり合う領域だけでなく各電気光学素子Ｅの周縁ｅ1から所定の寸法Ｍにわたる領域（
以下「封止維持領域」という）にも封止体１４を形成する必要がある。封止維持領域の寸
法Ｍ（電気光学素子Ｅの周縁ｅ1から封止体１４の周縁ｅ2までの距離）が不足すると封止
体１４が基板１２から剥離し易くなり、さらには封止体１４と基板１２との間隙から浸入
した水分や外気が電気光学素子Ｅを劣化させる可能性があるからである。

封止体１４は以上の条件を満たすように形成されるから、図５の対比例の構成において
は、図６の部分(a)に示すように、基板１２のうち電気光学素子Ｅを挟んで回路領域Ｒcと
は反対側の領域（図６において電気光学素子Ｅよりも左側の領域）を封止体１４の封止維
持領域の設定のためだけに確保する必要がある。したがって、基板１２のＹ方向に沿った
幅寸法Ｗの縮小（ひいては電気光学装置１０の小型化）が阻害されるという問題がある。

これに対し、本実施形態においては、図２や図６の部分(b)に示すように、各電気光学
素子Ｅの配列する素子領域Ｒ0が第１領域Ｒ1と第２領域Ｒ2との間隙に画定されたうえで
、第１選択回路２１と信号線Ｌaと各補正回路５０とが第１領域Ｒ1に配置されるとともに
第２選択回路２２と信号線Ｌdと各データ取得回路３０とが第２領域Ｒ2に配置される。こ
の構成によれば、素子領域Ｒ0の電気光学素子Ｅと第１領域Ｒ1の要素（第１選択回路２１
・信号線Ｌa・補正回路５０）と第２領域Ｒ2の要素（第２選択回路２２・信号線Ｌd・デ
ータ取得回路３０）とを被覆するように封止体１４を形成することで封止維持領域の寸法
Ｍが充分に確保されるから、図６の部分(a)に例示した対比例と比較して基板１２の幅寸
法Ｗの縮小やこれによる電気光学装置１０の小型化が容易に実現されるという利点がある
。

また、対比例の構成においては、第１選択回路２１を挟んで電気光学素子Ｅや駆動トラ
ンジスタＴdrとは反対側（Ｙ方向の負側）にデータ取得回路３０や補正回路５０が配置さ
れる。したがって、図５に示すように、階調データＤiに応じた電位をデータ取得回路３
０から駆動トランジスタＴdrのゲートに供給する配線Ｆ1や補正回路５０から駆動トラン
ジスタＴdrに基準電流Ｉs[i]を供給する配線Ｆ2を第１選択回路２１と重なり合うように
形成する必要がある。したがって、対比例の構成においては、電気光学装置１０の構成が
煩雑化するという問題や、絶縁層の欠陥によって配線Ｆ1や配線Ｆ2が第１選択回路２１に
電気的に短絡するといった問題が生じ得る。これに対し、本実施形態においては、図２に
示すように、第１選択回路２１からみてデータ取得回路３０や補正回路５０側に電気光学
素子Ｅが配置されるから、配線Ｆ1や配線Ｆ2を第１選択回路２１との積層は原理的に不要
である。したがって、この積層に起因した問題を解消することができる。

以上のように、本実施形態によれば、電気光学素子Ｅの駆動に関わる要素が電気光学素
子Ｅの一方の側のみに配置された対比例の構成と比較して、電気光学素子Ｅの両側（第１
領域Ｒ1・第２領域Ｒ2）に配置される要素の規模（各々が配置される面積）が均等化され
るから、各電気光学素子Ｅが基板１２の周縁に偏在する構成に起因した様々な問題を解消
することが可能である。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。
第１実施形態においては、補正データＡ1〜Ａnがデジタルデータとして電気光学装置１
０に供給される構成を例示した。これに対し、本実施形態においては、補正データＡ1〜
Ａnがアナログの電圧信号として信号線Ｌaに供給される。なお、本実施形態に係る電気光
学装置１０を構成する要素や各々の配置の態様（レイアウト）は、補正回路５０を除いて
第１実施形態と同様である。以下の各実施形態においては、機能や作用が第１実施形態と
共通する要素について同一の符号を付してその詳細な説明を適宜に省略する。

図７は、ひとつの単位回路Ｕiにおける補正回路５０の構成を示す回路図である。本実
施形態の補正回路５０は、図７に示すように電流源トランジスタＴＲと記憶素子Ｍｂとス
イッチング素子ＳＷとを含み、第１実施形態と同様に第１領域Ｒ1に配置される。電流源
トランジスタＴＲは電源線（電源電位Ｖdd）と駆動トランジスタＴdrとの間に介在するｐ
チャネル型のトランジスタである。記憶素子Ｍｂは、電流源トランジスタＴＲのゲートと
ソース（電源線）との間に介在する容量素子であり、電流源トランジスタＴＲのゲートの
電位を保持する手段として機能する。電流源トランジスタＴＲから駆動トランジスタＴdr
に供給される基準電流Ｉs[i]の電流値は、記憶素子Ｍｂに保持された電位に応じて制御さ
れる。

スイッチング素子ＳＷは、第１選択回路２１から供給される選択信号ＳＡiに応じて電
流源トランジスタＴＲのゲートと信号線Ｌaとの電気的な接続（導通／非導通）を制御す
る手段である。選択信号ＳＡiがハイレベルに遷移するとスイッチング素子ＳＷがオン状
態に変化し、これによって電流源トランジスタＴＲのゲートが信号線Ｌaに電気的に接続
される。一方、選択信号ＳＡiがローレベルを維持する場合にはスイッチング素子ＳＷが
オフ状態に変化し、これによって電流源トランジスタＴＲのゲートは信号線Ｌaから電気
的に絶縁される。

次に、図８は、本実施形態の動作を説明するためのタイミングチャートである。同図に
示すように、第１選択回路２１は、第１実施形態と同様に、選択信号ＳＡ1〜ＳＡnを順次
にハイレベルに遷移させることによって単位回路Ｕ1からＵnの各々をこの順番に選択する
。ただし、本実施形態においては、選択信号ＳＡiがハイレベルに遷移する期間とその次
段の選択信号ＳＡi+1がハイレベルに遷移する期間との間に所定の間隔Ｐ0が介挿される。

信号線Ｌaに供給される補正信号Ｓは、選択信号ＳＡ1〜ＳＡnの各々がハイレベルとな
る期間ごとに補正データＡiに応じた電圧値に変化するアナログの電圧信号である。さら
に詳述すると、補正信号Ｓは、選択信号ＳＡiがハイレベルとなる期間（時間長Ｔ1）にお
いて補正データＡiに応じた電圧値を維持する。補正信号Ｓの電圧値は、これが電流源ト
ランジスタＴＲのゲートに印加されたときに電流源トランジスタＴＲが飽和領域にて動作
するように選定されている。

図８に示すように第１期間Ｐaにおいて選択信号ＳＡiがハイレベルに遷移すると、単位
回路Ｕiのスイッチング素子ＳＷがオン状態となる。したがって、単位回路Ｕiにおいては
、その時点における信号線Ｌaの電圧（すなわち補正データＡi）が補正回路５０に取り込
まれて電流源トランジスタＴＲのゲートに印加される。このときの信号線Ｌaの電圧は記
憶素子Ｍｂに保持されるから、選択信号ＳＡiがローレベルに遷移してスイッチング素子
ＳＷがオフ状態に変化した後においても、電流源トランジスタＴＲのゲートには補正デー
タＡiに応じた電圧が印加され続ける。電流源トランジスタＴＲは飽和領域にて動作する
から、駆動トランジスタＴdrには、第１実施形態と同様に、電流源トランジスタＴＲのゲ
ートの電圧に応じた電流値（すなわち補正データＡiに応じた電流値）の基準電流Ｉs[i]
が供給される。

ところで、記憶素子Ｍｂに保持された電圧は電荷のリークなどに起因して徐々に低下し
ていく。本実施形態においては、単位回路Ｕiで利用される基準電流Ｉs[i]を補正データ
Ａiに応じた電流値に維持するために、補正データＡiに応じた電圧を記憶素子Ｍｂに印加
し直すリフレッシュ動作が随時に実行される。図８に示すように、リフレッシュ動作は、
各データ取得回路３０による階調データＤiの取り込みと並行して第２期間Ｐbにて随時に
実行される。すなわち、第２期間Ｐbにおいて選択信号ＳＡ1〜ＳＡnの各々が所定の間隔
Ｐ0をあけて順番にハイレベルに遷移する一方、選択信号ＳＡiがハイレベルに遷移したと
きの補正信号Ｓの電圧（補正データＡi）が信号線Ｌaから補正回路５０に取り込まれて記
憶素子Ｍｂに保持される。

また、補正信号Ｓは、補正データＡiに応じた電圧値Ｖiから徐々に変化して補正データ
Ａi+1に応じた電圧値Ｖi+1に収束する。したがって、例えば、選択信号ＳＡiがハイレベ
ルを維持する期間とその次段の選択信号ＳＡi+1がハイレベルを維持する期間との間に間
隔Ｐ0が介在しない構成においては、選択信号ＳＡi+1がハイレベルに遷移したタイミング
においても依然として補正信号Ｓが電圧値Ｖi+1に到達していない場合がある。この場合
には、電圧Ｖiから電圧Ｖi+1への変動の途中にある電圧（すなわち本来の電圧Ｖi+1とは
相違する電圧）が単位回路Ｕi+1の電流源トランジスタＴＲのゲートに印加されるから、
基準電流Ｉs[i]の電流値に誤差（いわゆるクロストーク）が発生するという問題がある。
これに対し、本実施形態においては、選択信号ＳＡ1〜ＳＡnの各々が間隔Ｐ0をあけてハ
イレベルに遷移する。この構成によれば、補正信号Ｓを間隔Ｐ0内において電圧Ｖiから確
実に電圧Ｖi+1に変動させた後に電流源トランジスタＴＲのゲートを信号線Ｌaに接続する
ことができるから、補正信号Ｓの電圧の変動に起因した基準電流Ｉs[i]の電流値の誤差を
有効に解消することができる。

＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る電気光学装置１０の構成を示すブロック図である
。同図に示すように、本実施形態においては、補正回路５０を構成する３個の電流生成部
Ｃ1〜Ｃ3が第１領域Ｒ1と第２領域Ｒ2とに分散して配置される。さらに詳述すると、電流
生成部Ｃ2およびＣ3が第１実施形態と同様に第１領域Ｒ1内に配置されるのに対し、電流
生成部Ｃ1は、第２領域Ｒ2のうちデータ取得回路３０からみて素子領域Ｒ0側の領域に配
置される。電流生成部Ｃ1〜Ｃ3の各々の構成や電流Ｉ1〜Ｉ3の加算によって基準電流Ｉs[
i]が生成される構成は第１実施形態と同様である。

データ取得回路３０は単に１ビットの階調データＤを保持する回路であるのに対し、補
正回路５０は補正データＡのビット数に対応した個数の電流生成部Ｃkを含む回路である
。したがって、第１実施形態のように補正回路５０の全部を第１領域Ｒ1に配置した構成
においては第１領域Ｒ1の要素が第２領域Ｒ2よりも大規模になるという不均衡が生じ得る
。これに対し、本実施形態においては、補正回路５０が部分的に第２領域Ｒ2にも配置さ
れるから、このような不均衡を抑制できるという利点がある。ひとつの補正回路５０は補
正データＡのビット数に応じた個数の電流生成部Ｃkを含むから、第１領域Ｒ1と第２領域
Ｒ2との規模の不均衡は補正データＡのビット数が増加するほど顕著となる。したがって
、基準電流Ｉs[i]の電流値の刻み幅を精細化する（駆動電流Ｉdrの補正の精度を向上させ
る）ために補正データＡiのビット数を増加させた態様に対して本実施形態は特に好適で
ある。

なお、図９においては３個の電流生成部Ｃ1〜Ｃ3のうちひとつの電流生成部Ｃ1のみが
第２領域Ｒ2に配置された構成を例示したが、第１領域Ｒ1および第２領域Ｒ2の各々に配
置される電流生成部Ｃkの個数は任意である。ただし、以上の説明から理解されるように
、各領域に配置される電流生成部Ｃkの個数は、第１領域Ｒ1と第２領域Ｒ2とで回路の規
模が均等化されるように補正データＡのビット数に応じて選定されることが望ましい。

＜Ｄ：第４実施形態＞
次に、本発明の第４実施形態について説明する。
第１実施形態においては、階調データＤの供給先となる単位回路Ｕが第２選択回路２２
によって選択される構成を例示したが、各単位回路Ｕを選択するための方法や構成は任意
である。本実施形態においては、第２選択回路２２が基板１２に設置されず、上位装置か
ら供給される信号によって各単位回路Ｕが順番に選択される構成となっている。なお、本
実施形態の構成は、以上に例示した何れの形態にも適用される。

図１０は、本実施形態に係る電気光学装置１０の構成を示すブロック図であり、図１１
は、階調データＤの取得に関わる動作を説明するためのタイミングチャートである。図１
０に示すように、ｎ個の単位回路Ｕ1〜Ｕnは３個を単位としてＭ個（Ｍ＝n/3）のブロッ
クＢ1〜ＢMに区分される。基板１２の第２領域Ｒ2内には、各々が別個のブロックに対応
するＭ本の信号線Ｌｄ1〜ＬｄMが形成される。ひとつのブロックＢj（ｊは１≦ｊ≦Ｍを
満たす整数）に対応する信号線Ｌｄjは、そのブロックＢjに属する３個の単位回路Ｕの各
々におけるデータ取得回路３０に共通に接続される。

また、ブロックＢ1〜ＢMの各々に属する第１番目の単位回路Ｕ（Ｕ1，Ｕ4，……，Ｕn-
2）には上位装置から選択信号SEL1が供給される。同様に、ブロックＢ1〜ＢMの第２番目
の単位回路Ｕ（Ｕ2，Ｕ5，……，Ｕn-1）には選択信号SEL2が供給され、第３番目の各単
位回路Ｕ（Ｕ3，Ｕ6，……，Ｕn）には選択信号SEL3が供給される。図１１に示すように
、選択信号SEL1〜SEL3は、第２期間Ｐbにおいて周期Ｔ2で順番にハイレベルとなる。一方
、信号線Ｌｄjには、図１１に示すように、ブロックＢjの３個の単位回路Ｕに対応した階
調データＤが第２期間Ｐbにて順次に供給される。

選択信号SEL1がハイレベルに遷移すると、ブロックＢ1〜ＢMの各々における第１番目の
単位回路Ｕ（Ｕ1，Ｕ4，……，Ｕn-2）に階調データＤ（Ｄ1，Ｄ4，……，Ｄn-2）が取り
込まれる。同様に、選択信号SEL2がハイレベルに遷移すると第２番目の各単位回路Ｕ（Ｕ
2，Ｕ5，……，Ｕn-1）に階調データＤ（Ｄ2，Ｄ5，……，Ｄn-1）が取り込まれ、選択信
号SEL3がハイレベルに遷移すると第３番目の各単位回路Ｕ（Ｕ3，Ｕ6，……，Ｕn）に階
調データＤ（Ｄ3，Ｄ6，……，Ｄn）が取り込まれる。以上のように、本実施形態におけ
る選択信号SEL1〜SEL3や各々を伝送する配線は、各単位回路Ｕを順次に選択する手段とし
て機能する。

本実施形態においても第１実施形態と同様の作用および効果が奏される。さらに、本実
施形態においては、ブロックＢ1〜ＢMの各々に属するひとつの単位回路Ｕに対して並列に
データが取り込まれるから、総ての単位回路Ｕに階調データＤを供給するために必要とな
る時間長が第１実施形態や第３実施形態よりも短縮されるという利点がある。

＜Ｅ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。

（１）変形例１
電気光学装置１０を構成する各要素と基板１２に画定された各領域との関係は以上の例
示に限定されない。例えば、図１２に示すように、各補正回路５０が第２領域Ｒ2（より
詳細にはデータ取得回路３０と素子領域Ｒ0との間隙）に配置された構成も採用される。
また、各データ取得回路３０が第１領域Ｒ1（例えば補正回路５０と素子領域Ｒ0との間隙
）に配置された構成としてもよい。

（２）変形例２
補正データＡのビット数が以上の例示に限定されないことはもちろんである。したがっ
て、ひとつの単位回路Ｕに含まれる電流生成部Ｃkの個数（ＮＡＮＤゲートＧk・記憶素子
Ｍａk・電流源トランジスタＴＲkの個数）は以上の例示から適宜に変更される。

また、以上においては１ビットの階調データＤによって電気光学素子Ｅの階調が２値的
に制御される構成を例示したが、階調データＤは２ビット以上であってもよい。この構成
においては、駆動トランジスタＴdrに流れる駆動電流Ｉdrが階調データＤに応じて段階的
に制御され、これによって電気光学素子Ｅの階調が多値的に（３以上の階調の何れかに）
制御される。また、信号線Ｌaや信号線Ｌdに代えて、上位装置からシリアルに出力される
信号（例えば画像信号）を相展開（シリアル−パラレル変換）した各系統の信号が供給さ
れる複数の信号線が配置された構成も採用される。

（３）変形例３
以上の各形態においては電気光学素子ＥとしてＯＬＥＤ素子が採用された構成を例示し
たが、これ以外の電気光学素子を利用した様々な電気光学装置にも本発明は適用される。
例えば、無機ＥＬ素子を利用した発光装置、電界放出ディスプレイ（ＦＥＤ：Field Emi
ssion Display）、表面導電型電子放出ディスプレイ（ＳＥＤ：Surface-conduction El
ectron-emitter Display）、弾道電子放出ディスプレイ（ＢＳＤ：Ballistic electron
Surface emitting Display）、発光ダイオードを利用した発光装置にも以上の各形態
と同様に本発明を適用することができる。

＜Ｆ：電子機器＞
次に、図１３を参照して、本発明に係る電子機器のひとつの態様である画像形成装置に
ついて説明する。この画像形成装置は、ベルト中間転写体方式を利用したタンデム型のフ
ルカラー画像形成装置である。

この画像形成装置では、各々が同様の構成である４個の電気光学装置１０Ｋ，１０Ｃ，
１０Ｍ，１０Ｙが、各々の構成が同様である４個の感光体ドラム（像担持体）１１０Ｋ，
１１０Ｃ，１１０Ｍ，１１０Ｙの像形成面１１０Ａに対向する位置にそれぞれ配置されて
いる。電気光学装置１０Ｋ，１０Ｃ，１０Ｍ，１０Ｙは、以上の各形態に係る電気光学装
置１０と同様の構成である。

図１３に示すように、この画像形成装置には、駆動ローラ１２１と従動ローラ１２２と
が設けられており、これらのローラ１２１，１２２には無端の中間転写ベルト１２０が巻
回されて、矢印に示すようにローラ１２１，１２２の周囲を回転させられる。図示しない
が、中間転写ベルト１２０に張力を与えるテンションローラなどの張力付与手段を設けて
もよい。

この中間転写ベルト１２０の周囲には、外周面に感光層を有する４個の感光体ドラム１
１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙが互いに所定の間隔をおいて配置される。添字「
Ｋ」，「Ｃ」，「Ｍ」，「Ｙ」はそれぞれ黒、シアン、マゼンタ、イエローの顕像を形成
するために使用されることを意味している。他の部材についても同様である。感光体ドラ
ム１１０Ｋ，１１０Ｃ，１１０Ｍ，１１０Ｙは、中間転写ベルト１２０の駆動と同期して
回転駆動される。

各感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の周囲には、コロナ帯電器１１１（Ｋ，Ｃ，
Ｍ，Ｙ）と、電気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）と、現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）
とが配置されている。コロナ帯電器１１１（Ｋ，Ｃ，Ｍ，Ｙ）は、これに対応する感光体
ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の像形成面１１０Ａ（外周面）を一様に帯電させる。電
気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）は、各感光体ドラムの帯電した像形成面１１０Ａに静
電潜像を書き込む。各電気光学装置１０（Ｋ，Ｃ，Ｍ，Ｙ）においては、感光体ドラム１
１０（Ｋ，Ｃ，Ｍ，Ｙ）の母線（主走査方向）に沿って複数の発光素子Ｅが配列する。静
電潜像の書き込みは、複数の発光素子Ｅによって感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）
に光を照射することにより行う。現像器１１４（Ｋ，Ｃ，Ｍ，Ｙ）は、静電潜像に現像剤
としてのトナーを付着させることにより感光体ドラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）に顕像（
すなわち可視像）を形成する。

このような４色の単色顕像形成ステーションにより形成された黒、シアン、マゼンタ、
イエローの各顕像は、中間転写ベルト１２０上に順次に一次転写されることによって中間
転写ベルト１２０上で重ね合わされ、この結果としてフルカラーの顕像が形成される。中
間転写ベルト１２０の内側には、４つの一次転写コロトロン（転写器）１１２（Ｋ，Ｃ，
Ｍ，Ｙ）が配置されている。一次転写コロトロン１１２（Ｋ，Ｃ，Ｍ，Ｙ）は、感光体ド
ラム１１０（Ｋ，Ｃ，Ｍ，Ｙ）の近傍にそれぞれ配置されており、感光体ドラム１１０（
Ｋ，Ｃ，Ｍ，Ｙ）から顕像を静電的に吸引することにより、感光体ドラムと一次転写コロ
トロンの間を通過する中間転写ベルト１２０に顕像を転写する。

最終的に画像を形成する対象（記録材）としてのシート１０２は、ピックアップローラ
１０３によって、給紙カセット１０１から１枚ずつ給送されて、駆動ローラ１２１に接し
た中間転写ベルト１２０と二次転写ローラ１２６の間のニップに送られる。中間転写ベル
ト１２０上のフルカラーの顕像は、二次転写ローラ１２６によってシート１０２の片面に
一括して二次転写され、定着部である定着ローラ対１２７を通ることでシート１０２上に
定着される。この後、シート１０２は、排紙ローラ対１２８によって、装置上部に形成さ
れた排紙カセット上へ排出される。

次に、図１４を参照して、本発明に係る画像形成装置の他の形態について説明する。こ
の画像形成装置は、ベルト中間転写体方式を利用したロータリ現像式のフルカラー画像形
成装置である。図１４に示すように、感光体ドラム１１０の周囲には、コロナ帯電器１６
８と、ロータリ式の現像ユニット１６１と、以上の実施形態に係る電気光学装置１０と、
中間転写ベルト１６９とが設けられている。

コロナ帯電器１６８は、感光体ドラム１１０の外周面を一様に帯電させる。電気光学装
置１０は、感光体ドラム１１０の帯電させられた像形成面１１０Ａ（外周面）に静電潜像
を書き込む。この電気光学装置１０においては、感光体ドラム１１０の母線（主走査方向
）に沿って複数の発光素子Ｅが配列する。静電潜像の書き込みは、これらの発光素子Ｅか
ら感光体ドラム１１０に光を照射することにより行う。

現像ユニット１６１は、４つの現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋが９０
°の角間隔をおいて配置されたドラムであり、軸１６１ａを中心にして反時計回りに回転
可能である。現像器１６３Ｙ，１６３Ｃ，１６３Ｍ，１６３Ｋは、それぞれイエロー、シ
アン、マゼンタ、黒のトナーを感光体ドラム１１０に供給して、静電潜像に現像剤として
のトナーを付着させることにより感光体ドラム１１０に顕像（すなわち可視像）を形成す
る。

無端の中間転写ベルト１６９は、駆動ローラ１７０ａ、従動ローラ１７０ｂ、一次転写
ローラ１６６およびテンションローラに巻回されて、これらのローラの周囲を矢印に示す
向きに回転させられる。一次転写ローラ１６６は、感光体ドラム１１０から顕像を静電的
に吸引することにより、感光体ドラム１１０と一次転写ローラ１６６の間を通過する中間
転写ベルト１６９に顕像を転写する。

具体的には、感光体ドラム１１０の最初の１回転で、電気光学装置１０によりイエロー
（Ｙ）像のための静電潜像が書き込まれて現像器１６３Ｙにより同色の顕像が形成され、
さらに中間転写ベルト１６９に転写される。また、次の１回転で、電気光学装置１０によ
りシアン（Ｃ）像のための静電潜像が書き込まれて現像器１６３Ｃにより同色の顕像が形
成され、イエローの顕像に重なり合うように中間転写ベルト１６９に転写される。そして
、このようにして感光体ドラム１１０が４回転する間に、イエロー、シアン、マゼンタ、
黒の顕像が中間転写ベルト１６９に順次に重ね合わせられ、この結果としてフルカラーの
顕像が転写ベルト１６９上に形成される。最終的に画像を形成する対象としてのシートの
両面に画像を形成する場合には、中間転写ベルト１６９に表面と裏面の同色の顕像を転写
し、次に中間転写ベルト１６９に表面と裏面の次の色の顕像を転写する形式で、フルカラ
ーの顕像を中間転写ベルト１６９上に形成する。

画像形成装置には、シートが通過させられるシート搬送路１７４が設けられている。シ
ートは、給紙カセット１７８から、ピックアップローラ１７９によって１枚ずつ取り出さ
れ、搬送ローラによってシート搬送路１７４を進行させられ、駆動ローラ１７０ａに接し
た中間転写ベルト１６９と二次転写ローラ１７１の間のニップを通過する。二次転写ロー
ラ１７１は、中間転写ベルト１６９からフルカラーの顕像を一括して静電的に吸引するこ
とにより、シートの片面に顕像を転写する。二次転写ローラ１７１は、図示しないクラッ
チにより中間転写ベルト１６９に接近および離間させられるようになっている。そして、
シートにフルカラーの顕像を転写する時に二次転写ローラ１７１は中間転写ベルト１６９
に当接させられ、中間転写ベルト１６９に顕像を重ねている間は二次転写ローラ１７１か
ら離される。

以上のようにして画像が転写されたシートは定着器１７２に搬送され、定着器１７２の
加熱ローラ１７２ａと加圧ローラ１７２ｂの間を通過させられることにより、シート上の
顕像が定着する。定着処理後のシートは、排紙ローラ対１７６に引き込まれて矢印Ｆの向
きに進行する。両面印刷の場合には、シートの大部分が排紙ローラ対１７６を通過した後
、排紙ローラ対１７６が逆方向に回転させられ、矢印Ｇで示すように両面印刷用搬送路１
７５に導入される。そして、二次転写ローラ１７１により顕像がシートの他面に転写され
、再び定着器１７２で定着処理が行われた後、排紙ローラ対１７６でシートが排出される
。

図１３および図１４に例示した画像形成装置は、ＯＬＥＤ素子を発光素子Ｅとして採用
した光源（露光手段）を利用しているので、レーザ走査光学系を用いた場合よりも装置が
小型化される。なお、以上に例示した以外の電子写真方式の画像形成装置にも本発明の電
気光学装置を採用することができる。例えば、中間転写ベルトを使用せずに感光体ドラム
からシートに対して直接的に顕像を転写するタイプの画像形成装置や、モノクロの画像を
形成する画像形成装置にも本発明に係る電気光学装置を応用することが可能である。

以上においては露光ヘッドとして利用される電気光学装置を例示したが、本発明の電気
光学装置の用途は感光体の露光に限定されない。例えば、本発明の電気光学装置は、原稿
などの読取対象に光を照射するライン型の光ヘッド（照明装置）としてスキャナなどの画
像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシ
ミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画
像コードを読む二次元画像コードリーダがある。また、複数の発光素子を面状に配列した
電気光学装置は、液晶パネルの背面側に配置されるバックライトユニットとしても採用さ
れる。

また、画像を表示する表示装置としても本発明の電気光学装置が採用される。この表示
装置においては、行方向および列方向にわたって複数の発光素子Ｅがマトリクス状に配列
される。そして、走査線駆動回路が単位期間（水平走査期間）ごとに各行を選択し、この
選択行の各発光素子Ｅに補正データＡまたは階調データＤが供給される。本発明の電気光
学装置が画像の表示のために利用される電子機器としては、例えば、可搬型のパーソナル
コンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、
デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電
子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、Ｐ
ＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等
などが挙げられる。

第１実施形態に係る画像形成装置の部分的な構成を示す斜視図である。 電気光学装置の構成を示すブロック図である。 第１実施形態の動作を説明するためのタイミングチャートである。 ひとつの単位回路の構成を示す回路図である。 対比例に係る電気光学装置の構成を示すブロック図である。 実施形態の効果を説明するための断面図である。 第２実施形態に係る補正回路の構成を示す回路図である。 第２実施形態の動作を説明するためのタイミングチャートである。 第３実施形態に係る電気光学装置の構成を示すブロック図である。 第４実施形態に係る電気光学装置の構成を示すブロック図である。 第４実施形態の動作を説明するためのタイミングチャートである。 変形例に係る電気光学装置の構成を示すブロック図である。 本発明に係る電子機器の具体例（画像形成装置）を示す斜視図である。 本発明に係る電子機器の具体例（画像形成装置）を示す斜視図である。

符号の説明

１０……電気光学装置、１５……集光性レンズアレイ、１１０……感光体ドラム、１２…
…基板、Ｒ0……素子領域、Ｒ1……第１領域、Ｒ2……第２領域、１４……封止体、２１
……第１選択回路、２２……第２選択回路、Ｕ（Ｕ1〜Ｕn）……単位回路、Ｔdr……駆動
トランジスタ、Ｅ……電気光学素子、３０……データ取得回路、５０……補正回路、Ｍａ
1〜Ｍａ3，Ｍｂ……記憶素子、ＴＲ1〜ＴＲ3……電流源トランジスタ、Ｌa，Ｌd……信号
線、Ｌｓ1〜Ｌｓ3……メモリ選択線、Ｉs[1]〜Ｉs[n]……基準電流、Ｉdr……駆動電流、
Ａ（Ａ1〜Ａn）……補正データ、Ｄ（Ｄ1〜Ｄn）……階調データ。

Claims (8)

1. 第１領域および第２領域と両領域間の素子領域とを含む基板と、
   複数の単位回路と、
   前記各単位回路の補正データが順次に供給される第１信号線と、
   前記各単位回路の階調データが順次に供給される第２信号線と、
   前記第１領域に配置されて前記複数の単位回路の各々を順次に選択する第１選択手段と
   、
   前記第２領域に配置されて前記複数の単位回路の各々を順次に選択する第２選択手段と
   を具備し、
   前記複数の単位回路の各々は、
   前記素子領域に配置されて駆動電流に応じた階調となる電気光学素子と、
   前記第１選択手段が当該単位回路を選択したときに前記第１信号線から取得した補正デ
   ータと前記第２選択手段が当該単位回路を選択したときに前記第２信号線から取得した階
   調データとに応じた駆動電流を前記電気光学素子に供給する制御手段と
   を含む電気光学装置。
2. 前記各単位回路の制御手段は、前記第２選択手段が当該単位回路を選択したときに前記
   第２信号線から階調データを取得するデータ取得手段を含み、
   前記データ取得手段は、前記第２領域に配置されている
   請求項１に記載の電気光学装置。
3. 前記各単位回路の制御手段は、前記第１選択手段が当該単位回路を選択したときに前記
   第１信号線から取得した補正データに応じて基準電流を生成する補正手段を含み、階調デ
   ータと前記補正手段が生成した基準電流とに応じて駆動電流を制御する
   請求項１または請求項２に記載の電気光学装置。
4. 前記補正手段は、前記第１領域および前記第２領域の一方に配置されている
   請求項３に記載の電気光学装置。
5. 前記補正手段は、各々が補正データに応じた電流を生成する複数の電流生成部を含み、
   前記各電流生成部が生成した電流の加算によって基準電流を生成し、
   前記複数の電流生成部のうち第１の電流生成部は前記第１領域に配置され、前記第１の
   電流生成部とは異なる第２の電流生成部は前記第２領域に配置される
   請求項３に記載の電気光学装置。
6. 前記複数の電流生成部の各々は、
   補正データのうち当該電流生成部に対応するビットを保持する保持手段と、
   前記保持手段が保持するビットに応じた電流を生成する電流源と
   を含む請求項５に記載の電気光学装置。
7. 前記基板の面上に配置されて少なくとも前記各単位回路の電気光学素子を被覆する封止
   体
   を具備する請求項１から請求項６の何れかに記載の電気光学装置。
8. 請求項１から請求項７の何れかに記載の電気光学装置を具備する電子機器。
   
   

Images