KR100676355B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100676355B1
KR100676355B1 KR1020040074929A KR20040074929A KR100676355B1 KR 100676355 B1 KR100676355 B1 KR 100676355B1 KR 1020040074929 A KR1020040074929 A KR 1020040074929A KR 20040074929 A KR20040074929 A KR 20040074929A KR 100676355 B1 KR100676355 B1 KR 100676355B1
Authority
KR
South Korea
Prior art keywords
wiring
repair
disconnection
organic
pattern
Prior art date
Application number
KR1020040074929A
Other languages
English (en)
Other versions
KR20050031890A (ko
Inventor
진노유시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20050031890A publication Critical patent/KR20050031890A/ko
Application granted granted Critical
Publication of KR100676355B1 publication Critical patent/KR100676355B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

단선을 확실하게 또한 배선 저항의 증대를 억제하여 수복한다. 동일한 기판 상에 형성되며, 상호 동일 전위로 설정되는 예를 들면 전원 라인(124)의 결손 결함(단선) 부분에서, 단선 단부(124d1, 124d2)끼리와, 이 단선이 발생한 전원 라인(124)에 인접하는 전원 라인(124n1, 124n2)을, 동일한 수복 배선(128)에 의해 접속한다. 수복 배선 패턴(128)은, 예를 들면 텅스텐 등의 도전 재료의 가스 분위기 중에서 수복 배선 패턴(128)의 형성 영역을 레이저빔으로 주사함으로써, 묘화하여 형성할 수 있다. 단선 부분뿐만 아니라 인접 전원 라인과도 접속함으로써 배선 저항의 저감과 수복 배선 패턴(128) 상에서의 평탄성의 향상을 도모할 수 있다.
단선, 배선 저항, 수복 배선 패턴, 전원 라인, 도전재 패턴

Description

표시 장치{DISPLAY DEVICE}
도 1은 본 발명의 실시예1 및 2에 따른 유기 EL 표시 장치의 개략적인 회로 구성을 도시하는 도면.
도 2는 본 발명의 실시예1에 따른 유기 EL 표시 장치의 1화소 내의 부분 단면도.
도 3은 본 발명의 실시예1에 따른 단선 및 이 단선의 수복 패턴의 예를 도시하는 도면.
도 4는 본 발명의 실시예1에 따른 단선 및 이 단선의 수복 패턴의 다른 예를 도시하는 도면.
도 5는 본 발명의 실시예1에 따른 단선 및 이 단선의 수복 패턴의 다른 예를 도시하는 도면.
도 6은 본 발명의 실시예1에 따른 단선의 수복 공정을 설명하는 도면.
도 7은 본 발명의 실시예1에 따른 유기 EL 표시 장치의 1화소 내의 부분 단면의 다른 예를 도시하는 도면.
도 8은 본 발명의 실시예2에 따른 유기 EL 표시 장치의 1화소 내의 부분 단면의 다른 예를 도시하는 도면.
도 9는 본 발명의 실시예2에 따른 단선의 수복 공정을 설명하는 도면.
도 10은 단선 부분에 대한 CVD 리페어의 방법을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 투명 기판
20 : 제1 전극(정공 주입 전극)
22 : 제2 전극(전자 주입 전극)
30 : 발광 소자층
50 : 유기 EL 소자
100 : 표시부
108 : 버퍼층
110 : 능동층
112 : 게이트 절연층
114 : 주사 라인(게이트 전극)
116 : 층간 절연층
120 : 데이터 라인
124 : 전원 라인
124d1, 124d2 : 단선 배선 단부
124n1, 124n2 : 인접 전원 라인
126 : 컨택트 전극
128, 128r1, 128r2, 228 : 수복 배선 패턴
130 : 제1 평탄화 절연층
132 : 보호막
134 : 절연막
140 : 제2 평탄화 절연층
본 발명은, 표시 장치 등의 반도체 장치에서의 회로 배선 패턴의 결함 수복에 관한 것이다.
반도체 장치의 일종인 예를 들면 표시 장치에서는, 각 화소에, 표시 소자를 구동하기 위한 박막 트랜지스터(Thin Firm Transistor, 이하 TFT) 등을 설치한 소위 액티브 매트릭스형 표시 장치가 잘 알려져 있다. 이 중, 표시 소자로서 액정을 이용한 액티브 매트릭스형의 액정 표시 장치(이하, LCD)는, 이미, 컴퓨터의 모니터나, 텔레비전 모니터를 비롯하여, 많은 고정밀 표시 장치에 채용되고 있다. 이러한 액티브 매트릭스형 액정 장치에서는, 각 화소의 TFT나 표시 소자의 소자 자체나, 및 이들에 전력·데이터를 공급하는 배선 등의 회로 배선 패턴을 결함없이 제조하는 것이, 표시 품질의 향상 및 수율 향상 등의 관점에서 요망된다.
그런데, 현실적으로는, 디스플레이의 한층 더한 고정밀화나 대화면화가 진행되면서, 화소 수의 증가나 집적도의 증대를 피할 수 없서 TFT나 배선 등에서의 결함의 발생을 완전하게 방지할 수는 없다. 1매의 기판(1패널)에 형성되는 이들 소자나 배선 등의 배선 패턴에 결함이 발생한 패턴을 모두 파기하는 것은, 수율의 현 저한 저하와, 제조 비용의 현저한 상승을 초래하기 때문에, 결함을 수복하여 양품으로 하는 작업이 행해지고 있다.
상기 액티브 매트릭스형 액정 표시 장치에서의 결함은, 종래에는, 1매의 기판에 본래 형성되어야 할 거의 모든 회로 소자를 형성한 후, 예를 들면 각 화소를 선택하여 표시 동작을 행하게 하거나 하여 결함을 판정하였다.
그러나, 1화소에는, 적어도 1개의 TFT, 데이터를 보유하는 축적 용량, 그리고 화소 전극 등이 포함되어 있고, 최종적으로 구동되는 표시 소자에서의 표시나, 전극의 전위를 관찰한 것만으로는, 결함의 원인을 특정할 수 없는 경우가 많다. 또한 결함 영역 상에는, 이미 다른 회로가 형성되어 있어 수복을 물리적으로 행할 수 없는 경우도 있었다.
따라서, 액티브 매트릭스형 액정 표시 장치에서는, 각 화소가 완성되기 전, 구체적으로는 2매의 기판 사이에 액정을 끼워 접합하여 LCD를 구성하기 전의 TFT 기판이 완성된 시점에서 이 TFT 기판 상에 형성된 TFT, 및 이 TFT를 구동·제어하는 주사 배선(게이트 배선), 데이터 배선 등에서의 단선이나 단락 등의 결함을 검사하여, 수복하는 방법이 생각된다. 이러한 TFT 기판의 결함의 검사·수복은, 회로 소자의 정전기 등으로부터의 보호의 관점에서, 적어도, TFT 내의 가장 위의 배선층을 절연막으로 피복할 때까지 형성한 후에 실시된다.
이러한 TFT 기판의 단선의 수복 방법으로서는, CVD 리페어라는 방법이 생각된다. CVD 리페어는, 도 10의 (a)에 도시한 바와 같이 본래 접속되어 있어야 할 배선이 단선되어 있는 경우에, 배선을 피복한 절연막 상에, 선택적으로 CVD법에 의 해 수복용 도전성 재료의 패턴을 퇴적시켜 단선 부분을 접속하는 방식이다. 보다 구체적으로는, 도 10의 (b)에 도시한 바와 같이, 절연층으로 피복되어 있는 배선의 단선 부분(결손 결함 부분)의 바로 앞에서, 각각 레이저에 의해 층간 절연층을 관통하는 컨택트홀을 형성하여, 바닥에 배선을 노출시킨다. 다음으로, 도 10의 (c)와 같이, 컨택트홀 사이, 즉, 단선 부분을 원료 가스 MG 중에서 레이저빔으로 주사함으로써, 임의의 수복 배선 패턴 r1을 묘화한다고 하는 방식이다.
상기 CVD 리페어를 채용하면 TFT 기판에 대하여 높은 자유도로 확실하게 단선부를 접속하는 것이 가능하게 되지만, 배선을 구성하는 도전 재료와는 다른 수복용 재료를 이용하여 수복 패턴을 형성하기 때문에 접속 부분에 큰 저항 부분이 생긴다. 또한, 배선을 피복하는 절연막에 컨택트홀을 형성하고, 절연막 상에 수복용 재료 패턴을 형성하기 때문에, 단선이 없는 배선과 비교하여, 적어도 절연막의 두께의 2배분의 배선 길이가 길어져, 그만큼 배선 저항이 커지는 것을 피할 수 없다.
또한, 단선의 수복은, 단선된 부분만을 수복용 재료 패턴으로 접속함과 함께, 상술한 바와 같이 배선을 피복하는 절연막에 컨택트홀을 형성하고, 절연막 상에 수복용 재료 패턴을 형성하기 때문에, 수복 개소에는 단선이 없는 배선 부분과 비교하여 국소적으로 큰 요철이 생기게 된다.
본 발명은, 상기 과제에 대하여, 결손 결함인 단선을 확실하게, 또한 배선 저항의 증대를 억제하여 수복하는 것을 가능하게 한다.
본 발명에서는, 반도체 장치로서, 동일 기판 상에 형성되며, 상호 동일 전위로 설정되는 복수의 배선 패턴의 결손 결함 부분에서, 결손 단부끼리, 및, 상기 결손 결함이 발생한 배선 패턴에 인접하는 배선 패턴과 상기 결손 부분이, 수복용 도전재 패턴에 의해 상호 접속되어 있다.
본 발명의 다른 양태에서는, 상기 반도체 장치에서, 상기 배선 패턴은, 상기 기판 상에 복수 형성되는 화소에 대하여 전류를 공급하는 배선이다.
본 발명의 다른 양태에서는, 상기 반도체 장치에서, 상기 복수의 배선 패턴은, 절연막으로 피복되며, 상기 수복용 도전재 패턴은, 상기 절연막에 형성된 컨택트홀을 통해 상기 컨택트홀의 저면에 노출되어 있는 상기 배선 패턴과 전기적으로 접속되어 있다.
본 발명의 다른 양태에서는, 상기 반도체 장치에서, 상기 수복용 도전재 패턴은, 상기 결손 단부에 상기 절연막 상으로부터 레이저광을 조사하여 상기 절연막을 개구한 후, 상기 수복용 도전재의 원료 가스 중에서 레이저빔을 주사하여, 주사 궤적에 형성된 패턴이다.
본 발명의 다른 양태에서는, 표시 장치에서, 기판 상에, 각각 표시 소자를 구비하는 복수의 화소와, 각 화소에 대하여 동일 전원으로부터의 전력을 공급하기 위한 복수의 배선 패턴을 구비하고, 상기 배선 패턴의 결손 결함 부분에서, 결손 단부끼리, 및, 상기 결손 결함이 발생한 배선 패턴에 인접하는 배선 패턴과 상기 결손 부분이, 단일의 수복용 도전재 패턴에 의해 상호 접속되어 있다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 복수의 화소의 각각은, 상기 표시 소자를 동작시키기 위한 소자를 더 구비하고, 상기 복수의 배선 패턴은, 대응하는 상기 스위치 소자에 접속되며, 상기 스위치 소자를 통해 상기 표시 소자에 전류를 공급하기 위한 전류 공급 배선을 패턴이며, 상기 전류 공급 배선 패턴을 피복하여 절연막이 형성되고, 상기 절연막의 상방에 상기 표시 소자가 배치되어 있다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 표시 소자는, 유기층을 구비하는 유기 전계 발광 소자이다.
본 발명의 다른 양태에서는, 상기 반도체 장치나 표시 장치에서, 상기 수복용 도전재 패턴은 보호막으로 피복되어 있다.
본 발명의 다른 양태에서는, 상기 장치에서, 상기 보호막은, 상기 수복용 도전재 패턴의 퇴적 형성에 연속하여 퇴적 형성된 보호막이다.
이하, 본 발명을 실시하기 위한 최량의 형태(이하, 실시예)에 대하여, 도면에 기초하여 설명한다.
[실시예1]
본 발명의 실시예1에 따른 표시 장치는, 특히 각 화소에 표시 소자와 이것을 구동하는 TFT를 구비한 액티브 매트릭스형 표시 장치에 적용되며, 이하에서는 표시 소자에 일렉트로 루미네센스(Electroluminescence: 이하 EL) 소자를 이용하여, 각 화소에 유기 EL 소자와 이것을 제어·구동하는 TFT를 구비한 액티브 매트릭스형 EL 표시 장치를 예로 들어 설명한다.
액티브 매트릭스형의 표시 장치 중에서, EL 소자, 특히 발광 재료에 유기 재료를 이용한 유기 EL 소자를 이용한 액티브 매트릭스형 표시 장치는 자발광 타입으로, 광원이 불필요하기 때문에 LCD 등과 비교하여 보다 박형의 표시 장치를 실현할 수 있어, 현재 연구가 한창 진행되고 있다.
이 유기 EL 소자는, 발광성 유기 재료를 포함하는 유기층을 사이에 두도록 형성된 양극과 음극 사이에 흘리는 전류에 따라 발광하는 소위 전류 구동형 표시 소자이다. 따라서, 유기 EL 표시 장치에서는, 각 화소에 설치되는 유기 EL 소자에 전류를 공급하기 위한 전류 공급용 배선이 필요하고, 이 전류 공급용 배선에 흐르는 전류량은, 예를 들면 액정을 교류 구동하는 전압 구동형의 액정 표시 장치에서, 각 화소에 공급되는 전류량과 비교해도 매우 큰 값으로 된다. 이와 같이 배선에 흐르는 전류량이 많기 때문에, 배선 저항의 약간의 증가로도 큰 전압 강하가 발생하여, 유기 EL 소자의 발광 휘도에 화소간에서 큰 변동이 발생하게 된다. 따라서, 단선을 수복하였다고 해도, 그 단선 수복 부분에서의 저항을 가능한 한 낮게 억제하는 것이 매우 중요하다.
또한, 유기 EL 표시 장치에서, 양극과 음극의 층간에 형성되는 발광성 유기 재료를 포함하는 유기층은 매우 얇아, 그 내구성에 아직 큰 과제가 있는 등의 이유로부터, 유기층의 형성 표면은 가능한 한 평탄하고 평활한 것이 강하게 요구된다.
한편, 액티브 매트릭스형 유기 EL 표시 장치에서는, 유기 EL 소자가 반도체프로세스에의 내성에 대해서도 과제가 많은 경우도 있고, 유기 EL 소자의 형성보다 앞(유기 EL 소자의 하층)에 TFT나 배선을 형성하는 것이 바람직하다. 또한, TFT나 배선의 결함의 수복에 대해서도, 그 상층에 형성되는 배선이나 전극 등이 수복의 방해로 되지 않도록, 유기 EL 소자의 형성 전에 실행하는 것이 용이하고 또한 확실하다. 따라서, 본 실시예에서는, TFT 및 배선을 기판 상에 형성한 후, 유기 EL 소자의 형성 전에 결함 검사 및 결함 수복을 실행함으로써 제품의 수율 향상을 도모하지만, 결함 수복 후에 그 위에 유기 EL 소자가 형성되기 때문에, 결함 수복 부분에서의 요철을 가능한 한 작게 하고, 그 상방에서의 유기 EL 소자의 형성면이 평탄하게 되도록 하는 것이 필요로 된다.
도 1은 본 실시예에 따른 액티브 매트릭스형 유기 EL 표시 장치의 개략적인 회로 구성을 도시한다. 도 2는, 도 1에 도시한 액티브 매트릭스형 유기 EL 표시 장치의 1화소에서, 전원 라인(124)에 접속된 제2 박막 트랜지스터 Tr2와, 이 Tr2에 접속된 유기 EL 소자(50)의 개략적인 단면 구조를 도시하고 있다. 유리 등의 투명 기판(10) 상에, 복수의 화소가 매트릭스 형상으로 배열된 표시부(120)가 형성되어 있고, 각 화소에는 각각 유기 EL 소자(EL)(50), 이 유기 EL 소자(50)에서의 발광을 화소마다 제어하기 위한 스위치 소자(여기서는 박막 트랜지스터: TFT), 및 표시 데이터를 보유하는 축적 용량 Csc가 설치되어 있다.
도 1의 예에서는, 각 화소에는 제1 및 제2 박막 트랜지스터 Tr1, Tr2가 형성되며, Tr1은, 주사 라인(게이트 라인)(114)에 접속되며, 주사 신호가 인가되어 온 제어되었을 때, 대응하는 데이터 라인(122)에 인가되어 있는 표시 내용에 따른 전압 신호가, Tr1을 통해 Tr2의 게이트에 인가되며, 또한 Tr1, Tr2 사이에 접속된 축적 용량 Csc에 의해 일정 기간 유지된다. 그리고, Tr2는, 이 축적 용량 Csc에서 유지되어 게이트에 인가되는 전압에 따른 전류를 전원(Pvdd) 공급 라인(이하 전원 라인)(124)으로부터, 이 Tr2에 접속된 유기 EL 소자의 양극(정공 주입 전극)(20)에 공급한다. 유기 EL 소자(50)는, 이 공급되는 전류량에 따른 휘도로 발광하고, 발광광은, ITO 등 투명한 제1 전극(20) 및 투명 기판(10)을 통과하여 외부로 사출된다.
유기 EL 소자(50)는, 제1 전극(20)과 제2 전극(22) 사이에 발광 소자층(30)을 구비하고, 제1 전극(20)은, ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide) 등의 투명 도전 재료로 이루어지며, 여기서는 정공 주입 기능을 구비하고 있다. 이 제1 전극(20) 상에 형성되는 발광 소자층(30)은, 적어도 유기 발광 화합물을 포함하는 단층 또는 다층 구조를 구비하고, 이 발광 소자층(30) 상에, 상기 제1 전극(20)과 대향하도록 형성되는 제2 전극(22)은, Al이 Al의 합금 등의 금속이나, 이러한 금속과 전자 주입 장벽을 완화하는 예를 들면 LiF 등과의 적층 구조로 이루어지며, 전자 주입 기능을 구비한다.
제1 박막 트랜지스터 Tr1은, 도 2에서는 생략하고 있지만, 도시하는 Tr2와 거의 마찬가지의 구조를 구비하고 있고, 박막 트랜지스터 Tr1, Tr2는, 이 예에서는 모두 그 능동층(110)에, 비정질 실리콘을 레이저 어닐링에 의해 다결정화한 다결정 실리콘을 이용하고 있다. 또한 본 실시예에서 이 박막 트랜지스터 Tr1 및 Tr2는, 능동층(110)을 피복하여 형성된 게이트 절연층(112)의 상방에 게이트 전극(114)을 구비하는 소위 톱 게이트형 TFT이고, 능동층(110)의 게이트 전극(114)의 하방 영역에는 채널 영역(110c)이 형성되며, 채널 영역(110c)의 양측에는 소정 도전형의 불 순물이 도핑된 소스 영역(110s) 및 드레인 영역(110d)이 형성되어 있다. 단, 능동층(110)보다 게이트 전극(114)이 하층에 형성되는 보텀 게이트형 TFT 구성이어도 된다. 또한, 본 실시예에서는 게이트 절연층(112)은, 능동층(110)측으로부터 SiO2/SiN이 순서대로 적층된 적층 구조를 구비한다. 또한, 능동층(110)과 기판(10) 사이에는, 기판(10)으로부터의 Na 등의 불순물이 능동층(110)에 침입하는 것을 방지하기 위해, 능동층(110)과의 접촉측으로부터 순서대로 SiO2/SiN의 다층 구조를 갖는 버퍼층(108)이 형성되어 있다.
게이트 전극(114)을 피복하는 기판의 거의 전면에는, 예를 들면 하층측으로부터 순서대로 SiN/SiO2가 적층된 다층 구조의 층간 절연층(116)이 형성되며, 층간 절연층(116)에 개구된 컨택트홀을 통해 소스 영역(110s), 드레인 영역(110d)의 한쪽에 전원 라인(124)이 접속되고, 다른쪽에는 커넥터 전극(126)이 접속되어 있다. 또한, 이들 배선(124, 126)을 포함하는 기판의 거의 전체를 피복하도록 예를 들면 수지 등의 유기 재료(무기 재료이어도 됨)로 이루어지는 제1 평탄화 절연층(130)이 형성되고, 이 평탄화 절연층(130)의 상방에 유기 EL 소자(50)의 제1 전극(20)이 적층되며, 제1 전극(20)의 단부를 피복하도록 제2 평탄화 절연층(140)이 적층되어 있다. 제1 전극(20)은, 제1 평탄화 절연층(130)을 관통하는 컨택트홀에서 컨택트 전극(126)과 접속되어 있다. 제1 전극(20) 상에는, 발광 소자층(30), 제2 전극(22)이 이 순서로 형성되어 있다.
또한, 본 실시예에서는, 제1 평탄화 절연층(130)과 제1 전극(20) 사이에 후 술하는 결함의 수복용 배선 패턴을 피복하는 보호막(132)이 형성되어 있다. 또한, 표시 장치에 이용되는 유기 EL 패널은, 투명 기판(101)에 이상과 같은 회로 소자를 형성한 후, 불활성 기체 분위기 중에서 제2 전극측으로부터 밀봉 기판을 투명 기판(10)에 접착하여 완성한다. 이 유기 EL 패널의 검사는, 최상층의 유기 EL 소자를 형성하고 나서, 유기 EL 소자의 발광 상태를 관찰할 수 있을 뿐으로, 발광 이상이 있어도, 그 원인이, 유기 EL 소자를 구동하는 TFT(Tr1, Tr2 등)나 배선 등에서의 단선이나 단락인지의 여부를 조사할 수 없다. 따라서, 상술한 바와 같이 다층 배선 구조이거나, 유기 EL 소자(50)의 내성의 문제의 관점뿐만 아니라, TFT나 배선 등에 기인한 결함인지의 여부를 파악하여 수복하기 위해서도, TFT를 기판 상에 형성하고, 또한 이 TFT에 데이터 신호, 전류를 공급하는 배선(데이터 라인(120), 전원 라인(124))을 형성한 후, 유기 EL 소자(50)의 제1 전극(20)을 형성하기 전에, TFT, 배선의 검사를 행하여, 결함이 발견된 경우, 그 결함을 수복한다.
또한, 그 밖의 예로서는, ITO의 투명 재료로 이루어지는 제1 전극을 형성 완료한 후에, 그 ITO를 사용한 검사 방법을 이용하여 화소 내의 결함 검사를 행한다. 그 후, 검출된 결함부의 수복을 실시한다. 이 때, 오픈 불량(단선)인 경우에는, 레이저 CVD에 의해 배선(접속)하고, 쇼트 불량(단락)인 경우에는, 레이저에 의해 절단하여 수복을 한다.
그 때, 전극 라인과 화소 전극간의 절연막에 요철이 발생하기 때문에, 결함부의 수복 이후에 평탄화를 목적으로 한 층을 형성하여, 완성시킨다. 이 층으로서는, 제2 평탄화 절연층(140) 혹은 그 막 상에 돌기 형상으로 형성한 유기 EL 재료 의 증착 시에 이용하는 증착 마스크의 지지를 위한 절연막 등을 겸용할 수 있다. 겸용할 수 없는 경우에는, 별도로 평탄성을 갖는 막을 형성해도 된다.
이하, 유기 EL 소자에 제2 박막 트랜지스터 Tr2를 통해 전류를 공급하는 전원 라인(124)에 단선이 발생한 경우를 예로 들어, 본 실시예에 따른 결함(여기서는, 결손 결함: 단선)의 수복 방법에 대하여 설명한다. 또한, 단락 결함에 대해서는, 레이저 등으로 단락 부분을 달구어서 끊는 등의 처리를 실시한다.
본 실시예의 제1 예에서는, 층간 절연층(116)의 데이터 라인(122), 전원 라인(124) 및 컨택트 전극(126)을 형성하고, 이들을 피복하여 제1 평탄화 절연층(130)까지 형성하자마자, 결함의 검사를 실행한다. 또한, 도 1에 도시한 바와 같이 기판 상의 표시부(100) 내에서 열 방향으로 스트라이프 형상으로 배열되는 전원 라인(124)은, 표시부(100)의 주위에서 상호 접속되어 공통의 전원 단자 Pvdd에 접속되어 있다. 이 전원 라인(124)에 도 3의 (a)에 도시한 바와 같이 단선이 발생한 경우, 본 실시예에서는, 단선 부분(124dc)을 접속할 뿐만 아니라, 도 3의 (b)에 도시한 바와 같이, 단선된 전원 라인(124d)의 양측에 인접하는 전원 라인(124n1, 124n2)과도 접속하는 격자 형상(십자 형상)의 패턴으로 한다.
도 4의 (a)에 도시한 바와 같이, 전원 라인(124)의 단선 거리가 짧은 경우에는, 수복 배선(128)은, 도 3의 (b)와 같은 격자 패턴이 아니라, 단선 부분(124dc)을 피복하는 폭으로, 또한, 이 단선 부분과, 인접 전원 라인(124n1, 124n2)을 접속하는 구형 패턴으로 할 수도 있다. 물론, 도 3의 (b)와 같은 격자 형상으로 해도 된다.
또한, 도 5의 (a)에 도시한 바와 같이 단선한 전원 라인(124d)에 인접하는 전원 라인(124n)이 단선 전원 라인(124d)의 편측에만 존재하는 경우에는, 도 5의 (b)에 도시한 바와 같이, 단선 부분(124dc)을 접속하고(128r1), 또한 이 단선 부분(124dc)과 인접하는 1개의 전원 라인(124n)을 접속(128r2)하는 T자 형상(역T자 형상을 포함함)의 패턴으로 하거나, 혹은, 상기 도 4의 (b)와 같은 구형 패턴으로 할 수 있다.
상술한 도 10과 같이 단선 부분만을 CVD에 의한 수정 패턴 묘화에 의해 수복한 경우, 퇴적 패턴에 의한 요철이 크게 상층의 평탄성에 영향을 미친다. 이에 대하여, 본 실시예에서는, 도 3의 (b), 도 4의 (b) 및 도 5의 (b)에 도시한 바와 같이, 단선 부분과, 단선된 배선의 인접 배선을 접속하는 패턴으로 함으로써, 국부적인 요철을 완화할 수 있다. 또한, 수복 배선 면적을 실질적으로 크게 할 수 있기 때문에 수복 패턴 배선의 저항값을 그만큼 저감할 수 있다.
도 6은 본 실시예에 따른 전원 라인(124)의 단선부의 수복 수순을 도시하고 있다. 이하 도 6 및 상기 도 2∼도 5를 참조하여 수순을 설명한다. 기판(10)에 필요한 TFT를 형성하고, 이것을 피복하여 제1 평탄화 절연막(130)을 형성한 후, 결함 검사를 행하여, 단선이 발견된 전원 라인(124d)의 그 단선 부분(124dc)에 접한 배선 단부(124d1, 124d2)에 도 6의 (a)에 도시한 바와 같이 제1 평탄화 절연막(130) 상으로부터 펄스 레이저를 조사하여, 이 제1 평탄화 절연막(130)을 제거하여 컨택트홀(124h)을 형성하여, 배선 단부(124d1, 124d2)의 표면을 노출시킨다. 또한, 도 3의 (b)에 도시한 바와 같이, 단선된 전원 라인(124d)의 양측(또는 편측)에 배치되어 있는 인접 전원 라인(124n1, 124n2)의 단선 부분(124dc)에 가장 가까운 위치에도 제1 평탄화 절연막(130) 상으로부터 레이저 펄스를 조사하여 그 제1 평탄화 절연막(130)을 제거하여 컨택트홀(124h)을 형성하여, 인접 전원 라인(124n1, 124n2)의 표면을 노출시킨다.
본 실시예에서는, 다음으로, 수복 배선 재료 가스로서, 카르보닐의 텅스텐 착체 가스(W(CO)6)를 이용하여, 도 6의 (b)에 도시한 바와 같이, 이 (W(CO)6) 가스 분위기 중에서, CW(연속파) 레이저를 컨택트홀(124h)의 형성 영역에 각각 조사하여, 컨택트홀 내에 컨택트용 텅스텐막(128c)을 형성한다. 그 후, 도 6의 (c)에 도시한 바와 같이, CW 레이저빔을 단선 단부(124d1, 124d2)간을 가능한 한 최단 거리(통상, 직선)로 연결하도록 주사하여, 수복 배선(128r1)의 패턴을 제1 평탄화 절연막(130) 상에 묘화 형성한다. 수복 배선(128r1)을 형성한 후, 계속해서 이 수복 배선(128r1)을 가로지르도록 이 배선(128r1)과 접속되며, 또한, 인접 전원 라인(124n1, 124n2)과 상기 수복 배선(128r1)을 최단(통상, 직선)으로 연결하도록, 동일하게 W(CO)6 가스 분위기 중에서, CW 레이저를 주사하여, 수복 배선(128r2)을 묘화 형성한다. 또한, 수복 배선(128r1, 128r2)은, 각각 상기와 같이 접속하는 2점간을 최단으로 연결하는 직선으로 되도록 형성하는 것이 배선 저항을 낮게 하는 데에 있어서 바람직하지만, 서로 다른 전위의 배선을 우회할 필요가 있는 등의 사정이 있는 경우에는, 물론, 곡선이거나, 도중에서 꺾여진 직선 패턴으로 해도 된다.
또한, 수복 배선(128r1, 128r2)의 상면의 평탄성을 향상시키기 위해, 도 6의 (d)에 도시한 바와 같이, 단선 단부(124d1, 124d2)간을 접속하는 수복 배선(128r1) 상을 수복 배선(128r2)이 걸치지 않도록, 수복 배선 r1과 양측의 인접 전원 라인(124n1, 124n2)과의 사이를 수복 배선 r2로 접속하는 것이 보다 바람직하다. CW 레이저의 수복 배선 가스 재료 중에서의 주사는, 스테이지대에 부착되어 있는 기판 홀더 상에 재치된 기판을 스테이지대마다 X, Y 방향으로 이동시킴으로써 실행할 수 있고, 기판을 이동시켜 인접 전원 라인(124n1, 124n2)의 한쪽으로부터 다른쪽을 향하여 수복 배선(128r2)을 묘화 형성해 가서, 예를 들면, 수복 배선(128r1)과 교차한 것을 광학 센서 등에 의해 판별하고, CW 레이저의 조사를 일단 멈추고 다시 기판을 이동시켜, 수복 배선 r1을 통과하고 나서 다시 CW 레이저를 조사하여, 수복 배선(128r2)의 묘화를 계속하는 등의 방법을 채용할 수 있다.
이상과 같이 하여 수복 배선(128)을 형성한 후, 본 실시예에서는, 또한, 도 6의 (e)에 도시한 바와 같이, 수복 배선(128)을 피복하여 보호막(132)을 형성한다. 보호막(132)에 의해 수복 배선(128)을 피복하고 나서, 그 위에 도 2에 도시한 바와 같이 유기 EL 소자(50) 등을 형성함으로써, 유기 EL 소자(50)의 형성 시, 특히, 소자의 하층 전극인 참조 부호 20을 화소마다의 개별 전극으로 하기 위한, 포토리소그래피 공정 시에, 레지스트 박리액 등으로부터 수복 배선(128)을 확실하게 보호할 수 있다. 특히, 상기 실시예와 같이 텅스텐의 수복 배선(128)은, 산이나 알칼리액에 대하여 변질이 발생하기 쉽고, 레지스트 박리액이나 현상액으로 에칭 제거되기 때문에, 보호막(132)으로 피복하는 것이 필요하다. 또한, 유기 EL 소자(50)의 제1 전극(20)이 이 수복 배선(128)의 바로 상층에 형성되는 것은 바람직하지 않기 때문 에, 보호막(132)에 의해 수복 배선(128)과 제1 전극(20)을 절연하는 것이 필요하다.
이러한 보호막(132)으로서는, SiNx나, SiO2 등의 절연막이 채용 가능하고, 형성 방법은 특별히 한정되지 않지만, 예를 들면 화학 기상 성장(CVD)을 이용하여 성막할 수 있어, 하층의 수복 배선(128)에 손상을 주지 않고 형성할 수 있다. 또한, 본 실시예의 구성에 따르면, SiNx를 이용하여 보호막(132)을 형성한 경우, 이 보호막(132)은 상기한 바와 같이 수복 배선(128)과 제1 전극(20)을 절연함과 함께, 제1 평탄화 절연막(130)측으로부터 유기 EL 소자(50)로의 수분의 침입을 방지하는 수분 블록층으로서도 기능할 수 있다. 유기 EL 소자(50)의 유기층은, 수분 등에 의한 열화가 큰 과제이지만, 보호막(132)이 제1 평탄화 절연막(130)과 소자(50) 사이에 있으면, 예를 들면, 흡습성이 있는 유기 수지를 이용한 경우의 제1 평탄화 절연막(130)이나, 또한 그 하층으로부터의 수분의 침입을 차단할 수 있어, 소자(50)의 신뢰성, 수명의 향상에도 기여할 수 있다. 또한, 수분의 침입 방지를 목적으로 하여, 수분 블록층을 제1 평탄화 절연막(130)과 소자(50) 사이에 형성하는 구성에 본 실시예의 단선 수복 방법을 채용하는 경우에는, 수분 블록층을 이 보호막(132)과 겸용시킴으로써, 보호막(132)의 형성 공정을 특별히 추가하지 않고, 보호막을 얻는 것이 가능하게 된다.
다음으로, 본 실시예의 제2 예에 대하여 설명한다. 이 예에서는, 도 7에 도시한 바와 같이, 제1 평탄화 절연막(130)의 형성 전에, 전원 라인(124)이나, 컨택 트 전극(126), 도시하지 않은 데이터 라인(120) 등을 피복하여, 예를 들면, SiNx 등으로 이루어지는 절연막(134)을 형성하고 있으며, 상기 제1 예와의 상위는, 제1 평탄화 절연막(130)의 형성 후가 아니라, 이 절연막(134)의 형성 후, 배선의 결함 검사와 결함 수복 처리를 행하는 것이다. 상술한 바와 같이, 수분에 대하여 내성이 낮은 유기 EL 소자(50)에 TFT가 형성된 기판측으로부터 수분이 침입하는 것을 방지하는 것이 요망되고 있어, 수분의 차폐 기능이 높은 SiNx로 이루어지는 절연막을 도 7과 같이 제1 평탄화 절연막(130)의 하층에 형성하면, 수분의 유기 EL 소자(50)에의 침입을 방지할 수 있다. 또한, 알칼리 이온 등의 기판측으로부터의 불순물도 유기 EL 소자(50)에 악영향을 미치지만, 이들 불순물의 침입을 방지할 수도 있다. 반대로, 유기 EL 소자(50)로부터 TFT로의 수분이나 불순물의 침입을 방지할 수도 있다.
본 실시예의 제2 예에서, 절연막(134)을 형성한 후, 절연막(134) 상으로부터 레이저를 조사하여, 상술한 바와 같이 전원 라인(124)의 단선 부분에 접하는 단부(124d1, 124d2) 및 인접 라인(124n1, 124n2)의 표면을 노출시키고, 수복 배선용의 가스(W(CO)6) 분위기 중에서 CW 레이저를 주사하여, 수복 배선(128)(128r1, 128r2)을 형성한다. 수복 배선 패턴을 단선 부분뿐만 아니라 인접 전원 라인(124n1, 124n2)과도 접속하는 패턴으로 한다. 또한, 이들 수순은, 상기 도 6의 (a)∼6의 (d)와 동일하다. 그러나, 제2 예에서는, 이 수복 배선(128) 상에는, 제1 평탄화 절연막(130)이 형성되며, 그 위에 유기 EL 소자(50)가 형성된다. 따라서, 제1 평 탄화 절연막(130)에 의해 수복 배선(128)의 존재에 의한 요철은 보다 확실하게 평탄화되어, 유기 EL 소자(50) 형성면을 보다 평탄하게 할 수 있다.
[실시예2]
상기 실시예1에서는, 전원 라인(124)을 피복하여 제1 평탄화 절연막(130)이나 절연막(134)을 형성한 후에 단선의 수복을 행하고 있지만, 본 실시예2에서는, 전원 라인(124) 형성 후, 즉시 결함을 검사하여, 도 8에 도시한 바와 같이, 전원 라인(124)과 직접 접하도록 단선 부분을 수복하는 수복 배선(228)을 형성하고, 그 후, 제1 평탄화 절연막(130)을 형성하고 있다. 또한, 수복 배선(228)의 형성 후, SiNx 등으로 이루어지는 보호막(138)을 형성하고 나서, 제1 평탄화 절연막(130)을 형성하면, 예를 들면 텅스텐을 수복 배선(228)에 채용한 경우에도, 후의 공정에서 이용되는 레지스트 박리액 등으로부터 이 수복 배선(228)을 확실하게 보호할 수 있다.
실시예2에서는, 실시예1에서의 절연막(130, 134) 제거를 위한 레이저 조사 처리가 불필요하여, 도 9의 (a)에 도시한 바와 같이, 수복 배선 가스(W(CO)6)의 분위기 중에서, 발견된 단선 부분(124dc)에 접하는 전원 라인 단부(124d1, 124d2) 사이를 CW 레이저로 묘화하여 수복 배선(228)을 형성하고, 단부(124d1, 124d2)끼리 접속한다(도 9의 (b)).
또한, 실시예2에서는, 수복 배선(228)의 형성 후, 도 8 및 도 9의 (c)에 도시한 바와 같이, 반드시 제1 평탄화 절연막(130)의 형성 공정을 거치기 때문에, 수 복 배선(228)의 존재에 의한 유기 EL 소자(50)의 형성면에서의 요철을 거의 없앨 수 있어, 실시예1의 제1 예와 비교하여 유기 EL 소자(50)의 형성면의 평탄성을 한층 더 높일 수 있다. 또한 컨택트홀을 통하지 않고 전원 라인(124) 상에 직접 수복 배선(228)을 형성하기 때문에, 실시예1의 제2 예와 비교해도 컨택트홀에 기인한 요철이 없어 유기 EL 소자(50)의 형성면의 평탄성을 향상시킬 수 있다.
또한, 본 실시예2에서는, 상기한 바와 같이 전원 라인(124) 형성 후, 바로 그 단선 부분에 수복 배선(228)을 형성하기 때문에, 수복 배선(228)을 상기 실시예1과 같이 컨택트홀을 통해 절연막 상으로 인출할 필요가 없어, 실효 배선 길이가 짧아, 그 만큼 배선 저항을 작게 할 수 있다. 또한, 컨택트홀이 불필요하기 때문에, 수복 배선 전원 라인(124)과 이 수복 배선(228)이 실제로 접촉하는 면적을 크게 할 수 있어, 전원 라인(124)과 수복 배선(228)과의 접속부의 저항을 저감할 수 있다. 이 때문에, 본 실시예2에서는, 수복 배선(228)은, 실시예1과 같이 단선 부분 외에 그 인접 전원 라인(124)과의 접속을 취하는 패턴으로 할 필요는 없다. 또한, 수복 배선(228)의 존재가 상기와 같이 유기 EL 소자(50)의 형성면의 평탄성에 미치는 영향을 매우 작게 할 수 있기 때문에, 이 관점에서도 인접 전원 라인(124)에도 접속할 필요가 없다. 따라서, 단선 부분(124dc)만을 접속하는 패턴을 채용할 수 있어, 실시예1과 비교하여 수복 배선(228)의 형성 시간은 짧아, 작업 효율의 향상을 도모할 수 있다. 단, 배선 저항의 저감이나, 상층의 평탄성의 한층 더한 향상을 도모하는 등의 목적을 위해, 실시예1의 도 3의 (b), 도 4의 (b), 도 5의 (b)에 도시한 바와 같은 패턴을 채용해도 된다.
또한, 이상 실시예1 및 실시예2에서는, 단선 수복 후에 형성되는 소자로서 유기 EL 소자를 예로 들어 설명하였지만, 유기 EL 소자에는 한하지 않고, 예를 들면 무기 EL 소자를 이용한 표시 장치에서 각 소자에 교류 전원을 공급하는 전원 라인의 단선 수복에 채용한 경우에도, 배선 저항의 상승을 억제하여 전압 강하가 적은 수복이 가능하게 된다. 또한, 수복 배선의 상층에서의 평탄성도 확보할 수 있다. 단, 유기 EL 소자에서는, 상술한 바와 같이, 그 형성면에서의 평탄성의 요구가 강하며, 또한 전압 강하에 의한 휘도의 변동도 크기 때문에, 이상의 각 실시예와 같은 단선 수복 방법을 채용하는 효과가 매우 크다. 또한, 물론, 본 발명의 단선 수복 방법은, 액정 표시 장치에도 채용 가능하다. 액티브 매트릭스형의 액정 표시 장치에서는 다층 배선 구조로 되며, 액정 분자의 배향의 흐트러짐을 적게 하기 위해 화소 전극 상면은 평탄한 쪽이 바람직하다는 것, 또한 액정을 저전압으로 정확하게 제어할 필요가 있으며, 또한 수율 향상이 요구되는 등의 이유로부터, 대향 기판의 전극과의 사이에 구성되는 액정 용량을 구동하기 위한 화소 전극의 형성 전에, 그 화소 전극보다 먼저 형성되는 TFT 및 그 배선의 결함 수복을 낮은 배선 저항으로, 또한 상층에서의 요철을 적게 하여 실행하는 것의 의의는 높다.
이상 설명한 바와 같이, 본 발명에 따르면, 액티브 매트릭스형의 표시 디바이스나, 그 밖에 반도체 장치 등에서 형성되는 박막 트랜지스터나 이들을 위한 배선에 발생한 단선(결손 결함)에 대하여, 낮은 배선 저항으로 또한 상층의 평탄성을 유지하면서 수복용 도전재 패턴(수복 배선)을 형성할 수 있다.
반도체 장치나 표시 장치의 배선의 단선 수복에 이용할 수 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에, 각각 표시 소자를 구비하는 복수의 화소와, 각 화소에 대하여 동일 전원으로부터의 전력을 공급하기 위한 복수의 배선 패턴을 구비하고,
    상기 배선 패턴의 결함 부분에서, 결함 부분의 단부끼리, 및 상기 결함이 발생한 배선 패턴에 인접하는 배선 패턴과 상기 결함 부분이 수복용 도전재 패턴에 의해 상호 접속되어 있는 것을 특징으로 하는 표시 장치.
  7. 제6항에 있어서,
    상기 복수의 화소의 각각은, 상기 표시 소자를 동작시키기 위한 스위치 소자를 더 구비하고,
    상기 복수의 배선 패턴은, 대응하는 상기 스위치 소자에 접속되며, 상기 스위치 소자를 통해 상기 표시 소자에 전류를 공급하기 위한 전류 공급 배선 패턴이며,
    상기 전류 공급 배선 패턴을 피복하여 절연막이 형성되고,
    상기 절연막의 상방에 상기 표시 소자가 배치되어 있는 것을 특징으로 하는 표시 장치.
  8. 제7항에 있어서,
    상기 표시 소자는 유기층을 구비하는 유기 전계 발광 소자인 것을 특징으로 하는 표시 장치.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 수복용 도전재 패턴은, 보호막으로 피복되어 있는 것을 특징으로 하는 표시 장치.
  10. 제9항에 있어서,
    상기 보호막은, 상기 수복용 도전재 패턴의 퇴적 형성에 연속하여 퇴적 형성된 보호막인 것을 특징으로 하는 표시 장치.
KR1020040074929A 2003-09-30 2004-09-20 표시 장치 KR100676355B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00342026 2003-09-30
JP2003342026A JP2005109223A (ja) 2003-09-30 2003-09-30 半導体装置および表示装置

Publications (2)

Publication Number Publication Date
KR20050031890A KR20050031890A (ko) 2005-04-06
KR100676355B1 true KR100676355B1 (ko) 2007-01-31

Family

ID=34536442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040074929A KR100676355B1 (ko) 2003-09-30 2004-09-20 표시 장치

Country Status (5)

Country Link
US (1) US20050099550A1 (ko)
JP (1) JP2005109223A (ko)
KR (1) KR100676355B1 (ko)
CN (1) CN1607665A (ko)
TW (1) TWI272566B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060273309A1 (en) * 2005-06-03 2006-12-07 Jian Wang Workpiece including electronic components and conductive members
JP5166693B2 (ja) * 2005-11-04 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100814820B1 (ko) 2006-08-31 2008-03-20 삼성에스디아이 주식회사 유기 발광 표시장치
CN101652805B (zh) * 2007-04-23 2011-06-15 夏普株式会社 显示装置、显示装置的制造方法
JP5282372B2 (ja) * 2007-05-11 2013-09-04 ソニー株式会社 表示装置及び電子機器
KR101069809B1 (ko) * 2010-04-08 2011-10-04 주식회사 코윈디에스티 패드 패턴 수리장치
TWI407344B (zh) 2010-04-20 2013-09-01 Au Optronics Corp 觸控裝置與觸控顯示面板及其修補方式
CN102759829A (zh) * 2012-07-03 2012-10-31 深圳市华星光电技术有限公司 阵列基板的断线修补装置及修补方法
KR20140007688A (ko) * 2012-07-10 2014-01-20 삼성디스플레이 주식회사 쇼트 불량 리페어 방법, 상기 리페어 방법에 의해 제조된 표시 장치 및 유기 발광 표시 장치
KR102108358B1 (ko) * 2013-08-28 2020-05-11 삼성디스플레이 주식회사 유기 발광 표시 장치 리페어 방법
CN104460074B (zh) * 2014-12-12 2018-07-17 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示装置
KR102285390B1 (ko) * 2015-01-28 2021-08-04 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6558990B2 (ja) * 2015-07-17 2019-08-14 三菱電機株式会社 電子装置およびその製造方法とリペア方法
CN109307964B (zh) * 2017-07-28 2021-09-10 京东方科技集团股份有限公司 断线修复方法、基板和显示装置
CN111508968B (zh) * 2019-01-30 2023-08-01 群创光电股份有限公司 基板修补方法及电子装置
CN111446173A (zh) * 2020-03-16 2020-07-24 林杰 一种布线断线修复工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511261A (ja) * 1991-07-02 1993-01-19 Sharp Corp アクテイブマトリクス表示装置
JPH0850268A (ja) * 1993-11-08 1996-02-20 Hitachi Ltd 液晶表示基板の製造方法
KR20030037654A (ko) * 2001-11-07 2003-05-14 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR20030058224A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 소자

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904296B2 (ja) * 1990-03-30 1999-06-14 マツダ株式会社 車両用多重伝送装置
TW305948B (ko) * 1993-11-08 1997-05-21 Hitachi Ltd
US6070538A (en) * 1996-11-22 2000-06-06 Case Corporation Modular agricultural implement control system
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6065565A (en) * 1997-01-30 2000-05-23 Jlg Industries, Inc. Hybrid power system for a vehicle
US6263269B1 (en) * 1998-12-23 2001-07-17 International Truck And Engine Corporation Configuration programming of input/output connections for network modules in a multiplexed vehicle communication system
US6405114B1 (en) * 1999-02-04 2002-06-11 Snorkel International, Inc. Aerial work platform boom having ground and platform controls linked by a controller area network
US6430164B1 (en) * 1999-06-17 2002-08-06 Cellport Systems, Inc. Communications involving disparate protocol network/bus and device subsystems
US6230496B1 (en) * 2000-06-20 2001-05-15 Lockheed Martin Control Systems Energy management system for hybrid electric vehicles
US6522955B1 (en) * 2000-07-28 2003-02-18 Metallic Power, Inc. System and method for power management
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511261A (ja) * 1991-07-02 1993-01-19 Sharp Corp アクテイブマトリクス表示装置
JPH0850268A (ja) * 1993-11-08 1996-02-20 Hitachi Ltd 液晶表示基板の製造方法
KR20030037654A (ko) * 2001-11-07 2003-05-14 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR20030058224A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시 소자

Also Published As

Publication number Publication date
US20050099550A1 (en) 2005-05-12
KR20050031890A (ko) 2005-04-06
CN1607665A (zh) 2005-04-20
TW200512701A (en) 2005-04-01
JP2005109223A (ja) 2005-04-21
TWI272566B (en) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100676355B1 (ko) 표시 장치
CN100372147C (zh) 电致发光显示装置的激光修复方法
US8049410B2 (en) Organic light emitting display with a ground ring and method of manufacturing the same
CN110459578B (zh) 显示基板及其制备方法和修复方法、显示装置
US20100127273A1 (en) Light emitting device and manufacturing method thereof and light emitting display and manufacturing method thereof
JP4117985B2 (ja) El表示装置
US9547036B2 (en) Organic light emitting diode display, and fabricating and inspecting methods thereof
WO2013001566A1 (ja) 表示装置及びその製造方法
US8018143B2 (en) Organic electroluminescent display device and method of manufacturing the same
TWI392096B (zh) 薄膜電晶體陣列面板
KR20050031901A (ko) 표시 장치
JP2003233329A (ja) 表示装置のリペア方法
US9153632B2 (en) Organic light emitting device display and manufacturing method thereof
KR20170081010A (ko) 유기발광소자 표시장치 및 이의 리페어 방법
US11711935B2 (en) Display panel
WO2010106801A1 (ja) 画像表示装置、その製造方法及び修正方法
US20230041278A1 (en) Display device
KR20140044566A (ko) 박막 트랜지스터 기판, 박막 트랜지스터 기판 리페어 방법, 유기 발광 표시 장치 및 유기 발광 표시 장치 리페어 방법
JP4720115B2 (ja) 自発光装置及び電子機器
JP2008218330A (ja) 有機el表示装置
US20180287101A1 (en) Display device and method of manufacturing a display device
US20230217747A1 (en) Display panel and display device
EP4203651A1 (en) Electroluminescence display
US20230209895A1 (en) Electroluminescence Display Having Repair Structure and Method for Manufacturing the Same
JP5012633B2 (ja) 有機エレクトロルミネッセンス装置、並びにその製造方法および製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee