KR100676035B1

KR100676035B1 - Multi layer ceramic capacitor

Info

Publication number: KR100676035B1
Application number: KR1020000041291A
Authority: KR
Inventors: 나까무라도시야
Original assignee: 다이요 유덴 가부시키가이샤
Priority date: 1999-07-21
Filing date: 2000-07-19
Publication date: 2007-01-29
Also published as: CN1282085A; JP2001035747A; CN100466120C; TW452807B; KR20010015363A; HK1032664A1

Abstract

소성시에 있어서, 적층체의 내부에서의 내부 전극과 세라믹층과의 수축 거동의 차이에 의해 발생하는 크랙이 발생하기 어렵게 한다.At the time of baking, the crack which arises by the difference of the shrinkage behavior of the internal electrode and a ceramic layer in the inside of a laminated body becomes difficult to generate | occur | produce.

적층 세라믹 콘덴서는, 세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 포함하고, 상기 내부 전극(5, 6)은 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가장자리의 어느 한 쪽에 각각 도달함으로써 적층체(3)의 대향하는 단면에서 각각 도출되고, 적층체(3)의 단면에 도출된 내부 전극(5, 6)이 상기 외부 전극(2)에 각각 접속되어 있다. 상기 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)은 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 구비한다.The multilayer ceramic capacitor includes a laminate 3 in which the ceramic layer 7 and the internal electrodes 5 and 6 are alternately stacked, and an external electrode 2 provided at an end of the laminate 3, The internal electrodes 5, 6 are each derived from opposing cross sections of the laminate 3 by reaching either side of at least one pair of opposite edges of the ceramic layer 7, and the cross section of the laminate 3, respectively. The internal electrodes 5 and 6 derived in Fig. 2 are connected to the external electrodes 2, respectively. The internal electrodes 5, 6, which face the inside of the laminate 3 via the ceramic layer 7, have a cavity 9 in which neither the conductor particles 8 nor the ceramic particles 10 exist. do.

Description

적층 세라믹 콘덴서{MULTI LAYER CERAMIC CAPACITOR} Multilayer Ceramic Capacitors {MULTI LAYER CERAMIC CAPACITOR}

도 1은 본 발명에 의한 적층 세라믹 콘덴서의 예를 도시하는 일부 절단된 사시도,1 is a partially cut perspective view showing an example of a multilayer ceramic capacitor according to the present invention;

도 2는 동일 적층 세라믹 콘덴서의 도 1의 A부를 도시하는 주요부 확대 단면도,2 is an enlarged cross-sectional view of an essential part showing part A of FIG. 1 of the same multilayer ceramic capacitor;

도 3은 동일 적층 세라믹 콘덴서의 예의 적층체의 각 층을 분리하여 도시한 분해 사시도,3 is an exploded perspective view showing each layer of the laminate of the same multilayer ceramic capacitor separately;

도 4는 동일 적층 세라믹 콘덴서의 도 3의 B부를 도시하는 주요부 확대도,4 is an enlarged view of an essential part showing part B of FIG. 3 of the same multilayer ceramic capacitor;

도 5는 동일 적층 세라믹 콘덴서의 도 4의 C부를 나타내는 주요부 확대도,5 is an enlarged view of an essential part showing part C of FIG. 4 of the same multilayer ceramic capacitor;

도 6은 적층 세라믹 콘덴서를 제조하기 위한 세라믹 그린 시트의 적층 상태를 도시하는 각 층의 분리 사시도.6 is an exploded perspective view of each layer showing a laminated state of a ceramic green sheet for producing a multilayer ceramic capacitor.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

2 : 외부 전극 3 : 적층체2: external electrode 3: laminate

5 : 내부 전극 6 : 내부 전극5 internal electrode 6 internal electrode

7 : 세라믹층 9 : 공극부7 ceramic layer 9 voids

10 : 세라믹층10: ceramic layer

본 발명은, 예를 들어 내부 전극 패턴과 세라믹층과의 적층체를 구비하고, 이 적층체의 단부에 상기 내부 전극과 도통하도록 외부 전극을 마련한 적층 세라믹 콘덴서에 관한 것이며, 특히 내부 전극층이 3 ㎛ 이하의 얇은 타입인 것으로서, 소성시에 적층체 내부에서의 크랙이 발생하기 어려운 적층 세라믹 콘덴서에 관한 것이다.The present invention relates to, for example, a multilayer ceramic capacitor having a laminate of an internal electrode pattern and a ceramic layer, and having an external electrode provided at the end of the laminate so as to conduct with the internal electrode. It is a thin type of the following and relates to the multilayer ceramic capacitor which hardly generate | occur | produces the crack inside a laminated body at the time of baking.

적층 세라믹 콘덴서는, 내부 전극을 갖는 유전체로 이루어지는 세라믹층이 다수층을 이루도록 적층되고, 이 적층체의 내부에서 내부 전극이 대향하며, 이 적층체의 대향하는 단면에 상기 내부 전극이 교대로 인출되어 있다. 그리고, 이들 내부 전극이 인출된 적층체의 단면을 포함하는 단부에 외부 전극이 형성되고, 이 외부 전극이 적층체의 내부에서 대향하고 있는 상기 내부 전극에 각각 접속되어 있다.In the multilayer ceramic capacitor, a ceramic layer made of a dielectric having internal electrodes is laminated so as to form a plurality of layers, the internal electrodes are opposed to each other inside the laminate, and the internal electrodes are alternately drawn out at opposite ends of the laminate. have. And an external electrode is formed in the edge part including the cross section of the laminated body from which these internal electrodes were taken out, and this external electrode is respectively connected to the said internal electrode which opposes inside the laminated body.

이러한 적층 세라믹 콘덴서의 상기 적층체(3)는, 예를 들어 도 3에 도시하는 바와 같은 층 구조를 갖는다. 즉, 내부 전극(5, 6)을 갖는 유전체로 이루어지는 세라믹층(7)이 도 3에서 도시하는 순서로 적층되고, 또한 그 양측에 내부 전극(5, 6)이 형성되어 있지 않은 세라믹층(7)이 각각 복수층 겹쳐 쌓아진다. 그리고, 이러한 층 구조를 갖는 적층체(3)의 단부에는 내부 전극(5, 6)이 교대로 노출되어 있고, 도 1에 도시하는 바와 같이, 이 적층체(3)의 단부에 상기의 외부 전극(2)이 형 성된다.The laminated body 3 of such a multilayer ceramic capacitor has a layer structure as shown, for example in FIG. That is, ceramic layers 7 made of a dielectric having internal electrodes 5 and 6 are laminated in the order shown in Fig. 3, and ceramic layers 7 in which internal electrodes 5 and 6 are not formed on both sides thereof. ) Are stacked in multiple layers, respectively. And the internal electrodes 5 and 6 are alternately exposed by the edge part of the laminated body 3 which has such a layer structure, and as shown in FIG. 1, the external electrode mentioned above at the edge part of this laminated body 3 is shown. (2) is formed.

이러한 적층 세라믹 콘덴서는, 통상적으로 도 3에 도시하는 바와 같은 부품 1개 단위가 각각 제조되는 것은 아니고, 실제로는 다음에 나타내는 제조 방법에 의하여 제조된다. 즉, 우선 미세화한 세라믹 분말과 유기 바인더를 혼합하여 슬러리를 만들고, 이것을 닥터 블레이드법에 의해서 폴리에틸렌 테레프탈레이트 필름 등으로 이루어지는 캐리어 필름 상에 얇게 전개하여, 건조하고, 세라믹 그린 시트를 지지 필름 위에 놓인 채로 컷팅 헤드에 의하여 소망하는 크기로 절단하고, 그 한쪽 면에 스크린 인쇄법에 의해서 도전 페이스트를 인쇄하여, 건조한다. 이에 의해, 도 6에 도시하는 바와 같이 종횡으로 복수 세트분의 내부 전극 패턴(2a, 2b)이 배열된 세라믹 그린 시트(1a, 1b)를 얻을 수 있다.Such a multilayer ceramic capacitor is not normally manufactured by one component unit as shown in FIG. 3, but is actually manufactured by the manufacturing method shown next. That is, first, the micronized ceramic powder and the organic binder are mixed to form a slurry, which is thinly developed on a carrier film made of polyethylene terephthalate film or the like by the doctor blade method, dried, and the ceramic green sheet is placed on the support film. The cutting head is cut into a desired size, a conductive paste is printed on one surface by screen printing, and dried. Thereby, as shown in FIG. 6, ceramic green sheets 1a and 1b in which the plurality of sets of internal electrode patterns 2a and 2b are arranged vertically and horizontally can be obtained.

다음에, 상기 내부 전극 패턴(2a, 2b)을 갖는 복수개의 세라믹 그린 시트(1a, 1b)를 적층하고, 또한 내부 전극 패턴(2a, 2b)을 갖지 않는 수 개의 세라믹 그린 시트(1)를 상하로 겹쳐 쌓고 이들을 압착하여 적층체를 만든다. 여기서, 상기 세라믹 그린 시트(1a, 1b)는 내부 전극 패턴(2a, 2b)이 길이 방향으로 절반의 길이만큼 어긋난 것을 교대로 겹쳐 쌓는다. 그 후, 이 적층체를 소망하는 개별 칩의 사이즈로 절단하여 미소성 적층 칩(raw chip)을 제작하고, 이 미소성 칩을 소성한다. 이렇게 해서 도 1 및 도 3에 도시하는 바와 같은 적층체를 얻을 수 있다.Next, a plurality of ceramic green sheets 1a and 1b having the internal electrode patterns 2a and 2b are laminated, and several ceramic green sheets 1 not having the internal electrode patterns 2a and 2b are top and bottom. Stacked and pressed to form a laminate. Here, the ceramic green sheets 1a and 1b are alternately stacked with the internal electrode patterns 2a and 2b shifted by half of the length in the longitudinal direction. Thereafter, the laminated body is cut into the desired individual chip size to produce an unbaked stacked chip, and the unbaked chip is fired. In this way, the laminated body as shown in FIG. 1 and FIG. 3 can be obtained.

다음에, 이 소성 완료된 적층체(3)의 양단에 도전 페이스트를 도포하여 베이킹 처리하고, 베이킹 처리된 도체막의 표면에 도금을 실시함으로써, 양단에 외부 전극(2)이 형성된 도 1에 도시하는 바와 같은 적층 세라믹 콘덴서가 완성된다.Next, electrically conductive paste is applied to both ends of the fired laminate 3 and baked, and the surface of the baked conductor film is plated to show the external electrodes 2 at both ends, as shown in FIG. The same multilayer ceramic capacitor is completed.

예를 들어, 상기의 적층 세라믹 콘덴서 적층체의 단면도를 나타내면, 도 2와 같이 된다. 적층체의 단면도에서 도체 입자와 도체 입자 사이의 공극부는 세라믹 입자가 들어가 이를 메웠다.For example, a cross-sectional view of the multilayer ceramic capacitor laminate described above is as shown in FIG. 2. In the cross-sectional view of the laminate, the pores between the conductor particles and the conductor particles filled and filled with ceramic particles.

상기한 바와 같은 적층 세라믹 콘덴서에 있어서의 세라믹층(7)의 적층체(3)에서는, 세라믹층(7)과 내부 전극(5, 6)에 온도 변화에 의한 수축 거동에 상위함이 있기 때문에, 적층체(3)의 내부에서 미세한 크랙(마이크로 크랙)이 발생하기 쉽다. 특히, 100층 이상의 고적층인 경우에 그 경향이 현저하다.In the laminate 3 of the ceramic layer 7 in the multilayer ceramic capacitor as described above, the ceramic layer 7 and the internal electrodes 5 and 6 differ in shrinkage behavior due to temperature change. Fine cracks (micro cracks) are likely to occur inside the laminate 3. In particular, the tendency is remarkable in the case of 100 or more high laminations.

그러므로, 본 발명은 상기 종래 기술의 과제에 비추어, 적층체 내부에 있어서, 과대한 응력이 발생하는 일 없이 크랙이 발생하기 어려운 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.Therefore, an object of the present invention is to provide a multilayer ceramic capacitor in which cracks are less likely to occur without excessive stress in the laminate in view of the above-described problems of the prior art.

본 발명에서는, 상기의 목적을 달성하기 위해서, 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에, 부분적으로 도체 입자(8)가 없는 공극부(9)를 형성하였다. 이 내부 전극(5, 6)의 공극부(9)에 의해 내부 전극(5, 6)과 세라믹층(7) 사이에서 발생하는 응력을 완화하고, 소성에 의한 적층체(3)의 내부에 있어서의 크랙의 발생을 방지할 수 있도록 한 것이다.In this invention, in order to achieve the said objective, the space | gap part which does not have the conductor particle 8 partially in the internal electrode 5 and 6 which opposes inside the laminated body 3 via the ceramic layer 7 ( 9) was formed. By the space | gap part 9 of these internal electrodes 5 and 6, the stress which generate | occur | produces between the internal electrodes 5 and 6 and the ceramic layer 7 is relieved, and in the inside of the laminated body 3 by baking It is to prevent the occurrence of cracks.

즉, 본 발명에 의한 적층 세라믹 콘덴서는, 세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 구비하고, 상기 내부 전극(5, 6)이 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가 장자리의 어느 한쪽에 각각 도달함에 의해 적층체(3)의 대향하는 단면에 내부 전극(5, 6)이 각각 도출되며, 동일 적층체(3)의 단면에 도출된 내부 전극(5, 6)이 상기 외부 전극(2)에 각각 접속되어 있는 것으로서, 상기 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 형성한 것을 특징으로 한다.That is, the multilayer ceramic capacitor according to the present invention includes a laminate 3 in which the ceramic layers 7 and the internal electrodes 5 and 6 are alternately stacked, and an external electrode 2 provided at the end of the laminate 3. And an inner electrode at an opposite end face of the laminate 3 by reaching each of at least one pair of edges of the ceramic layer 7 facing each other of the ceramic layer 7. (5, 6) are derived, respectively, and the internal electrodes 5, 6 derived in the cross section of the same laminate 3 are connected to the external electrodes 2, respectively, via the ceramic layer 7 It is characterized in that the voids 9 in which neither the conductive particles 8 nor the ceramic particles 10 exist are formed in the internal electrodes 5 and 6 facing each other in the laminate 3.

상기 내부 전극(5, 6)의 공극부(9) 한 개는, 내부 전극 평면도의 빈 공간을 통해서 세라믹 입자가 10개 이상 보이는 정도의 크기이고, 이러한 공극부의 총면적이 내부 전극(5, 6) 면적의 25% 내지 75%를 차지하고 있다. 이러한 적층 세라믹 콘덴서는, 상기 내부 전극(5, 6)의 막 두께가 3 ㎛ 이하의 얇은 것에 적용하면 바람직하다.One of the voids 9 of the internal electrodes 5 and 6 is about the size of 10 or more ceramic particles visible through the empty space of the internal electrode plan view, and the total area of the voids is the internal electrodes 5 and 6. It occupies 25% to 75% of the area. Such a multilayer ceramic capacitor is preferably applied to a thin film having a thickness of 3 μm or less of the internal electrodes 5 and 6.

여기서, 내부 전극(5, 6)의 면적이란 공극부(9)를 포함한 내부 전극(5, 6)의 면적, 즉 내부 전극(5, 6)의 외관의 면적이다. 예를 들어, 내부 전극(5, 6)이 직사각형의 도체 패턴인 경우, 그 종횡 치수의 곱으로 된다.Here, the area of the internal electrodes 5, 6 is the area of the internal electrodes 5, 6 including the voids 9, that is, the area of the appearance of the internal electrodes 5, 6. For example, when the internal electrodes 5 and 6 are rectangular conductor patterns, they are the product of their longitudinal and horizontal dimensions.

이러한 적층 세라믹 콘덴서에서는, 세라믹층(7)을 거쳐서 적층체(3)의 내부에서 대향하는 내부 전극(5, 6)에 부분적으로 도체 입자(8)도 세라믹 입자도 존재하지 않는 공극부(9)를 형성하였기 때문에, 소성시에도 수축 거동의 차이로부터 응력이 인가되기 어렵게 되어 크랙의 발생이 효율적으로 방지된다.In such a multilayer ceramic capacitor, the voids 9 in which neither the conductive particles 8 nor ceramic particles exist in the internal electrodes 5 and 6 facing each other inside the laminate 3 via the ceramic layer 7 are provided. Since the stress is hardly applied from the difference in shrinkage behavior during firing, cracks are effectively prevented.

단지, 공극부(9)는 내부 전극(5, 6)의 50% 전후, 보다 구체적으로는 25% 내지 75%의 면적을 차지하고 있는 것이 바람직하다. 공극부(9)의 내부 전극(5, 6)에 차지하는 면적의 비율이 25% 미만에서는, 크랙의 발생 방지가 충분하지 않다. 또 한, 공극부(9)의 내부 전극(5, 6)에 차지하는 면적의 비율이 75%를 넘으면, 내부 전극(5, 6)의 대향 면적이 감소되어, 소요 정전 용량을 얻기 어렵게 되기 때문이다.
However, it is preferable that the space | gap part 9 occupies about 50% of the internal electrodes 5 and 6, More specifically, 25 to 75% of area. When the ratio of the area to the internal electrodes 5 and 6 of the cavity 9 is less than 25%, prevention of cracks is not sufficient. In addition, when the ratio of the area to the internal electrodes 5 and 6 of the cavity 9 exceeds 75%, the opposing areas of the internal electrodes 5 and 6 are reduced, which makes it difficult to obtain the required capacitance. .

다음에, 도면을 참조하면서, 본 발명의 실시예에 대하여 구체적이고 또한 상세하게 설명한다. 우선, 티탄산 바륨 등의 유전체 세라믹 원료 분말을 에탄올, 테르피놀, 부틸카르비톨, 톨루엔, 케로신 등의 용제에 용해한 아비에틴산 수지, 폴리비닐 부티랄, 에틸 셀룰로오스, 아크릴 수지 등의 유기 바인더에 균일하게 분산하여, 세라믹 슬러리를 조정한다. 이 세라믹 슬러리를 폴리에틸렌 테레프탈레이트 필름 등의 베이스 필름 상에 얇고 균일한 두께로 도포하여, 건조하고, 막 형상의 세라믹 그린 시트를 만든다. 그 후, 이 세라믹 그린 시트를 적당한 크기로 재단한다.Next, embodiments of the present invention will be described in detail and with reference to the drawings. First, dielectric ceramic raw material powders, such as barium titanate, are uniform to organic binders such as abienic acid resin, polyvinyl butyral, ethyl cellulose, acrylic resin, and the like dissolved in a solvent such as ethanol, terpinol, butyl carbitol, toluene, and kerosene. Dispersion to adjust the ceramic slurry. This ceramic slurry is applied to a thin and uniform thickness on base films, such as a polyethylene terephthalate film, and it is made to dry and a film-shaped ceramic green sheet is made. Thereafter, the ceramic green sheet is cut to an appropriate size.

다음에, 도 6에 도시하는 바와 같이, 이 재단한 세라믹 그린 시트(1a, 1b) 위에 도전 페이스트를 사용하여 2 종류의 내부 전극 패턴(2a, 2b)을 각각 인쇄한다. 예를 들어, 도전 페이스트는 Ni 분말의 100중량%에 대하여, 바인더로서 에틸 셀룰로오스를 3중량% 내지 12중량%, 용제로서 타피네올을 80중량% 내지 120중량%, 소위 공재(共材)로서 티탄산 바륨 분말을 10중량% 내지 20중량% 첨가하여, 균일하게 혼합, 분산한 것을 사용한다.Next, as shown in FIG. 6, two types of internal electrode patterns 2a and 2b are printed on the cut ceramic green sheets 1a and 1b respectively using a conductive paste. For example, the conductive paste contains 3% to 12% by weight of ethyl cellulose as a binder, 80% to 120% by weight of tapineol as a solvent and 100% by weight of Ni powder as a so-called common material. 10 weight%-20 weight% of barium titanate powder are added, and the thing mixed and dispersed uniformly is used.

이러한 Ni 페이스트 등의 도전 페이스트를 사용하여, 세라믹 그린 시트(1a, 1b) 위에 내부 전극 패턴(2a, 2b)을 인쇄한다.Using such a conductive paste such as Ni paste, the internal electrode patterns 2a and 2b are printed on the ceramic green sheets 1a and 1b.

이러한 내부 전극 패턴(2a, 2b)이 인쇄된 세라믹 그린 시트(1a, 1b)를 도 6에 도시하는 바와 같이 교대로 겹쳐 쌓고, 또한 그 양측에 내부 전극 패턴(2a, 2b)이 인쇄되어 있지 않은 세라믹 그린 시트(1, 1), 소위 더미 시트를 겹쳐 쌓은 다음, 이들을 압착하여, 적층체를 얻는다. 또한, 이 적층체를 종횡으로 재단하여, 각각의 칩 형상 적층체로 분할한다. 그 후, 도 1에 도시하는 바와 같이, 내부 전극(5, 6)이 각각 도출되어 있는 적층체(3)의 양단에 Ni 페이스트 등의 도전 페이스트를 도포하여, 이들 적층체를 소성함으로써, 도 3에 도시하는 바와 같은 층 구조를 갖는 소성 완료의 적층체(3)를 얻는다.The ceramic green sheets 1a and 1b on which these internal electrode patterns 2a and 2b are printed are alternately stacked as shown in FIG. 6, and the internal electrode patterns 2a and 2b are not printed on both sides thereof. The ceramic green sheets 1 and 1 and so-called dummy sheets are piled up, and then they are compressed to obtain a laminate. Further, the laminate is cut vertically and horizontally and divided into respective chip-like laminates. Then, as shown in FIG. 1, electrically conductive pastes, such as Ni paste, are apply | coated to the both ends of the laminated body 3 from which the internal electrodes 5 and 6 were respectively derived, and these laminated bodies are baked, and FIG. The laminated body 3 of the baking completion which has a layer structure as shown to is obtained is obtained.

또한 이 Ni 페이스트 등의 위에, 도전막으로서, Cu가 도금되고 그 도전막상에 Ni가 도금되며, 또한 그 위에 Sn 혹은 땜납 도금이 실시되어, 외부 전극(2)이 형성된다. 이에 의해, 적층 세라믹 콘덴서가 완성된다.On this Ni paste or the like, Cu is plated as the conductive film, Ni is plated on the conductive film, and Sn or solder plating is applied thereon to form the external electrode 2. Thereby, a multilayer ceramic capacitor is completed.

상기한 바와 같은 적층체의 소성 공정에 있어서, 내부 전극(5, 6)이 소성되는 경우에, 우선 내부 전극 패턴을 형성하고 있는 도전 페이스트의 금속 입자의 재배열이 발생하고, 내부 전극 패턴을 형성하고 있는 도체 입자는 세라믹층(7)과의 사이에서 그 계면 방향으로 성장한다. 이에 의해, 도 2와 같이, 내부 전극(5, 6)을 형성하는 도체 입자(8)는 세라믹층(7)과의 계면 방향으로 성장한 편평한 입자로서 재형성되고, 이러한 편평한 도전 입자가 세라믹층(7)과의 계면 방향으로 1개씩 연속한 상태로 막 형상의 내부 전극(5, 6)이 형성된다. 이 내부 전극(5, 6)의 막 두께는 3 ㎛ 이하이다.In the firing step of the laminate as described above, when the internal electrodes 5 and 6 are fired, first, rearrangement of the metal particles of the conductive paste forming the internal electrode patterns occurs to form the internal electrode patterns. Conductor particles are grown in the interface direction with the ceramic layer 7. Thereby, as shown in FIG. 2, the conductor particles 8 forming the internal electrodes 5, 6 are reformed as flat particles grown in the interface direction with the ceramic layer 7, and the flat conductive particles are formed in the ceramic layer ( The internal electrodes 5 and 6 in the form of films are formed in a continuous state one by one in the interface direction with 7). The film thickness of these internal electrodes 5 and 6 is 3 micrometers or less.

또한, 상기한 바와 같은 적층체(3)의 소성 공정에 있어서, 내부 전극(5, 6)이 소성되는 경우에, 우선 내부 전극 패턴을 형성하고 있는 도전 페이스트의 금속 입자의 재배열이 발생하여 내부 전극 패턴의 두께가 감소한다. 그 후 재배열이 종료되면, 내부 전극 패턴을 형성하고 있는 도전 페이스트의 소결이 개시되고, 이 소결시에는 도전 페이스트 중의 금속 입자가 표면 장력의 작용에 의해 서로를 향하여 모이려는 경향이 있다. 이에 따라, 서서히 내부 전극 패턴이 두꺼워져 간다. 그 결과, 소성 전과 소성 후의 내부 전극 패턴과 내부 전극(5, 6)의 두께는 거의 변하지 않게 된다. 한편, 세라믹층(7)은 소성 과정에 있어서, 두께가 감소해 갈 뿐이다. 이로 인해, 내부 전극(5, 6)과 세라믹층(7)과의 갭에 의해 내부 전극(5, 6)에 도체막이 존재하지 않는 공극부(9)가 발생한다. 이러한 공극부(9)의 사이즈 등의 제어 방법으로서는 내부 전극 형성용의 도전 페이스트의 조성(금속량, 공재량, 바인더량), 그 도체 입자의 입자 직경 혹은 그 소성 프로파일 등을 조정하는 것을 예로 들 수 있다.In addition, in the baking process of the laminated body 3 as mentioned above, when the internal electrodes 5 and 6 are baked, the rearrangement of the metal particle of the electrically conductive paste which forms the internal electrode pattern will generate | occur | produce, and The thickness of the electrode pattern is reduced. After the rearrangement is completed, sintering of the conductive paste forming the internal electrode pattern is started, and during this sintering, metal particles in the conductive paste tend to gather toward each other by the action of surface tension. As a result, the internal electrode pattern gradually thickens. As a result, the thickness of the internal electrode patterns and the internal electrodes 5 and 6 before firing and after firing hardly changes. On the other hand, the ceramic layer 7 only decreases in thickness in the baking process. For this reason, the space | gap part 9 in which the conductor film does not exist in the internal electrodes 5 and 6 arises by the gap between the internal electrodes 5 and 6 and the ceramic layer 7. As a control method such as the size of the cavity 9, for example, adjustment of the composition (metal amount, vacancy amount, binder amount) of the conductive paste for forming the internal electrode, the particle diameter of the conductor particles or the firing profile thereof, etc. is exemplified. Can be.

도 2는, 완성된 적층 세라믹 콘덴서를 아크릴계 수지에 매립하여 유지한 상태로 세라믹층(7)의 적층 방향과 직교하는 방향으로 연마하고, 그 단면을 노출시켜 광학 현미경으로 관찰하여 얻어진 현미경 사진을 모식적으로 도시한 것이다. 이는 정확히 도 1의 A부분의 확대도에 해당한다.FIG. 2 is a schematic view of a micrograph obtained by polishing a finished multilayer ceramic capacitor in an acrylic resin resin in a state perpendicular to the stacking direction of the ceramic layer 7, while exposing its cross section and observing with an optical microscope. It is shown as an enemy. This corresponds exactly to an enlarged view of portion A of FIG. 1.

도 2에 도시하는 바와 같이, 세라믹층(7) 사이에 편평한 도체 입자가 대개 1개씩 세라믹층(7)과의 계면 방향으로 일렬로 줄지어 내부 전극(5, 6)이 형성되어 있다. 그러나, 이 내부 전극(5, 6)은 모든 부분에서 완전히 연속되어 있는 것이 아니라, 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 분포 형성되어 있다. 인접하는 공극부(9) 사이에서 연속되어 있는 도체 입자(8)는 20개 이하이다.As shown in FIG. 2, the inner electrodes 5 and 6 are formed in a line between the ceramic layers 7 in a line in the interface direction with the ceramic layers 7. However, the internal electrodes 5 and 6 are not completely continuous at all portions, and the void portions 9 in which neither the conductor film nor ceramic particles exist are formed. The number of the conductor particles 8 which are continuous between the adjacent space | gap parts 9 is 20 or less.

도 4는, 완성된 적층 세라믹 콘덴서를 아크릴계 수지에 매립하여, 유지한 상태로 세라믹층(7)의 적층 방향으로 연마하고, 그 단면을 노출시켜, 내부 전극(5, 6)의 평면을 광학 현미경으로 관찰하여 얻어진 현미경 사진을 모식적으로 도시한 것이다. 이는 정확히 도 3의 B부분의 확대도에 해당한다. 또한, 도 5는 도 4의 C부를 확대하여 모식적으로 도시한 도면이다.Fig. 4 shows that the finished multilayer ceramic capacitor is embedded in an acrylic resin, polished in the lamination direction of the ceramic layer 7 in the state of being retained, and its cross section is exposed to expose the plane of the internal electrodes 5 and 6 to an optical microscope. It shows typically the microscope picture obtained by observing. This corresponds exactly to an enlarged view of part B of FIG. 3. 5 is the figure which expanded and showed the C part of FIG. 4 typically.

도 4에 도시하는 공극부(9)의 부분에는 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는다. 도 5에서는, 공극부(9)의 배후에 세라믹 입자(10)가 보인다. 이 공극부(9)의 한 개당 크기는 세라믹 입자(10)개 이상이다. 또한, 이러한 내부 전극(5, 6)의 공극부(9)는 내부 전극(5, 6)의 50% 전후, 보다 구체적으로는 25% 내지 75%의 면적을 차지하고 있다.Neither the conductor particles 8 nor the ceramic particles 10 exist in the portion of the cavity 9 shown in FIG. 4. In FIG. 5, the ceramic particles 10 are visible behind the voids 9. The size of each of the spaces 9 is 10 or more ceramic particles. In addition, the voids 9 of the internal electrodes 5 and 6 occupy about 50% of the internal electrodes 5 and 6, more specifically, 25% to 75% of the area.

실시예Example

다음에, 본 발명의 보다 구체적인 실시예와 그것들에 대한 비교예에 대하여 설명한다.Next, more specific examples of the present invention and comparative examples thereof will be described.

티탄산 바륨 등의 유전체 세라믹 원료 분말을 타피네올 등의 용제에 용해한 에틸 셀룰로오스 등의 유기 바인더에 균일하게 분산한 세라믹 슬러리를 만들고, 이것을 폴리에틸렌 테레프탈레이트 필름 등의 베이스 필름 상에 얇고 균일한 두께로 도포하여, 건조하고, 막 형상의 세라믹 그린 시트를 만들었다. 그 후, 이 세라믹 그린 시트를 베이스 필름으로부터 박리하여, 150 ㎜ 각의 세라믹 그린 시트를 복수개 만들었다.A ceramic slurry is prepared by uniformly dispersing a dielectric ceramic raw material powder such as barium titanate in an organic binder such as ethyl cellulose dissolved in a solvent such as tapineol, and applying the thin and uniform thickness on a base film such as polyethylene terephthalate film. It dried and produced the film-shaped ceramic green sheet. Then, this ceramic green sheet was peeled from the base film, and a plurality of 150 mm square ceramic green sheets were made.

한편, Ni 분말의 100중량%에 대하여, 바인더로서 에틸 셀룰로오스를 8중량%, 용제로서 타피네올을 100중량% 첨가하고, 균일하게 혼합, 분산하여, 도전 페이스트를 조성하였다. 이 Ni 페이스트를 사용하여, 스크린 인쇄기에 의해 각각의 세라믹 그린 시트에 도 6에 도시하는 바와 것 같은 두께 2.5 ㎛의 내부 전극 패턴(1a, 1b)을 각각 형성하였다.On the other hand, with respect to 100% by weight of Ni powder, 8% by weight of ethyl cellulose as a binder and 100% by weight of tapineol as a solvent were added, uniformly mixed and dispersed to form a conductive paste. Using this Ni paste, internal electrode patterns 1a and 1b each having a thickness of 2.5 mu m as shown in Fig. 6 were formed on each ceramic green sheet by a screen printing machine.

이러한 내부 전극 패턴이 인쇄된 세라믹 그린 시트를 교대로 소정 개수 겹쳐 쌓고, 그 상하에 내부 전극 패턴이 인쇄되어 있지 않은 세라믹 그린 시트, 소위 더미 시트를 겹쳐 쌓아, 이들을 적층 방향으로 120℃의 온도 하에 있어서 200 t의 압력으로 가압해서 압착하여, 적층체를 얻었다.A predetermined number of ceramic green sheets printed with such internal electrode patterns are alternately stacked, and ceramic green sheets and so-called dummy sheets not having printed internal electrode patterns are stacked on top and bottom thereof, and these are stacked at a temperature of 120 ° C. in the lamination direction. It pressed by the pressure of 200t, and crimped | bonded and obtained the laminated body.

이 적층체를, 3.2 ㎜ × 1.6 ㎜ 크기로 재단하여, 적층체의 양단부에 Ni 페이스트를 도포한 후, 1320℃의 온도로 소성하여, 도 1에 도시하는 바와 같은 소성 완료된 적층체(3)를 얻었다. 또한 그 후, 칩을 무전해 배럴 도금조에 넣어, Cu 막을 도금 처리하고, 그 Cu 막상에 전해 배럴 도금조에 넣어, Ni 막을 도금 처리한다. 그리고 그 Ni 막상에 납땜 또는 Sn 도금을 순차적으로 실시하였다. 이에 의해, 외부 전극(2)을 형성하여, 도 1에 도시하는 바와 같은 적층 세라믹 콘덴서를 얻었다.The laminate was cut to a size of 3.2 mm x 1.6 mm, coated with Ni paste on both ends of the laminate, and then fired at a temperature of 1320 ° C, thereby firing the finished laminate 3 as shown in FIG. Got it. After that, the chip is placed in an electroless barrel plating bath and the Cu film is plated, and the Ni film is placed in the electrolytic barrel plating bath on the Cu film. Then, soldering or Sn plating was sequentially performed on the Ni film. Thereby, the external electrode 2 was formed and the multilayer ceramic capacitor shown in FIG. 1 was obtained.

이 적층 세라믹 콘덴서 50 개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향과 직교하는 방향으로 연마하여, 내부 전극(5, 6)과 세 라믹층(7)의 적층 상태를 광학 현미경으로 관찰하였다. 그 결과, 도 2에 도시한 바와 같이, 세라믹층(7) 사이에 편평한 도체 입자가 대개 1개씩 세라믹층(7)과의 계면 방향으로 일렬로 줄지어 내부 전극(5, 6)이 형성되어 있지만, 이 내부 전극(5, 6)에는 도체막도 세라믹도 존재하지 않는 공극부(9)가 분포 형성되어 있었다. 계면 방향으로 일렬로 연속되어 있는 내부 전극(5, 6)의 공극부와 공극부 사이에 연속되어 있는 도체 입자(8)는 최대 15개였다.50 multilayer ceramic capacitors are polished in a direction perpendicular to the stacking direction of the internal electrodes 5 and 6 in a state of being embedded in an acrylic resin, and the internal electrodes 5 and 6 and the ceramic layer 7 are laminated. The state was observed with an optical microscope. As a result, as shown in FIG. 2, the inner electrodes 5, 6 are formed in a line in the interface direction with the ceramic layer 7 by one flat conductor particle, usually between the ceramic layers 7. In the internal electrodes 5 and 6, there was formed a spaced portion 9 in which neither the conductor film nor the ceramic existed. The maximum number of conductor particles 8 continuous between the void portions and the void portions of the internal electrodes 5 and 6 that were continuous in a line in the interface direction was 15.

또한, 별도의 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향으로 연마하고, 내부 전극(5, 6)의 평면을 노출시켜, 이것을 광학현미경에 의해 관찰하였다. 그 결과, 내부 전극(5, 6)에는 도 5에 도시하는 바와 같이 도체막도 세라믹도 존재하지 않는 공극부(9)가 존재하였다. 이 공극부(9)가 전극(5, 6)의 평면에 차지하는 면적은 약 49%였다.In addition, 50 separate multilayer ceramic capacitors are polished in the lamination direction of the internal electrodes 5 and 6 while being embedded in an acrylic resin and held therein, and the planes of the internal electrodes 5 and 6 are exposed to the optical microscope. Was observed. As a result, as shown in FIG. 5, the space | interval part 9 in which neither a conductor film nor a ceramic existed existed in the internal electrode 5,6. The area of the voids 9 in the planes of the electrodes 5 and 6 was about 49%.

합계 100개의 적층 세라믹 콘덴서에 대하여, 적층체(3)의 내부의 크랙을 조사한 바, 크랙의 발생은 인정되지 않았다. 또한, 동시에 제조한 별도의 적층 세라믹 콘덴서를 50개 사용하여 그 양단의 외부 전극(2)을 회로 기판상의 랜드 전극에 납땜하고, 그 후에 이 적층 세라믹 콘덴서를 연마하여 마찬가지로 해서 적층체(3)의 내부에 있어서의 크랙의 유무를 조사한 바 역시 크랙의 발생은 인정되지 않았다.When the cracks in the inside of the laminated body 3 were investigated about 100 laminated ceramic capacitors in total, generation | occurrence | production of a crack was not recognized. Further, by using 50 separate multilayer ceramic capacitors manufactured simultaneously, the external electrodes 2 at both ends thereof are soldered to the land electrodes on the circuit board, and after that, the multilayer ceramic capacitors are polished to obtain the laminated body 3 in the same manner. As a result of examining the presence of cracks in the interior, cracks were not recognized.

비교예Comparative example

상기 실시예에 있어서, 내부 전극(5, 6)을 형성하기 위한 Ni 페이스트에 티 탄산 바륨 분말로 이루어지는 공재의 함유량을 Ni 분말의 100중량%에 대하여, 10중량%로 하고, 또한 재단한 칩의 소성시의 온도 상승 구배를 완만하게 하여 소성한 것 이외에는 동일 실시예와 마찬가지로 하여 적층 세라믹 콘덴서를 제조하였다.In the above embodiment, the content of the common material made of barium titanate powder is set to 10% by weight with respect to 100% by weight of the Ni powder in the Ni paste for forming the internal electrodes 5 and 6, A multilayer ceramic capacitor was manufactured in the same manner as in the same example except that the temperature rising gradient during the sintering was gently baked.

이 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향과 직교하는 방향으로 연마하고, 내부 전극(5, 6)과 세라믹층(7)의 적층 상태를 광학 현미경으로 관찰하였다. 그 결과, 세라믹층(7) 사이에 도체 입자가 대개 일렬로 연속하여 내부 전극(5, 6)이 형성되어 있지만, 이 내부 전극(5, 6)의 여기 저기에 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 드문 드문하게 형성되어 있었다.50 laminated ceramic capacitors are polished in a direction orthogonal to the stacking direction of the internal electrodes 5 and 6 in a state of being embedded in an acrylic resin, and the laminated states of the internal electrodes 5 and 6 and the ceramic layer 7 are laminated. Was observed with an optical microscope. As a result, although the internal electrodes 5 and 6 are generally formed in a row in a row between the ceramic layers 7, there are no conductor films or ceramic particles here and there. The gaps 9 which are not formed were rarely formed.

또한, 별도의 적층 세라믹 콘덴서 50개를 아크릴계 수지에 매립하여 유지한 상태로 내부 전극(5, 6)의 적층 방향으로 연마하고, 내부 전극(5, 6)의 평면을 노출시켜, 이것을 광학 현미경으로 관찰하였다. 그 결과, 내부 전극(5, 6)에는 도체막도 세라믹 입자도 존재하지 않는 공극부(9)가 존재하였지만, 그 내부 전극(5, 6)의 평면에 대하여 차지하는 비율은 23%였다.In addition, 50 separate multilayer ceramic capacitors are polished in the lamination direction of the internal electrodes 5 and 6 in a state of being embedded in an acrylic resin and held therein, and the planes of the internal electrodes 5 and 6 are exposed to the optical microscope. Observed. As a result, although the space | gap part 9 in which neither the conductor film nor ceramic particle existed existed in the internal electrodes 5 and 6, the ratio which occupies for the plane of the internal electrodes 5 and 6 was 23%.

또한 이들 합계 100개의 적층 세라믹 콘덴서에 대하여, 적층체(3)의 내부에서의 크랙의 유무를 조사한 바, 크랙의 발생은 인정되지 않았다. 또한, 동시에 제조한 별도의 적층 세라믹 콘덴서를 50개 사용하여 그 양단의 외부 전극(2)을 회로 기판상의 랜드 전극에 납땜하고, 그 후에 이 적층 세라믹 콘덴서를 연마하여 마찬가지로 해서 적층체(3)의 내부에 있어서의 크랙의 유무를 조사한 바, 18개에 크랙의 발생이 인정되었다.Moreover, when the presence or absence of the crack in the inside of the laminated body 3 was investigated about these 100 laminated ceramic capacitors in total, the generation | occurrence | production of a crack was not recognized. Further, by using 50 separate multilayer ceramic capacitors manufactured simultaneously, the external electrodes 2 at both ends thereof are soldered to the land electrodes on the circuit board, and after that, the multilayer ceramic capacitors are polished to obtain the laminated body 3 in the same manner. When the presence or absence of cracks in the interior was examined, 18 cracks were recognized.

이상 설명한 바와 같이, 본 발명에 따르면, 소성시에 있어서 세라믹 입자와 내부 전극과의 수축 거동의 차이로부터 발생하는 크랙 불량이 발생하기 어려운 적층 세라믹 콘덴서를 얻을 수 있다.As described above, according to the present invention, it is possible to obtain a multilayer ceramic capacitor in which crack defects which occur due to a difference in shrinkage behavior between ceramic particles and internal electrodes at the time of firing are less likely to occur.

Claims

세라믹층(7)과 내부 전극(5, 6)이 교대로 적층된 적층체(3)와, 이 적층체(3)의 단부에 마련된 외부 전극(2)을 포함하고, 상기 내부 전극(5, 6)은 세라믹층(7)의 서로 대향하는 적어도 한 쌍의 가장자리의 어느 한 쪽으로 각각 연장됨으로써 적층체(3)의 대향하는 단면에서 각각 도출되고, 적층체(3)의 단면에 도출된 상기 내부 전극(5, 6)이 상기 외부 전극(2)과 각각 접속되어 있는 적층 세라믹 콘덴서에 있어서,The ceramic layer 7 and the laminated body 3 in which the internal electrodes 5 and 6 were alternately laminated | stacked, and the external electrode 2 provided in the edge part of this laminated body 3 are included, The said internal electrode 5, 6) respectively extends from opposite sections of the laminate 3 by extending to either of the at least one pair of edges opposite to each other of the ceramic layer 7, and the inside derived from the sections of the laminate 3; In a multilayer ceramic capacitor in which electrodes 5 and 6 are connected to the external electrode 2, respectively,

적층체(3)의 내부에서 대향하는 상기 내부 전극(5, 6)은, 상기 세라믹층(7)의 사이에 상기 세라믹층(7)의 계면 방향으로 도체 입자(8)가 일렬로 줄지어 있음으로써 형성되고, 상기 내부 전극(5, 6)에, 부분적으로 도체 입자(8)도 세라믹 입자(10)도 존재하지 않는 공극부(9)를 마련한 것을 특징으로 하는 적층 세라믹 콘덴서.In the internal electrodes 5 and 6 facing the inside of the laminate 3, the conductor particles 8 are lined up in a line in the interface direction of the ceramic layer 7 between the ceramic layers 7. And a gap (9) in which the conductive particles (8) and the ceramic particles (10) do not exist, respectively, in the internal electrodes (5, 6).

제 1 항에 있어서,The method of claim 1,

내부 전극(5, 6)내에 존재하는 공극부(9)는 내부 전극(5, 6)의 면적의 25% 내지 75%를 점유하는 것을 특징으로 하는 적층 세라믹 콘덴서.A multilayer ceramic capacitor characterized in that the voids (9) present in the internal electrodes (5, 6) occupy 25% to 75% of the area of the internal electrodes (5, 6).

제 1 항 내지 제 2 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 2,

상기 내부 전극(5, 6)의 막 두께가 3 ㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.A multilayer ceramic capacitor, characterized in that the film thickness of the internal electrodes (5, 6) is 3 µm or less.