KR100671159B1 - 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법 - Google Patents

디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법 Download PDF

Info

Publication number
KR100671159B1
KR100671159B1 KR1020050078240A KR20050078240A KR100671159B1 KR 100671159 B1 KR100671159 B1 KR 100671159B1 KR 1020050078240 A KR1020050078240 A KR 1020050078240A KR 20050078240 A KR20050078240 A KR 20050078240A KR 100671159 B1 KR100671159 B1 KR 100671159B1
Authority
KR
South Korea
Prior art keywords
wafer
degrees
ion beam
angle
surface resistance
Prior art date
Application number
KR1020050078240A
Other languages
English (en)
Inventor
우혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050078240A priority Critical patent/KR100671159B1/ko
Priority to US11/510,535 priority patent/US20070045571A1/en
Application granted granted Critical
Publication of KR100671159B1 publication Critical patent/KR100671159B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법을 개시한다. 본 방법은, 상기 이온빔과 상기 웨이퍼의 법선이 이루는 각도를 T, 상기 웨이퍼에 대한 상기 이온빔의 프로젝션과 상기 웨이퍼의 노치가 이루는 각도를 W로 설정하는 경우에, 상기 이온빔에 대한 상기 웨이퍼의 수직방향 기울임 각도를 A, 상기 이온빔에 대한 상기 웨이퍼의 수평방향 기울임 각도를 B, 상기 웨이퍼의 상기 노치를 기준으로 반시계방향으로의 회전 각도를 R이라고 할 때, A = T 및 R = W를 만족하도록 상기 웨이퍼를 배치하는 것을 특징으로 한다. 그리하여, 원하는 틸트 각도 및 트위스트 각도를 구현하더라도, 이온빔에 대한 웨이퍼의 배향을 수직방향 기울임 각도(A), 수평방향 기울임 각도(B) 및 회전 각도(R)로 구분하여 이들 A, B 및 R의 조합을 적절하게 설정함으로써, 임플란트 후의 웨이퍼의 표면저항 및 표면저항 균일도를 향상시킬 수 있다.

Description

디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법{Method for Arranging Semiconductor Wafer to Ion-Beam in Disk-Type Implant}
도 1은 이온빔에 대한 틸트 각도 및 표면저항의 상관관계를 도시한 그래프이다.
도 2는 이온빔에 대한 웨이퍼의 배치 상태에 따른 틸트 각도 및 트위스트 각도의 정의를 설명하기 위한 도면이다.
도 3은 이온빔에 대한 웨이퍼의 배치 상태에 따른 수직방향 기울임 각도, 수평방향 기울임 각도 및 회전 각도의 정의를 설명하기 위한 도면이다.
도 4는 수직방향 기울임 각도, 수평방향 기울임 각도 및 회전 각도를 (1.41, -1.41, 0)으로 설정하여 임플란트를 수행한 경우의 웨이퍼에 대한 SIMS 분석 결과를 도시한 그래프이다.
도 5는 이온 주입 에너지에 따른 웨이퍼의 표면저항의 변화를 도시한 그래프이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 자세하게는 반도 체 기판에 불순물을 이온 주입하는 임플란트 공정에서 이온빔에 대하여 반도체 웨이퍼를 배치하는 방법에 관한 것이다.
임플란트 공정은 불순물을 이온화시킨 후 가속시킴으로써 큰 운동에너지를 갖게 하여 웨이퍼의 표면에 강제 주입하는 공정을 말한다. 임플란트 후에 웨이퍼 표면의 전기저항 즉 표면저항(Sheet Resistance; 이하 "Rs"라고도 함)은 도우즈(dose) 뿐만 아니라 도펀트(dopant)의 수직분포에도 많은 영향을 받는다. 도펀트 수직적 분포는 그의 이온 크기, 이온 주입 에너지, 이온 주입 각도(implant angle) 등 여러 변수에 의해 좌우되는데, 그 중에서 디스크방식 임플란트에서 이온빔이 입사되는 각도가 Rs에 미치는 영향이 매우 크다고 할 수 있다. 특히, 디스크방식 임플란트에서는 낮은 각도(low angle)에서 생기는 채널링(channeling)과 콘 이펙트(cone effect)로 인해 표면저항 균일도(Rs uniformity)가 좋지 않은 현상이 생기게 된다.
본 발명의 목적은, 반도체 소자의 제조 공정 중 임플란트 공정을 행할 때 불순물이 주입되는 이온빔에 대하여 반도체 웨이퍼를 적절하게 배치함으로써, 표면저항 및 표면저항 균일도가 우수한 반도체 소자를 제조하는 것을 목적으로 한다.
본 발명에 따른 디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법은, 상기 이온빔과 상기 웨이퍼의 법선이 이루는 각도를 T, 상기 웨이퍼에 대한 상기 이온빔의 프로젝션과 상기 웨이퍼의 노치가 이루는 각도를 W로 설 정하는 경우에, 상기 이온빔에 대한 상기 웨이퍼의 수직방향 기울임 각도를 A, 상기 이온빔에 대한 상기 웨이퍼의 수평방향 기울임 각도를 B, 상기 웨이퍼의 상기 노치를 기준으로 반시계방향으로의 회전 각도를 R이라고 할 때, A = T 및 R = W를 만족하도록 상기 웨이퍼를 배치하는 것을 특징으로 한다.
상술한 웨이퍼 배치 방법은, 상기 T가 2도 이하이고, 상기 W가 45도 이하인 경우에 보다 효과적으로 적용할 수 있으며, 상기 임플란트 공정이 이온 주입 에너지가 800 KeV 이하이고, 도우즈가 E12 ~ E14 atoms/cm2의 조건에서 수행되는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하기로 한다.
먼저, 도 1을 참조하여, 디스크방식 임플란트 공정을 거친 반도체 웨이퍼의 표면저항에 대한 이온빔의 주입 각도가 미치는 영향을 살펴본다. 여기서, 표면저항의 측정에는 4 단자법(4 point probe)을 이용하였고, 어닐링 조건은 급속 열처리 장치를 이용하여 1,000℃에서 10초 동안 실시하였다.
일반적으로 임플란트 후의 표면저항은 침투 깊이(Penetration Range)가 깊어질수록 작아지게 된다. 그 이유는 정션의 깊이가 깊어져서 표면저항에서의 두께부분이 증가하고, 또한 불순물 농도가 줄어들어 이동도(mobility)가 증가하기 때문이다. 이러한 현상은 일정한 침투 깊이에 도달할 때까지 유지된다. 침투 깊이는 이온 주입 에너지 이외에도 이온빔의 입사 각도에 많은 영향을 받는다. 이는 입사 각도에 따라 채널링의 정도가 달라지기 때문이다. 실리콘(Si) 결정에서 가장 채널링이 많이 일어나는 방향은 <111> 방향이지만, <100> 방향에서도 많이 일어난다. 채널링이 있는 방향을 기점으로 웨이퍼의 법선과 이온빔이 이루는 각도 즉 틸트(tilt) 각도가 클수록 채널링이 줄어들게 되고, 그에 따라서 침투 깊이가 줄어들게 된다. 상대적으로 웨이퍼의 노치에 대한 회전각인 트위스트(twist) 각도는 채널링에 대한 영향이 적다. 생산에 많이 사용되는 <100> 방향의 웨이퍼에 대하여 웨이퍼의 법선과 이온빔이 이루는 틸트 각도를 변화시켜가며 표면저항을 측정한 결과, 도 1에서 보듯이, 틸트 각도가 커짐에 따라 표면저항이 증가하는 경향을 보였다. 특히, 낮은 각도로 갈수록 표면저항의 변화가 더욱 민감하였다. 이는 채널링이 있는 방향에서 멀어질수록 틸트 각도에 의한 침투 깊이의 차이가 적어지기 때문이다. 도 2는 틸트 각도(T) 및 트위스트 각도(W)에 대한 정의를 설명하기 위한 도면이다. 도 2에서 보듯이, 틸트 각도(T)는 이온빔(I)과 웨이퍼(10)의 법선(N)이 이루는 각도를 의미하고, 트위스트 각도(W)는 웨이퍼(10)에 대한 이온빔(I)의 프로젝션(P)과 웨이퍼(10)의 중심으로부터 노치(20)의 중심까지의 연장선(S)이 이루는 각도를 의미한다.
도 1을 살펴보면, 0도와 2도의 표면저항의 차이가 120Ω/㎠ 정도로 나타났다. 같은 조건으로 각도를 고정하고 이온 주입 에너지를 60 keV로 했을 때에는, 표면저항이 46Ω/㎠ 정도의 차이를 보였다. 이를 통해, 낮은 각도에서 채널링에 의한 프로파일(profile)의 변화가 표면저항 특성에 주요 변수임을 알 수 있다.
한편, 디스크방식 임플란트 공정에서는 낮은 각도에서 표면저항이 틸트 각도 에 민감한 것 이외에 또 다른 특징이 있는데, 그것은 콘 이펙트(Cone effect)로 인해 웨이퍼 내의 표면저항 균일도(Rs uniformity)가 나빠지는 것이다. 콘 이펙트란 웨이퍼가 곡면을 이루기 때문에 고정된 이온빔에 대하여 웨이퍼 내에서 이온빔의 입사각이 달라지는 것이다. 콘 이펙트에 의해 웨이퍼의 좌우에 따라 미세하게 입사각이 변하게 될 경우 표면저항이 민감하게 변하게 되므로, 웨이퍼내의 표면저항이 웨이퍼의 부위에 따라 많은 차이를 보일 수 있다. 따라서 웨이퍼내의 표면저항 균일도가 좋지 않게 된다.
액셀리스(Axcelis)의 NV-GSD 디스크방식 임플란타에서는 수직방향 기울임 각도(A), 수평방향 기술임 각도(B), 회전 각도(R)의 세가지 좌표로 입사각을 구현할 수 있다. 도 3에서 보듯이, 수직방향 기울임 각도(A)는 웨이퍼(10) 상단부(a)가 이온빔(I)이 입사되는 방향으로 기울어지는 경우 (+)값을 가지고, 반대로 뒤로 후퇴하도록 기울어지는 경우 (-)값을 갖는다. 또한, 웨이퍼(10)의 수평방향 기울임 각도(B)는 좌측부(b)가 이온빔(10)이 입사되는 방향으로 기울어지는 경우에 (+)값을 갖고, 반대로 뒤로 후퇴하는 경우에 (-)값을 갖는다. 마지막으로, 회전 각도(R)은 노치(20)가 웨이퍼(10)의 중심을 축으로 하여 반시계 방향으로 회전하는 각도가 (+)값을 갖는다.
동일한 틸트 각도 및 트위스트 각도를 갖도록 설정하더라도, 수직방향 기울임 각도(A), 수평방향 기울임 각도(B) 및 회전 각도(R)를 어떻게 조합하느냐에 따라서 콘 이펙트의 정도가 달라진다. 콘 이펙트를 배제하고 우수한 표면저항 균일도를 얻기 위해 다양한 각도의 조합으로 실험하였다. 실험조건은 임플란트 공정 조건 중 31Phos+, 360keV, 2.2E13을 동일 조건으로 하였고, 각도는 A, B 및 R값을 조합하여 공통적으로 틸트 각도 2도 및 트위스트 각도 45도를 구현하였다. 표 1에는 다양한 각도에서의 표면저항 및 표면저항 균일도를 보여준다.
A(degree) B(degree) R(degree) 표면저항 (Ω/㎠ ) 표면저항 균일도 (%)
제1 모드 1.41 -1.41 0 605.82 4.012
제2 모드 1.41 -1.41 -1.41 1.41 0 611.06 1.409
제3 모드 1.41 1.41 -1.41 -1.41 1.41 -1.41 1.41 -1.41 0 613.68 1.188
제4 모드 2 0 45 622.31 0.294
제5 모드 0 2 45 623.4 4.45
표 1에서 보듯이, 틸트 각도 2도 및 트위스트 각도 45도의 동일한 입사각 조건으로 이온 주입하였지만, 표면저항 균일도는 A, B 및 R을 어떻게 구현하는가에 따라서 많은 차이를 보였다. 콘 이펙트가 가장 심하게 나타났던 조건은 (A, B, R) = (1.41,-1.41,0)이다. 이 조건에서는 콘 이펙트에 의해서 웨이퍼의 오른쪽으로 갈수록 틸트 각도가 0도에 가깝게 되어 표면저항이 낮아지는 현상이 관측되었다. 표면저항 균일도가 우수한 조건은 (A, B, R) = (2, 0, 45)이다. 계산상으로 웨이퍼의 회전축이 이온빔과 이루는 각도가 작아질수록 웨이퍼내의 입사각의 변동 범위가 작아진다고 하는데, 실험 조건 중에서는 (2, 0, 45)가 가장 그런 조건에 가까웠다. 한편, 제2 모드 및 제3 모드에서도 각각 1.41%, 1.12% 정도로 비교적 좋은 표면저항 균일도를 보여주었다.
제1 모드인 (1.41,-1.41,0) 조건의 표면저항 차이가 웨이퍼내의 입사각 차이에 의한 미세 채널링(differential channeling)때문인지 확인하기 위해 SIMS 분석을 통해 확인하였다(도 4 참조). 도 4에서, 도면 부호 1은 이온빔이 입사되는 방향에서 볼 때 웨이퍼의 오른쪽 부위에서 측정한 깊이에 따른 도펀트 농도 변화 곡선을 가리키고, 도면 부호 2는 웨이퍼의 중심부에서 측정한 깊이에 따른 도펀트 통도 변화 곡선을 가리키며, 도면 부호 3은 웨이퍼의 왼쪽 부위에서 측정한 깊이에 따른 도펀트 농도 변화 곡선을 가리킨다. 도 4를 통하여, 웨이퍼의 각 부위별로 채널 깊이(Rp)의 차이를 보여 표면저항의 차이가 채널링의 정도 차이 때문임을 확인할 수 있었다. 따라서, 낮은 각도에서 미세 채널링에 의해 표면저항 균일도가 나빠지는 것을 방지하려면 이온빔의 입사각 측면에서는 콘 이펙트를 최소화하는 A, B 및 R의 조합을 사용하는 것이 바람직하다. 한편, 제2 모드 또는 제3 모드의 사용도 어느 정도까지는 가능하다고 할 것이다.
한편, 낮은 각도에서 각도가 표면저항 균일도에 결정적인 역할을 하지만, 채널 깊이가 깊어짐에 따라 표면저항이 감소하는 정도는 줄어들기 때문에 이 범위를 확인하기 위하여 실험을 하였다(도 5 참조). 임플란트 조건은 31phos+, 1.0E13으로 하였으며 이온 주입 에너지를 변화시키면서 표면저항을 관찰하였다. 도 5에서 보듯이, 도우즈가 같은 조건에서는 이온 주입 에너지가 증가하여 채널 깊이가 깊어짐에 따라 표면저항이 낮아지게 되는데, 800keV 초과의 고에너지 영역으로 갈수록 그 크기가 줄어들기 때문에 웨이퍼 내의 각도 변화에 따른 채널링 차이도 그 이상의 에너지 영역에서는 의미가 없음을 알 수 있다.
아울러, 높은 도우즈 조건에서의 표면저항의 변화를 살펴보면 에너지가 높지 않은 영역임에도 불구하고 표면저항 균일도가 1% 이하임을 확인할 수 있었다. 임플란트 공정 조건으로 31Phos+, 45keV, 1.5 E15/㎠ 및 (0,0,0) 조건을 구현했을 때, 표면저항 78.4Ω/㎠ 및 표면저항 균일도 0.25%의 결과를 얻을 수 있었다. 이는 높은 도우즈 공정에서는 웨이퍼의 표면이 비정질화되어 미세 채널링이 없어지기 때문이다.
디스크방식 임플란트 공정에서는 낮은 각도에서 콘 이펙트에 의한 미세 채널링으로 인하여 표면저항 균일도가 좋지 않으며, 이를 극복하기 위해서는 웨이퍼의 회전축과 이온빔이 이루는 각이 최소가 되도록 각도의 조합을 설정하는 것이 좋다. 본 발명에 따르면, 원하는 틸트 각도 및 트위스트 각도를 구현하더라도, 이온빔에 대한 웨이퍼의 배향을 수직방향 기울임 각도(A), 수평방향 기울임 각도(B) 및 회전 각도(R)로 구분하여 이들 A, B 및 R의 조합을 적절하게 설정함으로써, 임플란트 후의 웨이퍼의 표면저항 및 표면저항 균일도를 향상시킬 수 있다.
지금까지 본 발명의 바람직한 실시예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. 그러므로 여기서 설명한 본 발명의 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등 한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다.

Claims (3)

  1. 디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법으로서,
    상기 이온빔과 상기 웨이퍼의 법선이 이루는 각도를 T, 상기 웨이퍼에 대한 상기 이온빔의 프로젝션과 상기 웨이퍼의 노치가 이루는 각도를 W로 설정하는 경우에,
    상기 이온빔에 대한 상기 웨이퍼의 수직방향 기울임 각도를 A, 상기 이온빔에 대한 상기 웨이퍼의 수평방향 기울임 각도를 B, 상기 노치를 기준으로 한 상기 웨이퍼의 회전 각도를 R이라고 하고, A는 상기 웨이퍼의 상단부가 상기 이온빔이 입사되는 방향으로 기울어지는 경우 양(+)의 값을 가지고 반대로 상기 이온빔이 입사되는 방향에 대하여 뒤로 후퇴하는 경우 음(-)의 값을 가지며, B는 상기 웨이퍼의 좌측부가 상기 이온빔이 입사되는 방향으로 기울어지는 경우 양(+)의 값을 가지고 반대로 뒤로 후퇴하는 경우 음(-)의 값을 가지며, R은 상기 노치가 상기 웨이퍼의 중심을 축으로 하여 반시계 방향으로 회전하는 경우 양(+)의 값을 가지고 시계방향으로 회전하는 경우 음(-)의 값을 가진다고 할 때,
    (A, B, R) 조합은 T가 2도 이하이고 W가 45도 이하가 되도록 설정되며, (1.41도, 1.41도, 0도), (1.41도, -1.41도, 0도), (-1.41도, 1.41도, 0도), (-1.41도, -1.41도, 0도), (2도, 0도, 45도) 및 (0도, 2도, 45도) 중 어느 하나의 조합으로 상기 웨이퍼를 배치하는 것을 특징으로 하는 디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법.
  2. 삭제
  3. 제1항에서,
    상기 임플란트 공정은 이온 주입 에너지가 800 KeV 이하이고, 도우즈가 E12 ~ E14 atoms/cm2의 조건에서 수행되는 것을 특징으로 하는 디스크방식 임플란트 공정에서 이온빔에 대한 반도체 웨이퍼의 배치 방법.
KR1020050078240A 2005-08-25 2005-08-25 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법 KR100671159B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050078240A KR100671159B1 (ko) 2005-08-25 2005-08-25 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법
US11/510,535 US20070045571A1 (en) 2005-08-25 2006-08-24 Method for arranging semiconductor wafer to ion-beam in disk-type implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078240A KR100671159B1 (ko) 2005-08-25 2005-08-25 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법

Publications (1)

Publication Number Publication Date
KR100671159B1 true KR100671159B1 (ko) 2007-01-17

Family

ID=37802775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078240A KR100671159B1 (ko) 2005-08-25 2005-08-25 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법

Country Status (2)

Country Link
US (1) US20070045571A1 (ko)
KR (1) KR100671159B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012172774A1 (ja) * 2011-06-13 2012-12-20 パナソニック株式会社 半導体装置の製造方法
CN107507832A (zh) * 2017-08-31 2017-12-22 长江存储科技有限责任公司 一种三维存储器件的沟槽角度控制方法以及控制装置
US11069583B2 (en) 2018-06-20 2021-07-20 Veeco Instruments Inc. Apparatus and method for the minimization of undercut during a UBM etch process
TW202000993A (zh) 2018-06-20 2020-01-01 美商維克精密表面處理股份有限公司 凸塊底層金屬蝕刻製程期間使底切最小化之裝置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04251920A (ja) * 1991-01-08 1992-09-08 Nissin Electric Co Ltd イオン注入装置
JPH0696713A (ja) * 1992-09-11 1994-04-08 Hitachi Ltd イオンビームデポジション装置
KR940008560B1 (ko) * 1989-06-30 1994-09-24 마쯔시다덴기산교 가부시기가이샤 이온주입방법 및 그 방법을 사용한 반도체장치의 제조방법
KR0151082B1 (ko) * 1995-09-25 1998-12-01 김광호 이온 주입을 위한 웨이퍼 장착 방법
KR100407579B1 (ko) * 2001-11-22 2003-11-28 삼성전자주식회사 이온 주입 시스템의 웨이퍼 홀딩 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5025165A (en) * 1990-03-26 1991-06-18 At&T Bell Laboratories Method for producing a semiconductor device using an electron beam exposure tool and apparatus for producing the device
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6335534B1 (en) * 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
GB2355336B (en) * 1999-10-12 2004-04-14 Applied Materials Inc Ion implanter with wafer angle and faraday alignment checking
US6815693B2 (en) * 2000-02-18 2004-11-09 Nikon Corporation Charged-particle-beam microlithography apparatus and methods including proximity-effect correction
US20020125446A1 (en) * 2001-02-20 2002-09-12 Vanderpot John W. Substrate positioning system
US6908836B2 (en) * 2002-09-23 2005-06-21 Applied Materials, Inc. Method of implanting a substrate and an ion implanter for performing the method
US7078707B1 (en) * 2005-01-04 2006-07-18 Axcelis Technologies, Inc. Ion beam scanning control methods and systems for ion implantation uniformity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008560B1 (ko) * 1989-06-30 1994-09-24 마쯔시다덴기산교 가부시기가이샤 이온주입방법 및 그 방법을 사용한 반도체장치의 제조방법
JPH04251920A (ja) * 1991-01-08 1992-09-08 Nissin Electric Co Ltd イオン注入装置
JPH0696713A (ja) * 1992-09-11 1994-04-08 Hitachi Ltd イオンビームデポジション装置
KR0151082B1 (ko) * 1995-09-25 1998-12-01 김광호 이온 주입을 위한 웨이퍼 장착 방법
KR100407579B1 (ko) * 2001-11-22 2003-11-28 삼성전자주식회사 이온 주입 시스템의 웨이퍼 홀딩 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
특허공보 제10-0407579호 *

Also Published As

Publication number Publication date
US20070045571A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
US7767583B2 (en) Method to improve uniformity of chemical mechanical polishing planarization
TWI469368B (zh) 在太陽能電池製造中供固態磊晶成長之直流電離子注入
JP2004503064A (ja) ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
KR100671159B1 (ko) 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법
CA1204370A (en) Method of forming a shallow and high conductivity boron doped layer in silicon
JPS6066814A (ja) 半導体デバイスの製造方法
KR100392039B1 (ko) 이온 주입법 및 이온 주입 장치
KR100687872B1 (ko) 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법
TW201133567A (en) Cold implant for optimized silicide formation
KR100600356B1 (ko) 이온 주입 장비의 각 제로 위치 보정방법
TWI281692B (en) Ion implantation apparatus and method
EP3038136B1 (en) Bonded wafer manufacturing method
WO2019082536A1 (ja) 基板の熱処理方法
CN108885998B (zh) 外延晶圆的制造方法及外延晶圆
US6777251B2 (en) Metrology for monitoring a rapid thermal annealing process
Current Perspectives on low-energy ion (and neutral) implantation
US11626492B2 (en) Semiconductor epitaxial wafer and method of producing the same
CN112885716B (zh) 半导体结构的形成方法
TWI735752B (zh) 貼合式晶圓的製造方法
Wah et al. Batch Wafer Implanter: Quad Mode Ion Dose Uniformity Improvement
TWI434330B (zh) 晶圓佈植的方法
Zhao et al. A study on the effect of ion implant to wafer shape and the ion implanter to process the distorted thin SiC wafer
KR0151082B1 (ko) 이온 주입을 위한 웨이퍼 장착 방법
JP2003188110A (ja) ドーピング方法およびイオン注入装置
JPH01214172A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee