WO2019082536A1 - 基板の熱処理方法 - Google Patents

基板の熱処理方法

Info

Publication number
WO2019082536A1
WO2019082536A1 PCT/JP2018/033734 JP2018033734W WO2019082536A1 WO 2019082536 A1 WO2019082536 A1 WO 2019082536A1 JP 2018033734 W JP2018033734 W JP 2018033734W WO 2019082536 A1 WO2019082536 A1 WO 2019082536A1
Authority
WO
WIPO (PCT)
Prior art keywords
atoms
silicon substrate
substrate
silicon
epitaxial layer
Prior art date
Application number
PCT/JP2018/033734
Other languages
English (en)
French (fr)
Inventor
鈴木　克佳
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Publication of WO2019082536A1 publication Critical patent/WO2019082536A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Definitions

  • the present invention relates to a method for heat treatment of a substrate, and a method for reducing residual ion-implanted defects which remain when a crystallinity recovery heat treatment (RTA heat treatment) is performed after atoms or ions are implanted into a silicon substrate or a semiconductor substrate.
  • RTA heat treatment crystallinity recovery heat treatment
  • an ion implantation method in which impurity atoms are ionized and accelerated to be implanted into a semiconductor substrate (silicon substrate).
  • a semiconductor substrate silicon substrate
  • phosphorus, arsenic, or antimony is implanted as n-type impurities
  • boron or boron difluoride is implanted as p-type impurities.
  • I interstitial silicon
  • V vacancies
  • ion implantation After the above-described ion implantation, heat treatment is performed to recover crystallinity, but defects resulting from aggregation of I may remain after heat treatment, which may cause a problem of deteriorating device characteristics.
  • the ion implantation residual defects are formed independently of the substrate structure, for example, not only in the conventional planar type but also in the Fin structure used in fine tip devices. In particular, in recent years, the temperature of the process has been lowered, and the crystallinity may not be recovered sufficiently, and defects may remain.
  • Patent Document 1 discloses that a buffer layer is coated on the surface of a semiconductor substrate before ion implantation, and ions of the buffer layer are implanted to form crystal defects as buffer layers. A method of incorporating between diffusion layers has been proposed. However, in the method described in Patent Document 1, it is necessary to form a buffer layer before ion implantation, and there is a problem that the number of processes increases.
  • Patent Document 2 by using a semiconductor substrate in which an epitaxial layer is formed after ion implantation of carbon into a silicon substrate, precipitation of oxygen is accelerated by carbon to form high-density crystal defects, and the crystal defects are formed. There has been proposed a method of reducing defects by gettering residual defects. However, in the method described in Patent Document 2, it is necessary to inject carbon which is not used in a general semiconductor process, and there is a problem that the versatility is low.
  • Patent Document 3 a CVD oxide film is formed on the back surface of a silicon substrate having a phosphorus or boron concentration of 2 ⁇ 10 19 atoms / cm 2 or more, and an epitaxial silicon layer is formed on a wafer implanted with carbon ions on the surface.
  • An epitaxial wafer and a method of manufacturing an epitaxial wafer have been proposed.
  • the CVD oxide film on the back surface is for suppressing the diffusion of phosphorus or boron from the back surface of the silicon substrate during the epitaxial growth and contamination of the atmosphere of the epitaxial growth with the dopant.
  • Implanting carbon ions on the surface is to suppress the diffusion of the dopant in the substrate from the substrate to the epitaxial layer.
  • the CVD oxide film on the back side is effective in terms of suppressing the outward diffusion, but may cause warpage of the wafer and may adversely affect device manufacture. Also, in the crystallinity recovery heat treatment step after ion implantation, the temperature of the wafer is measured by a radiation thermometer, but due to the presence of the CVD oxide film, the temperature may not be measured correctly.
  • the radiation thermometer converts the intensity of infrared radiation emitted from a high temperature substance into temperature, and if a pattern is formed or the emissivity changes, accurate measurement can not be performed. If the device layer is formed on the wafer surface, accurate temperature measurement can not be performed. Therefore, the temperature on the back surface of the wafer is measured. However, if there is a CVD oxide film on the back surface, accurate measurement can not be performed. Sometimes.
  • the present invention has been made in view of the above-mentioned problems of the prior art, and it is an object of the present invention to provide a convenient heat treatment method of a substrate which does not cause generation of ion implantation residual defects.
  • it is a heat treatment method of a substrate, (1) preparing a silicon substrate having a region having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more, (2) performing ion implantation A on the surface of the silicon substrate, and (3) performing RTA heat treatment on the silicon substrate to recover ion implantation residual defects in the silicon substrate, A method of heat treating a substrate comprising the steps of
  • interstitial silicon (hereinafter referred to as I) introduced by ion implantation A is combined with boron present at a high concentration, thereby inhibiting aggregation of I and remaining. The formation of defects can be prevented.
  • the silicon substrate to be prepared is doped with boron at a concentration of 2 ⁇ 10 19 atoms / cm 3 or more.
  • the silicon substrate to be prepared it is possible to use one in which such an entire silicon substrate is heavily doped with boron.
  • the silicon substrate to be prepared is a silicon epitaxial layer having a boron concentration lower than that of the silicon substrate formed on the silicon substrate.
  • the thickness of the silicon epitaxial layer is preferably 0.01 ⁇ m or more and 20 ⁇ m or less.
  • I introduced into the silicon epitaxial layer by ion implantation A can diffuse in the silicon epitaxial layer during the RTA heat treatment step and can combine with boron in the silicon substrate.
  • the amount of excess I in the part can be reduced to prevent the formation of residual defects.
  • the peak concentration of boron is 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 atoms. It is preferable that a silicon epitaxial layer be formed on the silicon substrate after the formation of a region of 3 cm 3 or less.
  • the thickness of the epitaxial layer is preferably 0.01 ⁇ m or more and 20 ⁇ m or less.
  • I introduced into the silicon epitaxial layer by ion implantation A diffuses in the silicon epitaxial layer during the RTA heat treatment step and combines with the boron implanted by ion implantation B into the silicon substrate.
  • the amount of excess I in the ion implantation portion by the ion implantation A can be reduced, and the formation of defects can be prevented.
  • the silicon concentration to be prepared is 2 ⁇ 10 19 atoms / cm 3 or more on the silicon substrate having a boron concentration of 1 ⁇ 10 12 atoms / cm 3 or more and 2 ⁇ 10 19 atoms / cm 3 or less.
  • the silicon epitaxial layer which is 1 * 10 ⁇ 21 > atoms / cm ⁇ 3 > or less should be formed.
  • the thickness of the epitaxial layer is preferably 0.01 ⁇ m or more and 100 ⁇ m or less.
  • the amount of boron present in the silicon epitaxial layer is sufficient to capture I introduced by ion implantation A, so that the formation of defects can be prevented.
  • a silicon epitaxial layer having a boron concentration of 1 ⁇ 10 12 atoms / cm 3 or more and 2 ⁇ 10 19 atoms / cm 3 or less is further formed on the surface of the silicon epitaxial layer.
  • the thickness of the further formed epitaxial layer is 0.01 ⁇ m or more and 20 ⁇ m or less.
  • I introduced into the further formed silicon epitaxial layer by ion implantation A diffuses in the further formed silicon epitaxial layer during the RTA heat treatment step, so that it is in the silicon epitaxial layer. Since the boron can be combined with the boron, the amount of excess I in the ion implantation can be reduced and the formation of defects can be prevented.
  • the silicon epitaxial layer having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more and 1 ⁇ 10 21 atoms / cm 3 or less is formed on the silicon substrate.
  • the silicon epitaxial layer is formed.
  • a silicon epitaxial layer having a boron concentration lower than that of the layer is further formed.
  • the silicon substrate to be subjected to the RTA heat treatment be one in which an oxide film is not formed on the surface.
  • the dose of the ion implantation A is 1 ⁇ 10 11 atoms / cm 2 or more and 1 ⁇ 10 16 atoms / cm 2 or less.
  • the RTA heat treatment is held at a temperature of 800 ° C. or more and 1300 ° C. or less for a time of 0.1 seconds or more and 100 seconds or less.
  • the silicon substrate to be prepared has a Fin structure having a convex shape formed thereon.
  • such a silicon substrate can be prepared and heat treatment can be performed, and ion-implanted residual defects are formed regardless of the shape of the substrate, which is suitable for preventing the formation of defects in the FinFET process.
  • An RTA heat treated silicon substrate can be obtained.
  • the present invention it is possible to provide a convenient heat treatment method of a substrate free from the occurrence of ion implantation residual defects. Further, according to the present invention, for example, by using a silicon substrate in which a region including boron at a peak concentration of 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 atoms / cm 3 or less is formed, ion implantation residual defects Can be prevented and a high yield can be obtained.
  • the present inventor has found, for example, that the peak concentration of boron is 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 or more.
  • the silicon substrate in which a region including atoms / cm 3 or less is formed, it has been found that boron inhibits the aggregation of I and can prevent the formation of ion implantation residual defects, thereby completing the present invention.
  • the present invention is a heat treatment method of a substrate, (1) preparing a silicon substrate having a region having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more, (2) performing ion implantation A on the surface of the silicon substrate, and (3) performing RTA heat treatment on the silicon substrate to recover ion implantation residual defects in the silicon substrate,
  • a heat treatment method of a substrate including the
  • interstitial silicon I
  • V vacancies
  • I interstitial silicon
  • heat treatment is performed to restore crystallinity
  • the excess I condenses during the heat treatment to form ⁇ 311 ⁇ defects and dislocation loops.
  • the ⁇ 311 ⁇ defect is a defect in which I is aggregated along the ⁇ 311 ⁇ plane.
  • it is important to inhibit the aggregation of I.
  • the aggregation of I can be inhibited by the binding of I introduced by ion implantation to boron.
  • the step (1) is a step of preparing a silicon substrate having a region having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more.
  • the binding of I introduced by ion implantation to boron can inhibit the aggregation of I.
  • concentration of boron By setting the concentration of boron to a concentration of 2 ⁇ 10 19 atoms / cm 3 or more, formation of residual defects can be prevented.
  • the method of manufacturing the silicon substrate is not particularly limited.
  • a silicon substrate manufactured by Czochralski method (hereinafter referred to as Czochralski method: hereinafter referred to as CZ method) may be used, or a silicon substrate manufactured according to floating zone method (hereinafter referred to as FZ method) may be used. .
  • the above-described prepared silicon substrate has a Fin structure portion having a convex shape formed thereon. Since the ion implantation residual defects are formed regardless of the substrate shape, they are suitable for preventing the formation of defects in the FinFET process.
  • a silicon substrate is prepared, it is preferred that those doped with boron at a concentration of 2 ⁇ 10 19 atoms / cm 3 or more, 2 ⁇ 10 19 atoms / cm 3 or more and 1 ⁇ 10 21 atoms / cm 3 or less and More preferable.
  • the high concentration region of boron can be provided.
  • Such a silicon substrate can be prepared by doping boron to a high concentration when growing a silicon single crystal by the CZ method or FZ method, and cutting out the silicon substrate from the obtained single crystal ingot.
  • concentration is lower than 1 ⁇ 10 21 atoms / cm 3 , boron is dissolved in the crystal and is easy to introduce.
  • concentration is 2 ⁇ 10 19 atoms / cm 3 or more, I introduced to the substrate by ion implantation A is bonded to boron, thereby inhibiting aggregation of I and preventing formation of residual defects. .
  • a silicon epitaxial substrate having a boron concentration lower than that of the silicon substrate can be used on the silicon substrate.
  • I generated in the silicon epitaxial layer by ion implantation A diffuses rapidly, and therefore, diffuses in the epitaxial layer during the RTA heat treatment step and diffuses to the silicon substrate containing high concentration boron. Since I diffused to the silicon substrate combines with boron to reduce the amount of excess I in the silicon epitaxial layer which is an ion implantation portion, the formation of defects can be prevented. Therefore, the ion implantation portion does not have to be included in the high concentration boron region, and the distance between the ion implantation portion and the high concentration boron region may be separated.
  • the thickness of the above-mentioned epitaxial layer shall be 0.01 micrometer or more and 20 micrometers or less. With such a thickness, I can diffuse in the epitaxial layer during the RTA heat treatment step and can bind to boron in the silicon substrate, thereby reducing the amount of excess I in the ion implantation portion, The formation of defects can be reliably prevented.
  • the silicon substrate to be prepared is subjected to ion implantation B of boron or a cluster containing boron to the silicon substrate, the peak concentration of boron is 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 atoms / cm 3. It is preferable that a silicon epitaxial layer be formed on the silicon substrate after the following regions are formed.
  • the range of peak concentration of boron is preferably 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 atoms / cm 3 or less. If it is 2 ⁇ 10 19 atoms / cm 3 or more, the formation of residual defects can be prevented, and if it is 5 ⁇ 10 21 atoms / cm 3 or less, it takes too long to implant ions by ion implantation B. It can prevent.
  • boron can be introduced at a solid solution degree or more in the crystal.
  • the ion implantation B may be performed under the implantation conditions in which the peak concentration of boron is 2 ⁇ 10 19 atoms / cm 3 or more and 5 ⁇ 10 21 atoms / cm 3 or less, and is not particularly limited.
  • the energy can be, for example, 0.1 keV to 600 keV for atoms, and 3 to 100 keV / cluster for clusters.
  • the dose may be adjusted according to the energy.
  • the size of the cluster is not particularly limited as long as boron can be implanted.
  • the cluster for example, BF 2, B x H y (x, y is a number) may be used.
  • a conventional ion implanter may be used which separately combines an ion source, a mass analyzer for extracting only specific ions, an accelerator for accelerating ions, and a chamber for arranging a substrate (wafer).
  • a plasma doping apparatus in which the ion source, the acceleration unit, and the substrate (wafer) are disposed in the same chamber may be used.
  • the plasma doping apparatus can implant ions of lower energy at a high concentration in a short time than conventional ion implantation apparatuses.
  • the thickness of the silicon epitaxial layer described above is preferably 0.01 ⁇ m or more and 20 ⁇ m or less. With such a thickness, I introduced by ion implantation A can diffuse in the epitaxial layer during the RTA heat treatment step and combine with boron in the silicon substrate. And reduce the formation of defects.
  • the silicon substrate to be prepared is on a silicon substrate having a boron concentration of 1 ⁇ 10 12 atoms / cm 3 or more and 2 ⁇ 10 19 atoms / cm 3 or less, and a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more and 1 ⁇ It is preferable that a silicon epitaxial layer having 10 21 atoms / cm 3 or less be formed.
  • the aggregation of I can be inhibited by the fact that I introduced to the silicon epitaxial layer by ion implantation A combines with boron in the silicon epitaxial layer.
  • the boron concentration of the above-mentioned silicon epitaxial layer By setting the boron concentration of the above-mentioned silicon epitaxial layer to 2 ⁇ 10 19 atoms / cm 3 or more, formation of residual defects can be prevented.
  • the concentration be 1 ⁇ 10 21 atoms / cm 3 or less because defects are not easily formed during the growth of the silicon epitaxial layer.
  • Such an epitaxial layer of high concentration boron can be formed by introducing a dopant gas at a high concentration during epitaxial layer growth.
  • the silicon epitaxial layer may be grown on the entire surface of the substrate, or may be partially grown around the ion implantation portion.
  • the thickness of the silicon epitaxial layer described above is preferably 0.01 ⁇ m or more and 100 ⁇ m or less. By setting the thickness of such a silicon epitaxial layer, the amount of boron present is sufficient to capture I introduced by ion implantation A, so that the formation of defects can be prevented.
  • a silicon epitaxial layer having a boron concentration of 1 ⁇ 10 12 atoms / cm 3 or more and 2 ⁇ 10 19 atoms / cm 3 or less may be further formed on the surface of the silicon epitaxial layer.
  • the thickness of the silicon epitaxial layer formed as described above it is preferable to set the thickness of the silicon epitaxial layer formed as described above to 0.01 ⁇ m or more and 20 ⁇ m or less. With such a thickness, I introduced into the silicon epitaxial layer further formed by ion implantation A diffuses in the above-described further formed silicon epitaxial layer during the RTA heat treatment step, and The ability to combine with boron in the silicon epitaxial layer can reduce the amount of excess I in the ion implantation and prevent the formation of defects.
  • the silicon epitaxial layer having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 or more and 1 ⁇ 10 21 atoms / cm 3 or less is formed on the silicon substrate.
  • the silicon epitaxial layer is formed.
  • a silicon epitaxial layer having a boron concentration lower than that of the layer is further formed.
  • the boron concentration in the upper epitaxial layer may be lower than the boron concentration in the lower layer, and may be determined according to the purpose.
  • the boron concentration of the silicon substrate forming the epitaxial layer is also optional.
  • the step (2) is a step of performing ion implantation A on the surface of the silicon substrate prepared in the step (1).
  • an ion source for the ion implantation A, an ion source, a mass analyzer for extracting only specific ions, an accelerator for accelerating ions, or a conventional ion implanter separately combining a chamber for placing a wafer may be used.
  • a plasma doping apparatus in which the acceleration unit and the wafer are disposed in the same chamber may be used.
  • the plasma doping apparatus can implant ions of lower energy at a high concentration in a short time than conventional ion implantation apparatuses.
  • the dose of ion implantation A is preferably 1 ⁇ 10 11 atoms / cm 2 or more and 1 ⁇ 10 16 atoms / cm 2 or less. If it is 1 ⁇ 10 11 atoms / cm 2 or more, the ion implantation time becomes longer, and more stable implantation becomes possible. When the concentration is 1 ⁇ 10 16 atoms / cm 2 or less, the amount of I to be generated does not become too large, and the formation of defects can be reliably prevented. When the ion implantation amount is large, the crystal structure changes and an amorphous layer having no long-range order but short-range order is formed, but the presence or absence of the amorphous layer is not particularly limited.
  • the types of atoms and clusters used for ion implantation A are not particularly limited.
  • the present invention is effective because any atom or cluster is injected and an excess of I is generated.
  • the energy of the ions may be changed according to the purpose and is not particularly limited.
  • it in the case of using an atom, it can be 0.1 keV to 10 MeV, and in the case of using a cluster, it can be 3 to 100 keV / cluster.
  • Step (3) is a step of performing RTA heat treatment on the silicon substrate ion-implanted in step (2) to recover the ion-implanted residual defects in the silicon substrate.
  • the RTA heat treatment is preferably held at a temperature of 800 ° C. or more and 1300 ° C. or less for a time of 0.1 seconds or more and 100 seconds or less. If I is held at a temperature of 800 ° C. or more and 1300 ° C. or less for 0.1 seconds or more, I sufficiently diffuses and combines with boron, so that generation of defects can be prevented more reliably. Within 100 seconds, the process can be prevented from becoming too long.
  • the silicon substrate to be subjected to the RTA heat treatment preferably has no CVD oxide film (oxide film) formed on its surface.
  • the CVD oxide film on the surface is effective in suppressing the outward diffusion of the dopant, it may cause warpage of the wafer and may adversely affect the device manufacture.
  • the temperature of the wafer is measured by a radiation thermometer, the temperature may not be measured correctly due to the presence of the CVD oxide film.
  • the radiation thermometer converts the intensity of infrared radiation emitted from a high temperature object into temperature. For example, when a pattern is formed on a silicon substrate subjected to RTA heat treatment or emissivity changes, accurate measurement can not be performed. There is.
  • the device layer is formed on the upper surface of the silicon substrate (wafer), accurate temperature measurement can not be performed, so the temperature of the lower surface (back surface) of the silicon substrate (wafer) is measured.
  • the presence of a membrane can lead to problems because accurate measurements can not be made.
  • surface means any surface of a silicon substrate subjected to RTA heat treatment, and the “surface” includes the upper surface, the lower surface (rear surface), and the like.
  • the present invention is a method of heat treatment of a substrate which is convenient and does not cause generation of ion implantation residual defects.
  • Example 1 Epitaxial silicon substrates having a boron concentration of 2 ⁇ 10 19 and 7 ⁇ 10 19 atoms / cm 3 were prepared.
  • the conductivity type, diameter, crystal plane orientation, resistivity of the epitaxial layer, conductivity type and thickness of the silicon substrate are as follows.
  • Conductivity type of epitaxial layer Thickness of p-type epitaxial layer: 3 ⁇ m
  • arsenic was ion implanted A into the prepared silicon substrate.
  • the dose amount was 1 ⁇ 10 15 atoms / cm 2 and the energy was 400 keV.
  • RTA Rapid Thermal Annealing
  • Comparative Example 1 The heat treatment step of the substrate was performed in the same manner as in Example 1 except that the boron concentration of the silicon substrate to be prepared was 1 ⁇ 10 15 , 6 ⁇ 10 18 and 1 ⁇ 10 19 atoms / cm 3 .
  • Example 1 Thereafter, with respect to the substrates subjected to the RTA heat treatment in Example 1 and Comparative Example 1, the ion implantation residual defects were observed with a cross-sectional TEM (Transmission Electron Microscopy). The observation results are shown in FIG.
  • the deep side defect is an EOR (End Of Range) defect formed at a portion deeper than the range, and the shallow side defect is a defect formed due to the presence of a high concentration of arsenic.
  • the origin of all defects is a collection of I.
  • Example 1 since the boron concentration was 2 ⁇ 10 19 atoms / cm 3 or more, it was found that defects on the shallow side were not observed.
  • Comparative Example 1 not only EOR caused by arsenic but also defects on the shallow side were observed.
  • the sample after RTA heat processing was grind
  • the result of putting together the relationship between the boron concentration and the defect density is shown in FIG. It can be seen that the defects on the shallow side decrease as the boron concentration increases. If the defect density is 5 ⁇ 10 8 cm -3 or less, the number of defects contained in the device active region is 1 or less, which is considered not to affect the device performance.
  • Example 2 The resistivity, diameter, and crystal plane orientation of the p-type silicon substrate used in Example 2 and Comparative Example 2 are as follows. Resistivity: 8 to 20 ⁇ ⁇ cm Diameter: 200 mm Crystal plane orientation: (100)
  • boron was ion-implanted into the silicon substrate B.
  • the dose amount was 5 ⁇ 10 14 atoms / cm 2 and the energy was 80 keV.
  • a silicon epitaxial layer was formed thereon.
  • the conductivity type of the silicon epitaxial layer was p-type, the resistivity was 2 ⁇ ⁇ cm, and the thickness of the silicon epitaxial layer was 3 ⁇ m.
  • the boron concentration was measured by SIMS (Secondary Ion Mass Spectrometry). As a result, the peak concentration of boron was 2 ⁇ 10 19 atoms / cm 3 .
  • arsenic was ion-implanted A into the silicon substrate prepared as described above.
  • the dose amount was 1 ⁇ 10 15 atoms / cm 2 and the energy was 400 keV.
  • RTA heat treatment was performed to recover crystallinity.
  • the temperature was 1000 ° C.
  • the time was 10 seconds
  • the atmosphere was nitrogen.
  • Comparative Example 2 The RTA heat treatment step was performed in the same manner as in Example 2 except that boron ion implantation B was not performed on the silicon substrate, or the dose amount was changed to 2.5 ⁇ 10 14 atoms / cm 2 .
  • the peak concentration of boron measured by SIMS of the substrate on which ions were implanted at a dose of 2.5 ⁇ 10 14 atoms / cm 2 was 1 ⁇ 10 19 atoms / cm 3 .
  • Example 2 Thereafter, with respect to the silicon substrates subjected to the RTA heat treatment in Example 2 and Comparative Example 2, residual defects in ion implantation were observed by cross-sectional TEM. The observation results are shown in FIG. In Example 2, since the peak concentration of boron was 2 ⁇ 10 19 atoms / cm 3 or more, it was found that defects on the shallow side were not observed. On the other hand, in Comparative Example 2, defects on the shallow side were observed.
  • Example 3 The resistivity, diameter and crystal plane orientation of the p-type silicon substrate used in Example 3 and Comparative Example 3 are as follows. Resistivity: 8 to 20 ⁇ ⁇ cm Diameter: 200 mm Crystal plane orientation: (100)
  • a silicon epitaxial layer having a boron concentration of 2 ⁇ 10 19 atoms / cm 3 and a thickness of 10 nm was formed on the silicon substrate. Further thereon, a silicon epitaxial layer having a thickness of 3 ⁇ m and a boron concentration of 1 ⁇ 10 15 atoms / cm 3 was formed.
  • arsenic was ion-implanted A into the silicon substrate prepared as described above. The dose amount was 1 ⁇ 10 15 atoms / cm 2 and the energy was 400 keV.
  • RTA heat treatment was performed to recover crystallinity. The temperature was 1000 ° C., the time was 10 seconds, and the atmosphere was nitrogen.
  • Comparative Example 3 The substrate was heat-treated in the same manner as in Example 3 except that the boron concentration in the lower silicon epitaxial layer was changed to 1 ⁇ 10 15 atoms / cm 3 and 1 ⁇ 10 19 atoms / cm 3 .
  • Example 3 Thereafter, with respect to the silicon substrates subjected to the RTA heat treatment in Example 3 and Comparative Example 3, residual defects in ion implantation were observed by cross-sectional TEM. The observation results are shown in FIG. In Example 3, since the concentration of boron is 2 ⁇ 10 19 atoms / cm 3 or more, it was found that defects on the shallow side were not observed. On the other hand, in Comparative Example 3, a defect on the shallow side was observed.
  • the present invention is a method of heat treatment of a substrate which is convenient and does not cause generation of ion implantation residual defects.
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has the substantially same constitution as the technical idea described in the claims of the present invention, and the same effects can be exhibited by any invention. It is included in the technical scope of

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本発明は、基板の熱処理方法であって、 （１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、 （２）前記シリコン基板表面にイオン注入Ａを行う工程、及び （３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、 を含むことを特徴とする基板の熱処理方法である。これにより、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法が提供される。

Description

基板の熱処理方法
　本発明は、基板の熱処理方法に関するものであり、シリコン基板や半導体基板に、原子やイオンを注入した後、結晶性回復熱処理（ＲＴＡ熱処理）を施した場合に残留するイオン注入残留欠陥の低減法に関する技術である。
　半導体装置の製造工程においては、不純物原子をイオン化して加速し、半導体基板（シリコン基板）に打ち込むイオン注入法が使われている。ソース・ドレイン領域の拡散層を形成するために、ｎ型不純物としてはリン、砒素、アンチモンを、ｐ型不純物としてはボロン、２フッ化ボロンを注入している。シリコン単結晶基板に対してイオンを注入すると、格子位置のシリコン原子が弾き出されて、格子間シリコン（以下、Iと称する）とその抜け殻である空孔（以下、Ｖと称する）が生成し、結晶性が低下する。イオンの注入量が多い場合には、結晶構造が変化し、長距離秩序はないが短距離秩序がある非晶質層（以下、アモルファス層と称する）が形成される。
　上述のイオン注入の後、結晶性を回復させるために熱処理を行うが、熱処理後にＩが凝集した欠陥が残留し、デバイス特性を悪化させるのが問題となることがある。イオン注入残留欠陥は基板構造に依らずに形成され、例えば、従来のプレーナ型だけでなく、微細な先端デバイスで使用されているＦｉｎ構造においても形成される。また、特に、近年はプロセスが低温化しており、十分に結晶性が回復せず、欠陥が残留することが懸念されている。
　イオン注入残留欠陥を低減させる手法として、特許文献１には、イオン注入を行う前に半導体基板の表面にバッファ層を被覆し、バッファ層の上からイオン注入することで、結晶欠陥をバッファ層と拡散層の間に取り込む方法が提案されている。しかしながら、特許文献１に記載の方法では、イオン注入前にバッファ層を形成する必要があり、プロセス数が増加するという問題があった。
　また、特許文献２には、シリコン基板に炭素をイオン注入した後にエピタキシャル層を形成した半導体基板を用いることで、炭素により酸素の析出を加速して高密度の結晶欠陥を形成し、該結晶欠陥により残留欠陥をゲッタリングすることで欠陥を低減させる方法が提案されている。しかしながら、特許文献２に記載の方法では、一般的な半導体プロセスでは用いられない炭素を注入する必要があり、汎用性が低いという問題がある。
　特許文献３には、リンまたはボロンの濃度が２×１０１９ａｔｏｍｓ／ｃｍ２以上であるシリコン基板の裏面にＣＶＤ酸化膜を形成し、表面には炭素イオンを注入したウェーハにエピタキシャルシリコン層を形成したエピタキシャルウェーハ、及びエピタキシャルウェーハの製造法が提案されている。裏面のＣＶＤ酸化膜は、エピタキシャル成長の際に、シリコン基板の裏面からリンまたはボロンが外方拡散し、エピタキシャル成長の雰囲気がドーパントに汚染されることを抑制するためのものである。表面に炭素イオンを注入するのは、基板からエピタキシャル層への、基板中のドーパントの拡散を抑制するためのものである。裏面のＣＶＤ酸化膜は外方拡散を抑制するという点では有効であるが、ウェーハの反りの原因となり、デバイスの製造に悪影響を与える場合がある。また、イオン注入後の結晶性回復熱処理工程においては、ウェーハの温度を放射温度計で測定するが、ＣＶＤ酸化膜があることにより、温度が正しく測定できなくなることがある。放射温度計は高温物から放射される赤外線の強度を温度に換算しており、パターンが形成されていたり、放射率が変わったりすると、正確な測定ができない。ウェーハ表面にはデバイス層が形成されていれば、正確な温度の測定ができないため、ウェーハ裏面の温度を測定するが、裏面にＣＶＤ酸化膜があると、正確な測定ができず、問題となることがある。
特開平５－５５２３２号公報 特開平６－３３８５０７号公報 特許５４４０６９３号公報
　本発明は、上記従来技術の問題点に鑑みてなされたものであって、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法を提供することを目的とする。
　上記課題を達成するために、本発明では、基板の熱処理方法であって、
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法を提供する。
　このような基板の熱処理方法とすることで、イオン注入Ａにより導入された格子間シリコン（以下、Ｉと称する）が高濃度に存在するボロンと結合することで、Ｉの凝集を阻害し、残留欠陥の形成を防止することができる。
　また、前記準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることが好ましい。
　本発明では、準備するシリコン基板として、このようなシリコン基板全体が高濃度にボロンドープされたものを用いることができる。
　また、前記準備するシリコン基板を、前記シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層が形成されたものとすることが好ましい。
　このようなシリコン基板を準備することで、デバイス形成領域（上面）に高濃度のボロン層を用いたくない場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　この場合、前記シリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
　このような厚さとすることで、イオン注入Ａによりシリコンエピタキシャル層に導入されたＩはＲＴＡ熱処理工程中にシリコンエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、残留欠陥の形成を防止することができる。
　また、前記準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることが好ましい。
　このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥が形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　この場合、前記エピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
　このような厚さとすることで、イオン注入Ａによりシリコンエピタキシャル層に導入されたＩはＲＴＡ熱処理工程中にシリコンエピタキシャル層中を拡散し、シリコン基板中にイオン注入Ｂにより注入されたボロンと結合することができるので、イオン注入Ａによるイオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
　また、前記準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることが好ましい。
　このようなシリコン基板を準備することで、基板下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　この場合、前記エピタキシャル層の厚さを０．０１μｍ以上かつ１００μｍ以下とすることが好ましい。
　このような厚さとすることで、シリコンエピタキシャル層中のボロンの存在量が、イオン注入Ａにより導入されたＩを捕獲するのに十分となるため、欠陥の形成を防止することができる。
　この時、前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。
　このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　また、前記さらに形成されたエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。
　このような厚さとすることで、イオン注入Ａにより、さらに形成されたシリコンエピタキシャル層に導入されたＩは、ＲＴＡ熱処理工程中に、さらに形成されたシリコンエピタキシャル層中を拡散し、シリコンエピタキシャル層中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止することができる。
　また、前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。
　このようなシリコン基板を準備すれば、イオン注入残留欠陥が形成されない、ＲＴＡ熱処理されたシリコン基板を得ることができる。
　また、前記工程（３）において、前記ＲＴＡ熱処理するシリコン基板を、表面に酸化膜が形成されていないものとすることが好ましい。
　このようなＲＴＡ熱処理するシリコン基板とすることで、ウェーハの反りを抑制し、かつＲＴＡ熱処理時に、放射温度計で容易に温度の測定ができる。
　また、前記イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。
　このようなイオン注入Ａのドーズ量とすることで、安定してイオン注入ができ、かつ本発明により欠陥の形成を防止できる程度のイオン注入量とすることができる。
　また、前記ＲＴＡ熱処理を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持するものとすることが好ましい。
　このようなＲＴＡ熱処理条件とすることで、確実に結晶性の回復をして欠陥の発生を防止でき、かつプロセスが長くなり過ぎないようにすることができる。
　また、前記準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることが好ましい。
　本発明では、このようなシリコン基板を準備して、熱処理を行うことができ、イオン注入残留欠陥は基板形状によらずに形成されるため、ＦｉｎＦＥＴプロセスで欠陥の形成を防止する場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　以上のように、本発明によれば、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法を提供することができる。また、本発明によれば、例えば、ボロンをピーク濃度で２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下含む領域を形成したシリコン基板を用いることで、イオン注入残留欠陥の形成を防止でき、高い歩留まりを得ることができる。
実施例１と比較例１におけるＲＴＡ熱処理されたシリコン基板の断面の透過電子顕微鏡像である。 実施例１と比較例１におけるボロン濃度と欠陥密度の関係である。 実施例２と比較例２におけるＲＴＡ熱処理されたシリコン基板の断面の透過電子顕微鏡像である。 実施例３と比較例３におけるＲＴＡ熱処理されたシリコン基板の断面の透過電子顕微鏡像である。
　上述のように、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法の開発が求められていた。
　上述のように、従来技術ではプロセス数を増やしたり、イオン注入元素としては一般的でない炭素を導入したりする必要があった。そこで、本発明者は、イオン注入残留欠陥の形成を簡単かつ確実に防止する方法について鋭意検討を重ねた結果、例えば、ボロンをピーク濃度で２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下含む領域を形成したシリコン基板を用いることで、ボロンがＩの凝集を阻害し、イオン注入残留欠陥の形成を防止できることを見出し、本発明を完成させた。
　即ち、本発明は、基板の熱処理方法であって、
（１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
（２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
（３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
を含む基板の熱処理方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
　シリコン単結晶基板に対してイオンを注入すると、格子位置のシリコン原子が弾き出されて、格子間シリコン（Ｉ）とその抜け殻である空孔（Ｖ）が生成される。結晶性を回復させるために熱処理を行うと、ＶはＩ又は注入された原子と結合し、過剰なＩが残留する。過剰なＩは熱処理の過程で凝集し、｛３１１｝欠陥や転位ループが形成される。｛３１１｝欠陥は｛３１１｝面に沿ってＩが凝集した欠陥である。欠陥の形成を防止するためには、Ｉの凝集を阻害することが重要である。本発明では、イオン注入により導入されたＩがボロンと結合することで、Ｉの凝集を阻害することができる。
［工程（１）］
　工程（１）は、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程である。
　イオン注入により導入されたＩがボロンと結合することで、Ｉの凝集を阻害することができる。ボロンの濃度を２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度とすれば、残留欠陥の形成を防止できる。
　シリコン基板の製造方法は特に限定されない。チョクラルスキー法（Ｃｚｏｃｈｒａｌｓｋｉ　Ｍｅｔｈｏｄ：以下ＣＺ法という）により製造されたシリコン基板を用いても良いし、フローティングゾーン法（Ｆｌｏａｔｉｎｇ　Ｚｏｎｅ　Ｍｅｔｈｏｄ：以下ＦＺ法という）により製造されたシリコン基板を用いても良い。
　また、上述の準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることが好ましい。イオン注入残留欠陥は基板形状に依らずに形成されるため、ＦｉｎＦＥＴプロセスで欠陥の形成を防止する場合に好適である。
　以下、工程（１）でボロンの高濃度領域を有する準備するシリコン基板の各態様について、さらに詳細に説明する。
＜態様１＞
　準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることが好ましく、２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下とすればより好ましい。このように、本発明では準備するシリコン基板全体にボロンを高濃度にかつ均一にドープすることで、ボロンの高濃度領域を有するものとすることができる。このようなシリコン基板は、ＣＺ法あるいはＦＺ法でシリコン単結晶を育成する時にボロンを高濃度にドープし、得られた単結晶インゴットからシリコン基板を切り出すことで準備することができる。１×１０２１ａｔｏｍｓ／ｃｍ３より低い濃度とすれば、結晶中にボロンが固溶するため導入が容易である。２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度とすれば、イオン注入Ａにより基板に導入されたＩがボロンと結合することで、Ｉの凝集が阻害され、残留欠陥の形成を防止することができる。
　また、上述の準備するシリコン基板として、該シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層を形成したものを用いることができる。
　この場合、イオン注入Ａによってシリコンエピタキシャル層に生成したＩは拡散が速いため、ＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、高濃度ボロンを含むシリコン基板まで拡散する。シリコン基板まで拡散したＩはボロンと結合し、イオン注入部であるシリコンエピタキシャル層の過剰なＩの量を減少させるので、欠陥の形成を防止できる。このため、イオン注入部は高濃度のボロン領域に含まれている必要はなく、イオン注入部と高濃度のボロン領域との距離は離れていてもよい。
　また、上述のエピタキシャル層の厚さは０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、ＩはＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、より確実に欠陥の形成を防止できる。
　このようなシリコン基板を準備することで、デバイス形成領域（上面）に高濃度のボロン層を用いたくない場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様２＞
　準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることが好ましい。
　イオン注入Ａによりエピタキシャル層に導入されたＩが結晶性回復熱処理（ＲＴＡ熱処理）によりシリコン基板まで拡散し、イオン注入Ｂが施されたシリコン基板中のボロンとＩが結合することで、Ｉの凝集が阻害される。ボロンのピーク濃度の範囲は、２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。２×１０１９ａｔｏｍｓ／ｃｍ３以上とすれば、残留欠陥の形成を防止でき、５×１０２１ａｔｏｍｓ／ｃｍ３以下とすれば、イオン注入Ｂでイオンを注入するのに時間がかかり過ぎるのを防ぐことができる。
　イオン注入Ｂでは結晶中への固溶度以上のボロンを導入することができる。イオン注入Ｂはボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下となる注入条件で行えばよく、特に制限はない。エネルギーは、例えば原子の場合には０．１ｋｅＶ～６００ｋｅＶとすることができるし、クラスターを用いる場合には３～１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。ドーズ量はエネルギーに合わせて調整すればよい。クラスターのサイズは、ボロンの注入ができればよく、特に限定されない。クラスターとしては、例えば、ＢＦ２、ＢｘＨｙ（ｘ、ｙは数字）を用いることができる。
　イオン注入Ｂには、イオン源、特定のイオンのみを取り出す質量分析器、イオンを加速する加速器、基板（ウェーハ）を配置するチャンバーを別々に兼ね揃えた従来のイオン注入機を用いてもよいし、イオン源、加速部、及び基板（ウェーハ）が同一チャンバー内に配置してあるプラズマドーピング装置を用いてもよい。プラズマドーピング装置では従来のイオン注入装置よりも低エネルギーのイオンを短時間に高濃度で注入できる。
　上述のシリコンエピタキシャル層の厚さは０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、イオン注入Ａで導入されたＩがＲＴＡ熱処理工程中にエピタキシャル層中を拡散し、シリコン基板中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
　このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様３＞
　準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることが好ましい。
　イオン注入Ａによりシリコンエピタキシャル層に導入されたＩが該シリコンエピタキシャル層中のボロンと結合することで、Ｉの凝集を阻害することができる。上述のシリコンエピタキシャル層のボロン濃度を２×１０１９ａｔｏｍｓ／ｃｍ３以上とすることで、残留欠陥の形成を防止できる。また、１×１０２１ａｔｏｍｓ／ｃｍ３以下とすれば、シリコンエピタキシャル層の成長中に欠陥が形成され難いため好ましい。このような高濃度ボロンのエピタキシャル層は、エピタキシャル層成長中にドーパントガスを高濃度に導入することで形成することができる。
　シリコンエピタキシャル層は、基板全面に成長させてもよいし、イオン注入部の周囲に部分的に成長させてもよい。
　上述のシリコンエピタキシャル層の厚さは０．０１μｍ以上かつ１００μｍ以下とすることが好ましい。このようなシリコンエピタキシャル層の厚さとすることで、ボロンの存在量が、イオン注入Ａにより導入されたＩを捕獲するのに十分となるため、欠陥の形成を防止することができる。
　このようなシリコン基板を準備することで、基板下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適なＲＴＡ熱処理されたシリコン基板を得ることができる。
　また、前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることもできる。
　上述の、さらに形成されたシリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることが好ましい。このような厚さとすることで、イオン注入Ａにより、さらに形成されたシリコンエピタキシャル層に導入されたＩは、ＲＴＡ熱処理工程中に、上述のさらに形成されたシリコンエピタキシャル層中を拡散し、下層のシリコンエピタキシャル層中のボロンと結合することができるので、イオン注入部の過剰なＩの量を減少させ、欠陥の形成を防止できる。
　このようなシリコン基板を準備することで、上面及び下面のボロン量は少なくしたいが、残留欠陥を形成されないようにしたい場合に好適な、ＲＴＡ熱処理されたシリコン基板を得ることができる。
＜態様４＞
　また、前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることが好ましい。この場合、上層のエピタキシャル層のボロン濃度は、下層のボロン濃度より低ければよく、目的に応じて決定すればよい。エピタキシャル層を形成するシリコン基板のボロン濃度も任意である。
　このようなシリコン基板を準備すれば、イオン注入残留欠陥が形成されない、ＲＴＡ熱処理されたシリコン基板を得ることができる。
［工程（２）］
　工程（２）は、工程（１）で準備したシリコン基板表面にイオン注入Ａを行う工程である。
　イオン注入Ａには、イオン源、特定のイオンのみを取り出す質量分析器、イオンを加速する加速器、ウェーハを配置するチャンバーを別々に兼ね揃えた従来のイオン注入機を用いてもよいし、イオン源と加速部とウェーハが同一チャンバー内に配置してあるプラズマドーピング装置を用いてもよい。プラズマドーピング装置では従来のイオン注入装置よりも低エネルギーのイオンを短時間に高濃度で注入できる。
　イオン注入Ａのドーズ量は１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。１×１０１１ａｔｏｍｓ／ｃｍ２以上とすれば、イオン注入時間が長くなり、より安定した注入が可能となる。１×１０１６ａｔｏｍｓ／ｃｍ２以下とすれば、生成するＩの量が多くなり過ぎず、欠陥の形成を確実に防止することができる。イオンの注入量が多い場合には、結晶構造が変化し、長距離秩序はないが短距離秩序があるアモルファス層が形成されるが、アモルファス層の有無は特に限定されない。
　イオン注入Ａに用いる原子及びクラスターの種類は特に限定されない。どの原子、又はクラスターを注入した場合でも、過剰なＩが生成されるため、本発明は有効である。
　イオンのエネルギーは目的によって変えればよく、特に限定されない。例えば原子を用いる場合には０．１ｋｅＶ～１０ＭｅＶとすることができるし、クラスターを用いる場合には３～１００ｋｅＶ／ｃｌｕｓｔｅｒとすることができる。
［工程（３）］
　工程（３）は、工程（２）でイオン注入したシリコン基板にＲＴＡ熱処理を行い、該シリコン基板のイオン注入残留欠陥を回復させる工程である。
　ＲＴＡ熱処理は、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持することが好ましい。８００℃以上かつ１３００℃以下の温度で０．１秒以上保持すれば、Ｉは十分に拡散し、ボロンと結合するため、欠陥の発生をより確実に防止できる。１００秒以内とすれば、プロセスが長くなり過ぎるのを防止できる。
　ＲＴＡ熱処理するシリコン基板は表面にＣＶＤ酸化膜（酸化膜）が形成されていないものとすることが好ましい。表面のＣＶＤ酸化膜はドーパントの外方拡散を抑制するという点では有効であるが、ウェーハの反りの原因となり、デバイスの製造に悪影響を与える場合がある。また、ＲＴＡ熱処理炉においては、ウェーハの温度を放射温度計で測定するが、ＣＶＤ酸化膜があることにより、温度が正しく測定できなくなることがある。放射温度計は高温物から放射される赤外線の強度を温度に換算しており、例えば、ＲＴＡ熱処理するシリコン基板上にパターンが形成されていたり、放射率が変わったりすると、正確な測定ができない場合がある。シリコン基板（ウェーハ）の上面にデバイス層が形成されていれば、正確な温度の測定ができないため、シリコン基板（ウェーハ）の下面（裏面）の温度を測定するが、下面（裏面）にＣＶＤ酸化膜があると、正確な測定ができず、問題となることがある。
　尚、ここでいう「表面」とは、ＲＴＡ熱処理するシリコン基板のいずれかの表面を意味しており、「表面」には、上面、あるいは下面（裏面）等が含まれる。
　以上のように、本発明は、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法である。
　以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
［実施例１］
　基板のボロン濃度が２×１０１９、７×１０１９ａｔｏｍｓ／ｃｍ３であるエピタキシャルシリコン基板を各々準備した。シリコン基板の導電型、直径、結晶面方位、エピタキシャル層の抵抗率、導電型、厚さは、以下の通りである。
基板の導電型　　　　　　：ｐ型
直径　　　　　　　　　　：２００ｍｍ
結晶面方位　　　　　　　：（１００）
エピタキシャル層の抵抗率：２Ω・ｃｍ
エピタキシャル層の導電型：ｐ型
エピタキシャル層の厚さ　：３μｍ
次に、準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理するシリコン基板に酸化膜を形成しないでＲＴＡ（Ｒａｐｉｄ　Ｔｈｅｒｍａｌ　Ａｎｎｅａｌｉｎｇ）熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例１］
　準備するシリコン基板のボロン濃度を１×１０１５、６×１０１８、及び１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例１と同様にして基板の熱処理工程を行った。
　その後、実施例１及び比較例１でＲＴＡ熱処理した基板について、イオン注入残留欠陥を断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）観察した。図１に観察結果を示す。ボロン濃度が低い場合には欠陥層が２層形成されている。深い側の欠陥は飛程よりも深い部分に形成されるＥＯＲ（Ｅｎｄ　Ｏｆ　Ｒａｎｇｅ）欠陥であり、浅い側の欠陥は高濃度の砒素があることにより形成される欠陥である。欠陥の起源はいずれもＩの集合体である。実施例１では、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上の場合であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例１では、砒素によるＥＯＲのみならず、浅い側の欠陥が観察された。
　また、欠陥密度をカウントするために、ＲＴＡ熱処理後の試料をディンプルグラインダーで研磨し、平面ＴＥＭ観察した。ボロン濃度と欠陥密度の関係をまとめた結果を図２に示す。浅い側の欠陥はボロン濃度が高いほど減少していることがわかる。欠陥密度が５×１０８ｃｍ－３以下であれば、デバイス活性領域内に含まれる欠陥が１個以下となるので、デバイス性能に影響しないと考えられる。
［実施例２］
　実施例２、及び比較例２で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率　　：８～２０Ω・ｃｍ
直径　　　：２００ｍｍ
結晶面方位：（１００）
　次に、シリコン基板にボロンをイオン注入Ｂした。ドーズ量は５×１０１４ａｔｏｍｓ／ｃｍ２とし、エネルギーは８０ｋｅＶとした。次に、この上に、シリコンエピタキシャル層を形成した。シリコンエピタキシャル層の導電型はｐ型とし、抵抗率は２Ω・ｃｍとし、シリコンエピタキシャル層の厚さは３μｍとした。その後、ボロン濃度をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した。その結果、ボロンのピーク濃度は２×１０１９ａｔｏｍｓ／ｃｍ３であった。次に、以上のようにして準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例２］
　シリコン基板にボロンのイオン注入Ｂを行わないか、ドーズ量を２．５×１０１４ａｔｏｍｓ／ｃｍ２とした以外は、実施例２と同様にしてＲＴＡ熱処理工程を行った。尚、ドーズ量２．５×１０１４ａｔｏｍｓ／ｃｍ２でイオン注入を行った基板のＳＩＭＳで測定したボロンのピーク濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３であった。
　その後、実施例２及び比較例２でＲＴＡ熱処理を行ったシリコン基板について、イオン注入残留欠陥を断面ＴＥＭ観察した。図３に観察結果を示す。実施例２では、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例２では、浅い側の欠陥が観察された。
［実施例３］
　実施例３及び比較例３で用いたｐ型のシリコン基板の抵抗率、直径、結晶面方位は、以下の通りである。
抵抗率　　：８～２０Ω・ｃｍ
直径　　　：２００ｍｍ
結晶面方位：（１００）
　次に、シリコン基板に１０ｎｍの厚さの、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３であるシリコンエピタキシャル層を形成した。その上に、３μｍの厚さの、ボロン濃度が１×１０１５ａｔｏｍｓ／ｃｍ３であるシリコンエピタキシャル層をさらに形成した。次に、以上のようにして準備したシリコン基板に砒素をイオン注入Ａした。ドーズ量は、１×１０１５ａｔｏｍｓ／ｃｍ２とし、エネルギーは４００ｋｅＶとした。次に、結晶性を回復させるために、ＲＴＡ熱処理を行った。温度は１０００℃とし、時間は１０secとし、雰囲気は窒素とした。
［比較例３］
　下層のシリコンエピタキシャル層のボロン濃度を１×１０１５ａｔｏｍｓ／ｃｍ３及び、１×１０１９ａｔｏｍｓ／ｃｍ３とした以外は、実施例３と同様にして基板の熱処理工程を行った。
　その後、実施例３及び比較例３でＲＴＡ熱処理を行ったシリコン基板について、イオン注入残留欠陥を断面ＴＥＭ観察した。図４に観察結果を示す。実施例３では、ボロンの濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上であるため、浅い側の欠陥が観察されないことがわかった。一方、比較例３では、浅い側の欠陥が観察された。
　以上のように、本発明は、利便性の良い、イオン注入残留欠陥の発生しない、基板の熱処理方法であることが明らかとなった。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (15)

  1. 　基板の熱処理方法であって、
    （１）ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上である領域を有するシリコン基板を準備する工程、
    （２）前記シリコン基板表面にイオン注入Ａを行う工程、及び
    （３）前記シリコン基板にＲＴＡ熱処理を行い、前記シリコン基板のイオン注入残留欠陥を回復させる工程、
    を含むことを特徴とする基板の熱処理方法。
  2. 　前記準備するシリコン基板を、ボロンが２×１０１９ａｔｏｍｓ／ｃｍ３以上の濃度でドープされたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
  3. 　前記準備するシリコン基板を、前記シリコン基板の上に、該シリコン基板よりもボロン濃度の低いシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項２に記載の基板の熱処理方法。
  4. 　前記シリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項３に記載の基板の熱処理方法。
  5. 　前記準備するシリコン基板を、シリコン基板に、ボロン又はボロンを含むクラスターのイオン注入Ｂが施されることによって、ボロンのピーク濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ５×１０２１ａｔｏｍｓ／ｃｍ３以下の領域を形成した後に、該シリコン基板上にシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
  6. 　前記エピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項５に記載の基板の熱処理方法。
  7. 　前記準備するシリコン基板を、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
  8. 　前記エピタキシャル層の厚さを０．０１μｍ以上かつ１００μｍ以下とすることを特徴とする請求項７に記載の基板の熱処理方法。
  9. 　前記シリコンエピタキシャル層の表面に、ボロン濃度が１×１０１２ａｔｏｍｓ／ｃｍ３以上かつ２×１０１９ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層がさらに形成されたものとすることを特徴とする請求項７又は請求項８に記載の基板の熱処理方法。
  10. 　前記さらに形成されたシリコンエピタキシャル層の厚さを０．０１μｍ以上かつ２０μｍ以下とすることを特徴とする請求項９に記載の基板の熱処理方法。
  11. 　前記準備するシリコン基板を、シリコン基板上に、ボロン濃度が２×１０１９ａｔｏｍｓ／ｃｍ３以上かつ１×１０２１ａｔｏｍｓ／ｃｍ３以下であるシリコンエピタキシャル層が形成された後に、前記シリコンエピタキシャル層よりもボロン濃度が低いシリコンエピタキシャル層がさらに形成されたものとすることを特徴とする請求項１に記載の基板の熱処理方法。
  12. 　前記工程（３）において、前記ＲＴＡ熱処理するシリコン基板を、表面に酸化膜が形成されていないものとすることを特徴とする請求項１から請求項１１のいずれか一項に記載の基板の熱処理方法。
  13. 　前記イオン注入Ａのドーズ量を、１×１０１１ａｔｏｍｓ／ｃｍ２以上かつ１×１０１６ａｔｏｍｓ／ｃｍ２以下とすることを特徴とする請求項１から請求項１２のいずれか一項に記載の基板の熱処理方法。
  14. 　前記ＲＴＡ熱処理を、８００℃以上かつ１３００℃以下の温度で、０．１秒以上かつ１００秒以内の時間保持するものとすることを特徴とする請求項１から請求項１３のいずれか一項に記載の基板の熱処理方法。
  15. 　前記準備するシリコン基板を、上に凸形状を有するＦｉｎ構造部が形成されたものとすることを特徴とする請求項１から請求項１４のいずれか一項に記載の基板の熱処理方法。
PCT/JP2018/033734 2017-10-26 2018-09-12 基板の熱処理方法 WO2019082536A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017207631A JP2019080008A (ja) 2017-10-26 2017-10-26 基板の熱処理方法
JP2017-207631 2017-10-26

Publications (1)

Publication Number Publication Date
WO2019082536A1 true WO2019082536A1 (ja) 2019-05-02

Family

ID=66247872

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/033734 WO2019082536A1 (ja) 2017-10-26 2018-09-12 基板の熱処理方法

Country Status (3)

Country Link
JP (1) JP2019080008A (ja)
TW (1) TW201923842A (ja)
WO (1) WO2019082536A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112795886A (zh) * 2020-12-24 2021-05-14 上海治臻新能源装备有限公司 一种用于金属双极板成形的导电耐蚀预涂层及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034408A (ja) * 2019-08-15 2021-03-01 信越半導体株式会社 シリコン基板の熱処理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
WO2006098369A1 (ja) * 2005-03-15 2006-09-21 Nec Corporation 半導体装置の製造方法及び半導体装置
JP2006352142A (ja) * 2005-06-17 2006-12-28 Magnachip Semiconductor Ltd Ｃｍｏｓイメージセンサー及びその製造方法
JP2013201275A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置およびその製造方法、基板
JP2013222969A (ja) * 2012-04-13 2013-10-28 Taiwan Semiconductor Manufacturing Co Ltd 裏面照射型画像センサの反射防止層
WO2014033982A1 (ja) * 2012-08-28 2014-03-06 パナソニック株式会社 半導体素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015095484A (ja) * 2013-11-08 2015-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
WO2006098369A1 (ja) * 2005-03-15 2006-09-21 Nec Corporation 半導体装置の製造方法及び半導体装置
JP2006352142A (ja) * 2005-06-17 2006-12-28 Magnachip Semiconductor Ltd Ｃｍｏｓイメージセンサー及びその製造方法
JP2013201275A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置およびその製造方法、基板
JP2013222969A (ja) * 2012-04-13 2013-10-28 Taiwan Semiconductor Manufacturing Co Ltd 裏面照射型画像センサの反射防止層
WO2014033982A1 (ja) * 2012-08-28 2014-03-06 パナソニック株式会社 半導体素子の製造方法
JP2014099482A (ja) * 2012-11-13 2014-05-29 Sumco Corp 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP2015095484A (ja) * 2013-11-08 2015-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112795886A (zh) * 2020-12-24 2021-05-14 上海治臻新能源装备有限公司 一种用于金属双极板成形的导电耐蚀预涂层及其制备方法

Also Published As

Publication number Publication date
TW201923842A (zh) 2019-06-16
JP2019080008A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
US20200203418A1 (en) Method of producing semiconductor epitaxial wafer, semiconductor epitaxial water, and method of producing solid-state image sensing device
USRE49657E1 (en) Epitaxial wafer manufacturing method and epitaxial wafer
KR101882389B1 (ko) 반도체 에피택셜 웨이퍼의 제조방법, 반도체 에피택셜 웨이퍼, 및 고체 촬상 소자의 제조방법
US20090252974A1 (en) Epitaxial wafer having a heavily doped substrate and process for the preparation thereof
US9117676B2 (en) Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
JP5938969B2 (ja) エピタキシャルウエーハの製造方法および固体撮像素子の製造方法
WO2019082536A1 (ja) 基板の熱処理方法
TWI683350B (zh) 半導體磊晶晶圓之製造方法以及半導體元件的製造方法
TWI690628B (zh) 半導體磊晶晶圓及其製造方法以及固體攝影元件的製造方法
KR20050015983A (ko) 실리콘 웨이퍼 및 그의 제조 방법
JPS6392030A (ja) 半導体装置の製造方法
TWI726344B (zh) 磊晶矽晶圓的製造方法及磊晶矽晶圓
TWI643250B (zh) Method for manufacturing epitaxial wafer and epitaxial wafer
JP2021034408A (ja) シリコン基板の熱処理方法
JP7264100B2 (ja) シリコン単結晶基板中のドナー濃度の制御方法
TW201820477A (zh) 裝置形成方法
CN111710598A (zh) 半导体器件的形成方法
JPH06163574A (ja) 半導体装置の製造方法
US20130017674A1 (en) Cryogenic silicon ion-implantation and recrystallization annealing
JP2024085819A (ja) 半導体エピタキシャルウェーハの製造方法
JPH03201440A (ja) 半導体基板の裏面歪形成方法
JP2020035922A (ja) 半導体エピタキシャルウェーハの製造方法及び半導体デバイスの製造方法
JP2020170794A (ja) エピタキシャルシリコンウェーハの製造方法
JPH03129739A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18869646

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18869646

Country of ref document: EP

Kind code of ref document: A1