KR100670141B1 - Plasma display device - Google Patents

Plasma display device Download PDF

Info

Publication number
KR100670141B1
KR100670141B1 KR1020040075432A KR20040075432A KR100670141B1 KR 100670141 B1 KR100670141 B1 KR 100670141B1 KR 1020040075432 A KR1020040075432 A KR 1020040075432A KR 20040075432 A KR20040075432 A KR 20040075432A KR 100670141 B1 KR100670141 B1 KR 100670141B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
discharge
driving
board
Prior art date
Application number
KR1020040075432A
Other languages
Korean (ko)
Other versions
KR20060026617A (en
Inventor
김준연
김정남
김갑식
조성준
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040075432A priority Critical patent/KR100670141B1/en
Publication of KR20060026617A publication Critical patent/KR20060026617A/en
Application granted granted Critical
Publication of KR100670141B1 publication Critical patent/KR100670141B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
    • G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/28—Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치에 관한 것이다. 본 발명에 따르면, 유지방전 펄스 전압이 인가되는 X 전극과 Y 전극 사이에 중간전극을 형성한다. 그리고, 중간전극에 리셋파형 및 스캔 펄스 전압을 인가한다. 본 발명에 따르면, 유지 방전 기간의 초기 기간에는 X 전극과 중간 전극 사이에 숏갭 방전을 수행한 후에, 정상적인 유지방전 기간에서는 X 전극과 Y 전극 사이에 롱갭 방전을 수행한다. 따라서, 안정적인 방전을 수행할 수 있다. 또한, 중간 전극 구동회로가 위치한 중간 구동 보드를 Y 전극 구동회로가 위치한 주사 구동 보드보다 패널과 가깝게 배치하여 패턴의 길이를 줄임으로써 기생 성분에 의한 파형 왜곡 및 전력 소모를 저감할 수 있다.The present invention relates to a plasma display device. According to the present invention, an intermediate electrode is formed between the X electrode and the Y electrode to which the sustain discharge pulse voltage is applied. Then, a reset waveform and a scan pulse voltage are applied to the intermediate electrode. According to the present invention, short gap discharge is performed between the X electrode and the intermediate electrode in the initial period of the sustain discharge period, and long gap discharge is performed between the X electrode and the Y electrode in the normal sustain discharge period. Therefore, stable discharge can be performed. In addition, since the intermediate driving board on which the intermediate electrode driving circuit is located is disposed closer to the panel than the scan driving board on which the Y electrode driving circuit is located, the length of the pattern can be reduced to reduce waveform distortion and power consumption due to parasitic components.

중간전극, 구동 보드, 전력 소모Middle electrode, drive board, power consumption

Description

플라즈마 표시 장치{PLASMA DISPLAY DEVICE} Plasma display device {PLASMA DISPLAY DEVICE}

도 1은 종래 플라즈마 표시 장치의 전극 배열도이다. 1 is an electrode array diagram of a conventional plasma display device.

도 2는 종래 플라즈마 표시 장치의 구동 파형도이다. 2 is a driving waveform diagram of a conventional plasma display device.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 전극 배열도이다. 3 is an electrode array diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다. 4 is a driving waveform diagram of a plasma display device according to a first embodiment of the present invention.

도 5a 내지 도 5e는 본 발명의 실시예에 따른 구동파형에 기초한 벽전하 분포도이다. 5A through 5E are wall charge distribution diagrams based on driving waveforms according to an exemplary embodiment of the present invention.

도 6 및 도 7은 각각 본 발명의 제1 실시예에 따른 플라즈마 표시 장치 및 전극 배열을 나타내는 도면이다. 6 and 7 are diagrams illustrating a plasma display device and an electrode array according to the first embodiment of the present invention, respectively.

도 8은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이다.8 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention.

도 9는 본 발명의 제1 실시예에 따른 샤시 베이스의 개략적인 평면도이다.9 is a schematic plan view of the chassis base according to the first embodiment of the present invention.

도 10은 본 발명의 제2 실시예에 따른 샤시 베이스의 개략적인 평면도이다.10 is a schematic plan view of a chassis base according to a second embodiment of the present invention.

도 11은 본 발명의 제1 및 제2 실시예에 따른 구동 보드 배치에 따른 무효 소비 전력을 나타낸 표이다.11 is a table showing reactive power consumption according to the arrangement of the driving boards according to the first and second embodiments of the present invention.

본 발명은 플라즈마 표시 장치에 관한 것이다. The present invention relates to a plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 픽셀(pixel)이 매트릭스(matrix)형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형(DC형)과 교류형(AC형)으로 구분된다.Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size. The plasma display device is classified into a direct current type (DC type) and an alternating current type (AC type) according to the shape of a driving voltage waveform to be applied and the structure of a discharge cell.

직류형 플라즈마 표시 장치는 전극이 방전 공간에 그대로 노출되어 있어서 전압이 인가되는 동안 전류가 방전공간에 그대로 흐르게 되며, 이를 위해 전류제한을 위한 저항을 만들어 주어야 하는 단점이 있다. 반면 교류형 플라즈마 표시 장치에서는 전극을 유전체층이 덮고 있어 자연스러운 캐패시턴스 성분의 형성으로 전류가 제한되며 방전시 이온의 충격으로부터 전극이 보호되므로 직류형에 비해 수명이 길다는 장점이 있다. In the DC plasma display device, since the electrode is exposed to the discharge space as it is, current flows in the discharge space while voltage is applied, and there is a disadvantage in that a resistance for current limitation must be made. On the other hand, in the AC plasma display device, since the electrode covers the dielectric layer, the current is limited by the formation of a natural capacitance component, and the electrode is protected from the impact of ions during discharge.

도 1은 종래 플라즈마 표시 패널의 전극 배열도를 나타낸다. 1 shows an arrangement of electrodes of a conventional plasma display panel.

도 1에 도시한 바와 같이, 종래 플라즈마 표시 패널의 전극은 m×n의 매트릭스 구성을 가지고 있다. 열 방향으로 어드레스 전극(A1~Am)이 배열되어 있고 행방향으로 n행의 Y 전극(Y1~Yn) 및 X 전극(X1~Xn)이 교대로 배열되어 있다. 도 3에 도시된 방전셀(20)은 도 1에 도시된 방전셀(19)에 대응한다.As shown in Fig. 1, the electrode of the conventional plasma display panel has a matrix structure of m × n. The address electrodes A1 to Am are arranged in the column direction, and the n electrodes Y1 to Yn and the X electrodes X1 to Xn are alternately arranged in the row direction. The discharge cell 20 shown in FIG. 3 corresponds to the discharge cell 19 shown in FIG.

도 2는 종래의 플라즈마 표시 장치의 구동 파형도이다. 2 is a driving waveform diagram of a conventional plasma display device.

도 2에 도시한 플라즈마 표시 장치의 구동방법에 따르면 각 서브필드는 리셋 기간, 어드레스 기간, 유지기간으로 구성된다. According to the driving method of the plasma display device shown in Fig. 2, each subfield is composed of a reset period, an address period, and a sustain period.

리셋기간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다. The reset period serves to erase the wall charge state of the previous sustain discharge and to set up wall charge in order to stably perform the next address discharge.

어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. The address period is a period in which wall charges are accumulated on cells (addressed cells) that are turned on by selecting cells that are turned on and cells that are not turned on in the panel.

유지 기간은 X 전극 및 Y 전극에 유지방전 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The sustain period is a period in which a sustain discharge voltage is alternately applied to the X electrode and the Y electrode to perform a discharge for actually displaying an image on the addressed cell.

그런데, 종래의 플라즈마 표시 장치에 의하면 어드레스 기간 후 첫 번째 유지 방전 펄스 인가시 방전 셀 내에 충분한 프라이밍 전하(priming particle)가 생성되어 있지 않기 때문에, 방전 불량이 발생하는 문제점이 있었다. However, according to the conventional plasma display device, since there is not enough priming particles generated in the discharge cell when the first sustain discharge pulse is applied after the address period, there is a problem in that discharge failure occurs.

한편, 유지 방전 기간에서는 X 전극 및 Y 전극에 동일한 유지방전 전압을 교대로 인가하여, 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지 방전을 수행한다. 이때, 유지 방전 기간에 X 전극 및 Y 전극에 인가되는 파형은 대칭적인 파형이 인가되는 것이 바람직하다. 그러나, 종래의 플라즈마 표시 장치에 의하면 리셋 기간에 Y 전극(Y 전극에는 리셋 및 스캔을 위한 파형이 추가적으로 인가됨)에 인가되는 파형과 X 전극에 인가되는 파형이 다르기 때문에, Y 전극을 구동하기 위한 회로와 X 전극을 구동하기 위한 회로가 다르다. 이에 따라, X 전극 및 Y 전극의 구동회로가 임피던스 매칭이 되지 않아, 유지 방전 기간에서 X 전극 및 Y 전극에 교대로 인가되는 파형이 왜곡되어, 방전 불량이 발생하는 문제점이 발생한다.On the other hand, in the sustain discharge period, the same sustain discharge voltage is alternately applied to the X electrode and the Y electrode to perform sustain discharge for actually displaying an image on the addressed cell. At this time, the waveform applied to the X electrode and the Y electrode in the sustain discharge period is preferably a symmetrical waveform is applied. However, according to the conventional plasma display device, since the waveform applied to the Y electrode (an additional waveform for reset and scan is applied to the Y electrode) and the waveform applied to the X electrode differ from each other in the reset period, The circuit for driving the circuit and the X electrode are different. Accordingly, the driving circuits of the X electrode and the Y electrode do not have impedance matching, so that waveforms alternately applied to the X electrode and the Y electrode in the sustain discharge period are distorted, resulting in a problem of discharge failure.

본 발명이 이루고자 하는 기술적 과제는 방전 불량을 방지하기 위한 플라즈마 표시 장치를 제공하는 것이다. An object of the present invention is to provide a plasma display device for preventing a discharge failure.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 복수의 제1 전극 및 상기 복수의 제1 전극과 같은 방향으로 평행하게 배열되는 제2 전극을 포함하고, 상기 제1 전극과 제2 전극 사이에 각각 배열되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고 상기 플라즈마 표시 패널을 구동하기 위한 구동 전압을 생성하는 복수의 구동 보드를 포함하는 샤시 베이스를 포함한다.According to an aspect of the present invention, a plasma display device includes a plurality of first electrodes and a plurality of second electrodes arranged in parallel in the same direction as the plurality of first electrodes, and the first electrode and the second electrode. A plasma display panel including a plurality of third electrodes arranged between electrodes, and a chassis base including a plurality of driving boards to generate driving voltages for driving the plasma display panel.

여기서 상기 샤시 베이스는, 상기 복수의 제1 전극에 유지 방전 전압 펄스를 인가하는 주사 구동 보드, 상기 복수의 제3 전극에 주사 전압을 인가하는 중간 구동 보드, 그리고 상기 복수의 제3 전극 중 대응하는 제3 전극에 상기 주사 전압을 선택적으로 인가하는 복수의 선택회로를 포함하는 스캔 버퍼 보드를 포함한다. 이때 상기 주사 구동보드는 상기 스캔 버퍼 보드와 상기 중간 구동 보드 사이에 배치된다.
그리고 상기 중간 구동 보드는 상기 복수의 제3 전극에 리셋 파형을 인가한다.The chassis base may include a scan driving board applying a sustain discharge voltage pulse to the plurality of first electrodes, an intermediate driving board applying a scan voltage to the plurality of third electrodes, and a plurality of third electrodes. And a scan buffer board including a plurality of selection circuits to selectively apply the scan voltage to a third electrode. In this case, the scan driving board is disposed between the scan buffer board and the intermediate driving board.
The intermediate driving board applies a reset waveform to the plurality of third electrodes.

삭제delete

삭제delete

삭제delete

또한 상기 플라즈마 표시 장치에서, 상기 샤시 베이스는 상기 복수의 제2 전극에 유지 방전 전압 펄스를 인가하는 유지 구동 보드를 더 포함하며, 상기 유지 구동 보드는, 상기 주사 구동 보드가 배치된 샤시 베이스의 일측과 마주보는 타측에 근접하여 배치된다.
그리고 상기 중간 구동 보드는, 상기 복수의 제1 전극과 상기 복수의 제2 전극에 각각 유지 방전 전압 펄스를 인가하는 동안, 상기 복수의 제3 전극을 상기 유지 방전 전압 펄스와 동일한 레벨의 전압으로 바이어스한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. In the plasma display device, the chassis base further includes a sustain driving board applying a sustain discharge voltage pulse to the plurality of second electrodes, wherein the sustain driving board is formed on one side of the chassis base on which the scan driving board is disposed. It is disposed close to the other side facing the.
The intermediate driving board biases the plurality of third electrodes to the same level of voltage as the sustain discharge voltage pulse while applying sustain discharge voltage pulses to the plurality of first electrodes and the plurality of second electrodes, respectively. do.
DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

삭제delete

삭제delete

삭제delete

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치에 대하여 도 3과 도 4를 참고로 하여 상세하게 설명한다.First, a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 패널의 전극 배열도를 나타낸다. 3 illustrates an electrode arrangement diagram of a plasma display panel according to an exemplary embodiment of the present invention.

도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 패널은 열 방향으로 어드레스 전극(A1~Am)이 평행하게 배열되어 있고, n/2 + 1행의 Y 전극(Y1~Yn/2+1), X 전극(X1~Xn/2+1) 및 n 행의 중간 전극(이하 'M 전극')이 배열되어 있다. 즉, 본 발명의 실시예에 따르면 Y 전극 및 X 전극의 중간에 M 전극이 배열되어 있으며, Y 전극, X 전극, M 전극 및 어드레스 전극이 하나의 방전 셀(30)을 이루는 4 전극 구조를 가진다. As shown in FIG. 3, in the plasma display panel according to the exemplary embodiment of the present invention, the address electrodes A1 to Am are arranged in parallel in the column direction, and the Y electrodes Y1 to Yn / of n / 2 + 1 rows are arranged. 2 + 1), X electrodes (X1 to Xn / 2 + 1), and an intermediate electrode (hereinafter 'M electrode') of n rows are arranged. That is, according to the embodiment of the present invention, the M electrode is arranged in the middle of the Y electrode and the X electrode, and the Y electrode, the X electrode, the M electrode, and the address electrode have a four-electrode structure in which one discharge cell 30 is formed. .

이때, 본 발명의 실시예에 따르면 X 전극 및 Y 전극은 주로 유지 방전 전압파형을 인가하기 위한 전극의 역할을 하며, M 전극은 주로 리셋 파형 및 스캔 펄스 전압을 인가하기 위한 역할을 한다. At this time, according to the embodiment of the present invention, the X electrode and the Y electrode mainly serve as an electrode for applying a sustain discharge voltage waveform, and the M electrode mainly serves for applying a reset waveform and a scan pulse voltage.

도 4는 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동 파형도이며, 도 5a 내지 도 5e는 도 4에 도시한 구동 파형에 따른 벽전하 분포를 나타내는 도면이다. 4 is a driving waveform diagram of a plasma display device according to an exemplary embodiment of the present invention, and FIGS. 5A to 5E are diagrams showing wall charge distribution according to the driving waveform shown in FIG. 4.

이하에서는 도 4, 도 5a 내지 도 5e를 참조하여, 본 발명의 실시예에 따른 구동방법을 설명한다. Hereinafter, a driving method according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4 and 5A to 5E.

도 4에 도시한 본 발명의 제1 실시예에 따른 구동방법에 의하면, 각 서브필드는 리셋기간, 어드레스 기간, 유지기간으로 구성된다. According to the driving method according to the first embodiment of the present invention shown in Fig. 4, each subfield is composed of a reset period, an address period, and a sustain period.

본 발명의 제1 실시예에 따르면 리셋 기간은 소거 기간, M 전극 상승파형 기간 및 M 전극 하강파형 기간으로 이루어진다. According to the first embodiment of the present invention, the reset period includes an erasing period, an M electrode rising waveform period and an M electrode falling waveform period.

(1-1) 소거 기간 (I)(1-1) erasing period (I)

이 기간은 이전의 유지방전 기간에 형성된 벽전하를 소거하는 역할을 한다. 본 발명의 실시예에 따르면, 유지방전 기간의 마지막 시점에 X 전극에 유지방전 전압 펄스가 인가되고, Y 전극에는 X 전극에 인가된 전압보다 낮은 전압(예컨대, 접지 전압)이 인가되었다고 가정한다. 그러면, 도 5a와 같이, Y 전극 및 어드레스 전극에는 (+) 벽전하가 형성되고, X 전극 및 M 전극에는 (-) 벽전하가 형성된다. This period serves to erase wall charges formed in the previous sustain discharge period. According to the exemplary embodiment of the present invention, it is assumed that a sustain discharge voltage pulse is applied to the X electrode at the end of the sustain discharge period, and a voltage (for example, a ground voltage) lower than the voltage applied to the X electrode is applied to the Y electrode. Then, as illustrated in FIG. 5A, positive wall charges are formed on the Y electrode and the address electrode, and negative wall charges are formed on the X electrode and the M electrode.

소거 기간에서는 M 전극을 전압 Vs로 바이어스 시킨 상태에서, Y 전극에 접지 전압에서 Ve 전압까지 점진적으로 상승하는 파형(예를 들어, 램프 파형 또는 로그 파형)을 인가한다. 그러면, 도 5a에 도시한 바와 같이 유지 방전 기간시 형성된 벽전하는 소거된다. In the erase period, a waveform (for example, a ramp waveform or a log waveform) that gradually rises from the ground voltage to the Ve voltage is applied to the Y electrode while the M electrode is biased to the voltage Vs. Then, the wall charges formed during the sustain discharge period are erased as shown in Fig. 5A.

(1-2) M 전극 상승 파형기간 (Ⅱ)(1-2) M electrode rising waveform period (II)

이 기간 동안에는 X 전극 및 Y 전극을 접지전압으로 바이어스 시킨 상태에 서, M 전극에 전압 Vs에서 Vs+Vset으로 점진적으로 상승하는 파형(예를 들어, 램프 파형 또는 로그 파형)을 인가한다. 이 상승 파형이 인가되는 동안, 모든 방전 셀에서는 M 전극으로부터 어드레스 전극, X 전극 및 Y 전극으로 각각 미약한 리셋 방전이 일어난다. 그 결과, 도 5b에 도시한 바와 같이, M 전극에 (-) 벽전하가 축적되고, 동시에 어드레스 전극, X 전극 및 Y 전극에는 (+) 벽전하가 축적된다.During this period, a waveform (for example, a ramp waveform or a log waveform) gradually rising from the voltage Vs to Vs + Vset is applied to the M electrode while the X and Y electrodes are biased to the ground voltage. While this rising waveform is applied, weak reset discharges occur from the M electrodes to the address electrodes, the X electrodes, and the Y electrodes, respectively, in all the discharge cells. As a result, as shown in Fig. 5B, negative wall charges are accumulated at the M electrode, and positive wall charges are accumulated at the address electrode, the X electrode, and the Y electrode at the same time.

(1-3) M 전극 하강 파형기간 (Ⅲ)(1-3) M electrode falling waveform period (III)

이어서, 리셋기간의 후반에는 X 전극 및 Y 전극을 Vb로 바이어스 시킨 상태에서, M 전극에 전압 Vs부터 전압 Vnf를 향해 점진적으로 하강하는 파형(예를 들어, 램프 파형 또는 로그 파형)을 인가한다. Subsequently, in the second half of the reset period, while the X electrode and the Y electrode are biased to Vb, a waveform (for example, a ramp waveform or a log waveform) that gradually falls from the voltage Vs to the voltage Vnf is applied to the M electrode.

이 램프전압이 하강하는 동안 다시 모든 방전 셀에서는 미약한 리셋 방전이 일어난다. 이때, M 전극 하강 파형기간은 M 전극 상승 파형 기간에 의해 쌓인 벽전하를 천천히 감소시키기 위한 것이므로, 하강 파형의 시간을 길게 가지고 갈수록(즉, 기울기를 완만하게 할수록) 감소되는 벽전하량을 정밀하게 제어할 수 있기 때문에 어드레스 방전에 유리하다. While this ramp voltage is falling, weak reset discharge occurs again in all the discharge cells. At this time, since the M electrode falling waveform period is for slowly decreasing the wall charges accumulated by the M electrode rising waveform period, the wall charge amount that is decreased as the time of the falling waveform is longer (that is, the slope is gentler) is precisely controlled. This is advantageous for address discharge.

M 전극에 하강 파형을 인가한 결과, 모든 셀의 각 전극에 쌓였던 벽전하가 균등하게 소거되어, 도 5c에 도시된 바와 같이 어드레스 전극에는 (+) 벽전하가 축적되고, 동시에 X 전극, Y 전극 및 M 전극에는 (-) 벽전하가 축적된다.As a result of applying the falling waveform to the M electrode, the wall charges accumulated on each electrode of all the cells are evenly erased. As shown in FIG. 5C, positive wall charges are accumulated on the address electrode, and at the same time, the X electrode and the Y electrode And negative wall charges are accumulated on the M electrode.

(2) 어드레스 기간 (스캔 기간) (2) Address period (scan period)

어드레스 기간에서는 다수의 M 전극을 Vsch 전압으로 바이어스 시킨 상태에서 M 전극에 순차적으로 스캔 전압(예컨대, 접지 전압)을 인가하여 스캔 펄스를 인 가하고, 동시에 어드레스 전극에는 방전을 원하는 셀(즉, 켜지는 셀)에 어드레스 전압 Va를 인가한다. 이때, X 전극은 Vb 전압으로 바이어스 시키고, Y 전극은 접지 전압으로 유지한다. (즉, X 전극에 Y 전극의 전압보다 높은 전압을 인가한다.)In the address period, scan pulses are sequentially applied to the M electrodes while the plurality of M electrodes are biased to the Vsch voltage, and the scan pulses are applied to the M electrodes. The address voltage Va is applied to the cell). At this time, the X electrode is biased to the Vb voltage, and the Y electrode is maintained at the ground voltage. (I.e., apply a voltage higher than the voltage of the Y electrode to the X electrode.)

그러면, M 전극과 어드레스 전극 사이의 방전이 일어나면서, 방전이 X 전극 및 Y 전극으로 확장되고, 그 결과 도 5d에 도시한 바와 같이, Y 전극 및 M 전극에는 (+) 전하가 축적되고, X 전극 및 어드레스 전극에는 (-) 벽전하가 축적된다. Then, discharge occurs between the M electrode and the address electrode, and the discharge extends to the X electrode and the Y electrode. As a result, as shown in FIG. 5D, positive charges are accumulated in the Y electrode and the M electrode, and X Negative wall charges are stored in the electrodes and the address electrodes.

(3) 유지방전 기간(3) maintenance discharge period

본 발명의 제1 실시예에 따른 유지 방전 기간에 의하면, M 전극을 유지 방전 전압 Vs로 바이어스 시킨 상태에서, X 전극 및 Y 전극에 유지방전 전압 펄스를 교대로 인가한다. 이와 같은 전압의 인가를 통해 어드레스 기간에서 선택된 방전 셀에는 유지방전이 일어나게 된다. According to the sustain discharge period according to the first embodiment of the present invention, sustain discharge voltage pulses are alternately applied to the X electrode and the Y electrode while the M electrode is biased to the sustain discharge voltage Vs. The sustain discharge occurs in the discharge cells selected in the address period by applying such a voltage.

이때, 본 발명의 제1 실시예에 따르면 유지 방전 초기와 정상 시점에서는 서로 다른 방전 메커니즘에 의해 방전이 생기게 된다. 이하에서는 설명의 편의상 유지 방전 초기에 발생하는 방전을 숏갭 방전(short-gap discharge) 기간이라 칭하고, 정상 시점의 방전을 롱갭 방전(long-gap discharge) 기간이라 칭한다. At this time, according to the first embodiment of the present invention, the discharge is generated by different discharge mechanisms at the initial and normal time of sustain discharge. For convenience of explanation, hereinafter, the discharge generated at the beginning of the sustain discharge is referred to as a short-gap discharge period, and the discharge at the normal time is referred to as a long-gap discharge period.

(3-1) 숏갭 방전 기간(3-1) Short gap discharge period

유지방전의 시작 기간에서는 도 5e의 (a), (b)에 도시한 바와 같이, Y 전극에 (+) 전압 펄스가 인가되고 X 전극에 (-) 전압 펄스가 인가되지만(여기서, + 및 -의 부호는 X 전극에 인가된 전압과 Y 전극에 인가된 전압의 크기를 비교한 상대적인 개념으로서, Y 전극에 + 펄스 전압이 인가되었다는 의미는 Y 전극에 X 전극보다 큰 전압이 인가되었다는 것을 의미한다.), 동시에 M 전극에 (+) 전압펄스가 인가된다. 따라서, X 전극 및 Y 전극 사이에서만 방전이 일어나는 종래와 달리, X 전극과 Y 전극뿐만 아니라 M 전극과 X 전극과의 방전이 일어나게 된다. 특히, 본 발명의 제1 실시예에 따르면 X 전극과 Y 전극 사이의 거리보다 M 전극과 X 전극 사이의 거리가 더 가깝기 때문에, M 전극과 X 전극 사이에 인가되는 전계(electric field)가 더 크다. 따라서, M 전극과 X 전극 사이의 방전이 X 전극과 Y 전극 사이의 방전보다 주도적인 역할을 한다. 이처럼, 본 발명의 제1 실시예에서는 유지 방전 초기에 상대적으로 거리가 짧은 M 전극과 X 전극 사이의 방전이 주도적인 역할을 한다고 해서 이를 숏갭 방전이라 칭하는 것이다. In the start period of sustain discharge, as shown in (a) and (b) of FIG. 5E, a positive voltage pulse is applied to the Y electrode and a negative voltage pulse is applied to the X electrode (where + and − Is a relative concept comparing the magnitude of the voltage applied to the X electrode and the voltage applied to the Y electrode, and the fact that a + pulse voltage is applied to the Y electrode means that a voltage greater than the X electrode is applied to the Y electrode. At the same time, a positive voltage pulse is applied to the M electrode. Therefore, unlike the conventional case in which the discharge occurs only between the X electrode and the Y electrode, the discharge of the M electrode and the X electrode as well as the X electrode and the Y electrode occurs. In particular, according to the first embodiment of the present invention, since the distance between the M electrode and the X electrode is closer than the distance between the X electrode and the Y electrode, the electric field applied between the M electrode and the X electrode is larger. . Therefore, the discharge between the M electrode and the X electrode plays a dominant role than the discharge between the X electrode and the Y electrode. As described above, in the first embodiment of the present invention, since the discharge between the M electrode and the X electrode having a relatively short distance at the initial stage of the sustain discharge plays a dominant role, this is called a short gap discharge.

이와 같이, 본 발명의 제1 실시예에 따르면 유지 방전 초기에 상대적으로 높은 전계가 인가되어 수행되는 숏갭 방전이 발생하기 때문에, 어드레스 기간 후 첫 번째 유지 방전 펄스 인가시 방전 셀 내에 충분한 프라이밍 전하(priming particle)가 생성되어 있지 않더라도, 충분한 방전을 수행할 수 있다. As described above, according to the first embodiment of the present invention, since a short gap discharge occurs by applying a relatively high electric field at the initial stage of sustain discharge, sufficient priming charges in the discharge cell when the first sustain discharge pulse is applied after the address period. Even if no particles are generated, sufficient discharge can be performed.

(3-2) 롱갭 방전 기간(3-2) Long gap discharge period

유지 방전의 첫 번째 유지방전 펄스를 인가한 후에는, M 전극의 전압이 일정 전압(Vs)으로 바이어스 되기 때문에, M 전극과 X 전극 사이의 방전 또는 M 전극과 Y 전극 사이의 방전(즉, 숏갭 방전)은 방전에 기여하는 정도가 작아져서 주 방전은 X 전극 및 Y 전극 사이의 방전이 되고, 결국 X 전극 및 Y 전극에 교대로 인가되는 방전 펄스 수에 의해 입력된 영상을 표시할 수 있게 된다. After applying the first sustain discharge pulse of sustain discharge, since the voltage of the M electrode is biased to a constant voltage (Vs), the discharge between the M electrode and the X electrode or the discharge between the M electrode and the Y electrode (that is, a short gap) (Discharge) contributes to the discharge so that the main discharge becomes a discharge between the X electrode and the Y electrode, and finally the image inputted by the number of discharge pulses applied alternately to the X electrode and the Y electrode can be displayed. .

즉, 도 5e의 (d)에 도시하였듯이, 정상상태의 유지 방전 기간에서는 M 전극 에는 (-) 벽전하가 계속 축적되고, X 전극 및 Y 전극에는 (-) 벽전하와 (+) 벽전하가 교대로 축적된다. That is, as shown in (d) of FIG. 5E, in the steady state discharge period, negative wall charges continue to accumulate in the M electrode, and negative wall charges and positive wall charges in the X electrode and the Y electrode. Accumulate alternately.

이처럼 본 발명의 실시예에 따르면, 유지 방전 초기에는 X 전극과 M 전극(또는 Y 전극과 M 전극 사이)의 숏갭 방전에 의해 방전을 수행하기 때문에 프라이밍 파티클이 적은 상태에서도 충분한 방전을 수행하고, 정상적인 상태에서는 X 전극 및 Y 전극 사이의 롱갭 방전에 의해 방전을 수행하기 때문에 안정적인 방전을 수행할 수 있다. As described above, according to the embodiment of the present invention, since the discharge is performed by the short gap discharge of the X electrode and the M electrode (or between the Y electrode and the M electrode) at the initial stage of the sustain discharge, sufficient discharge is performed even in a state where there are few priming particles, and In the state, since the discharge is performed by the long gap discharge between the X electrode and the Y electrode, stable discharge can be performed.

또한, 본 발명의 실시예에 따르면, X 전극과 Y 전극에 거의 대칭적인 전압 파형이 인가되기 때문에, X 전극 및 Y 전극을 구동하기 위한 회로를 거의 동일하게 설계할 수 있다. 따라서, X 전극 및 Y 전극 사이의 회로 임피던스의 차를 거의 없앨 수 있기 때문에, 유지방전 기간에서 X 전극 및 Y 전극에 인가되는 펄스 파형의 왜곡을 감소시켜 안정적인 방전을 도모할 수 있다. Further, according to the embodiment of the present invention, since the voltage waveforms which are substantially symmetrical are applied to the X electrode and the Y electrode, the circuits for driving the X electrode and the Y electrode can be designed almost identically. Therefore, since the difference in circuit impedance between the X electrode and the Y electrode can be almost eliminated, it is possible to reduce the distortion of the pulse waveform applied to the X electrode and the Y electrode in the sustain discharge period, thereby achieving stable discharge.

또한, 도 4에 도시한 본 발명의 실시예에 따르면 X 전극과 Y 전극의 파형은 서로 뒤바뀌어도 구동이 가능하며, 또한 어드레스 기간에서 X 전극과 Y 전극과의 파형이 서로 바뀌어도 구동이 가능하다.In addition, according to the embodiment of the present invention shown in FIG. 4, the waveforms of the X electrode and the Y electrode can be driven even if they are reversed, and the driving can be performed even if the waveforms of the X electrode and the Y electrode are changed in the address period.

위에서 설명한 본 발명의 실시예에 따른 구동 방법에 따르면, M 전극에는 주로 리셋 파형 및 스캔 펄스 파형이 인가되고, X 전극 및 Y 전극에는 주로 유지 전압 파형이 인가된다. 이때, M 전극에 인가되는 리셋 파형은 도 4에 도시한 리셋 파형뿐만 아니라 3 전극 구조에서 사용되는 다양한 형태의 리셋 파형이 인가될 수 있다. According to the driving method according to the embodiment of the present invention described above, a reset waveform and a scan pulse waveform are mainly applied to the M electrode, and a sustain voltage waveform is mainly applied to the X electrode and the Y electrode. In this case, the reset waveform applied to the M electrode may be applied to not only the reset waveform shown in FIG. 4 but also various reset waveforms used in the three-electrode structure.

이러한 다양한 형태의 리셋 파형을 본 발명의 실시예에 따른 4 전극 구조에 적용하는 것은 위에서 설명한 내용으로부터 당업자가 용이하게 알 수 있는 것이므로, 이하에서는 설명을 생략한다. Application of such various types of reset waveforms to the four-electrode structure according to the exemplary embodiment of the present invention is readily apparent to those skilled in the art from the above description, and thus descriptions thereof will be omitted.

도 6은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 6 illustrates a plasma display device according to an exemplary embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(110), 어드레스 구동부(120), Y 전극 구동부(130), X 전극 구동부(140), M 전극 구동부(150) 및 제어부(160)를 포함한다. As shown in FIG. 6, a plasma display device according to an exemplary embodiment of the present invention includes a plasma display panel 110, an address driver 120, a Y electrode driver 130, an X electrode driver 140, and an M electrode driver ( 150 and the controller 160.

플라즈마 표시 패널(110)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 다수의 Y 전극(Y1~Yn), X 전극(X1~Xn) 및 Mij 전극을 포함한다. 이때, Mij 전극은 Yi 전극 및 Xj 전극 사이에 형성되는 전극을 의미한다. The plasma display panel 110 includes a plurality of address electrodes A1 to Am arranged in the column direction, a plurality of Y electrodes Y1 to Yn, X electrodes X1 to Xn, and Mij electrodes arranged in the row direction. Include. In this case, the Mij electrode means an electrode formed between the Yi electrode and the Xj electrode.

어드레스 구동부(120)는 제어부(160)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 120 receives an address driving control signal SA from the controller 160 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

Y 전극 구동부(130) 및 X 전극 구동부(140)는 제어부(160)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 Y 전극과 X 전극에 인가한다. The Y electrode driver 130 and the X electrode driver 140 receive the Y electrode driving signal SY and the X electrode driving signal SX from the controller 160 and apply them to the Y electrode and the X electrode, respectively.

M 전극 구동부(150)는 제어부(160)로부터 M 전극 구동신호(SM)를 수신하여 M 전극에 인가한다. 이때, M 전극 구동부(150) 및 X 전극 구동부(140)를 동일한 인쇄회로기판(printed circuit board; 이하 'PCB'라 함)에 설치한다면, 회로 구성을 컴팩트하게 할 수 있어 바람직하다. The M electrode driver 150 receives the M electrode driving signal SM from the controller 160 and applies the M electrode driving signal SM to the M electrode. In this case, if the M electrode driver 150 and the X electrode driver 140 are installed on the same printed circuit board (hereinafter, referred to as a PCB), the circuit configuration can be made compact.

제어부(160)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY), X 전극 구동신호(SX) 및 M 전극 구동신호(SM)를 생성하여 각각 어드레스 구동부(120), Y 전극 구동부(130), X 전극 구동부(140) 및 M 전극 구동부(150)에 전달한다. The controller 160 receives an image signal from the outside, generates an address driving control signal SA, a Y electrode driving signal SY, an X electrode driving signal SX, and an M electrode driving signal SM, respectively. 120, the Y electrode driver 130, the X electrode driver 140, and the M electrode driver 150.

이때, 본 발명의 실시예에 따르면, Y 전극 구동부(130)와 X 전극 구동부(140)는 플라즈마 표시 패널을 기준으로 반대 측면에 배치되어 있으며, M 전극 구동부(150)는 플라즈마 표시 패널의 한쪽 면(도 6에서는 X 전극 구동부쪽)에 배치되어 있다. 즉, 본 발명의 실시예에 따르면 모든 M 전극이 플라즈마 표시 패널의 한쪽 면에 위치한 M 전극 구동부(150)에 연결되어 있다. In this case, according to the exemplary embodiment of the present invention, the Y electrode driver 130 and the X electrode driver 140 are disposed on opposite sides of the plasma display panel, and the M electrode driver 150 is disposed on one side of the plasma display panel. It is arrange | positioned at the X electrode drive part side in FIG. That is, according to the exemplary embodiment of the present invention, all of the M electrodes are connected to the M electrode driver 150 disposed on one side of the plasma display panel.

도 7은 본 발명의 실시예에 따른 전극 배열 구조를 나타내는 도면이다.7 is a view showing an electrode array structure according to an embodiment of the present invention.

도 7에 도시한 바와 같이, 본 발명의 실시예에 따르면, Y 전극과 X 전극 사이에 각각 M 전극이 배열되어 있다. 도 7에서는 편의상, X 전극, Y 전극 및 M 전극을 각각 구동하기 위한 구동부가 위치하는 곳에 도면 부호를 기재하였다. As shown in Fig. 7, according to the embodiment of the present invention, M electrodes are arranged between the Y electrodes and the X electrodes, respectively. In FIG. 7, for the sake of convenience, reference numerals are described where the driving units for driving the X electrodes, the Y electrodes, and the M electrodes are located.

즉, 도 7에 따르면, Y 전극을 구동하기 위한 구동부가 왼쪽부분에 배치되어 있기 때문에 Y 전극의 왼쪽 부분에 도면부호를 붙였고, X 전극 및 M 전극을 구동하기 위한 구동부가 오른쪽 부분에 배치되어 있기 때문에, X 전극 및 M 전극의 오른쪽 부분에 도면부호를 붙였다. That is, according to FIG. 7, since the driving part for driving the Y electrode is disposed at the left part, the reference numeral is attached to the left part of the Y electrode, and the driving part for driving the X electrode and the M electrode is arranged at the right part. Therefore, reference numerals are attached to the right portions of the X electrode and the M electrode.

이와 같은 전극 배열 구조에서 어드레스 기간 중 M 전극의 스캔 순서는 싱글 스캔의 경우(스캔방향이 패널의 위에서 아래쪽으로 진행한다고 가정할 때) M1,M2,M3,…,MM1,MM2,MM3 순으로 스캔된다. 그리고, 듀얼 스캔의 경우에는 (M1,MM1),(M2,MM2),(M3,MM3) 순서로 스캔된다.In this electrode array structure, the scan order of the M electrodes during the address period is M1, M2, M3,... Scanned in the order of MM1, MM2, and MM3. In the case of dual scanning, the data is scanned in the order of (M1, MM1), (M2, MM2), and (M3, MM3).

다음, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구조에 대해서 도 8 및 도 9를 참조하여 자세하게 설명한다. 도 8은 본 발명의 실시예에 따른 플라즈마 표시 장치의 분해 사시도이며, 도 9는 본 발명의 제1 실시예에 따른 샤시 베이스의 개략적인 평면도이다.Next, a structure of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 8 and 9. 8 is an exploded perspective view of a plasma display device according to an exemplary embodiment of the present invention, and FIG. 9 is a schematic plan view of a chassis base according to the first exemplary embodiment of the present invention.

도 8에 나타낸 바와 같이, 플라즈마 표시 장치는 플라즈마 패널(210), 샤시 베이스(220), 전면 케이스(230) 및 후면 케이스(240)를 포함한다. 샤시 베이스(220)는 플라즈마 패널(210)에서 영상이 표시되는 면의 반대측에 배치되어 플라즈마 패널(210)과 결합된다. 전면 및 후면 케이스(230, 240)는 플라즈마 패널(210)의 전면 및 샤시 베이스(220)의 후면에 각각 배치되어, 플라즈마 패널(210) 및 샤시 베이스(220)와 결합되어 플라즈마 디스플레이 패널 장치를 형성한다. As shown in FIG. 8, the plasma display device includes a plasma panel 210, a chassis base 220, a front case 230, and a rear case 240. The chassis base 220 is disposed on the opposite side of the surface on which the image is displayed on the plasma panel 210 and is coupled to the plasma panel 210. The front and rear cases 230 and 240 are disposed at the front of the plasma panel 210 and the rear of the chassis base 220, respectively, and are combined with the plasma panel 210 and the chassis base 220 to form a plasma display panel device. do.

또한, 도 9에 나타낸 바와 같이, 샤시 베이스(220)에는 플라즈마 패널(210)의 구동에 필요한 보드(310-370)가 형성되어 있다. 어드레스 버퍼 보드(310)는 샤시 베이스(220)의 상부 및 하부에 각각 형성되어 있으며, 단일 보드로 이루어질 수도 있으며 복수의 보드로 이루어질 수도 있다. 도 9에서는 듀얼 구동을 하는 플라즈마 표시 장치를 예를 들어 설명하고 있지만, 싱글 구동의 경우에 어드레스 버퍼 보드(310)는 샤시 베이스(220)의 상부 및 하부 중 어느 한 곳에 배치된다. 이러한 어드레스 버퍼 보드(310)는 화상 처리 및 로직 보드(350)로부터 어드레스 구동 제어 신호를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 전압을 각 어드레스 전극(A1-Am)에 인가한다.As shown in FIG. 9, boards 310 to 370 required for driving the plasma panel 210 are formed in the chassis base 220. The address buffer board 310 is formed on the upper and lower portions of the chassis base 220, respectively, and may be formed of a single board or a plurality of boards. In FIG. 9, a plasma display apparatus for dual driving is described as an example. However, in the case of a single driving, the address buffer board 310 is disposed at one of the upper and lower portions of the chassis base 220. The address buffer board 310 receives an address driving control signal from an image processing and logic board 350 and applies a voltage to each address electrode A1-Am to select a discharge cell to be displayed.

중간 구동 보드(370)와 주사 구동 보드(320)는 샤시 베이스(220)의 좌측에 배치되어 있고, 유지 구동 보드(330)는 샤시 베이스(220)의 우측에 배치되어 있다. 중간 구동 보드(370)와 주사 구동 보드(320)는 스캔 버퍼 보드(340)를 거쳐 중간 전극(M1-Mn)과 주사 전극(Y1-Yn)에 각각 전기적으로 연결되어 있다. 스캔 버퍼 보드(340)는 중간 전극(M1-Mn)의 스캔에 필요한 동작을 한다. 주사 및 유지 구동 보드(320, 330)는 화상 처리 및 로직 보드(350)로부터 유지 방전 신호를 수신하여 주사 및 유지 전극(Y1-Yn, X1-Xn)에 유지방전 펄스를 번갈아 입력한다. 그러면 입력된 유지방전 펄스에 의해 선택된 방전 셀에서 유지 방전이 일어난다. The intermediate driving board 370 and the scan driving board 320 are disposed on the left side of the chassis base 220, and the holding driving board 330 is disposed on the right side of the chassis base 220. The intermediate driving board 370 and the scan driving board 320 are electrically connected to the intermediate electrodes M1-Mn and the scan electrodes Y1-Yn through the scan buffer board 340, respectively. The scan buffer board 340 performs an operation required for scanning the intermediate electrodes M1-Mn. The scan and sustain drive boards 320 and 330 receive sustain discharge signals from the image processing and logic board 350 to alternately input sustain discharge pulses to the scan and sustain electrodes Y1-Yn and X1-Xn. Then, sustain discharge occurs in the discharge cell selected by the input sustain discharge pulse.

화상 처리 및 로직 보드(350)는 외부로부터 영상 신호를 수신하여 어드레스 구동 제어 신호와 유지 방전 신호를 생성하여 각각 어드레스 구동 보드(310)와 주사 구동 보드(320), 유지 구동 보드(330) 및 중간 구동 보드(370)에 인가한다. 전원 보드(360)는 플라즈마 표시 장치의 구동에 필요한 전원을 공급한다. 화상 처리 및 로직 보드(350)와 전원 보드(360)는 샤시 베이스의 중앙에 배치된다.The image processing and logic board 350 receives an image signal from an external source and generates an address driving control signal and a sustain discharge signal to generate an address driving board 310, a scan driving board 320, a sustain driving board 330, and an intermediate circuit, respectively. The driving board 370 is applied. The power board 360 supplies power for driving the plasma display device. The image processing and logic board 350 and the power board 360 are disposed at the center of the chassis base.

이와 같이, 본 발명의 제1 실시예에 따른 샤시 베이스의 평면도에 따르면 중간 구동 보드(370)가 주사 구동 보드(320)보다 패널에 가깝게 위치한다. 그런데 도 4에 도시한 본 발명의 실시예에 따른 구동파형에 의하면, 중간 전극에는 리셋 파형과 어드레스 파형이 인가되고 Y 전극에는 유지방전 펄스가 인가된다. 따라서 중간 전극 구동부보다 Y 전극 구동부에 더 큰 전류가 흐른다. 따라서 도 9와 같은 배치에서는 주사 구동 보드(320)로부터 Y 전극에 이르는 전류 경로가 중간 구동 보드(370)에서 중간 전극에 이르는 전류 경로보다 길기 때문에 패턴에 형성되는 기생 성분에 의한 파형 왜곡 및 전력 소모가 증가하게 된다.As such, according to the plan view of the chassis base according to the first embodiment of the present invention, the intermediate driving board 370 is located closer to the panel than the scan driving board 320. However, according to the driving waveform according to the embodiment of the present invention shown in FIG. 4, the reset waveform and the address waveform are applied to the intermediate electrode, and the sustain discharge pulse is applied to the Y electrode. Therefore, a larger current flows in the Y electrode driver than in the intermediate electrode driver. Therefore, in the arrangement as shown in FIG. 9, since the current path from the scan driving board 320 to the Y electrode is longer than the current path from the intermediate driving board 370 to the intermediate electrode, waveform distortion and power consumption due to parasitic components formed in the pattern Will increase.

따라서 본 발명의 제2 실시예에서는 주사 구동 보드(320)로부터 Y 전극에 이르는 전류 경로를 단축한다.Therefore, in the second embodiment of the present invention, the current path from the scan driving board 320 to the Y electrode is shortened.

도 10은 이러한 본 발명의 제2 실시예에 따른 샤시 베이스의 평면도를 나타낸 것이다. 본 발명의 제2 실시예에서는 주사 구동 보드(320)와 중간 구동 보드(370)의 위치를 변경하였으며, 이 외의 구조는 본 발명의 제1 실시예와 동일하므로 중복된 설명을 생략한다.10 is a plan view of the chassis base according to the second embodiment of the present invention. In the second exemplary embodiment of the present invention, the positions of the scan driving board 320 and the intermediate driving board 370 are changed, and the rest of the structure is the same as the first exemplary embodiment of the present invention, and thus redundant description thereof is omitted.

즉, 도 10에 도시한 바와 같이, 본 발명의 제2 실시예에서는 주사 구동 보드(320)를 스캔 버퍼 보드(340)와 인접하도록 배치하고 중간 구동 보드(370)는 주사 구동 보드의 다음 단에 배치한다. 이와 같이 하면 주사 구동 보드(320)로부터 Y 전극에 이르는 전류 경로가 중간 구동 보드(370)에서 중간 전극에 이르는 전류 경로보다 짧아지므로 패턴에 형성되는 기생 성분에 의한 파형 왜곡 및 전력 소모를 줄일 수 있다.That is, as shown in FIG. 10, in the second embodiment of the present invention, the scan driving board 320 is disposed to be adjacent to the scan buffer board 340, and the intermediate driving board 370 is disposed at the next stage of the scan driving board. To place. In this way, since the current path from the scan driving board 320 to the Y electrode is shorter than the current path from the intermediate driving board 370 to the intermediate electrode, waveform distortion and power consumption due to parasitic components formed in the pattern can be reduced. .

도 11은 본 발명의 제1 및 제2 실시예의 보드 배치에 따른 유지기간에서의 무효전력을 나타내는 것으로, 유지 펄스 시퀀스를 500으로 설정한 경우의 무효전력을 나타낸 것이다.Fig. 11 shows reactive power in the sustain period according to the board arrangement of the first and second embodiments of the present invention, and shows reactive power when the sustain pulse sequence is set to 500. Figs.

도 11에 도시한 바와 같이, 본 발명의 제1 실시예의 보드 배치에 따르면 유지 기간에 240V의 유지방전 펄스가 X 전극과 Y 전극에 교대로 인가될 때 Y 전극 구동부에 흐르는 전류는 0.25A이고 이때의 무효전력은 60W이다. 그런데, 본 발명의 제2 실시예의 보드 배치에 따르면 유지 기간에 동일하게 240V의 유지방전 펄스가 X 전극과 Y 전극에 교대로 인가될 때 Y 전극 구동부에 흐르는 전류는 0.225A로 감소되며, 이때의 무효전력은 54W로 소비전력이 저감되었음을 알 수 있다.As shown in FIG. 11, according to the board arrangement of the first embodiment of the present invention, when a sustain discharge pulse of 240 V is applied to the X electrode and the Y electrode alternately in the sustain period, the current flowing in the Y electrode driver is 0.25 A, and The reactive power of is 60W. However, according to the board arrangement of the second embodiment of the present invention, when the sustain discharge pulse of 240 V is applied to the X electrode and the Y electrode alternately in the sustain period, the current flowing in the Y electrode driver is reduced to 0.225A, where It can be seen that the reactive power is reduced to 54W.

일반적으로 피크 상태에서의 유지 펄스 시퀀스가 1000 정도인 것을 감안할 때 본 발명의 제2 실시예에 따른 보드 배치를 적용하면 약 10W 이상의 소비전력을 저감할 수 있다.In general, considering that the sustain pulse sequence in the peak state is about 1000, applying the board arrangement according to the second embodiment of the present invention can reduce power consumption of about 10 W or more.

이상에서는 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명은 상기한 실시예에만 한정되는 것은 아니며 그 외의 다양한 변형이나 변경이 가능하다. 즉, 도면과 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various other modifications and changes are possible. That is, the drawings and the detailed description of the invention are merely exemplary of the invention, which are used only for the purpose of illustrating the invention and are not intended to limit the scope of the invention as defined in the claims or in the claims. . Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상에서 살펴본 바와 같이, X 전극과 Y 전극 사이에 중간 전극을 형성하고 중간 전극에 리셋 파형 및 스캔 파형을 인가하고, X 전극 및 Y 전극에 유지 방전 전압 파형을 인가함으로써, 방전 불량을 방지할 수 있다. As described above, discharge failure can be prevented by forming an intermediate electrode between the X electrode and the Y electrode, applying a reset waveform and a scan waveform to the intermediate electrode, and applying a sustain discharge voltage waveform to the X electrode and the Y electrode. have.

또한, 중간 전극 구동회로가 위치한 중간 구동 보드를 Y 전극 구동회로가 위치한 주사 구동 보드보다 패널과 가깝게 배치하여 패턴의 길이를 줄임으로써 기생 성분에 의한 파형 왜곡 및 전력 소모를 저감할 수 있다.In addition, since the intermediate driving board on which the intermediate electrode driving circuit is located is disposed closer to the panel than the scan driving board on which the Y electrode driving circuit is located, the length of the pattern can be reduced to reduce waveform distortion and power consumption due to parasitic components.

Claims (4)

복수의 제1 전극 및 상기 복수의 제1 전극과 같은 방향으로 평행하게 배열되는 제2 전극을 포함하고, 상기 제1 전극과 제2 전극 사이에 각각 배열되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널, 그리고A plasma display including a plurality of first electrodes and a second electrode arranged in parallel in the same direction as the plurality of first electrodes, and including a plurality of third electrodes arranged respectively between the first electrode and the second electrode Panel, and 상기 플라즈마 표시 패널을 구동하기 위한 구동 전압을 생성하는 복수의 구동 보드를 포함하는 샤시 베이스를 포함하며,A chassis base including a plurality of driving boards to generate driving voltages for driving the plasma display panel; 상기 샤시 베이스는,The chassis base, 상기 복수의 제1 전극에 유지 방전 전압 펄스를 인가하는 주사 구동 보드,A scan driving board applying a sustain discharge voltage pulse to the plurality of first electrodes, 상기 복수의 제3 전극에 주사 전압을 인가하는 중간 구동 보드, 그리고An intermediate driving board applying a scan voltage to the plurality of third electrodes, and 상기 복수의 제3 전극 중 대응하는 제3 전극에 상기 주사 전압을 선택적으로 인가하는 복수의 선택회로를 포함하는 스캔 버퍼 보드를 포함하며,A scan buffer board including a plurality of selection circuits for selectively applying the scan voltage to a corresponding third electrode of the plurality of third electrodes, 상기 주사 구동보드는 상기 스캔 버퍼 보드와 상기 중간 구동 보드 사이에 배치되는 플라즈마 표시 장치.And the scan driving board is disposed between the scan buffer board and the intermediate driving board. 제1항에 있어서, The method of claim 1, 상기 중간 구동 보드는, The intermediate drive board, 상기 복수의 제3 전극에 리셋 파형을 인가하는 플라즈마 표시 장치. And a reset waveform is applied to the plurality of third electrodes. 제1항에 있어서, The method of claim 1, 상기 샤시 베이스는 상기 복수의 제2 전극에 유지 방전 전압 펄스를 인가하는 유지 구동 보드를 더 포함하며,The chassis base further includes a sustain driving board applying a sustain discharge voltage pulse to the plurality of second electrodes. 상기 유지 구동 보드는,The holding drive board, 상기 주사 구동 보드가 배치된 샤시 베이스의 일측과 마주보는 타측에 근접하여 배치되는 플라즈마 표시 장치.And a plasma display device disposed adjacent to one side of the chassis base on which the scan driving board is disposed. 제1항 내지 제3항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 3, 상기 중간 구동 보드는,The intermediate drive board, 상기 복수의 제1 전극과 상기 복수의 제2 전극에 각각 유지 방전 전압 펄스를 인가하는 동안, 상기 복수의 제3 전극을 상기 유지 방전 전압 펄스와 동일한 레벨의 전압으로 바이어스하는 플라즈마 표시 장치.And applying the sustain discharge voltage pulses to the plurality of first electrodes and the plurality of second electrodes, respectively, while biasing the plurality of third electrodes to the same level of voltage as the sustain discharge voltage pulses.
KR1020040075432A 2004-09-21 2004-09-21 Plasma display device KR100670141B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040075432A KR100670141B1 (en) 2004-09-21 2004-09-21 Plasma display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040075432A KR100670141B1 (en) 2004-09-21 2004-09-21 Plasma display device

Publications (2)

Publication Number Publication Date
KR20060026617A KR20060026617A (en) 2006-03-24
KR100670141B1 true KR100670141B1 (en) 2007-01-16

Family

ID=37137927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040075432A KR100670141B1 (en) 2004-09-21 2004-09-21 Plasma display device

Country Status (1)

Country Link
KR (1) KR100670141B1 (en)

Also Published As

Publication number Publication date
KR20060026617A (en) 2006-03-24

Similar Documents

Publication Publication Date Title
KR100551010B1 (en) Driving method of plasma display panel and plasma display device
KR100590097B1 (en) Driving method of plasma display panel and plasma display device
JP4317172B2 (en) Plasma display device and driving method thereof
KR100590047B1 (en) Plasma display device and driving method thereof
KR100670141B1 (en) Plasma display device
KR100739062B1 (en) Plasma display device and driving method thereof
KR100728782B1 (en) Plasma display device and driving method thereof
KR100599658B1 (en) Plasma display device and driving method thereof
KR100560478B1 (en) Plasma display device and driving method of the same
KR100612340B1 (en) Plasma display device and driving method of the same
KR100599760B1 (en) Plasma display device and driving method of the same
KR100590020B1 (en) Plasma display device and driving method of the same
KR20060019859A (en) Plasma display device and driving method of plasma display panel
KR100599736B1 (en) Plasma display device and driving method thereof
KR100521497B1 (en) Plasma display device and driving method of plasma display panel
KR100627362B1 (en) Plasma display device and drving method thereof
KR100759378B1 (en) Plasma display device and driving method thereof
KR100649521B1 (en) Plasma display device
KR100612341B1 (en) Plasma display device and driving method of the same
KR100684790B1 (en) Plasma display and driving method thereof
KR20060019857A (en) Plasma display device and driving method of plasma display panel
KR100578978B1 (en) Plasma display device and driving method of plasma display panel
KR100684799B1 (en) Plasma display device and driving method thereof
KR100612342B1 (en) Plasma display device and driving method of the same
KR100599782B1 (en) Plasma display device and driving method of plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee