KR100631102B1 - 집적회로 및 집적회로 작동방법 - Google Patents
집적회로 및 집적회로 작동방법 Download PDFInfo
- Publication number
- KR100631102B1 KR100631102B1 KR1020047014340A KR20047014340A KR100631102B1 KR 100631102 B1 KR100631102 B1 KR 100631102B1 KR 1020047014340 A KR1020047014340 A KR 1020047014340A KR 20047014340 A KR20047014340 A KR 20047014340A KR 100631102 B1 KR100631102 B1 KR 100631102B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- selected memory
- coupled
- bit lines
- negative voltage
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
강유전성 메모리 셀들의 개선된 감지 방법이 개시되어 있다. 메모리 액세스가 개시되면, 비트라인들은 예컨대 -0.5 내지 -1.0V의 음전압으로 예비충전된다. 이는 유효 플레이트라인 펄스(VPLH)를 VPLH + 음전압의 크기까지 증가시킨다. 이것은 VHI 및 VLO 읽기 신호들간의 차이를 증가시켜, 센싱 윈도우를 증가시키게 된다.
Description
본 발명은 강유전성 메모리 집적회로(IC)에 관한 것이다. 보다 상세하게, 본 발명은 강유전성 메모리 IC에서의 읽기 신호 증가 방법에 관한 것이다.
강유전성 반도체 메모리 디바이스들에 사용하기 위하여 납 지르코네이트 티타네이트(PZT)와 같은 강유전성 금속 산화물 세라믹 물질들이 연구되어 왔다. 스트론튬 비스무스 탄탈레이트(SBT)와 같은 기타 강유전성 물질들도 사용될 수 있다. 도 1은 트랜지스터(130)와 강유전성 캐패시터(140)를 구비한 종래의 강유전성 메모리 셀(105)을 보여준다. 상기 캐패시터는 제1전극(141)과 제2전극(142) 사이에 끼워진 강유전성 금속 세라믹층을 포함한다. 상기 전극들은 통상적으로 백금과 같은 귀금속으로 형성된다. 전극(142)은 플레이트라인(plateline; 170)에 커플링되고, 전극(141)은 트랜지스터에 커플링되는데, 상기 트랜지스터는 트랜지스터 게이트에 커플링된 워드라인(150)의 (활성 또는 비활성) 상태에 따라, 비트라인(160)으로부터 캐패시터를 선택적으로 커플링 또는 디커플링시킨다. 복수의 셀들은 어레이를 형성하기 위하여 PL, BL 및 WL들에 의해 상호접속(interconnect)된다.
강유전성 메모리는 잔존 분극(remanent polarization)으로 캐패시터 내에 정 보를 저장한다. 메모리 셀에 저장된 논리값은 강유전성 캐패시터의 분극에 좌우된다. 캐패시터의 분극을 바꾸기 위해서는, 스위칭 전압(강제(coercive) 전압)보다 큰 전압이 그 전극들을 가로질러 적용되어야만 한다. 강유전성 캐패시터의 장점은, 전기장이 제거된 후에도 그 분극 상태를 유지함으로써, 비휘발성 메모리 셀을 얻을 수 있다는 점이다.
대기상태(standby) 동안, 캐패시터의 두 전극들은 같은 전위로 유지된다. 읽기를 수행하기 위하여, 메모리 셀의 비트라인은 0V로 예비충전(precharge)된다. 워드라인이 활성화되면, 캐패시터가 비트라인에 커플링된다. 플레이트라인 상에 펄스가 제공되면, 비트라인 상에 읽기 신호가 발생하게 된다. 만일 펄스가 캐패시터의 분극을 스위칭한다면, 비교적 큰 전하가 비트라인으로 흐르게 되어 전압 VHI를 발생시킨다. 다른 한편으로, 분극이 스위칭되지 않는다면, 비교적 작은 전하가 비트라인으로 흐르게 되어 VLO를 생성시킨다. 읽기 신호의 크기는 셀 캐패시터의 캐패시턴스와 비트라인 캐패시턴스의 비율에 좌우된다. 통상적으로, VLO는 0.6V 정도이고, VHI는 1.2V 정도이므로, 두 레벨간의 작은 차이를 발생시킨다. 감지 증폭기는 두 신호 레벨간의 차이를 식별(differentiate)하여야 하기 때문에, 레벨들간의 차이를 가능한 한 크게 하여 센싱 윈도우(sensing window)를 증가시키는 것이 바람직하다. 증가된 센싱 윈도우는 읽기 결함을 줄이고, 이에 따라 수율을 증가시키게 된다.
종래에는, 읽기 신호 VLO 및 VHI간의 차이를 증가시키는 것이 플레이트라인 상의 펄스 신호의 크기를 증가시킴으로써 달성된다. 하지만, 펄스 신호를 증가시키는 것은 IC의 신뢰성 및 성능에 악영향을 줄 수 있따. 예를 들어, 큰 펄스 신호들은 게이트 산화물 신뢰성을 떨어뜨리고, 전력 소비를 증가시키며, 펄스 신호 속도를 떨어뜨릴 수 있다.
앞서 논의된 바에 따라, 신뢰성 또는 성능을 떨어뜨리지 않으면서도 강유전성 메모리 IC에서의 센싱 윈도우를 증가시키는 것이 바람직하다.
본 발명은 강유전성 메모리 셀들의 어레이를 구비한 IC에서의 하이/로우 읽기 신호들의 차분(differential)을 증가시킴으로써 센싱 윈도우를 개선하는 방법에 관한 것이다. 일 실시예에서, 강유전성 메모리 셀들은 폴딩된 비트라인 아키텍처(folded bitline architecture)로 배치된다. 대안적으로, 상기 메모리 셀들은 체인형 아키텍처(chained architecture)로 배치된다. 감지 회로는 메모리 어레이의 비트라인들에 커플링된다. 음전압을 제공하는 전압원은 감지 회로에 커플링된다. 메모리 액세스가 개시되면, 감지 증폭기는 비트라인들을 음전압으로 예비충전한다. 상기 비트라인들을 음전압으로 예비충전함으로써, 유효 플레이트라인 펄스(VPLH)가 대략 VPLH + VBLN 까지 증가된다. 이는 VHI 및 VLO 읽기 신호들간의 차이의 증가를 초래하여, 센싱 윈도우를 증가시키게 된다.
도 1은 종래의 강유전성 메모리 셀을 도시한 도면;
도 2 및 도 3은 본 발명의 여러 실시예들에 따른 강유전성 메모리 블록의 컬럼(column)을 도시한 도면; 및
도 4 및 도 5는 각각 본 발명의 일 실시예에 따른 읽기 및 쓰기 액세스에 대한 타이밍 다이어그램을 도시한 도면이다.
본 발명은 일반적으로 강유전성 메모리 IC에서의 읽기 신호를 증가시키는 것에 관한 것이다. 읽기 신호를 증가시키는 것은 논리 1 및 논리 0 신호 레벨들간의 보다 큰 차분을 만들어내는데, 이는 감지 증폭기들의 센싱 윈도우를 증가시킨다는 장점을 가진다.
도 2는 본 발명의 일 실시예에 따른 강유전성 메모리 IC의 일부분(200)을 보여준다. 도시된 바와 같이, 상기 일부분은 폴딩된 비트라인 아키텍처로 구성되는 어레이의 비트라인 쌍(260)을 포함한다. 개방형(open)과 같은 다른 타입의 비트라인 아키텍처들도 유용하다. 비트라인 쌍은 제1비트라인(260a) 및 제2비트라인(260b)을 포함한다. 어레이는 복수의 워드라인(250)에 의해 교차되는 복수의 비트라인 쌍을 포함한다. 통상적으로, 하나의 비트라인은 비트라인 트루(true)라고 하며, 나머지 다른 하나는 비트라인 컴플리먼트(complement)라고 한다. 일 실시예에서, 비트라인들은 제1(좌측) 및 제2(우측) 섹션(또는 블록)(203, 204)으로 분리된다. 메모리 셀(105)은 워드라인과 비트라인 사이의 엇갈린 교차부(alternate intersection) 내에 위치된다. 비트라인 쌍 내에서, 워드라인은 하나의 메모리 셀을 선택한다.
워드라인 구동회로(280)는 워드라인에 커플링되고, 감지 회로(285)는 비트라인의 일 단부에 커플링된다. 일 실시예에서는, 제1감지회로(285a) 및 제2감지회로(285b)가 상기 어레이의 각각의 제1 및 제2비트라인 섹션들에 제공된다. 본 발명의 일 실시예에 따르면, 음전압원(295)(VBLN)이 감지 회로들에 커플링된다. 상기 감지 회로는, 예컨대 감지 증폭기들과 예비충전회로를 포함한다. 상기 워드라인 구동회로는 행 디코더(row decoder)에 의해 제어되고, 감지 회로들은 열 디코더(column decoder)들에 의해 제어된다. 플레이트라인 구동회로는 플레이트라인들에 커플링된다. 예컨대, 플레이트라인 구동회로를 제어하도록 플레이트라인 디코더가 채택될 수 있다. 대안적으로는, 플레이트라인들이 어떤 방향으로 배치되는지에 따라, 플레이트라인 구동회로를 제어하는데 행 또는 열 디코더 중 어느 하나가 사용될 수 있다.
도 3은 본 발명의 또 다른 실시예에 따른 메모리 IC의 일부분을 보여준다. 도시된 바와 같이, 상기 일부분은 한 쌍의 비트라인(비트라인 BL 및 비트라인 컴플리먼트 /BL)을 포함한다. 각각의 비트라인들은 직렬(series) 아키텍처로 배치된 제1 및 제2그룹의 메모리 셀(310a-b 또는 310c-d)들을 포함한다. 이러한 메모리 아키텍처는, 예컨대 본 명세서에서 모든 목적을 위해 참고문헌으로 채택하고 있는, "A Sub-40ns Chain FRAM Architecture with 7ns Cell-Plate-Line Drive", IEEE JOURNAL OF SOLID-STATE CIRCUITS. VOL. 34. NO. 11에 개시되어 있다. 한 그룹의 메모리 셀들(그 각각이 캐패시터에 커플링된 트랜지스터(342)와 병렬로 되어 있음) 은 직렬로 커플링된다. 셀 트랜지스터의 게이트들은 워드라인(WL)들에 커플링된다. 일 메모리 그룹의 일 단부를 비트라인에 선택적으로 커플링시키는 한편, 다른 단부는 다른 메모리 그룹의 비트라인 및 플레이트라인(PL 또는 /PL)에 공통으로 커플링되도록 하기 위하여 선택 트랜지스터(330)가 제공된다. 동일한 비트라인의 메모리 그룹들을 위한 선택 트랜지스터들은 선택된 워드라인에 따라 블록 선택 신호(BS)에 의해 제어된다. PL은 BL의 메모리 그룹들에 커플링되는 한편, /PL은 /BL의 메모리 그룹들에 커플링된다.
여러 비트라인 쌍들은 메모리 블록을 형성하도록 워드라인들을 통해 상호접속된다. 상기 메모리 블록은 제1(좌측) 및 제2(우측) 섹션(302, 303)으로 분리되며, 그 각각은 비트라인의 체인을 포함한다. 메모리 액세스 시에는, 단지 하나의 섹션만이 액세스된다(좌측 또는 우측). 선택된 셀의 메모리 체인이 어떤 비트라인에 위치되는지에 따라, BS0 또는 BS1이 활성화된다.
워드라인 구동회로는 워드라인들에 커플링되며, 감지 회로는 비트라인들의 일 단부에 커플링된다. 감지 회로는 비트라인들의 하나의 단부에 커플링된다. 상기 감지 회로(385)는, 예컨대 감지 증폭기들과 예비충전회로를 포함한다. 본 발명의 일 실시예에 따르면, 음전압원(395)(VBLN)이 감지 회로들에 커플링된다. 상기 워드라인 구동회로는 행 디코더에 의해 제어되며, 감지 회로는 열 디코더들에 의해 제어된다.
본 발명에 따르면, 읽기 신호는 비트라인들을 음전압(VBLN)까지 예비충전시킴 으로써 증가된다. 일 실시예에서, VBLN은 VLO와 거의 같은 크기이다. 일 실시예에서, VBLN은 대략 -0.5V 내지 -1.0V와 같다. VBLN은 VLO가 거의 0V와 같거나 0V보다 약간 크도록 함으로써, 읽기 전압이 음전압이 되지 않도록 보장하는 것이 바람직하다. 음의 VBLN을 제공함으로써, PL 상의 펄스의 유효 크기는 VPLH의 증가없이 VPLH
에서 대략 VPLH + VBLN 까지 증가된다. 이는 IC의 신뢰성 및 성능에 악영향을 미치지 않으면서 VHI와 VLO간의 차이의 증가를 발생시킨다. 상기 비트라인들은, 예컨대 비트라인들에 커플링되는 감지 증폭기들의 일부분인 비트라인 예비충전회로를 이용하여 예비충전된다.
도 4는 본 발명의 일 실시예에 따른 읽기 액세스 시에 메모리 IC의 타이밍 다이어그램을 보여준다. 대기상태 동안, 비트라인들은 0V로 예비충전된다. 메모리 읽기 액세스가 t1에서 개시되면, 비트라인은 VBLN으로 예비충전된다. t2에서, 어드레스에 대응하는 워드라인이 활성화된다. 펄스 VPLH는 t3에서 플레이트라인 상에 제공된다. 상기 펄스는 선택된 메모리 셀의 캐패시터를 가로지르는 전기장을 발생시킨다. 전기장이 캐패시터의 극성을 전환시키는 지의 여부에 따라, VHI 또는 VLO가 비트라인 상에 있게 된다. t4에서, 감지 증폭기가 활성화되어, 만일 VHI가 비트라인 상에 있거나 또는 VLO가 비트라인 상에 있다면, 비트라인들을 VBLH로 구동시키게 된다. t5에서 감지 증폭기로부터 데이터가 읽히게 된다. 데이터의 재기록(write back)을 위하여, 플레이트라인은 t6에서 0V로 떨어지기 시작한다. 비트라인들은 t7에서 0V로 예비충전되고, 워드라인은 t8에서 비활성화됨으로써, 읽기 액세스를 종료하게 된다.
도 5는 본 발명의 일 실시예에 따른 쓰기 액세스의 타이밍 다이어그램을 보여준다. 상기 쓰기 액세스는, t5에서 데이터를 읽어내는 대신 감지 증폭기 래치(latch)가 메모리 셀 안에 쓰여질 데이터에 따라 플립(flip)되는 것을 제외하고는, 일반적으로 읽기 액세스와 동일하다.
지금까지 본 발명은 여러 실시예들을 참조하여 특별히 도시되고 설명되었지만, 당업자에게는 본 발명의 기술적 사상 및 범위에서 벗어나지 않고도 다양한 수정예 및 변형예가 가능하다는 것은 자명하다. 따라서, 본 발명의 범위는 상기 상세한 설명에 국한되는 것이 아니라 첨부된 청구범위와 그 균등론의 전 범위를 참조하여 결정되어야만 한다.
Claims (35)
- 집적회로(IC)에 있어서,비트라인 및 워드라인에 의해 상호접속된 강유전성 메모리 셀들의 어레이;상기 비트라인들에 커플링된 감지 회로; 및상기 감지 회로에 커플링된 전압원을 포함하여 이루어지고,상기 전압원은 음전압을 제공하며, 상기 감지 회로는 메모리 액세스의 준비 시에 상기 비트라인들을 상기 음전압과 같은 예비충전 전압 레벨로 예비충전시키는 것을 특징으로 하는 집적회로.
- 제1항에 있어서,상기 강유전성 메모리 셀들의 어레이는 폴딩된-비트라인 아키텍처로 구성되는 것을 특징으로 하는 집적회로.
- 제1항에 있어서,상기 강유전성 메모리 셀들의 어레이는 직렬 아키텍처로 구성되는 것을 특징으로 하는 집적회로.
- 제1항에 있어서,선택된 메모리 셀은 상기 선택된 메모리 셀의 캐패시터의 극성에 따라, 상기 선택된 메모리 셀이 커플링되는 비트라인들 상의 VLO 또는 VHI와 같은 읽기 전압을 야기하는 것을 특징으로 하는 집적회로.
- 삭제
- 제4항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로.
- 삭제
- 삭제
- 제2항에 있어서,선택된 메모리 셀은 상기 선택된 메모리 셀의 캐패시터의 극성에 따라, 상기 선택된 메모리 셀이 커플링되는 비트라인들 상의 VLO 또는 VHI와 같은 읽기 전압을 야기하는 것을 특징으로 하는 집적회로.
- 삭제
- 제9항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로.
- 삭제
- 삭제
- 제3항에 있어서,선택된 메모리 셀은 상기 선택된 메모리 셀의 캐패시터의 극성에 따라, 상기 선택된 메모리 셀이 커플링되는 비트라인들 상의 VLO 또는 VHI와 같은 읽기 전압을 야기하는 것을 특징으로 하는 집적회로.
- 삭제
- 제14항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 집적회로(IC) 작동방법에 있어서,워드라인 및 비트라인에 의해 상호접속된 메모리 셀들의 어레이를 제공하는 단계를 포함하여 이루어지고, 비트라인들은 비트라인 쌍들로 그룹화되며, 그 각각은 감지 증폭기 회로에 커플링되고;상기 비트라인들을 메모리 액세스의 준비 시에 예비충전 전압 레벨로 예비충전시키는 단계를 포함하여 이루어지며, 상기 예비충전 전압 레벨은 음전압과 같고;상기 비트라인 쌍들 중 하나로부터 선택된 메모리 셀을 액세스하는 단계를 포함하여 이루어지며, 선택된 메모리 셀은 상기 선택된 메모리 셀의 캐패시터의 극성에 따라, 상기 선택된 메모리 셀이 커플링되는 비트라인들 상의 VLO 또는 VHI와 같은 읽기 전압을 야기하는 것을 특징으로 하는 집적회로 작동방법.
- 제28항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로 작동방법.
- 삭제
- 제30항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로 작동방법.
- 제28항에 있어서,상기 메모리는 강유전성 메모리 셀들을 포함하는 것을 특징으로 하는 집적회로 작동방법.
- 제32항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로 작동방법.
- 삭제
- 제34항에 있어서,상기 음전압은 대략 -0.5 내지 -1.0V와 같은 것을 특징으로 하는 집적회로 작동방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/103,278 | 2002-03-21 | ||
US10/103,278 US6972983B2 (en) | 2002-03-21 | 2002-03-21 | Increasing the read signal in ferroelectric memories |
PCT/EP2003/002948 WO2003081597A1 (en) | 2002-03-21 | 2003-03-20 | Increasing the read signal in ferroelectric memories |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040093134A KR20040093134A (ko) | 2004-11-04 |
KR100631102B1 true KR100631102B1 (ko) | 2006-10-02 |
Family
ID=28452365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047014340A KR100631102B1 (ko) | 2002-03-21 | 2003-03-20 | 집적회로 및 집적회로 작동방법 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6972983B2 (ko) |
EP (1) | EP1485920B1 (ko) |
JP (1) | JP3970846B2 (ko) |
KR (1) | KR100631102B1 (ko) |
CN (1) | CN1643611A (ko) |
DE (1) | DE60305668T2 (ko) |
TW (1) | TWI255460B (ko) |
WO (1) | WO2003081597A1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3800179B2 (ja) * | 2003-01-17 | 2006-07-26 | セイコーエプソン株式会社 | 強誘電体記憶装置及び表示用駆動ic |
US7196924B2 (en) | 2004-04-06 | 2007-03-27 | Macronix International Co., Ltd. | Method of multi-level cell FeRAM |
US7425659B2 (en) * | 2006-01-31 | 2008-09-16 | Exxonmobil Chemical Patents Inc. | Alkylaromatics production |
KR100800378B1 (ko) * | 2006-08-24 | 2008-02-01 | 삼성전자주식회사 | 메모리 소자 및 그의 제조방법 |
US7852114B2 (en) * | 2008-08-14 | 2010-12-14 | Nantero, Inc. | Nonvolatile nanotube programmable logic devices and a nonvolatile nanotube field programmable gate array using same |
US10373665B2 (en) | 2016-03-10 | 2019-08-06 | Micron Technology, Inc. | Parallel access techniques within memory sections through section independence |
US10403389B2 (en) | 2016-06-16 | 2019-09-03 | Micron Technology, Inc. | Array plate short repair |
US9941021B2 (en) * | 2016-06-16 | 2018-04-10 | Micron Technology, Inc. | Plate defect mitigation techniques |
US10109350B2 (en) * | 2016-07-29 | 2018-10-23 | AP Memory Corp., USA | Ferroelectric memory device |
US10586583B2 (en) * | 2018-03-08 | 2020-03-10 | Cypress Semiconductor Corporation | Ferroelectric random access memory sensing scheme |
US10622050B2 (en) | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5691935A (en) * | 1995-07-13 | 1997-11-25 | Douglass; Barry G. | Memory element and method of operation thereof |
JPH09185890A (ja) | 1996-01-08 | 1997-07-15 | Hitachi Ltd | 強誘電体記憶装置 |
JP3766181B2 (ja) * | 1996-06-10 | 2006-04-12 | 株式会社東芝 | 半導体記憶装置とそれを搭載したシステム |
JP3862333B2 (ja) * | 1996-12-10 | 2006-12-27 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
KR100297874B1 (ko) * | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
KR100275107B1 (ko) | 1997-12-30 | 2000-12-15 | 김영환 | 강유전체메모리장치및그구동방법 |
EP0928004A3 (en) * | 1997-12-31 | 1999-12-15 | Texas Instruments Inc. | Ferroelectric memory |
JP4326049B2 (ja) | 1998-10-27 | 2009-09-02 | 富士通マイクロエレクトロニクス株式会社 | 書き込みを高速化したメモリデバイス |
JP2001319471A (ja) * | 2000-05-09 | 2001-11-16 | Fujitsu Ltd | 強誘電体メモリ |
JP2001319472A (ja) * | 2000-05-10 | 2001-11-16 | Toshiba Corp | 半導体記憶装置 |
JP4049519B2 (ja) | 2000-07-17 | 2008-02-20 | 松下電器産業株式会社 | 強誘電体記憶装置 |
JP3913451B2 (ja) * | 2000-08-23 | 2007-05-09 | 株式会社東芝 | 半導体記憶装置 |
JP4040243B2 (ja) | 2000-09-08 | 2008-01-30 | 株式会社東芝 | 強誘電体メモリ |
-
2002
- 2002-03-21 US US10/103,278 patent/US6972983B2/en not_active Expired - Fee Related
-
2003
- 2003-03-17 TW TW092105840A patent/TWI255460B/zh not_active IP Right Cessation
- 2003-03-20 KR KR1020047014340A patent/KR100631102B1/ko not_active IP Right Cessation
- 2003-03-20 DE DE60305668T patent/DE60305668T2/de not_active Expired - Lifetime
- 2003-03-20 WO PCT/EP2003/002948 patent/WO2003081597A1/en active IP Right Grant
- 2003-03-20 CN CNA038065568A patent/CN1643611A/zh active Pending
- 2003-03-20 JP JP2003579227A patent/JP3970846B2/ja not_active Expired - Fee Related
- 2003-03-20 EP EP03714866A patent/EP1485920B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TWI255460B (en) | 2006-05-21 |
US20040076031A1 (en) | 2004-04-22 |
EP1485920B1 (en) | 2006-05-31 |
US6972983B2 (en) | 2005-12-06 |
DE60305668T2 (de) | 2007-05-16 |
WO2003081597A1 (en) | 2003-10-02 |
KR20040093134A (ko) | 2004-11-04 |
EP1485920A1 (en) | 2004-12-15 |
DE60305668D1 (de) | 2006-07-06 |
JP2005520275A (ja) | 2005-07-07 |
JP3970846B2 (ja) | 2007-09-05 |
TW200304652A (en) | 2003-10-01 |
CN1643611A (zh) | 2005-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5959922A (en) | Ferroelectric random access memory device with reference cell array blocks | |
US6574135B1 (en) | Shared sense amplifier for ferro-electric memory cell | |
US6873536B2 (en) | Shared data buffer in FeRAM utilizing word line direction segmentation | |
US5991188A (en) | Non-volatile ferroelectric memory with section plate line drivers and method for accessing the same | |
KR100520016B1 (ko) | 강유전체 반도체 메모리 | |
US5517446A (en) | Nonvolatile semiconductor memory device and method for driving the same | |
JP3848772B2 (ja) | 強誘電体ランダムアクセスメモリ装置及びメモリセルのデータ書込/読出方法 | |
KR20000048350A (ko) | 센스 증폭기 회로, 이 회로를 사용한 메모리 장치, 및 이메모리 장치를 판독하는 방법 | |
JP3998447B2 (ja) | 不揮発性半導体メモリ装置 | |
KR100631102B1 (ko) | 집적회로 및 집적회로 작동방법 | |
US6970371B1 (en) | Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages | |
JP3720983B2 (ja) | 強誘電体メモリ | |
KR100745938B1 (ko) | 강유전체 메모리 및 그 동작 방법 | |
US7009864B2 (en) | Zero cancellation scheme to reduce plateline voltage in ferroelectric memory | |
US6584009B1 (en) | Memory integrated circuit with improved reliability | |
US7200027B2 (en) | Ferroelectric memory reference generator systems using staging capacitors | |
US6903959B2 (en) | Sensing of memory integrated circuits | |
JP2861925B2 (ja) | 強誘電体メモリ装置 | |
JP2007149295A (ja) | 半導体記憶装置 | |
JP2001202776A (ja) | 強誘電体メモリおよびデータ読み出し方法 | |
KR100268452B1 (ko) | 강유전체 랜덤 액세스 메모리 장치 | |
JP2001118384A (ja) | 強誘電体メモリ | |
KR19990026117A (ko) | 강유전체 메모리 셀을 구비한 불 휘발성 메모리 장치 | |
KR20010003223A (ko) | 강유전체 랜덤 억세스 메모리 장치 및 그의 기입 방법 | |
KR19980018220A (ko) | 강유전체 반도체 메모리용 셀 어레이 구조 및 데이터 감지방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120914 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130912 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140919 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |