KR100620645B1 - 동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram - Google Patents
동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram Download PDFInfo
- Publication number
- KR100620645B1 KR100620645B1 KR1020040025477A KR20040025477A KR100620645B1 KR 100620645 B1 KR100620645 B1 KR 100620645B1 KR 1020040025477 A KR1020040025477 A KR 1020040025477A KR 20040025477 A KR20040025477 A KR 20040025477A KR 100620645 B1 KR100620645 B1 KR 100620645B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- asynchronous
- buffer
- output
- mode
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 44
- 239000000872 buffer Substances 0.000 claims abstract description 81
- 230000003139 buffering effect Effects 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 230000004913 activation Effects 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 1
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 1
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
- A23N7/00—Peeling vegetables or fruit
- A23N7/02—Peeling potatoes, apples or similarly shaped vegetables or fruit
- A23N7/023—Peeling potatoes, apples or similarly shaped vegetables or fruit one by one
- A23N7/026—Peeling machines therefor with rotary fruit holding spindles and fixed or movable peeler blades
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23N—MACHINES OR APPARATUS FOR TREATING HARVESTED FRUIT, VEGETABLES OR FLOWER BULBS IN BULK, NOT OTHERWISE PROVIDED FOR; PEELING VEGETABLES OR FRUIT IN BULK; APPARATUS FOR PREPARING ANIMAL FEEDING- STUFFS
- A23N7/00—Peeling vegetables or fruit
- A23N7/10—Driving mechanisms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Food Science & Technology (AREA)
- Polymers & Plastics (AREA)
- Dram (AREA)
Abstract
Description
비동기 모드에서는 비동기 세트 신호 MRSASYNC가 하이 레벨이기 때문에 비동기 제어신호 ASYNC는 항상 하이 레벨이 된다.
이때 CRE 신호가 하이 레벨로 인에이블 되고, 칩 선택 신호 CSB와 라이트 활성화 신호 WEB가 로우 레벨로 활성화되면 모드 레지스터 세트 라이트신호 발생부(60)의 지연기(66)로부터 출력된 신호 MRSSET가 하이 레벨이 된다.
따라서, 하이 펄스를 갖는 모드 레지스터 세트 라이트신호 REGWR가 발생하고, 모드 레지스터 세트(22)의 제 1 레지스터(14)에 어드레스 버퍼(32)로부터 출력된 어드레스 REGADD가 라이트 된다.
한편, CSB와 WEB가 하이 레벨이 되면 비동기 제어신호 ASYNC가 하이 레벨이 되어 동기 모드로 셋팅되고, 모드 레지스터 세트 업데이트 신호 REGUP가 발생하여 모드 레지스터 세트(22)의 제 1 레지스터(14)에 저장된 어드레스가 제 2 레지스터(16)에 업데이트된다.
도 13은 혼용 모드에서 비동기 모드로 셋팅되는 경우 도 4에 도시된 PSRAM의 동작을 나타낸 타이밍도이다.
혼용 모드에서는 펄스 클럭 CLKP4Z가 로우 레벨이기 때문에 NOMIXB가 하이 레벨이고, MIXDETPZ의 하이 펄스에 의해 MIXDET가 로우 레벨이 된다.
이때, 비동기 세트 신호 MRSASYNC가 로우 레벨이고 CSB가 로우 레벨이기 때문에 비동기 제어신호 ASYNC는 하이 레벨이 된다.
한편, CRE 신호가 하이 레벨로 인에이블 되고, 칩 선택 신호 CSB와 라이트 활성화 신호 WEB가 로우 레벨로 활성화되면 모드 레지스터 세트 라이트신호 발생부(60)의 지연기(66)로부터 출력된 신호 MRSSET가 하이 레벨이 된다.
따라서, 하이 펄스를 갖는 모드 레지스터 세트 라이트신호 REGWR가 발생하고, 모드 레지스터 세트(22)의 제 1 레지스터(14)에 어드레스 버퍼(32)로부터 출력된 어드레스 REGADD가 라이트 된다.
한편, CSB와 WEB가 하이 레벨이 되면 모드 레지스터 세트 업데이트 신호 REGUP가 발생하여 모드 레지스터 세트(22)의 제 1 레지스터(14)에 저장된 어드레스가 제 2 레지스터(16)에 업데이트된다. 또한, 비동기 세트 신호 MRSASYNC가 하이 레벨이 되어 비동기 모드로 셋팅 된다.
도 14는 동기 모드에서 비동기 모드로 셋팅되는 경우 도 4에 도시된 PSRAM의 동작을 나타낸 타이밍도이다.
동기 모드에서는 비동기 세트 신호 MRSASYNC가 로우 레벨이고 CSB가 하이 레벨이기 때문에 비동기 제어신호 ASYNC가 로우 레벨이 된다.
CSB 및 WEB가 클럭 CLK에 동기하여 발생하고, /ADV 버퍼(36)는 펄스 클럭 CLKP4Z에 동기된 하이 펄스를 갖는 스트로브 신호 ADVPZ를 발생하여 모드 레지스터 세트 라이트 신호 REGWR가 하이 레벨이 된다.
모드 레지스터 세트 라이트 신호 REGWR가 하이 레벨이 되면, 지연기(74)에 의해 지연된 신호 REGUPD가 하이 레벨이 되고, CSB가 하이 레벨이 되면 하이 펄스를 갖는 모드 레지스터 세트 업데이트 신호 REGUP가 발생하여 레지스터 값을 최종적으로 업데이트한다. 또한, 비동기 세트 신호 MRSASYNC가 하이 레벨이 되고 비동기 제어신호 ASYNC가 하이 레벨이 되어 비동기 모드로 셋팅된다.
Claims (21)
- 동작 모드를 설정하는 MRS;외부제어신호를 버퍼링하는 다수의 제어신호 버퍼;상기 다수의 제어신호 버퍼의 출력 및 비동기 제어신호에 의해 제어되어 상기 MRS의 동작을 제어하는 모드 레지스터 제어수단;어드레스 신호를 버퍼링하는 어드레스 버퍼;클럭 신호를 버퍼링하는 클럭 버퍼; 및상기 클럭 버퍼로부터 출력된 내부 클럭을 감지하여 상기 모드 레지스터 제어수단을 제어하는 상기 비동기 제어신호를 발생하는 동기 및 비동기 감지수단을 포함하는데,상기 모든 버퍼는 비동기 모드일 경우 칩 선택 신호에 의해 제어되고, 동기 모드일 경우 상기 칩 선택 신호와 상관없이 상기 클럭 버퍼로부터 출력된 내부 클럭에 동기하여 동작하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 1 항에 있어서, 상기 다수의 제어신호 버퍼는CRE 신호를 버퍼링하는 CRE 버퍼;칩 선택 신호 /CS1를 버퍼링 하는 /CS1 버퍼;라이트 활성화 신호 /WE를 버퍼링하는 /WE 버퍼; 및유효 어드레스 검출 신호 /ADV를 버퍼링하는 /ADV 버퍼를 포함하는 것을 특 징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 2 항에 있어서, 상기 모드 레지스터 제어수단은상기 /CS1 버퍼, 상기 /ADV 버퍼, 상기 CRE 버퍼, 및 /WE 버퍼로부터 출력된 신호들 및 상기 비동기 제어신호에 따라 상기 MRS에 상기 어드레스 버퍼로부터 출력된 어드레스 신호를 저장하기 위한 MRS 라이트 신호를 발생하는 모드 레지스터 세트 라이트신호 발생부; 및상기 /CS1 버퍼 및 상기 /WE 버퍼로부터 출력된 신호, 상기 비동기 제어신호, 및 상기 모드 레지스터 세트 라이트 신호에 의해 제어되어 상기 MRS에 저장된 어드레스를 업데이트하는 MRS 업데이트 신호를 발생하는 모드 레지스터 세트 업데이트 신호 발생부를 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 삭제
- 제 3 항에 있어서,상기 모드 레지스터 세트 라이트 신호 발생부는 출력 단자의 전위를 유지하는 래치 수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 3 항에 있어서,상기 모드 레지스터 세트 라이트 신호 발생부는 출력 단자의 전위가 변하는 시점에서 펄스를 발생하는 펄스 발생기를 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 삭제
- 제 3 항에 있어서,상기 모드 레지스터 세트 업데이트 신호 발생부는 출력단자의 전위를 유지하는 래치수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 3 항에 있어서,상기 모드 레지스터 세트 업데이트 신호 발생부는 출력단자의 전위가 변하는 시점에서 펄스를 발생하는 펄스 발생기를 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 8 항에 있어서,상기 모드 레지스터 세트 업데이트 신호 발생부는 상기 /WE 버퍼로부터 출력된 신호의 상태가 변하는 시점에서 펄스를 발생하는 펄스 발생기를 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 1 항에 있어서, 동기 및 비동기 감지수단은/CS1 버퍼로부터 출력된 신호의 최대 셋업 시간을 검출하는 칩 선택신호 셋업 시간 감지부;비동기 모드 시에 비동기 검출 신호를 발생하는 비동기 검출부;동기 모드 시에 동기 검출 신호를 발생하는 동기 검출부; 및상기 /CS1 버퍼로부터 출력된 신호, 상기 비동기 검출 신호 및 상기 동기 검출 신호를 이용하여 상기 비동기 제어신호를 발생하는 비동기 제어신호 발생부를 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 11 항에 있어서,상기 칩 선택 신호 셋업 시간 감지부는상기 최대 셋업 시간만큼의 지연시간을 갖는 지연수단; 및상기 지연수단으로부터 출력된 신호의 상태가 변하는 시점에서 펄스를 발생하는 펄스 발생기를 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 삭제
- 제 11 항에 있어서,상기 비동기 검출부는 상기 /CS1 버퍼로부터 출력된 신호 및 상기 칩 선택 신호 셋업 시간 감지부로부터 출력된 신호를 이용하여 상기 비동기 검출 신호를 발생하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 14 항에 있어서,상기 비동기 검출부는 출력단자의 전위를 유지하는 래치수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 11 항에 있어서,상기 동기 검출부는 상기 /CS1 버퍼 및 상기 클럭 버퍼로부터 출력된 신호들을 이용하여 상기 동기 검출 신호를 발생하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 16 항에 있어서,상기 동기 검출부는 출력단자의 전위를 유지하는 래치수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 삭제
- 제 11 항에 있어서,상기 비동기 제어신호 발생부는 출력단자의 전위를 유지하는 래치수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 19 항에 있어서,상기 비동기 제어신호 발생부는 상기 MRS로부터 출력된 신호에 따라 상기 래치수단으로부터 출력된 신호를 선택적으로 전송하는 전송 수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
- 제 20 항에 있어서,상기 비동기 제어신호 발생부는 상기 MRS로부터 출력된 신호에 따라 출력단자의 전위를 미리 설정된 전위로 초기화하는 초기화 수단을 더 포함하는 것을 특징으로 하는 동기 및 비동기 범용 모드 레지스터 세트를 포함하는 PSRAM.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040025477A KR100620645B1 (ko) | 2004-04-13 | 2004-04-13 | 동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram |
US10/878,326 US7120085B2 (en) | 2004-04-13 | 2004-06-29 | Pseudo SRAM having combined synchronous and asynchronous mode register set |
TW093119303A TWI295059B (en) | 2004-04-13 | 2004-06-30 | Pseudo sram having combined synchronous and asynchronous mode resister set |
JP2004193611A JP2005302252A (ja) | 2004-04-13 | 2004-06-30 | 同期および非同期併用mrsを含むpsram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040025477A KR100620645B1 (ko) | 2004-04-13 | 2004-04-13 | 동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050100262A KR20050100262A (ko) | 2005-10-18 |
KR100620645B1 true KR100620645B1 (ko) | 2006-09-13 |
Family
ID=35060390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040025477A KR100620645B1 (ko) | 2004-04-13 | 2004-04-13 | 동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram |
Country Status (4)
Country | Link |
---|---|
US (1) | US7120085B2 (ko) |
JP (1) | JP2005302252A (ko) |
KR (1) | KR100620645B1 (ko) |
TW (1) | TWI295059B (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4615896B2 (ja) * | 2004-05-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体記憶装置および該半導体記憶装置の制御方法 |
US7560956B2 (en) * | 2005-08-03 | 2009-07-14 | Micron Technology, Inc. | Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals |
JP4750526B2 (ja) * | 2005-10-20 | 2011-08-17 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR100656455B1 (ko) * | 2005-12-27 | 2006-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 액티브 싸이클 제어장치 및 방법 |
KR100738965B1 (ko) | 2006-03-07 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 동기 모드 감지 회로 및 방법 |
KR100695289B1 (ko) | 2006-03-09 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 버퍼 및 어드레스 버퍼링방법 |
KR100799132B1 (ko) | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 초기값변경이 가능한 모드레지스터셋회로. |
JP4267006B2 (ja) * | 2006-07-24 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体記憶装置 |
KR100834395B1 (ko) * | 2006-08-31 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8266405B2 (en) | 2006-12-13 | 2012-09-11 | Cypress Semiconductor Corporation | Memory interface configurable for asynchronous and synchronous operation and for accessing storage from any clock domain |
KR100856130B1 (ko) | 2007-01-08 | 2008-09-03 | 삼성전자주식회사 | 동기/ 비동기 동작이 가능한 반도체 메모리 장치 및 상기반도체 메모리 장치의 데이터 입/ 출력 방법 |
KR100902048B1 (ko) * | 2007-05-14 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 장치의 어드레스 수신회로 |
KR100892670B1 (ko) | 2007-09-05 | 2009-04-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프리차지 제어 회로 |
KR100945816B1 (ko) * | 2008-09-03 | 2010-03-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
TWI498890B (zh) * | 2012-08-10 | 2015-09-01 | Etron Technology Inc | 偽靜態隨機存取記憶體之運作方法及相關記憶裝置 |
US20160077544A1 (en) * | 2014-09-17 | 2016-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Clock gating circuits and circuit arrangements including clock gating circuits |
JP6476325B1 (ja) * | 2018-02-01 | 2019-02-27 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | 擬似sram及びその制御方法 |
TWI694442B (zh) * | 2019-02-25 | 2020-05-21 | 華邦電子股份有限公司 | 用於偽靜態隨機存取記憶體的控制電路以及控制方法 |
TWI709964B (zh) * | 2019-11-25 | 2020-11-11 | 華邦電子股份有限公司 | 應用於偽靜態隨機存取記憶體的控制電路及其控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970067345A (ko) * | 1996-03-28 | 1997-10-13 | 김광호 | 반도체 메모리장치 |
JPH1125695A (ja) | 1997-06-27 | 1999-01-29 | Nec Corp | 同期式半導体記憶装置 |
KR20030032831A (ko) * | 2001-10-19 | 2003-04-26 | 삼성전자주식회사 | 메모리 시스템의 능동 종단저항 제어장치 및 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2734465B2 (ja) * | 1991-04-10 | 1998-03-30 | 三菱電機株式会社 | ネットワーク用入出力装置 |
JPH05342881A (ja) * | 1992-06-04 | 1993-12-24 | Nec Corp | 記憶回路 |
JP3579461B2 (ja) * | 1993-10-15 | 2004-10-20 | 株式会社ルネサステクノロジ | データ処理システム及びデータ処理装置 |
US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
US6061759A (en) * | 1996-02-09 | 2000-05-09 | Apex Semiconductor, Inc. | Hidden precharge pseudo cache DRAM |
JPH09237197A (ja) | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体集積回路装置 |
US5787457A (en) * | 1996-10-18 | 1998-07-28 | International Business Machines Corporation | Cached synchronous DRAM architecture allowing concurrent DRAM operations |
US5983252A (en) * | 1997-01-17 | 1999-11-09 | Picturetel Corporation | Pseudo-random number generator capable of efficiently exploiting processors having instruction-level parallelism and the use thereof for encryption |
JP2000268564A (ja) | 1999-03-16 | 2000-09-29 | Nec Eng Ltd | シンクロナスdram |
JP4726334B2 (ja) * | 2001-06-13 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6920524B2 (en) * | 2003-02-03 | 2005-07-19 | Micron Technology, Inc. | Detection circuit for mixed asynchronous and synchronous memory operation |
KR100695289B1 (ko) * | 2006-03-09 | 2007-03-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 어드레스 버퍼 및 어드레스 버퍼링방법 |
-
2004
- 2004-04-13 KR KR1020040025477A patent/KR100620645B1/ko active IP Right Grant
- 2004-06-29 US US10/878,326 patent/US7120085B2/en active Active
- 2004-06-30 TW TW093119303A patent/TWI295059B/zh not_active IP Right Cessation
- 2004-06-30 JP JP2004193611A patent/JP2005302252A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970067345A (ko) * | 1996-03-28 | 1997-10-13 | 김광호 | 반도체 메모리장치 |
JPH1125695A (ja) | 1997-06-27 | 1999-01-29 | Nec Corp | 同期式半導体記憶装置 |
KR20030032831A (ko) * | 2001-10-19 | 2003-04-26 | 삼성전자주식회사 | 메모리 시스템의 능동 종단저항 제어장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7120085B2 (en) | 2006-10-10 |
KR20050100262A (ko) | 2005-10-18 |
TW200534281A (en) | 2005-10-16 |
TWI295059B (en) | 2008-03-21 |
US20050226090A1 (en) | 2005-10-13 |
JP2005302252A (ja) | 2005-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100620645B1 (ko) | 동기 및 비동기 병용 모드 레지스터 세트를 포함하는psram | |
US7280430B2 (en) | Semiconductor memory device | |
JP4758228B2 (ja) | 半導体メモリ装置のレイテンシ制御回路 | |
JP3803203B2 (ja) | 同期型メモリ装置 | |
US5880998A (en) | Synchronous semiconductor memory device in which current consumed by input buffer circuit is reduced | |
KR102401526B1 (ko) | 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법 | |
US7336557B2 (en) | Semiconductor memory device suitable for mounting on portable terminal | |
US5455803A (en) | Semiconductor device which operates at a frequency controlled by an external clock signal | |
KR20000034934A (ko) | 반도체 기억 장치 | |
JP3341710B2 (ja) | 半導体記憶装置 | |
US7283421B2 (en) | Semiconductor memory device | |
US20020176302A1 (en) | Cell data protection circuit in semiconductor memory device and method of driving refresh mode | |
US20040100856A1 (en) | Semiconductor memory device adaptive for use circumstance | |
CN113129958A (zh) | 用于宽时钟频率范围命令路径的设备和方法 | |
US6696862B2 (en) | Semiconductor memory device input circuit | |
JP4847753B2 (ja) | 同期式半導体メモリ装置 | |
US6310825B1 (en) | Data writing method for semiconductor memory device | |
KR100695512B1 (ko) | 반도체 메모리 장치 | |
US6226204B1 (en) | Semiconductor integrated circuit device | |
US8248863B2 (en) | Data buffer control circuit and semiconductor memory apparatus including the same | |
KR100672167B1 (ko) | 반도체 메모리 소자의 어드레스 입력장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 13 |