KR100614430B1 - 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법 - Google Patents

초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR100614430B1
KR100614430B1 KR1020027001220A KR20027001220A KR100614430B1 KR 100614430 B1 KR100614430 B1 KR 100614430B1 KR 1020027001220 A KR1020027001220 A KR 1020027001220A KR 20027001220 A KR20027001220 A KR 20027001220A KR 100614430 B1 KR100614430 B1 KR 100614430B1
Authority
KR
South Korea
Prior art keywords
lead
reinforcement
bond
conductive
around
Prior art date
Application number
KR1020027001220A
Other languages
English (en)
Other versions
KR20020030086A (ko
Inventor
쟝통비
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20020030086A publication Critical patent/KR20020030086A/ko
Application granted granted Critical
Publication of KR100614430B1 publication Critical patent/KR100614430B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4024—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 초소형 전자 패키지(10)에 있어서 리드 본드를 보강하기 위한 장치 및 방법에 초점을 맞추고 있다. 상기 초소형 전자 패키지(10)는 본드 패드(14)를 갖는 초소형 전자 장치(16), 리드 본드(24)를 형성하기 위해 상기 본드 패드(14)에 접착되는 제 1 단부(26)를 갖는 도전성 리드, 상기 도전성 리드 주위에 배열되는 밀봉 물질(30), 및 상기 리드 본드(24) 주위에 배열되고 또한 상기 제 1 단부(26)를 본드 패드(14)에 결속하는 보강부(110)를 포함한다. 상기 보강부(110)는 상기 밀봉 물질(30)보다 큰 접착 강도 및/또는 탄성률을 갖는다.
초소형 전자 패키지, 본드 패드, 리드 본드, 도전성 리드, 밀봉 물질, 보강부, 접착 강도, 탄성률

Description

초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법{Apparatus and methods of reinforcement of lead bonding in microelectronic packages}
본 발명은 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법에 관한 것이다.
초소형 전자 패키지는 작업 환경의 온도의 반복적이거나 또는 순환적 변화를 포함하는 다양한 조건 하에서의 작업을 필요로 하게 된다. 대표적으로, 초소형 전자 패키지의 품질 보증 테스트에서 패키지들은 "번 인(burn-in)" 테스트로 알려진 공정이 진행되는 동안 열적 순환의 반복에 놓이게 된다. 초소형 전자 패키지의 크기가 감소하는 경향이 계속되면서, 테스트 및 작업이 진행되는 동안 반복되는 열적 순환과 관련된 문제점들이 더욱 두드러지게 된다.
도 1은 종래 기술에 따른 마이크로-볼 어레이(마이크로-BGA) 패키지(10)의 일부를 도시한 부분 단면 입면도이다. 상기 마이크로-BGA 패키지(10)는 다이(12)를 포함하며, 상기 다이 위에는 복수의 본드 패드(14)가 형성된다. 상기 마이크로-BGA 패키지(10)는 복수의 접촉 패드(20)를 갖는 절연 기판(18)을 구비한 개재물(또는 리드 프레임)(16)을 포함한다.
간격층(22)이 다이(12)와 개재물(16) 사이에 배열되며, 복수의 도전성 리드(24)가 다이(12)와 개재물(16) 사이에 결속된다. 각각의 도전성 리드(24)는 상기 본드 패드들(14) 중 하나에 결속되는 제 1 단부(26)와 접촉 패드들(20) 중 하나에 결속되는 제 2 단부(28)를 가지며, 따라서 상기 다이(12)는 개재물(16)에 전기적으로 접속된다. 깨지기 쉬운 도전성 리드(24)와 다이(12)의 회로를 환경으로부터 밀봉 및 보호하기 위해, 밀봉 물질(30)이 상기 다이(12)의 노출 영역과 도전성 리드(24) 위에 배열된다. 마지막으로, 상기 각각의 접촉 패드(20) 상에는 도전성 범프(32)가 형성된다. 도 1에 도시된 타입의 마이크로-BGA 패키지 및 그와 같은 패키지를 형성하기 위한 방법은, 예를 들면, 카라바키스(Karavakis) 등에 의한 미국특허 제 5,663,106호 및 제 5,777,379호, 및 디스테파노(DeStefano) 등에 의한 미국특허 제 5,821,608호에 공지되어 있으며, 상기 방법들은 본 발명에도 참고로 하고 있다.
대표적으로, 상기 본드 패드들(14)은 알루미늄이나 또는 다른 적합한 전기 도전성 물질로 제조될 수 있으며, 반면 상기 다이(12)는 주로 실리콘으로 제조된다. 상기 개재물(16)의 절연 기판(18)은 성형된 플라스틱 또는 세라믹 물질로 제조될 수 있으며, 접촉 패드들(20)은 알루미늄이나 또는 다른 적합한 물질로 제조될 수 있다. 상기 도전성 리드들(24)은 대표적으로 금으로 된 와이어를 채용할 수 있다. 상기 물질들의 열팽창 계수(CTE)의 중요한 차이로 인해, 패키지가 테스트 또는 작업되는 동안의 온도 범위에 종속되며, 따라서 상기 구성요소들의 CTE의 불일치로 인해 상기 마이크로-BGA 패키지(10)에는 중요한 기계적 응력이 발생될 수 있다.
상기 마이크로-BGA 패키지의 구성요소들의 CTE에 있어서 차이에 영향을 줄 수 있는 하나의 중요한 문제점은 상기 도전성 리드(24)의 제 1 단부(26)가 상기 다이(12)의 본드 패드(14)로부터 분리된다는 점에 있다. 상기 개재물(16)과 다이(12)가 다른 CTE를 가짐에 따른 온도의 불안정은 상기 제 1 단부(26)와 본드 패드(14) 사이의 접착부를 따라 기계적 응력을 발생시킬 수 있다. 반복되는 열적 순환이 진행된 후, 상기 본드의 강도는 약화되고, 상기 도전성 리드(24)의 제 1 단부(26)는 상기 본드 패드(14)로부터 분리된다. 상기 도전성 리드(24)가 본드 패드(14)로부터 분리된다는 문제점은 일반적으로 "본드 리프트오프(bond liftoff)"라 불리운다.
상기 본드 패드(14)로부터 도전성 리드(24)의 제 1 단부(26)가 리프트오프되는 것을 방지하기 위한 연구가 진행되어 왔다. 예를 들면, 미국특허 제 5,821,608호에 있어서, 도전성 리드(24)는 상기 도전성 리드(24)가 열적 순환이 진행되는 동안 약간 수축 및 절곡되도록 가로로 휘거나 또는 팽창 가능한 중간부(27)를 가질 수 있으며(도 1 참조), 따라서 땜납 접촉면 상의 기계적 응력이 감소한다. 상기 마이크로-BGA 패키지(10)가 가열 또는 냉각됨에 따라, CTE 불일치로 인한 구성요소들의 상대적 운동은 가요성의 팽창 가능한 중간부(27)에 의해 흡수되며, 상기 본드 패드(14)와 제 1 단부(26) 사이의 접착부에 응력이 생성되는 것이 방지된다.
또한, 상기 간격층(22)은, 본 발명에 참고된 미국특허 제 5,148,265호 및 제 5,148,266호에서 공개하고 있는 바와 같이, 상기 개재물(16)과 다이(12) 사이의 CTE 불일치로 인한 땜납 접촉면 상의 응력을 부가로 감소시키는 컴플라이언트 또는 엘라스토머 물질로 구성될 수 있다. 상기 간격층(22)의 가요성은 열적 순환이 진행되는 동안 상기 다이(12)와 개재물(16) 사이의 상대 운동을 허용하며, CTE 불일치로 인해 유발되는 응력의 발생을 방지한다.
상술된 마이크로-BGA 패키지(10)에 있어서 도전성 리드(24)나 또는 간격층(22)의 소정의 굴곡을 허용하기 위해, 밀봉 물질(30)은 낮은 탄성률, 낮은 접착 강도, 높은 CTE, 및 낮은 유리 전이 온도를 갖는 물질로 구성된다. 물질의 유리 전이 온도(TG)는 비결정 중합 물질이 단단하고 비교적 깨지기 쉬운 상태로부터 부드럽고 비교적 탄력이 있는 상태로 변화하는 온도이다. 따라서, 상술된 종래 기술의 패키지에 있어서, 상기 밀봉 물질(30)은, 대표적으로는 약 400 내지 800 psi의 탄성률, 약 100 내지 300 ppm/℃의 CTE, 및 약 -120 내지 10 ℃의 TG를 갖는, 실리콘 고무 또는 기타 주조 엘라스토머와 같은 부드러운 컴플라이언트 중합체 물질로 제조된다.
그러나, 이들은 열적 순환이 반복되는 동안 또는 기타 응력원으로 인해 본드 패드(14)로부터 도전성 리드(24)의 본드 리프트오프을 방지하는데 있어서 완전한 효과를 갖지 못했다.
본 발명은 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법에 관한 것이다. 본 발명의 한 양태에 있어서, 초소형 전자 패키지는 본드 패드를 갖는 초소형 전자 장치, 상기 본드 패드에 접착되는 제 1 단부를 갖는 도전성 리드, 적어도 부분적으로 상기 도전성 리드 주위에 배열된 밀봉 물질, 및 적어도 부분적으로 상기 리드 본드 주위에 배열되고 또한 상기 제 1 단부를 본드 패드에 적어도 부분적으로 결속하는 보강부를 포함하며, 상기 보강부는 밀봉 물질보다 더욱 큰 접착 강도와 더욱 큰 탄성률을 갖는다. 상기 초소형 전자 패키지의 열적 순환이 진행되는 동안, CTE 불일치로 인한 본드 리프트오프는 도전성 리드와 본드 패드 사이의 본드를 지지하는 보강부에 의해 방지된다.
본 발명의 다른 양태에 있어서, 상기 보강부는 물리적으로 상기 본드 패드에 도전성 리드를 부착시키는 비도전성 접착 물질을 포함한다. 선택적으로, 상기 보강부는 상기 본드 패드에 도전성 리드를 물리적으로 및/또는 전기적으로 결속하는 전기적 도전성 접착 물질을 포함한다.
본 발명의 또 다른 양태에 있어서, 초소형 전자 패키지는 복수의 도전성 리드들과 본드 패드들을 포함하며, 상기 보강부는 적어도 부분적으로 복수의 리드 본드들 주위에 배열된다. 본 양태에 있어서, 상기 보강부는 비도전성 접착 물질, 또는 이방성 도전성 물질을 포함할 수도 있다.
도 1은 종래 기술에 따른 마이크로-볼 그리드 어레이 패키지(micro-ball grid array package)의 일부를 도시한 부분 단면 입면도.
도 2는 본 발명의 실시예에 따른 마이크로-볼 그리드 어레이 패키지의 일부를 도시한 부분 단면 입면도.
도 3은 도 2의 마이크로-볼 그리드 어레이 패키지의 부분 평면 입면도.
도 4는 본 발명의 다른 실시예에 따른 마이크로-볼 그리드 어레이 패키지의 부분 평면 입면도.
다음의 설명은 일반적으로 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법에 초점을 맞추고 있다. 본 발명의 실시예들에 대한 상세한 설명들이 상세한 설명 및 그와 같은 실시예들에 대한 이해를 돕기 위한 도 2 내지 도 4에 기술되어 있다. 그러나, 당업자라면 본 발명이 부가의 실시예들을 가질 수도 있거나 또는 본 발명이 다음의 기술에서 설명한 상세한 내용 중 일부를 제외하고도 적용될 수 있음을 알 수 있을 것이다.
도 2는 본 발명의 실시예에 따른 마이크로-볼 그리드 어레이 패키지(100)의 일부를 도시한 부분 단면 입면도이다. 상기 마이크로-BGA 패키지(100)는 복수의 본드 패드(14)를 갖는 다이(12), 및 복수의 접촉 패드(20)를 구비한 절연 기판(18)을 구비한 개재물(또는 리드 프래임)(16)을 포함한다. 상술된 종래 패키지에 있어서와 같이, 상기 마이크로-BGA 패키지(100)는 다이(12)와 개재물(16) 사이에 배열된 간격층(22), 및 상기 개재물(16)에 다이(12)를 전기적으로 결속하는 복수의 도전성 리드(24)를 포함한다. 각각의 도전성 리드들(24)은 어떠한 종래 방식(예를 들면, 리드 본드, 열접착, 초음파 접착, 등)으로 상기 본드 패드들(14) 중 하나에 접착되는 제 1 단부(26)를 갖는다. 상기 도전성 리드(24)는 접촉 패드(20) 중 하나에 부착되는 제 2 단부(28)를 가지며, 또한 절곡 (또는 팽창) 가능한 중간부(27)를 포함할 수도 있다.
상기 마이크로-BGA 패키지(100)는 또한 상기 도전성 리드(24)의 제 1 단부(26)와 본드 패드(14) 주위에 적어도 부분적으로 배열되는 보강부(110)를 포함한다. 밀봉 물질(30)은 상기 보강부(110) 주위에, 상기 도전성 리드들(24)과 상기 다이(12)의 노출부 위로 적어도 부분적으로 배열된다. 마지막으로, 도전성 범프(32)가 상기 각각의 접촉 패드들(20) 상에 형성된다.
도 3은 도 2의 마이크로-BGA 패키지(100)의 부분 평면 입면도를 도시한다. 상기 도면으로부터 알 수 있듯이, 상기 도전성 리드들(24)의 제 1 단부들(26)과 다이(12)의 본드 패드들(14) 사이의 본드 연결부들은 각각 자체의 개별 보강부(110) 내에 밀봉된다. 따라서, 각각의 보강부(110)는 도전성 리드(24)와 본드 패드(14) 사이의 본드를 지지하며, 적어도 부분적으로 상기 제 1 단부(26)를 본드 패드(14)에 부착한다.
상기 보강부(110)는 밀봉 물질(30)용으로 사용되는 물질들보다 높은 탄성률 및/또는 큰 접착력을 특징으로 하는 접착성 물질로 구성된다. 일반적으로, 그와 같은 접착성 물질들은 또한 상대적으로 낮은 CTE와 높은 TG를 갖는 것을 특징으로 한다. 상기 보강부(110)용으로 적합한 접착성 물질로는 대표적으로 약 10,000 내지 1,000,000 psi의 탄성률을 갖는다. 이와 같은 물질들은 또한 약 20 내지 50 ppm/℃의 CTE, 및 약 50 내지 150℃의 TG를 가지나, 이들 범위 이외의 특성을 갖는 물질들도 적합할 수도 있다. 상기 보강부용으로 적합한 대표적인 물질로는 예를 들면 캘리포니아 샌디에고 소재의 퀀텀 머티어리얼(Quantum Material)사 제품으로서 약 38,450 psi의 탄성률을 갖는 전기적으로 비도전성인 접착제 QMI 536이나, 또는 캘리포니아 란쵸 도민게즈 소재의 아블레스틱 유에스(Ablestick US)사 제품으로서 약 720,000 psi의 탄성률을 갖는 전기적으로 도전성인 접착제 Ablestick 8360을 포함한다. 그의 접착력{예를 들면, 본드 패드(14)로부터 제 1 단부(26)를 당기는데 필요한 힘}은 보강부(110)가 없을 때의 10g 이하로부터 보강부(110)가 부가될 때의 100g 이상으로 강화될 수 있다.
상기 마이크로-BGA 패키지(100)의 열적 순환이 진행되는 동안, 상기 다양한 패키지 구성요소들의 CTE 불일치로 인해 상기 도전성 리드(24)의 중간부(27)와 유연한 간격층(22)에 절곡이 발생한다. 상기 낮은 계수의 밀봉 물질(30)은 상기 도전성 리드(24)와 간격층(22)의 굴곡과 절곡을 수용한다. 그러나, 상기 보강부(110)는 열적 순환이 진행되는 동안 비교적 상대적으로 강직한 상태로 존재하며, 따라서, 지지부가 제공되고, 본드 패드(14)와 도전성 리드(24) 사이의 연결부에서 응력이 완화된다. 상기 보강부(110)는 또한 상기 연결부에 부가의 접착력을 제공한다. 높은 계수의 보강부(110)는 상기 도전성 리드(24)와 본드 패드(14) 사이의 접촉면에서의 피로를 방지하며, 상기 패키지(100)의 열적 순환이 반복되는 동안 본드 리프트오프를 감소 또는 제거한다.
이미 언급된 바와 같이, 도 3에 도시된 실시예에 있어서는, 도전성 및 비도전성 접착 물질 모두가 상기 보강부(110)를 형성하기 위해 사용될 수 있다. 양쪽 타입의 물질들은 상기 마이크로-BGA 패키지(100)가 열적 순환을 반복하는 동안 상기 도전성 리드(24)와 본드 패드(14) 사이의 소정의 물리적 접촉을 지속하는 장점을 갖는다. 그러나, 상기 도전성 리드(24)와 본드 패드(14) 사이의 물리적 접촉이 지속되지 않는 경우에는, 전기적 도전성을 갖는 상기 접착 물질들이 상기 도전성 리드(24)와 본드 패드(14) 사이의 소정의 전기 접속부를 지속시키도록 작용한다. 따라서, 유리하게도 도전성 접착 물질로 구성된 상기 보강부(110)는 상기 마이크로-BGA 패키지(100)의 고장을 방지하는 다른 방법을 제공한다.
비록 상기 보강부(110)가 도 2 및 도 3에 도시되어 있는 바와 같이 거의 다각형 및 균일한 형상을 갖는다 할지라도, 상기 보강부(110)는 어떠한 적합한 형태로도 형성될 수 있으며, 상기 마이크로-BGA 패키지(100) 상의 다른 위치에서 크기와 형상이 변할 수도 있다. 상기 보강부(110)의 실질적인 크기와 형상은 응용 및 제조 공정, 사용된 물질의 접착 특성, 및 마이크로-BGA 패키지(100)의 예상 응력 및 작업 환경을 포함하는 몇가지 변수들에 기초하여 변할 수 있다. 또한, 상기 보강부(110)의 크기는 오직 상기 제 1 단부(26)의 일부 및 본드 패드(14)만이 보강부(110) 내에 배열되도록 감소될 수도 있으며, 또는 전체 본드 패드(14), 제 1 단부(26), 또는 필요에 따라 고정 중간부(27)의 일부를 포함하도록 증가될 수도 있다.
도 4는 본 발명의 다른 실시예에 따른 마이크로-BGA 패키지(200)의 부분 평면 입면도이다. 본 실시예에 있어서, 상기 마이크로-BGA 패키지(200)는 복수의 도전성 리드(24) 및 본드 패드(14) 연결부들 위에 배열된 단일 보강부(210)를 포함한다. 상기 보강부(210)는 상술된 바와 같이 도전성 리드(24)와 본드 패드(14) 사이의 연결부를 지지하며, 적어도 부분적으로 상기 제 1 단부들(26)을 상기 본드 패드 들(14)에 부착시켜 본드 리프트오프를 방지한다.
상술된 실시예에 있어서보다 더욱 한정된 보강부(210)를 형성하기 위해 사용되는 다양한 물질들 주위에 설명한다. 특히, 등방성 전기 도전성을 갖는 물질들은 상기 보강부(210)를 통한 전기 단락의 가능성때문에 사용되지 않는다. 일반적으로, 상기 보강부(210)를 형성하기에 적합한 물질들로는 비도전성 접착 물질, 또는 이방성 도전성, 즉 오직 단일 방향에서만 도전성을 갖는 물질을 포함한다. 적합한 이방성 도전성 접착제로는 뉴저지 트랜톤 소재의 에이. 아이. 테크놀러지(A.I.Technology)사 제품인 소위 "z-축" 도전성 접착제를 포함한다.
상기 단일 보강부(210)를 갖는 마이크로-BGA 패키지(200)는 상기 도전성 리드들(24)의 제 1 단부들(26)의 일부 또는 전부가 단일 "갱 본딩(gang-bonding)" 또는 다접착 방법을 사용하여 상기 다이(12)의 본드 패드(14)에 접착되도록 한다. 그와 같이 함으로써, 각각의 연결부 주위에 배열된 개별 보강부들(110)을 갖는 다른 실시예들(도 3) 이상으로 상기 마이크로-BGA 패키지(200)의 제조 공정을 단순화 할 수 있다는 장점을 가지며, 따라서, 각각의 개별 보강부(110)에 대한 더욱 정밀하고 덜 시간 소모적인 응용이 가능해진다. 따라서, 단일 보강부(210)를 갖는 마이크로-BGA 패키지(200)는 제조 시간과 제조 비용을 절감할 수 있다.
비록 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법이 상술된 바와 같은 특정 마이크로-BGA 패키지 주위에 도시 및 설명되었다 할지라도, 상술된 장치 및 방법은 본드 패드들에 접착되는 하나 이상의 도전성 리드를 갖는 어떠한 형태의 초소형 전자 패키지에도 적용할 수 있다. 본드 리프트오프는 그와 같은 어떠한 초소형 전자 패키지에서도 발생할 수 있으며, 열적 순환이 반복되는 동안 CTE 불일치에 의해 단독으로 발생되지는 않는다. 따라서, 상술된 리드 본드를 보강하기 위한 장치 및 방법은 초소형 전자 패키지 및 장치의 폭넓은 변화에 적용될 수 있다.
상술된 실시예들의 상세한 설명들은 본 발명의 범위를 벗어나지 않는 한도 내에서 발명자가 의도한 모든 실시예를 완전히 포함하고 있지는 않다. 실제로, 당업자라면 상술된 실시예의 특정 부분들이 부가의 실시예들을 형성하기 위해 조합 또는 제외될 수도 있으며, 그와 같은 부가의 실시예들은 본 발명의 범위와 기술 내용에 속한다는 사실을 알 수 있을 것이다. 또한, 당업자라면 상술된 실시예들이 본 발명의 범위와 기술 내용 안에서 부가의 실시예들을 형성하기 위해 종래 장치들과 방법들 전체 또는 일부와 조합될 수도 있음을 알 수 있을 것이다.
따라서, 본 발명이 설명을 목적으로 특정한 실시예들을 실례로 들고 있으나, 당업자들이 인지하고 있는 바와 같이 본 발명의 범위를 벗어나지 않는 한도 내에서 다양한 수정이 가능해진다. 상술된 본 발명에 따른 기술들은 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 다른 장치 및 방법에 적용될 수도 있으며, 오직 상술된 내용 및 도면에 따른 장치와 방법에 국한되지 않는다. 일반적으로, 다음의 청구항들에 있어서, 사용된 개념들은 본 발명을 상세한 설명 및 청구항들에 설명된 특정 실시예로 한정하고자 의도된 것은 아니며, 청구항들의 폭넓은 범위를 벗어나지 않는 한도 내에서 작업되는 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 모든 장치 및 방법을 포함하도록 구성될 수 있다. 따라서, 본 발명은 상술된 상세한 설명에 의해 제한되지 아니하며, 그의 범위는 다음의 청구항들에 의해 결정된다.

Claims (63)

  1. 초소형 전자 패키지에 있어서,
    본드 패드를 갖는 초소형 전자 장치와;
    리드 본드를 형성하기 위해 상기 본드 패드에 접착되는 제 1 단부를 갖는 도전성 리드와;
    적어도 부분적으로 상기 도전성 리드 주위에 배열되는 밀봉 물질; 및
    적어도 부분적으로 상기 리드 본드 주위에 배열되고, 또한 적어도 부분적으로 상기 제 1 단부를 상기 본드 패드에 결속하는 보강부를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 큰 탄성률을 갖는 초소형 전자 패키지.
  2. 제 1항에 있어서, 상기 보강부는 상기 밀봉 물질보다 큰 접착 강도를 갖는 초소형 전자 패키지.
  3. 제 1항에 있어서, 상기 보강부는 전기적으로 비도전성 물질을 포함하는 초소형 전자 패키지.
  4. 제 1항에 있어서, 상기 보강부는 전기적 도전성 물질을 포함하는 초소형 전자 패키지.
  5. 제 4항에 있어서, 상기 전기적 도전성 물질은 이방성 도전성 물질을 포함하는 초소형 전자 패키지.
  6. 제 1항에 있어서, 상기 도전성 리드는 상기 제 1 단부에 인접하는 굴곡부를 포함하며, 상기 밀봉 물질은 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  7. 제 6항에 있어서, 상기 보강부는 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  8. 제 1항에 있어서, 상기 밀봉 물질은 엘라스토머 물질을 포함하는 초소형 전자 패키지.
  9. 제 1항에 있어서, 상기 초소형 전자 패키지는 다이를 포함하는 초소형 전자 패키지.
  10. 제 1항에 있어서, 상기 도전성 리드의 상기 제 1 단부는 상기 본드 패드에 초음파 접착되는 초소형 전자 패키지.
  11. 제 1항에 있어서, 상기 제 1 단부는 상기 본드 패드에 열 접착되는 초소형 전자 패키지.
  12. 제 1항에 있어서, 상기 제 1 단부는 상기 본드 패드에 납땜 되는 초소형 전자 패키지.
  13. 제 1항에 있어서, 접촉 패드를 갖는 리드 프레임을 더 포함하며, 상기 도전성 리드는 상기 접촉 패드에 전기적으로 접속되는 제 2 단부를 갖는 초소형 전자 패키지.
  14. 제 13항에 있어서, 상기 접촉 패드 상에 형성되는 도전성 범프를 더 포함하는 초소형 전자 패키지.
  15. 제 13항에 있어서, 상기 초소형 전자 장치와 접촉하는 제 1면과, 상기 제 1면과 실질적으로 대향하고 상기 리드 프레임과 접촉하는 제 2면을 갖는 간격층을 더 포함하는 초소형 전자 패키지.
  16. 초소형 전자 패키지에 있어서,
    본드 패드를 갖는 초소형 전자 장치와;
    리드 본드를 형성하기 위해 상기 본드 패드에 접착되는 제 1 단부를 갖는 도전성 리드와;
    적어도 부분적으로 상기 도전성 리드 주위에 배열되는 밀봉 물질; 및
    적어도 부분적으로 상기 리드 본드 주위에 배열되고, 또한 적어도 부분적으로 상기 제 1 단부를 상기 본드 패드에 결속하는 보강부를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 큰 접착 강도를 갖는 초소형 전자 패키지.
  17. 제 16항에 있어서, 상기 보강부는 상기 밀봉 물질보다 큰 탄성률을 갖는 초소형 전자 패키지.
  18. 제 16항에 있어서, 상기 보강부는 전기적 비도전성 물질을 포함하는 초소형 전자 패키지.
  19. 제 16항에 있어서, 상기 보강부는 전기적 도전성 물질을 포함하는 초소형 전자 패키지.
  20. 제 19항에 있어서, 상기 전기적 도전성 물질은 이방성 도전성 물질을 포함하는 초소형 전자 패키지.
  21. 제 16항에 있어서, 상기 도전성 리드는 상기 제 1 단부에 인접하는 굴곡부를 포함하며, 상기 밀봉 물질은 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  22. 제 21항에 있어서, 상기 보강부는 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  23. 제 16항에 있어서, 상기 밀봉 물질은 엘라스토머 물질을 포함하는 초소형 전자 패키지.
  24. 제 16항에 있어서, 접촉 패드를 갖는 리드 프레임을 더 포함하며, 상기 도전성 리드는 상기 접촉 패드에 전기적으로 접속되는 제 2 단부를 갖는 초소형 전자 패키지.
  25. 제 24항에 있어서, 상기 초소형 전자 장치와 접촉하는 제 1면과, 상기 제 1면과 실질적으로 대향하며 상기 리드 프레임과 접촉하는 제 2면을 갖는 간격층을 더 포함하는 초소형 전자 패키지.
  26. 초소형 전자 패키지에 있어서,
    복수의 본드 패드들을 갖는 초소형 전자 장치와;
    복수의 리드 본드들을 형성하기 위해 상기 본드 패드들 중 하나에 각각 접착되는 제 1 단부를 갖는 복수의 도전성 리드들과;
    복수의 접촉 패드들을 갖는 개재물로서, 각 도전성 리드가 상기 접촉 패드들 중 하나에 전기적으로 접속되는 제 2 단부를 갖는, 상기 개재물과;
    초소형 전자 장치와 접촉하는 제 1면과, 상기 제 1면과 실질적으로 대향하고 상기 개재물과 접촉하는 제 2면을 갖는 간격층과;
    적어도 부분적으로 상기 도전성 리드들 주위에 배열되는 밀봉 물질; 및
    적어도 부분적으로 적어도 몇 개의 상기 리드 본드들 주위에 배열되고, 또한 적어도 부분적으로 상기 적어도 몇 개의 제 1 단부를 상기 본드 패드들에 결속하는 보강부를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 큰 탄성률을 갖는 초소형 전자 패키지.
  27. 제 26항에 있어서, 상기 보강부는 상기 밀봉 물질보다 큰 접착 강도를 갖는 초소형 전자 패키지.
  28. 제 26항에 있어서, 상기 보강부는 전기적 비도전성 물질을 포함하는 초소형 전자 패키지.
  29. 제 26항에 있어서, 상기 보강부는 이방성 도전성 물질을 포함하는 초소형 전자 패키지.
  30. 제 26항에 있어서, 상기 적어도 하나의 도전성 리드는 상기 제 1 단부에 인접하는 굴곡부를 포함하며, 상기 밀봉 물질은 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  31. 제 30항에 있어서, 상기 보강부는 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  32. 제 26항에 있어서, 상기 접촉 패드들 상에 형성된 복수의 도전성 범프들을 더 포함하는 초소형 전자 패키지.
  33. 초소형 전자 패키지에 있어서,
    복수의 본드 패드들을 갖는 초소형 전자 장치와;
    복수의 리드 본드들을 형성하기 위해 각각 상기 본드 패드들 중 하나에 접착되는 제 1 단부를 갖는 복수의 도전성 리드들과;
    복수의 접촉 패드들을 갖는 개재물로서, 각각의 도전성 리드는 상기 접촉 패드들 중 하나에 전기적으로 접속되는 제 2 단부를 갖는, 상기 개재물과;
    상기 초소형 전자 장치와 접촉하는 제 1면과, 상기 제 1면과 실질적으로 대향하고 상기 개재물과 접촉하는 제 2면을 갖는 간격층과;
    적어도 부분적으로 상기 도전성 리드들 주위에 배열되는 밀봉 물질; 및
    적어도 부분적으로 적어도 몇 개의 상기 리드 본드들 주위에 배열되고, 또한 적어도 부분적으로 상기 적어도 몇 개의 제 1 단부를 상기 본드 패드들에 결속하는 보강부를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 큰 접착 강도를 갖는 초소형 전자 패키지.
  34. 제 33항에 있어서, 상기 보강부는 상기 밀봉 물질보다 큰 탄성률을 갖는 초소형 전자 패키지.
  35. 제 33항에 있어서, 상기 보강부는 전기적 비도전성 물질을 포함하는 초소형 전자 패키지.
  36. 제 33항에 있어서, 상기 보강부는 이방성 도전성 물질을 포함하는 초소형 전자 패키지.
  37. 제 33항에 있어서, 상기 적어도 하나의 도전성 리드는 상기 제 1 단부에 인접하는 굴곡부를 포함하며, 상기 밀봉 물질은 적어도 부분적으로 상기 굴곡부 주위에배열되는 초소형 전자 패키지.
  38. 제 37항에 있어서, 상기 보강부는 적어도 부분적으로 상기 굴곡부 주위에 배열되는 초소형 전자 패키지.
  39. 제 33항에 있어서, 상기 접촉 패드들 상에 형성된 복수의 도전성 범프들을 부가로 포함하는 초소형 전자 패키지.
  40. 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 방법에 있어서,
    밀봉 물질을 적어도 부분적으로 도전성 리드 주위에 배열하는 단계; 및
    보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 큰 탄성률을 갖는 리드 본드 보강 방법.
  41. 제 40항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 상기 밀봉 물질보다 큰 접착 강도를 갖는 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  42. 제 40항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 비도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  43. 제 40항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 전기적 도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  44. 제 40항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 이방성 도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  45. 제 40항에 있어서, 밀봉 물질을 적어도 부분적으로 상기 도전성 리드 주위에 배열하는 상기 단계는 엘라스토머 물질을 적어도 부분적으로 상기 도전성 리드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  46. 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 방법에 있어서,
    밀봉 물질을 적어도 부분적으로 도전성 리드 주위에 배열하는 단계; 및
    보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하며,
    상기 보강부는 상기 밀봉 물질보다 더 큰 접착 강도를 갖는 리드 본드 보강 방법.
  47. 제 46항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 상기 밀봉 물질보다 큰 탄성률을 갖는 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  48. 제 46항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 비도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  49. 제 46항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 전기적 도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  50. 제 46항에 있어서, 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 상기 단계는 이방성 도전성 보강부를 적어도 부분적으로 상기 리드 본드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  51. 제 46항에 있어서, 밀봉 물질을 적어도 부분적으로 상기 도전성 리드 주위에 배열하는 상기 단계는 엘라스토머 물질을 적어도 부분적으로 상기 도전성 리드 주위에 배열하는 단계를 포함하는 리드 본드 보강 방법.
  52. 초소형 전자 패키지에 있어서 리드 본드를 보강하는 방법에 있어서,
    초소형 전자 장치의 본드 패드에 직접 접착되는 제 1 단부를 갖는 가늘고 길게 연장된 도전성 리드를 포함하는 상기 리드 본드를 제공하는 단계와;
    적어도 부분적으로 상기 리드 본드 및 상기 제 1 단부 근처의 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 단계로서, 상기 제 1 단부와 상기 본드 패드는 상기 보강부에 의해 실질적으로 밀봉되는 상기 보강부 배열 단계와;
    적어도 부분적으로 상기 보강부 및 상기 도전성 리드의 제 2 부분 주위에 밀봉부를 배열하는 단계를 포함하며,
    상기 제 2 부분은 그 주위에 상기 보강부가 배열되지 않으며, 상기 보강부는 상기 밀봉부 보다 큰 탄성률을 갖는 리드 본드 보강방법.
  53. 제 52항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 상기 밀봉 물질보다 더 큰 접착 강도를 갖는 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  54. 제 52항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 비 도전성의 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  55. 제 52항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 전기적 도전성 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  56. 제 52항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 이방성 도전성 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  57. 제 52항에 있어서, 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 엘라스토머 물질을 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  58. 초소형 전자 패키지에 있어서 리드 본드를 보강하는 방법에 있어서,
    초소형 전자 장치의 본드 패드에 직접 접착되는 제 1 단부를 갖는 가늘고 길게 연장된 도전성 리드를 포함하는 리드 본드를 제공하는 단계와;
    적어도 부분적으로 상기 리드 본드 및 상기 제 1 단부 근처의 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 단계로서, 상기 제 1 단부와 상기 본드 패드는 상기 보강부에 의해 실질적으로 밀봉되는 상기 보강부 배열 단계와;
    적어도 부분적으로 상기 보강부 및 상기 도전성 리드의 제 2 부분 주위에 밀봉부를 배열하는 단계를 포함하며,
    상기 제 2 부분은 그 주위에 상기 보강부가 배열되지 않으며, 상기 보강부는 상기 밀봉 물질보다 큰 접착 강도를 갖는 리드 본드 보강 방법.
  59. 제 58항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 상기 밀봉 물질보다 큰 탄성률을 갖는 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  60. 제 58항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 비 도전성 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  61. 제 58항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 전기적 도전성 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  62. 제 58항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 이방성 도전성 보강부를 배열하는 단계를 포함하는, 리드 본드 보강 방법.
  63. 제 58항에 있어서, 적어도 부분적으로 상기 리드 본드 및 상기 도전성 리드의 제 1 부분 주위에 보강부를 배열하는 상기 단계는 적어도 부분적으로 상기 도전성 리드의 상기 제 1 부분과 상기 리드 본드 주위에 엘라스토머 물질을 배열하는 단계를 포함하는, 리드 본드 보강 방법.
KR1020027001220A 1999-07-30 2000-07-28 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법 KR100614430B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/365,599 1999-07-30
US09/365,599 US6239489B1 (en) 1999-07-30 1999-07-30 Reinforcement of lead bonding in microelectronics packages

Publications (2)

Publication Number Publication Date
KR20020030086A KR20020030086A (ko) 2002-04-22
KR100614430B1 true KR100614430B1 (ko) 2006-08-23

Family

ID=23439533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027001220A KR100614430B1 (ko) 1999-07-30 2000-07-28 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법

Country Status (5)

Country Link
US (2) US6239489B1 (ko)
JP (1) JP2003506872A (ko)
KR (1) KR100614430B1 (ko)
AU (1) AU6613200A (ko)
WO (1) WO2001009949A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
US6429528B1 (en) * 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6337698B1 (en) * 1998-11-20 2002-01-08 Microsoft Corporation Pen-based interface for a notepad computer
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages
US7019410B1 (en) * 1999-12-21 2006-03-28 Micron Technology, Inc. Die attach material for TBGA or flexible circuitry
US7183138B2 (en) * 2000-08-23 2007-02-27 Micron Technology, Inc. Method and apparatus for decoupling conductive portions of a microelectronic device package
US6564979B2 (en) 2001-07-18 2003-05-20 Micron Technology, Inc. Method and apparatus for dispensing adhesive on microelectronic substrate supports
US6548376B2 (en) 2001-08-30 2003-04-15 Micron Technology, Inc. Methods of thinning microelectronic workpieces
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
US6845901B2 (en) * 2002-08-22 2005-01-25 Micron Technology, Inc. Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
SG143931A1 (en) * 2003-03-04 2008-07-29 Micron Technology Inc Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths
US7183485B2 (en) * 2003-03-11 2007-02-27 Micron Technology, Inc. Microelectronic component assemblies having lead frames adapted to reduce package bow
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US6924655B2 (en) * 2003-09-03 2005-08-02 Micron Technology, Inc. Probe card for use with microelectronic components, and methods for making same
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050104171A1 (en) * 2003-11-13 2005-05-19 Benson Peter A. Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7632747B2 (en) * 2004-08-19 2009-12-15 Micron Technology, Inc. Conductive structures for microfeature devices and methods for fabricating microfeature devices
US20060043534A1 (en) * 2004-08-26 2006-03-02 Kirby Kyle K Microfeature dies with porous regions, and associated methods and systems
US7095122B2 (en) * 2004-09-01 2006-08-22 Micron Technology, Inc. Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
US7442049B2 (en) * 2005-02-09 2008-10-28 International Business Machines Corporation Electrical connecting device and method of forming same
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US20070148820A1 (en) * 2005-12-22 2007-06-28 Micron Technology, Inc. Microelectronic devices and methods for manufacturing microelectronic devices
SG133445A1 (en) 2005-12-29 2007-07-30 Micron Technology Inc Methods for packaging microelectronic devices and microelectronic devices formed using such methods
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7910385B2 (en) * 2006-05-12 2011-03-22 Micron Technology, Inc. Method of fabricating microelectronic devices
SG138501A1 (en) * 2006-07-05 2008-01-28 Micron Technology Inc Lead frames, microelectronic devices with lead frames, and methods for manufacturing lead frames and microelectronic devices with lead frames
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US20090016036A1 (en) * 2007-07-13 2009-01-15 Wong Shaw Fong Conductor reinforcement for circuit boards
SG149725A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Thin semiconductor die packages and associated systems and methods
SG149726A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG149724A1 (en) 2007-07-24 2009-02-27 Micron Technology Inc Semicoductor dies with recesses, associated leadframes, and associated systems and methods
SG150396A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
WO2009054414A1 (ja) * 2007-10-22 2009-04-30 Nec Corporation 半導体装置
US8384228B1 (en) * 2009-04-29 2013-02-26 Triquint Semiconductor, Inc. Package including wires contacting lead frame edge

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0403783A3 (en) * 1989-06-20 1991-07-17 International Business Machines Corporation High strength low stress encapsulation of interconnected semiconductor devices
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
JP2586344B2 (ja) * 1994-09-30 1997-02-26 日本電気株式会社 キャリアフィルム
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
KR0179802B1 (ko) * 1995-12-29 1999-03-20 문정환 반도체 패키지
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
JPH09260533A (ja) * 1996-03-19 1997-10-03 Hitachi Ltd 半導体装置及びその実装構造
US6028354A (en) * 1997-10-14 2000-02-22 Amkor Technology, Inc. Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package
US6239489B1 (en) * 1999-07-30 2001-05-29 Micron Technology, Inc. Reinforcement of lead bonding in microelectronics packages

Also Published As

Publication number Publication date
KR20020030086A (ko) 2002-04-22
US6239489B1 (en) 2001-05-29
WO2001009949A1 (en) 2001-02-08
US6406944B2 (en) 2002-06-18
AU6613200A (en) 2001-02-19
JP2003506872A (ja) 2003-02-18
US20010028116A1 (en) 2001-10-11

Similar Documents

Publication Publication Date Title
KR100614430B1 (ko) 초소형 전자 패키지에 있어서 리드 본드를 보강하기 위한 장치 및 방법
US6410988B1 (en) Thermally enhanced and mechanically balanced flip chip package and method of forming
JP4712042B2 (ja) 空洞ハウジングおよびセンサチップを含む半導体センサ装置、および、その製造方法
EP0929097A2 (en) Semiconductor device assembly method and semiconductor device produced by the method
JPH09260533A (ja) 半導体装置及びその実装構造
JPH1167830A (ja) 表面弾性波素子の実装構造および実装方法
JPH04233263A (ja) 成形ハイブリッド　パッケージ及びこのためのリード　フレーム
JPH11102985A (ja) 半導体集積回路装置
JP2000058593A (ja) 表面弾性波素子の実装構造及びその実装方法
JPH11150441A (ja) 表面弾性波素子の実装構造および実装方法
JPH04363032A (ja) 半導体装置
US6696319B2 (en) Method of attaching semiconductor devices on a switching device and such an attached device
JP2000223623A (ja) 回路基板の実装構造
JP3568402B2 (ja) 半導体装置
JP3064998B2 (ja) 半導体装置及びその製造方法
JP3572254B2 (ja) 回路基板
JP3052899B2 (ja) 半導体装置
JPS63107156A (ja) 樹脂封止型半導体装置
JP2009252956A (ja) 実装フレーム、半導体装置及びその製造方法
TWI294676B (en) Semiconductor package structure
JP4243077B2 (ja) 半導体装置およびその製造方法
JPH10242616A (ja) Ｉｃパッケージ及びこれを用いた回路基板
JP2005045414A (ja) 弾性表面波デバイス
JP4654695B2 (ja) 半導体チップの実装構造、及びその実装方法
JPS5988854A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100811

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee