KR101427877B1 - 질화물계 발광 소자 - Google Patents

Abstract

본 발명은 질화물계 발광 소자에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 질화물계 발광 소자에 관한 것이다. 이러한 본 발명은, 발광 소자에 있어서, 주 발광면을 가지는 다층 구조의 반도체층과; 상기 주 발광면 상에 위치하는 전극을 포함하여 구성되고, 상기 전극의 면적은 상기 주 발광면의 6.5 내지 9.5%인 것을 특징으로 한다.

발광 소자, 전극, 패드, 발광면, 반도체.

Description

질화물계 발광 소자{Nitride light emitting device}

본 발명은 질화물계 발광 소자에 관한 것으로 특히, 발광 소자의 발광 효율과 신뢰성을 향상시킬 수 있는 질화물계 발광 소자에 관한 것이다.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화 된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다.

이러한 LED에 의해 방출되는 광의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따른다. 이는 방출된 광의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.

질화 갈륨 화합물 반도체(Gallium Nitride: GaN)는 높은 열적 안정성과 폭넓은 밴드갭(0.8 ~ 6.2eV)을 가지고 있어, LED를 포함한 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.

이에 대한 이유 중 하나는 GaN이 타 원소들(인듐(In), 알루미늄(Al) 등)과 조합되어 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있기 때문이다.

이와 같이 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들에 맞출 수 있다. 예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대치할 수 있는 백색 LED를 만들 수 있다.

이러한 GaN 계열 물질의 이점들로 인해, GaN 계열의 LED 시장이 급속히 성장하고 있다. 따라서, 1994년에 상업적으로 도입한 이래로 GaN 계열의 광전자장치 기술도 급격히 발달하였다.

상술한 바와 같은 GaN 계열 물질을 이용한 LED의 휘도 또는 출력은 크게, 활성층의 구조, 빛을 외부로 추출할 수 있는 광 추출 효율, LED 칩의 크기, 램프 패키지 조립 시 몰드(mold)의 종류 및 각도, 형광물질, 전극의 형상 및 위치 등에 의해서 좌우된다.

본 발명이 이루고자 하는 기술적 과제는, 동작전압을 낮출 수 있고, 전류 확산도, 광 출력, 및 신뢰성을 개선시킬 수 있는 형상 및 위치를 가지는 전극을 포함하는 질화물계 발광 소자를 제공하는 데에 있다.

상기 기술적 과제를 이루기 위한 제1관점으로서, 본 발명은, 발광 소자에 있어서, 주 발광면을 가지는 다층 구조의 반도체층과; 상기 주 발광면 상에 위치하는 전극을 포함하여 구성되고, 상기 전극의 면적은 상기 주 발광면의 6.5 내지 9.5%인 것을 특징으로 한다.

상기 기술적 과제를 이루기 위한 제2관점으로서, 본 발명은, 발광 소자에 있어서, 다층 구조의 반도체층과; 상기 반도체층 상에 위치하는 전극을 포함하여 구성되며, 상기 전극의 면적은, 상기 반도체층의 상부 광 추출 면적 및 측면 광 추출 면적을 포함한 총 광 추출 면적의 5 내지 60%인 것을 특징으로 한다.

본 발명은 다음과 같은 효과가 있는 것이다.

먼저, 폐곡선형이나 수렴형 패턴의 전극 형상을 사용함으로써 칩 귀퉁이 부분에서 발생하기 쉬운 전류의 밀집 현상을 방지할 수 있고, 패드의 위치를 최적화하여 와이어 패드에 의한 광 손실을 최소화할 수 있다.

또한, 패시베이션층과 전극이 수직방향으로 겹치지 않도록 함으로써 패시베 이션층 부분에서 발생할 수 있는 전류밀집 현상을 방지할 수 있으며, 전극 넓이와 광 출력, 동전전압과의 관계를 최적화하여, 합리적인 동작전압에서 최대 광 출력을 얻을 수 있는 효과가 있다.

이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.

본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.

층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다. 표면과 같은 구성 요소의 일부가 '내부(inner)'라고 표현된다면 이것은 그 요소의 다른 부분들 보다도 소자의 외측으로부터 더 멀리 있다는 것을 의미한다고 이해할 수 있을 것이다.

나아가 '아래(beneath)' 또는 '중첩(overlies)'과 같은 상대적인 용어는 여기에서는 도면에서 도시된 바와 같이 기판 또는 기준층과 관련하여 한 층 또는 영역과 다른 층 또는 영역에 대한 한 층 또는 영역의 관계를 설명하기 위해 사용될 수 있다.

이러한 용어들은 도면들에서 묘사된 방향에 더하여 소자의 다른 방향들을 포 함하려는 의도라는 것을 이해할 수 있을 것이다. 마지막으로 '직접(directly)'라는 용어는 중간에 개입되는 어떠한 요소가 없다는 것을 의미한다. 여기에서 사용되는 바와 같이 '및/또는'이라는 용어는 기록된 관련 항목 중의 하나 또는 그 이상의 어느 조합 및 모든 조합을 포함한다.

비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.

본 발명의 실시예들은 예를 들어, 사파이어(Al₂O₃)계 기판과 같은 비도전성 기판상에 형성된 질화갈륨(GaN)계 발광 소자를 참조하여 설명될 것이다. 그러나 본 발명은 이러한 구조에 한정되는 것은 아니다.

본 발명의 실시예들은 도전성 기판을 포함하여 다른 기판을 사용할 수 있다. 따라서 GaP 기판상의 AlGaInP 다이오드, SiC 기판상의 GaN 다이오드, SiC 기판상의 SiC 다이오드, 사파이어 기판상의 SiC 다이오드, 및/또는 GaN, SiC, AlN, ZnO 및/또는 다른 기판상의 질화물계 다이오드 등의 조합이 포함될 수 있다. 더구나 본 발명은 활성영역은 다이오드 영역의 사용에 한정되는 것은 아니다. 또한 활성영역의 다른 형태들이 본 발명의 일부 실시예들에 따라서 사용될 수도 있다.

수직형 발광 소자는 전극이 반도체층의 상하면에 위치하여 전류가 상하방향으로 흐르는 방식의 전극을 사용하고 있으며, 광 추출이 발생하는 면에 따라 p- 탑(Top) 방식과 n-탑(Top) 방식으로 구분할 수 있다. 여기서 p-Top 방식은 p-형 반도체층에서 광 추출이 이루어지는 방식을 말한다.

보통 발광면이 아닌 반도체층의 하측에 사용되는 전극은 반사막의 역할을 하기 때문에 특별한 패턴을 도입하지 않고 평면형 전극으로 형성하는 것이 보통이다. 그러나 발광면에 위치하는 전극의 경우, 전극의 면적이 넓을수록 발광면에서의 광 추출에 방해가 되기 때문에 최소의 넓이로 최대의 전류확산을 달성할 수 있도록 하는 것이 상부 전극의 관건이라고 할 수 있다.

본 발명에서 제안하는 전극 패턴은 p-Top 이나 n-Top의 여부와 관계없이, 광 추출이 일어나는 발광면에 대해 유효하게 적용할 수 있으며, 실험을 통해 개선된 효과를 확인할 수 있었다. 이와 같이, 수직형 발광 소자의 전극을 변화시켜, 동작전압과 전류 확산도, 광 출력, 신뢰성을 개선시킬 수 있다.

본 발명이 적용될 수 있는 수직형 발광 소자의 일례는 도 1에서 도시하는 바와 같은 구조를 가질 수 있다.

즉, 수직형 발광 소자 구조는, p-형 반도체층(11), 활성층(12), 및 n-형 반도체층(13)으로 이루어지는 다층구조의 발광 소자 구조를 이루는 반도체층(10)이 구성되고, 여기서 p-형 반도체층(11) 면에는 p-형 전극(20)이 위치하며, n-형 반도체층(13) 면에는 n-형 전극(30)이 위치한다. 이때, n-형 반도체층(13) 상에는 광 추출 구조(14)가 형성될 수 있다.

이러한 광 추출 구조(14)는 규칙적인(regular) 격자구조 또는 불규칙적인(irregular) 격자구조, 랜덤(random) 구조, 준 랜덤(quasi-random) 구조 등을 모 두 포함할 수 있다.

도 1에서는 n-형 반도체층(13)이 발광면을 이루는 실시예를 도시하고 있으나, 반대로 p-형 반도체층(11)이 발광면을 이룰 수도 있다. 이하, n-형 반도체층(13)이 발광면을 이루는 실시예를 설명한다.

이러한 반도체층(10)의 측면 및/또는 하면 노출면에는 패시베이션층(40)이 위치할 수 있고, 반도체층(10)은 지지층(60) 상에 위치할 수 있다. 이러한 지지층(60)은 수직형 발광 소자 구조를 이루기 위하여 성장 기판(도시되지 않음)을 제거하는 과정에서 반도체층(10) 및 발광 소자 구조를 지지하는 역할을 수행할 수 있다.

이때, 지지층(50)과 p-형 전극(오믹 전극; 20) 사이에는 결합금속층(50)이 위치할 수 있으며, 이러한 결합금속층(50)은 패시베이션층(40)을 감싸는 구조로 이루어질 수 있다.

한편, 반도체층(10)과 n-형 전극(30) 사이에는 별도의 전류 확산층(도시되지 않음)이 더 포함될 수 있다. 이러한 전류 확산층은 투명 전도성 물질 또는 전도성 반도체층일 수 있다.

이하, 상술한 구조를 이루는 수직형 발광 소자에서 발광면에 위치하는 전극(본 실시예에서는 n-형 전극(13))의 특징을 살펴보기로 한다.

1. 전극 형상

먼저, 전극 형상에 따른 특성을 고려하면, 도 2에서 도시하는 바와 같은 발산형 전극(30) 형상이 있을 수 있다.

이러한 발산형 전극(30)은 다수의 가지(branch) 형상(31)으로 이루어질 수 있으며, 이때, 각 가지 형상(31)의 종단부가 발광 소자 칩(즉, n-형 반도체층(13))의 외부를 향하는 패턴(pattern)을 가진다.

이와 같은 다수의 가지 형상(31)이 수렴하는 부분에는 와이어 본딩과 같은 방법으로 외부의 전원과 전기적으로 연결될 수 있는 패드(32)가 위치할 수 있다.

이러한 발산형 전극(30)은 초기특성에서는 큰 문제를 야기시키지 않지만, 에지(edge) 부분에 위치한 가지 형상(31)의 종단부가 발광 소자 칩(n-형 반도체층(13))의 외부로 향해 있기 때문에, 전기장(electric field)이 외부로 향하게 되어 칩의 에지 부분에서 전류 밀집(current crowding) 현상이 발생할 수 있다.

이는 소자의 신뢰성에 결함으로 작용할 수 있으며, 이와 같은 전류밀집으로 인한 열이나 응력이 부근에 위치한 전위(dislocation)와 반응하게 되면, 도 2의 a 부분의 확대도인 도 3에서와 같이, n-형 반도체층(13) 상에 크랙(crack)이 발생하는 등의 문제가 발생할 수 있다.

한편, 전극의 형상은 도 4 및 도 5와 같은 회전형 또는 폐곡선형 전극의 형상이 있을 수 있다. 이때, 전극의 형상은 2-fold, 4-fold, 또는 8-fold 대칭이 되도록 한다.

이러한 회전형 전극(30)은 가지 형상의 종단부는 존재하되 이 종단부의 방향이 내측으로 향하거나 회전하는 형태의 전극을 말하며, 폐곡선형은 가지 형상의 전체 경로가 폐곡선을 이루고 있는 형태를 말한다.

이와 같은 형태의 전극(30)은 전기장이 내부로 향하거나 순환하기 때문에, 칩의 에지 부분에서 전류 밀집 현상이 발생하는 것을 억제할 수 있다.

그러나 이와 같은 수렴형 또는 폐곡선형 형상의 전극에서도 도 5에서와 같이 전극(30)이나 패드(32)의 위치가 칩의 가장자리까지 치우치게 되면, 에지 부분에서 전류 밀집 현상이 발생하는 원인이 될 수 있다.

한편, 가지 형상의 한 종단부는 다른 종단부와 50 ㎛ 이상의 간격을 유지하는 것이 유리하다.

2. 패시베이션층과 전극의 상대적 위치에 의한 영향

도 6에서 도시하는 바와 같은 수직형 발광 소자의 구조에서는 n-형 전극(30)에서 주입된 전류는 다음과 같은 경로를 통해 흐르게 된다. 즉, 순차적으로 n-형 전극(30), 반도체층(10), p-형 전극(20), 및 결합금속층(50)을 따라 전류가 하르게 된다.

그러나 패시베이션층(40)의 하단부인 A 부분에서는 상측으로 이어지는 결합금속층(50)이 존재하지 않기 때문에 인접한 B 부분을 통해 결합금속층(50) 측으로 전류가 흐르게 된다.

이로 인해 A 부분의 p-형 반도체층(11)과 p-형 전극(20)에서는 점선으로 도시하는 바와 같은 전류 밀집 현상이 발생하게 되는데, 이러한 전류 밀집 현상이 과도하게 발생하면 신뢰성 저하에 큰 영향을 끼칠 수 있다.

이때, 만약 n-형 전극(30)이 패시베이션층(40) 하부까지 연장되어 위치하게 되면, A 부분에도 전류가 직접 주입되므로 패시베이션층(40) 하부에서 발생하는 전류 밀집 현상은 더 심화될 수 있다. 따라서 n-형 전극(30)은 상하 위치를 기준으로 패시베이션층(40) 하부를 침범하지 않도록 설계하는 것이 바람직하다.

즉, 전극(30) 또는 패드(32)의 위치는 패시베이션층(40)의 경계선과 외접하도록 형성할 수 있다.

3. 패드 위치에 의한 영향

패드는 전극과 와이어(wire)의 접합점이 되는 곳으로서, 전류가 전극에 주입되어 퍼져나가는 부분이다. 따라서, 도 7에서와 같이, 패드(32)를 전극(30)의 대칭 중심점에 위치하도록 하는 것이 전류의 확산 효율을 높이는 데 가장 유리하다고 할 수 있다.

그러나 패드(32)가 중앙에 위치할 경우, 도 7에서와 같이 와이어(33)에 의해 가려지는 칩의 면적 또한 넓어지게 되므로 광 출력이 저하될 수 있다. 따라서 전류의 확산 효율과 광 출력 두 가지 모두를 고려하여 비교하여야 하며, 도 8에서와 같이, 패드(32)의 위치를 전극(30) 패턴의 일측으로 치우치게 위치시킬 수도 있다.

도 9에서는 전극의 넓이와 위치에 따른 광 출력 및 동작 전압의 경향을 나타내고 있다. 솔리드 점은 도 7과 같이 패드가 칩의 중심부에 위치한 전극의 광 출력을 나타낸 것이며, 빈 점은 도 8과 같이 패드가 칩의 하단부에 위치한 전극의 광 출력을 나타내고 있다.

도 9에서 알 수 있듯이, 광 출력 분포는 패드 면적이 증가함에 따라 감소함을 확인할 수 있다. 이는 다음 절에서 언급되는 전극 면적에 의한 영향이라고 할 수 있다.

그러나 광 출력의 분포가 패드의 위치에 따라 2가지 양상으로 나뉘는 것은 매우 특이할 만한 사항이라고 할 수 있는데, 동등한 수준의 패드 면적에서도 패드가 하단부에 위치하는 전극이 중심부에 위치하는 전극에 비해 10 내지 14% 높은 광 출력 나타내고 있다.

또한 그 차이가 거의 일정하게 유지되고 있다는 것 또한 주목할 만한 사실이다. 이것은 앞서 언급한 패드가 중심부에 위치할 때 와이어가 광 출력을 가린다는 사실에 대한 증거라고 볼 수 있다.

패드의 위치에 따른 동작전압의 변화는 처음 예상한 것처럼 중심부에 패드를 위치시켰을 때 더 유리한 결과를 나타내었으나, 그 차이는 1 내지 2% 정도로서 광 출력 향상 효과에 비해 미미한 수준이라고 할 수 있다.

4. 전극 넓이에 의한 영향

전극의 넓이는 동작전압과 광 출력에 있어서 상반되는 효과를 보여준다.

일반적으로 저항은 전류가 흐르는 단면적에 반비례하기 때문에, 전극 면적이 클수록 n-형 반도체층(13)과 전극(30) 간의 접촉저항 성분은 줄어들게 된다. 따라서 전극(30) 면적이 증가함에 따라 동작전압도 감소하게 되는데, 이러한 양상은 도 10에서 잘 나타나고 있다. 반면, 동작전압 면에서는 패드의 위치에 의한 영향이 거의 없거나 미미한 것으로 확인되었다.

광 출력은 전극 넓이와 강한 상관관계를 나타내었는데, 이는 전극이 넓어질수록 광추출이 일어나는 표면이 전극에 의해 잠식되기 때문이라고 할 수 있다. 하지만 활성층(12)에서 발생한 빛이 n-형 반도체층(13)과 전극(30)의 계면에 도달하게 된다고 하더라도 모두 흡수, 소멸되는 것은 아니며, 그 중 상당 부분이 반사되 어 다시 반도체층(10)으로 되돌아가게 되므로 다른 경로를 통해 밖으로 추출될 가능성이 생기게 된다.

Cr, Ni, Au로 이루어진 전극(30)의 경우 70% 이상의 반사율을 나타내고 있으며, Al 이나 Pt 등을 첨가하여 전극(30) 하단부의 반사율을 높이게 되면 광 출력이 증가할 수 있다.

그러나 전극(30)에서 반사된 빛이 다시 칩 외부로 추출되기 위해서는, 흡수율이 높은 활성층(12)을 두 번 통과해야 하므로 다시 추출될 때까지 상당량의 빛이 손실되게 될 수밖에 없다. 따라서 최대의 광 추출을 위해서는 전극(30)의 면적을 최소화하는 것이 유리하다.

즉, 이러한 전극(30)의 면적은 도 11과 같이, 상하 위치를 비교할 때, 패시베이션층(40)의 경계선인 C 선을 넘지 않도록 제한되는 것이 좋다. 도 11에서는 C 선 내에 패드(32)가 제한된 전극(30)의 형상을 나타내고 있다.

상술한 인자들에 의한 영향을 고려하면 수직형 발광 소자에서 상부 전극의 최적 조건을 정리하면 다음과 같다.

첫째, 전극 형상으로서, 수직형 발광 소자의 전극은 폐곡선 형태나 가지 형상이 칩 내부로 향하는 수렴형 패턴을 가지는 것이 유리하며, 칩의 귀퉁이(chip corner)부분까지 전극이 위치하지 않도록 모서리를 둥글게 처리해 주는 것이 좋다.

둘째, 전극의 위치는 패드를 포함한 전극 형상이 패시베이션층과 상하 위치상에서 서로 겹치지 않는 것이 유리하다.

셋째, 와이어와 전극 간 접합이 이루어지는 패드는 칩의 중앙 위치를 피하는 것이 좋다.

넷째, 최대의 광 추출을 위해서는 전극의 넓이가 최소화되는 것이 바람직하나, 동작전압 상승과의 상쇄(trade-off) 관계를 고려하여 칩 면적의 6.5 내지 9.5% 정도가 되도록 설계하는 것이 유리하다. 이때, 전극의 넓이는 패드와 가지 형상의 합으로 정의될 수 있다.

한편, 전체발광면적(A _total)을 상부 광 추출 면적(주광추출면; A _{top emission})에 측면 광 추출 면적(부 광추출면; A _{side emission})을 더한 면적, 즉 발광 소자 외부로 최종 빛이 추출되는 면적의 총합을 고려하고, 전극은 주 발광면에 위치하는 전극으로 확장하여 고려한다면, 이러한 전극의 형태에 상관없이 주 광 추출 면적 대비 관심 전극의 면적의 비율(A _electrode/A _total × 100)은 5 내지 60 %를 이룰 수 있다.

이때, 전극(30)의 투명도(transmittance)가 60% 이상인 물질의 전극을 이용하는 경우에는 전체 발광면적 대비 전극(30)의 면적 비율은 5 내지 95%까지 확장될 수 있다.

또한 이 경우는 전류 확산층을 생략할 수 있으며, 전체 발광면적에서 균일한 전류분포와 균일한 발광을 기대할 수 있다.

이때, 첫째 및/또는 넷째 조건은 도 12에서와 같은 수평형 발광 소자에도 적용될 수 있다. 즉, 사파이어 기판(70) 상에 n-형 반도체층(13), 활성층(12), 및 p-형 반도체층(11)을 포함하는 반도체층(10)이 위치하는 수평형 구조에서, 이 n-형 반도체층(13) 상에 위치하는 n-형 전극(36)과 p-형 반도체층(11) 상에 위치하는 p- 형 전극(21)에도 적용될 수 있다.

즉, n-형 전극(36) 및/또는 p-형 전극(21)은 폐곡선 형태나 가지 형상이 칩 내부로 향하는 수렴형 패턴을 가지는 것이 유리하며, 칩의 귀퉁이(chip corner)부분까지 전극이 위치하지 않도록 모서리를 둥글게 처리해 주는 것이 좋으며, 전극(36, 21)의 넓이가 칩 면적의 6.5 내지 9.5% 정도가 되도록 하는 것이 유리하다.

한편, 도 13 및 도 14에서와 같이, 전극(30)과 반도체층(10)의 접합면에는, 전극(30)이 반도체층(10)으로 침투한 침투 형상(34)이 형성되어, 이와 같이, 전극(30)이 반도체층(10)으로 침투한 침투면에서 반도체층(10)에서 발생된 빛이 재반사되어 추출될 수 있도록 할 수 있다.

이때, 이러한 침투 형상(34)을 가지는 전극(30)은, 광 추출면에 존재하는 전극(30)에 의해 막혀진 빛이 다시 반사되어 빠져나갈 수 있도록 전극(30) 하부에 볼록 또는 오목형태의 홈을 형성하고, 이 홈에 전극(30) 형성을 위한 금속 물질에 의해 채움으로써 형성할 수 있다.

이러한 침투 형상(34)은, 도 13에서와 같은 쐐기 형상 또는 도 14에서와 같은 반원기둥형 형상으로 형성할 수 있으며, 그 외에 스트라이프 형상, 사면체형, 및 반구형 등의 형상을 이루도록 전극(30)을 형성할 수 있다.

상기 실시예는 본 발명의 기술적 사상을 구체적으로 설명하기 위한 일례로서, 본 발명은 상기 실시예에 한정되지 않으며, 다양한 형태의 변형이 가능하고, 이러한 기술적 사상의 여러 실시 형태는 모두 본 발명의 보호범위에 속함은 당연하다.

도 1은 본 발명이 적용되는 수직형 발광 소자의 일례를 나타내는 단면도이다.

도 2는 전극 형상의 일례를 나타내는 평면도이다.

도 3은 도 2의 a 부분의 사진이다.

도 4 및 도 5는 발광 소자 칩의 테두리 측과 전극과의 위치를 나타내는 개략도이다.

도 6은 수직형 발광 소자에서 전류 흐름을 나타내는 도식도이다.

도 7 및 도 8은 와이어 및 패드의 위치를 나타내는 개략도이다.

도 9는 패드의 위치에 따른 광출력을 나타내는 그래프이다.

도 10은 수직형 발광 소자에서 전극에 의한 반사를 나타내는 개략도이다.

도 11은 전류 흐름 및 반사 특성을 고려한 전극 및 패드의 위치를 나타내는 개략도이다.

도 12는 본 발명이 적용되는 수평형 발광 소자의 일례를 나타내는 단면도이다.

도 13은 반도체층 상의 전극 배치의 일례를 나타내는 사시도이다.

도 14는 반도체층 상의 전극 배치의 다른 예를 나타내는 사시도이다.

Claims (13)

1. 발광 소자에 있어서,

   주 발광면을 가지는 다층 구조의 반도체층과;

   상기 주 발광면 상에 위치하는 전극을 포함하여 구성되고,

   상기 전극의 면적은 상기 주 발광면의 6.5 내지 9.5%이고,

   상기 전극 상에는, 상기 주 발광면의 주변부에 위치하는 패드가 형성되는 발광 소자.
2. 제 1항에 있어서, 상기 전극은, 폐곡선 형상 또는 가지 형상인 것을 특징으로 하는 발광 소자.
3. 제 2항에 있어서, 상기 폐곡선 형상 또는 가지 형상의 전극은, 상기 주 발광면의 중심부측으로 수렴하는 패턴을 가지는 것을 특징으로 하는 발광 소자.
4. 삭제
5. 제 1항에 있어서, 상기 반도체층의 측면을 포함하는 노출면에는 패시베이션층이 위치하는 것을 특징으로 하는 발광 소자.
6. 제 5항에 있어서, 상기 전극의 위치는, 상기 주 발광면 상에서 상기 패시베이션층보다 중심측에 위치하는 것을 특징으로 하는 발광 소자.
7. 제 1항에 있어서, 상기 반도체층은,

   지지층과;

   상기 지지층 상에 위치하는 오믹 전극 상에 위치하는 것을 특징으로 하는 발광 소자.
8. 제 7항에 있어서, 상기 지지층과 오믹 전극 사이에는 결합금속층이 더 포함되는 것을 특징으로 하는 발광 소자.
9. 제 1항에 있어서, 상기 주 발광면에는 광 추출 구조가 형성된 것을 특징으로 하는 발광 소자.
10. 제 1항에 있어서, 상기 반도체층은 기판 상에 위치하는 것을 특징으로 하는 발광 소자.
11. 제 1항에 있어서, 상기 전극과 반도체층의 접합면에는, 상기 전극이 반도체층으로 침투한 침투 형상이 형성된 것을 특징으로 하는 발광 소자.
12. 제 11항에 있어서, 상기 침투 형상은, 스트라이프 형상, 사면체형, 반구형, 반원기둥형, 및 쐐기형 중 어느 하나인 것을 특징으로 하는 발광 소자.
13. 발광 소자에 있어서,

    다층 구조의 반도체층과;

    상기 반도체층 상에 위치하는 전극을 포함하여 구성되며,

    상기 전극과 반도체층의 접합면에는, 상기 전극이 반도체층으로 침투한 침투 형상이 형성된 것을 특징으로 하는 발광 소자.

Images