KR100608592B1

KR100608592B1 - 플래시 메모리의 데이터 관리 장치 및 방법

Info

Publication number: KR100608592B1
Application number: KR1020040005020A
Authority: KR
Inventors: 김진혁; 정현모; 명성주; 정재욱; 정태선; 박찬익
Original assignee: 삼성전자주식회사
Priority date: 2004-01-27
Filing date: 2004-01-27
Publication date: 2006-08-03
Also published as: CN1648876A; US20050162947A1; EP1564755B1; DE602005022512D1; US7454670B2; EP1564755A2; CN100334565C; JP4704759B2; KR20050077505A; JP2005216293A; EP1564755A3

Abstract

본 발명은 플래시 메모리의 데이터 관리 장치 및 방법에 관한 것으로서, 더욱 상세하게는 적어도 하나 이상의 플래시 메모리를 사용하는 시스템에서 데이터 연산 방식에 따라 소정의 플래시 메모리에서 발생한 오류 블록을 처리할 수 있는 플래시 메모리의 데이터 관리 장치 및 방법에 관한 것이다.

본 발명의 실시예에 따른 플래시 메모리의 데이터 관리 장치는 적어도 하나 이상의 플래시 메모리에 대한 동작을 제어하는 디바이스 드라이버와, 소정의 플래시 메모리에서 오류 블록이 발생한 경우 해당 플래시 메모리의 소정 블록으로 상기 오류 블록에 위치한 데이터를 이동시키는 제어부를 포함한다.

플래시 메모리, 멀티 채널, 인터리브

Description

플래시 메모리의 데이터 관리 장치 및 방법{Data managing device and method thereof}

도 1 은 일반적인 플래시 메모리의 개략적인 구조가 도시된 도면.

도 2 는 종래의 기술에 따른 단일 플래시 메모리에서의 초기 오류 블록 처리 방법이 도시된 도면.

도 3 은 종래의 기술에 따른 단일 플래시 메모리에서의 런타임 오류 블록 처리 방법이 도시된 도면.

도 4a 는 일반적인 단일 플래시 메모리의 데이터 연산이 도시된 도면.

도 4b 는 일반적인 단일 플래시 메모리의 런타임 오류 블록에 위치한 데이터의 이동이 도시된 도면.

도 5a 는 일반적인 멀티 채널 방식을 이용한 플래시 메모리 기반의 시스템이 도시된 도면.

도 5b 는 일반적인 멀티 채널 방식에서의 데이터 연산 과정이 도시된 도면.

도 6a 는 일반적인 인터리브 방식을 사용한 플래시 메모리 기반의 시스템이 도시된 도면.

도 6b 는 일반적인 인터리브 방식에서의 데이터 연산 과정이 도시된 도면.

도 7 은 본 발명에 따른 플래시 메모리의 데이터 관리 장치가 도시된 도면.

도 8 은 본 발명에 따른 멀티 채널 방식에서의 데이터 연산이 도시된 도면.

도 9 는 본 발명에 따른 인터리브 방식에서의 상위 블록이 도시된 도면.

도 10 은 본 발명에 따른 인터리브 방식에서의 가상 블록 관리 영역이 도시된 도면.

도 11 은 본 발명에 따른 상위 블록에서의 데이터 연산이 도시된 도면.

도 12 는 본 발명에 따른 플래시 메모리의 데이터 관리 방법이 도시된 도면.

도 13 은 본 발명에 따른 초기 오류 블록에 대한 처리 방법이 도시된 도면.

도 14a 및 도 14b 는 본 발명에 따른 오류 블록을 예비 영역의 소정 블록에 맵핑시키는 맵핑 테이블이 도시된 도면.

도 15 는 본 발명에 따른 멀티 채널 방식에서 런타임 오류 블록을 처리하는 방법이 도시된 도면.

도 16 은 본 발명에 따른 멀티 채널 방식에서의 런타임 오류 블록에 위치한 데이터를 예비 영역의 소정 블록으로 이동시키는 방법이 도시된 도면.

도 17 은 본 발명에 따른 인터리브 방식에서 런타임 오류 블록을 처리하는 방법이 도시된 도면.

도 18 은 본 발명에 따른 인터리브 방식에서의 데이터 연산 방법이 도시된 도면.

도 19 는 본 발명에 따른 인터리브 방식에서의 런타임 오류 블록에 위치한 데이터를 예비 영역의 소정 블록으로 이동시키는 방법이 도시된 도면.

<도면의 주요 부분에 관한 부호의 설명>

210,220,230: 플래시 메모리 300: 디바이스 드라이버

400: 제어부

일반적으로, 가전 기기, 통신 기기, 셋탑 박스 등의 내장형 시스템(Embedded System)에서는 데이터를 저장하고 처리하기 위한 저장 매체로 비휘발성 메모리가 많이 사용되고 있다.

상기 비휘발성 메모리 중에서 주로 사용되는 플래시 메모리는 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같은 빠른 액세스 타임(Access Time)을 가지며 크기가 작기 때문에 휴대 기기 등에 적합하다.

또한, 상기 플래시 메모리는 하드웨어적 특성상 이미 기록된 데이터에 재기록을 할 경우, 해당 데이터가 기록된 블록 전체를 지우는 과정이 필요하다.

이와 같이, 상기 플래시 메모리에서 데이터의 기록 및 삭제 단위의 불일치로 발생할 수 있는 성능 저하를 방지하기 위하여 논리 주소와 물리 주소의 개념이 도입되 었다.

이때, 상기 논리 주소는 사용자가 소정의 사용자 프로그램을 통하여 상기 플래시 메모리에서 소정의 데이터 연산을 수행할 경우 사용되는 주소이고, 상기 물리 주소는 실제 플래시 메모리에 소정의 데이터 연산을 수행할 경우 사용되는 주소이다.

또한, 상기 플래시 메모리는 일반적으로 소블록 플래시 메모리와 대블록 플래시 메모리로 구분되는데, 상기 소블록 플래시 메모리는 논리적인 연산 단위와 물리적인 연산 단위가 동일한 반면, 상기 대블록 플래시 메모리는 논리적인 연산 단위에 비하여 물리적인 연산 단위가 큰 특성을 가진다.

즉, 상기 플래시 메모리의 논리적인 연산 단위 및 물리적인 연산 단위는 섹터 및 페이지라 칭하는 경우를 예를 들어 설명하면, 상기 소블록 플래시 메모리는 상기 섹터 및 페이지의 크기가 동일한 반면, 상기 대블록 플래시 메모리는 상기 페이지가 상기 섹터에 비해 소정 배수로 큰 크기를 가진다.

이러한 플래시 메모리의 블록은 제한된 삭제 횟수를 가지고 있는데, 상기 플래시 메모리는 소정 블록에 대한 삭제 횟수가 기준치를 초과하거나 물리적인 특성이 좋지 않은 블록의 경우 삭제 횟수가 상기 기준치에 근접하게 되면 오류 블록(Bad Block)이 발생할 수 있기 때문이다.

이때, 상기 오류 블록은 상기 플래시 메모리의 공장 출하시 이미 발생된 초기 오류 블록과 상기 플래시 메모리의 데이터 연산 중 발생되는 런타임 오류 블록으로 나누어질 수 있다.

상기 오류 블록은 상기 플래시 메모리의 모든 블록에서 발생될 수 있으며, 상기 플 래시 메모리의 성능에 큰 영향을 미치기 때문에 상기 오류 블록을 효과적으로 처리할 수 있는 다양한 방법들이 제안되고 있다.

도 1 은 일반적인 플래시 메모리의 개략적인 구조가 도시된 도면으로서, 상기 플래시 메모리에 발생한 오류 블록 처리를 위한 오류 블록 관리 영역(10)과, 데이터의 연산이 이루어지는 데이터 영역(20)을 포함한다.

여기서, 상기 오류 블록 관리 영역(10)은 상기 플래시 메모리에서 발생한 오류 블록에 대한 맵핑 정보를 포함하는 오류 블록 정보 영역(11)과, 상기 오류 블록을 대체하기 위한 예비 영역(12)을 포함한다.

이때, 상기 맵핑 정보는 상기 오류 블록을 상기 예비 영역(12)내의 소정 블록으로 맵핑시키는 맵핑 테이블로 이루어진다.

상기 오류 블록 관리 영역(10)을 이용한 종래의 기술에 따른 플래시 메모리의 데이터 관리 방법을 살펴보면, 도 2 에 도시된 바와 같이, 먼저 상기 플래시 메모리의 소정 블록에 대한 초기 오류 표시를 확인한다. (S11)

상기 초기 오류 표시를 통하여 해당 블록이 오류 블록인지의 여부를 판단한다.(S12)

즉, 해당 블록이 초기 오류 블록인지를 판단하는 것이다.

상기 판단 결과 오류 블록인 경우, 상기 오류 블록을 상기 플래시 메모리의 정상 블록으로 맵핑시킨다.(S13)

상기 초기 오류 블록은 상기 맵핑 정보를 통하여 정상 블록으로 맵핑되는데, 상기 초기 오류 블록은 상기 맵핑 테이블에 의해 상기 예비 영역(12)의 소정 블록으로 맵핑된다.

따라서, 상기 초기 오류 블록에 소정의 데이터 연산이 수행될 경우 상기 맵핑 테이블에 의해 상기 예비 영역(12)의 소정 블록에서 데이터 연산이 수행되도록 할 수 있다.

상기 플래시 메모리의 모든 블록에 대하여 초기 오류 블록 여부를 판단할때까지(S14) 다음 블록으로 이동하여 초기 오류 블록 여부를 판단하는 과정(S11, S12, S13)을 반복적으로 수행한다.(S15)

이때, 상기 판단 결과 정상 블록으로 판단되어 데이터 연산이 수행되는 도중 데이터 연산 실패가 발생되면, 해당 블록은 런타임 오류 블록으로 판단된다.

이와 같이 상기 런타임 오류 블록이 발생된 경우 플래시 메모리의 데이터 관리 방법은 도 3 에 도시된 바와 같이, 소정 블록에서 데이터 연산을 수행하는 도중(S21) 데이터 연산이 실패하였는지의 여부를 판단한다.(S22)

즉, 도 4a에 도시된 바와 같이, 플래시 메모리의 데이터 영역(20)에 포함된 소정의 블록(21)에 데이터 연산을 수행하는 도중 데이터 연산이 실패하였는지의 여부를 판단하는 것이다.

상기 판단 결과 데이터 연산이 실패한 경우, 해당 블록을 오류 블록으로 판단하여 상기 맵핑 정보에 포함시킨다.(S23)

또한, 상기 오류 블록을 상기 예비 영역(12)의 소정 블록을 맵핑시키고(S24), 상기 맵핑된 블록에서 데이터 연산이 수행되도록 한다.(S25)

즉, 도 4b에 도시된 바와 같이, 상기 플래시 메모리의 데이터 영역(20)의 소정 블 록(21)의 데이터를 상기 예비 영역(12)의 소정 블록(12a)로 이동시킨다.

이후, 상기 오류 블록에 대한 데이터 연산을 수행할 경우에는 상기 맵핑 정보에 따라 상기 오류 블록에 맵핑된 상기 예비 영역(12)의 소정 블록(12a)에서 데이터 연산이 수행되는 것이다.

이때, 상기 데이터 연산 중 데이터 쓰기를 예를 들어 설명하면, 상기 데이터 영역(20)의 소정 블록(21)에 데이터를 쓰는 도중 오류 블록이 발생되면, 상기 데이터를 상기 예비 영역(12)의 소정 블록(12a)으로 이동시킨다.

또한, 상기 오류 블록(21)에서 데이터 연산을 다시 수행할 경우에는 상기 맵핑 정보에 따라 상기 예비 영역(12)의 소정 블록(12a)에서 데이터 쓰기가 수행된다.

이후, 상기 데이터 연산이 완료될때까지 데이터 연산 도중 오류 블록이 발생되었는지의 여부를 판단하는 과정(S21, S22, S23, S24, S25)를 반복적으로 수행한다.(S26)

그러나, 상기와 같은 종래의 플래시 메모리의 데이터 관리 방법은 단일 플래시 메모리에 한하여 사용할 수 있기 때문에 적어도 하나 이상의 플래시 메모리를 포함하는 시스템에서 사용하기에는 어려움이 있다는 문제점이 있다.

본 발명은 여러 개의 플래시 메모리를 사용하는 시스템에서 상기 플래시 메모리에 발생한 오류 블록을 효율적으로 처리할 수 있는 플래시 메모리의 데이터 관리 장치 및 방법을 제공하는데 그 목적이 있다.

본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플래시 메모리의 데이터 관리 장치는 적어도 하나 이상의 플래시 메모리에 대한 동작을 제어하는 디바이스 드라이버와, 소정의 플래시 메모리에서 오류 블록이 발생한 경우 상기 오류 블록에 위치한 데이터를 해당 플래시 메모리의 소정 블록으로 이동시키는 제어부를 포함한다.

바람직하게는 상기 제어부는 멀티 채널(Multi-channel) 방식을 통한 데이터 연산을 수행할 경우, 상기 오류 블록과 동일한 오프셋 값을 가지는 다른 플래시 메모리의 블록에 위치한 데이터를 각 플래시 메모리의 소정 블록으로 이동시킨다.

바람직하게는 상기 제어부는 인터리브(Interleave) 방식을 통한 데이터 연산을 수행할 경우, 각 플래시 메모리에서 동일한 오프셋 값을 가지는 블록으로 이루어지는 상위 블록을 생성한다.

바람직하게는 상기 제어부는 상기 오류 블록을 해당 플래시 메모리의 소정 블록으로 이동시키고, 상기 소정 블록을 상기 상위 블록에 포함시킨다.

한편, 본 실시예에 따른 플래시 메모리의 데이터 관리 방법은 적어도 하나 이상의 플래시 메모리에서 발생된 오류 블록을 파악하는 제 1 단계와, 상기 오류 블록에 위치한 데이터를 해당 플래시 메모리의 소정 블록으로 이동시키는 제 2 단계를 포함한다.

바람직하게는 상기 제 1 단계는 소정 블록에 데이터 연산을 수행할 경우 데이터 연산 실패 여부에 따라 오류 블록을 파악한다.

바람직하게는 상기 제 2 단계는 멀티 채널을 통한 데이터 연산을 수행할 경우, 상기 오류 블록과 동일한 오프셋 값을 가지는 다른 플래시 메모리의 블록에 위치한 데이터를 각 플래시 메모리의 소정 블록으로 이동시킨다.

바람직하게는 상기 제 2 단계는 인터리브(Interleave) 방식을 통한 데이터 연산을 수행할 경우, 각 플래시 메모리에서 동일한 오프셋 값을 가지는 블록으로 이루어지는 상위 블록을 생성하는 과정을 포함한다.

바람직하게는 상기 제 2 단계는 상기 오류 블록을 해당 플래시 메모리의 소정 블록으로 이동시키는 제 1 과정과, 상기 소정 블록을 상기 상위 블록에 포함시키는 제 2 과정을 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범수를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한 다.

최근 여러 개의 플래시 메모리를 사용하는 시스템은 주로 Multi-cahnnel 방식 및 Interleave 방식을 사용하여 전체적인 성능을 향상시키고 있다.

여기서, 상기 Multi-channel 방식은 여러 개의 플래시 메모리를 제어하기 위한 제어 라인을 공유으로 사용하기 때문에 각 플래시 메모리에 동시에 병렬적으로 데이터를 쓸 수 있다.

즉, 도 5a에 도시된 바와 같이, 두 개의 플래시 메모리(111, 112)를 제어하는 디바이스 드라이버(113)가 서로 제어 라인(114)을 공유하고, 데이터 라인(115, 116)은 각 플래시 메모리(111, 112)에 따라 별도로 사용한다.

따라서, 상기 Multi-channel 방식은 각 플래시 메모리의 버스가 n비트, 플래시 메모리의 개수를 m이라 하면, n

m 버스를 가지는 하나의 플래시 메모리처럼 사용할 수 있는 것이다.

이러한 Multi-channel 방식의 동작을 도 5b에 도시된 바와 같이, 상기 Multi-channel 방식은 제어 라인(114)를 공유하기 때문에 각 플래시 메모리(111, 112)로 데이터 연산 명령과 데이터 연산이 수행될 주소를 포함하는 제어 신호(117)를 각 플래시 메모리(112, 113)로 동시에 전송한다.

또한, 상기 상기 각 플래시 메모리(112, 113)에 대한 데이터 라인(115, 116)은 별도로 사용하기 때문에 각 플래시 메모리(112, 113)의 데이터의 로딩(118) 및 데이터 연산(119)이 동시에 수행된다.

이때, 상기 데이터 로딩(118)은 각 플래시 메모리(118)에 해당하는 데이터를 함께 로딩하기 때문에 총 플래시 메모리에 해당하는 데이터가 로딩된다.

또한, 상기 Interleave 방식은 여러 개의 플래시 메모리와 데이터 라인을 공유하기 때문에 다중 데이터 쓰기 연산을 처리하는 경우를 예를 들어 설명하면, 소정 플래시 메모리에 대한 데이터 로딩 후 데이터를 쓰는 동안 다른 플래시 메모리에 데이터를 로딩할 수 있다.

이러한 Interleave 방식은 도 6a에 도시된 바와 같이, 두 개의 플래시 메모리(121, 122)를 제어하는 디바이스 드라이버(123)가 상기 각 플래시 메모리(121, 122)와 서로 데이터 라인(124)를 공유하고, 제어 라인(125, 126)은 각 플래시 메모리(121, 122)에 따라 별도로 사용한다.

상기 Interleave 방식의 동작은 도 6b에 도시된 바와 같이, 소정 플래시 메모리로 데이터 연산 명령과 데이터 연산이 수행될 주소를 포함한 제어 신호(127a)를 전송하고 데이터 로딩(128a)를 수행한 다음 데이터 연산(129a)이 수행될 동안 다른 플래시 메모리로 데이터 연산 명령과 데이터 연산이 수행되는 주소를 포함한 제어 신호(127b)를 전송하고, 데이터 로딩(128b)을 수행하여 데이터 연산(129b)를 수행한다.

본 실시예는 상기한 바와 같은 여러 개의 플래시 메모리가 사용된 시스템에서 상기 각 플래시 메모리에 오류 블록인 발생한 경우 데이터의 안정성 확보와 효율적인 오류 블록을 처리를 위한 플래시 메모리의 데이터 관리 장치로서, 도 7 에 도시된 바와 같이, 여러 개의 플래시 메모리(210, 220, 230)의 동작을 제어하는 디바이스 드라이버(300)와, 소정의 플래시 메모리에서 오류 블록이 발생한 경우 상기 오류 블 록에 위치한 데이터를 해당 플래시 메모리의 소정 블록으로 이동시키는 제어부(400)를 포함한다.

이러한 플래시 메모리의 데이터 관리 장치를 상기 Multi-channel방식과 Interleave 방식을 예를 들어 설명한다.

우선, 상기 Multi-channel 방식의 경우, 도 8에 도시된 바와 같이, 각 플래시 메모리(510, 520)는 각각 발생한 오류 블록의 맵핑 정보를 포함하는 가상 블록 관리 영역(511, 521), 상기 오류 블록에 위치한 데이터가 이동되는 예비 영역(512, 522) 및 소정의 데이터 연산이 수행되는 데이터 영역(513, 523)으로 구분될 수 있다.

여기서, 상기 Multi-channel 방식의 특성상 각 플래시 메모리(510, 520)에 병렬적으로 데이터의 연산을 수행할 수 있기 때문에 상기 각 데이터 영역(513, 523)에서 동일한 오프셋 값을 가지는 블록(513a, 523a)에 데이터가 존재하게 된다.

이때, 소정의 플래시 메모리에서 오류 블록이 발생하게 되면, 상기 제어부(400)는 상기 오류 블록에 위치한 데이터를 해당 플래시 메모리의 예비 영역내의 소정 블록으로 이동시키게 된다.

또한, 상기 제어부(400)는 상기 오류 블록과 동일한 오프셋 값을 가지는 다른 플래시 메모리의 정상 블록에 위치한 데이터도 해당 플래시 메모리의 예비 영역내의 소정 블록으로 이동시키게 된다.

이는 상기 Multi-channel 방식에서 각 플래시 메모리에 병렬적으로 데이터 연산을 수행하기 때문에 소정의 플래시 메모리에서 오류 블록이 발생하게 되면, 다른 데이터에도 영향을 미치게 되어 데이터의 손실을 야기시킬 수 있기 때문에 각 플래시 메모리(510, 520)의 데이터를 상기 예비 영역(512, 522)의 소정 블록으로 이동시키는 것이다.

한편, 다른 실시예로 상기 Interleave 방식의 경우, 상기 Multi-channel 방식과 마찬가지로 각 플래시 메모리(510, 520)는 오류 블록의 맵핑 정보를 포함하는 가상 블록 관리 영역(511, 521), 상기 오류 블록에 위치한 데이터가 이동되는 예비 영역(512, 522) 및 소정의 데이터 연산이 수행되는 데이터 영역(513, 523)으로 구분될 수 있다.

또한, 상기 제어부(400)는 도 9에 도시된 바와 같이, 각 플래시 메모리(510, 520)에서 동일한 오프셋 값을 가지는 블록(510a, 520a)을 합친 상위 블록(530)를 생성한다.

여기서, 상기 가상 블록 관리 영역(511, 521)은 도 10에 도시된 바와 같이, 상기 상위 블록(530)에 대한 정보를 포함하는 상위 블록 관리 영역(511a, 521a)과 상기 데이터 영역(513, 523)에서 오류 블록이 발생한 경우, 상기 오류 블록을 상기 예비 영역(512, 522)에 포함된 소정 블록으로 맵핑시키는 맵핑 테이블로 이루어지는 오류 블록 관리 영역(511b, 521b)를 포함한다.

따라서, 상기 제어부(400)는 상기 상위 블록 관리 영역(511a, 521a)에 포함된 상위 블록(530)을 통하여 연산시 도 11에 도시된 바와 같이, 상기 상위 블록(530)으로 묶인 각 플래시 메모리의 블록(510a, 520a)에 데이터 연산을 순차적으로 수행하는데 유리하기 때문이다.

이때, 상기 Interleave 방식은 소정의 플래시 메모리에서 오류 블록이 발생한 경우 해당 플래시 메모리의 예비 영역의 소정 블록으로 상기 오류 블록에 위치한 데이터를 이동시킨다.

또한, 상기 각 오류 블록과 같은 상위 블록에 포함된 다른 플래시 메모리의 블록은 상기 예비 영역의 소정 블록과 함께 다시 같은 상위 블록에 포함된다.

이와 같이 상기 예비 영역내의 소정 블록과 다시 상위 블록으로 묶인 다른 플래시 메모리의 블록들에 대한 정보는 상기 상위 블록 관리 영역(211a, 521a)에 저장되기 때문에 다시 해당 상위 블록에 대한 데이터 연산을 수행할 경우 상기 오류 블록이 아닌 상기 예비 영역내의 소정 블록을 통해 데이터 연산을 수행한다.

상기와 같이 구성되는 본 실시예에 따른 플래시 메모리의 데이터 관리 방법을 살펴보면 다음과 같다.

본 실시예에 따른 플래시 메모리의 데이터 관리 방법은 도 12에 도시된 바와 같이, 먼저 여러 개의 플래시 메모리가 사용되는 시스템에서 각 시스템에 대한 초기 오류 블록 정보를 파악한다.(S110)

상기 초기 오류 블록은 플래시 메모리의 공장 출하 당시 발생된 오류 블록으로서, 상기 초기 오류 블록을 파악하여 이를 예비 영역의 소정 블록에 맵핑시키는 맵핑 테이블을 생성한다.(S120)

이러한 맵핑 테이블은 상기 가상 블록 관리 영역(511, 521)에 저장되며, 소정의 플래시 메모리에서 초기 오류 블록에 데이터 연산을 수행할 경우, 상기 예비 영역에 맵핑된 블록에서 데이터 연산이 수행되도록 한다.

즉, 상기 초기 오류 블록은 도 13에 도시된 바와 같이, 상기 플래시 메모리의 공장 출하 당시 데이터 영역(630)에 발생한 오류 블록(631, 632)을 의미한다.

또한, 상기 초기 오류 블록(631, 632)은 상기 예비 영역(620)의 소정 블록(621, 622)로 맵핑되어 이후 상기 초기 오류 블록(631, 632)에서 데이터 연산이 수행될 경우 상기 예비 영역(620)의 맵핑된 블록(621, 622)에서 데이터 연산이 수행되도록 한다.

이때, 상기 초기 오류 블록(631, 632)에 맵핑된 상기 예비 영역(620)의 블록에 대한 맵핑 테이블은 상기 가상 블록 관리 영역(610)에 저장된다.

이러한 맵핑 테이블은 도 14a에 도시된 바와 같이, 상기 예비 영역(620)의 블록 주소을 해당 오류 블록에 지정할 수도 있고, 도 14b에 도시된 바와 같이, 상기 예비 영역(620)의 각 블록에 소정의 오프셋 값을 지정하고, 상기 오프셋 값에 따른 오류 블록을 지정할 수도 있다.

이후, 사용자가 소정의 플래시 메모리의 블록에서 데이터 연산을 요청하면(S130), 상기 맵핑 테이블에 포함된 블록인지의 여부를 통해 오류 블록인지를 판단한다.(S140)

상기 판단 결과 오류 블록인 경우, 상기 예비 영역의 소정 블록에서 데이터의 연산이 수행된다. (S150)

만일, 상기 판단 결과 정상 블록인 경우 해당 블록에서 데이터 연산을 수행하고(S160), 데이터 연산 수행 도중 연산 실패가 발생되는지의 여부를 판단한다.(S170)

상기 데이터 연산 수행 도중 연산 실패가 발생되면, 상기 연산 실패가 발생된 블록 을 런타임 오류 블록으로 판단하고(S180), 상기 데이터 연산 실패가 발생된 블록을 상기 맵핑 테이블에 추가하여 상기 예비 영역의 소정 블록으로 맵핑시킨다.(S190)

이후, 상기 예비 영역의 소정 블록으로 데이터를 이동시키고(S200), 다시 데이터 연산을 수행한다.(S210)

이때, 상기 Interleave 방식의 경우, 상기 데이터 연산은 각 플래시 메모리에서 동일한 오프셋 값을 가지는 묶은 상위 블록을 통해 데이터 연산을 수행하게 된다.

이때, 상기 예비 영역의 소정 블록으로 데이터를 이동시키는 방법을 여러 개의 플래시 메모리를 관리할 수 있는 방법인 Multi-channel 방식과 InterLeave 방식을 예를 들어 설명한다.

먼저, 상기 Multi-channel 방식의 경우, 도 15에 도시된 바와 같이, 소정 플래시 메모리에서 발생된 오류 블록의 데이터를 해당 플래시 메모리의 예비 영역내의 소정 블록으로 이동시킨다.(S311)

이후, 상기 오류 블록과 동일한 오프셋 값을 가지는 다른 플래시 메모리의 정상 블록에 위치한 데이터를 각 플래시 메모리의 예비 영역내의 소정 블록으로 이동시킨다.(S312)

즉, 이는 상기 Multi-channel 방식은 도 16에 도시된 바와 같이, 각 플래시 메모리(710, 720) 중 임의의 플래시 메모리(710)의 데이터 영역(713)에서 오류 블록(713a)이 발생한 경우, 상기 오류 블록(713a)에 위치한 데이터는 해당 플래시 메모리(710)의 예비 영역(712)에 포함된 소정 블록(712a)로 이동된다.

이때, 상기 오류 블록(713a)과 상기 예비 영역(712)내의 소정 블록(712a)에 대한 맵핑 테이블은 가상 블록 관리 영역(711)에 저장된다.

이때, 상기 Multi-channel 방식의 특성상 병렬적으로 데이터 연산을 수행하기 때문에 다른 플래시 메모리(720)의 데이터 영역(723)에 상기 오류 블록(713a)과 같은 오프셋 값을 가지는 정상 블록(723a)에 위치한 데이터도 해당 플래시 메모리(720)의 예비 영역(722)에 포함된 소정 블록(722a)로 이동된다.

또한, 상기 정상 블록(723a)과 상기 예비 영역(722)에 포함된 소정 블록(722a)에 대한 맵핑 테이블은 해당 플래시 메모리(720)의 가상 블록 관리 영역(721)에 저장된다.

한편, 다른 실시예로 상기 Interleave 방식의 경우, 도 17에 도시된 바와 같이, 먼저 소정의 플래시 메모리에서 발생된 오류 블록에 위치한 데이터를 해당 플래시 메모리의 예비 영역내의 소정 블록으로 이동시킨다.(S321)

또한, 상기 소정 블록을 상기 오류 블록과 동일한 오프셋 값을 가지는 다른 플래시 메모리의 블록과 함께 상위 블록을 구성한다. (S322)

즉, 상기 Interleave 방식은 도 18에 도시된 바와 같이, 각 플래시 메모리(810, 820)가 모두 오류 블록이 발생하지 않은 경우 각 플래시 메모리(810, 820)의 데이터 영역(813, 823)에서 같은 오프셋 값을 가지는 블록(813a, 823a)는 같은 상위 블록(830)으로 묶이고, 상기 상위 블록(830)에 대한 정보는 각 플래시 메모리(810, 820)의 가상 블록 관리 영역(811, 821)에 포함된 상위 블록 관리 영역에 저장된다.

이후, 소정의 플래시 메모리(810)에서 상기 상위 블록(830)에 포함된 블록(813a)에서 오류 블록이 발생한 경우, 도 19에 도시된 바와 같이, 상기 오류 블록(813a)에 위치한 데이터는 해당 플래시 메모리(810)의 예비 영역(812)에 포함된 소정 블록(812a)으로 이동된다.

또한, 상기 오류 블록(813a)과 같은 상위 블록(830)에 포함된 다른 플래시 메모리(820)의 블록(823a)을 상기 예비 영역(812)에 포함된 소정 블록(812a)와 함께 상위 블록(830)을 생성한다.

이때, 상기 상위 블록(830)에 관한 정보는 각 플래시 메모리(810, 820)의 가상 블록 관리 영역(811, 821)에 포함된 상위 블록 관리 영역에 저장된다.

본 발명에 따른 플래시 메모리의 데이터 관리 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.

상기한 바와 같은 본 발명의 플래시 메모리의 데이터 관리 장치 및 방법에 따르면 다음과 같은 효과가 하나 혹은 그 이상 있다.

첫째, 적어도 하나 이상의 플래시 메모리를 사용하는 시스템에서 각 플래시 메모리에 발생된 오류 블록으로 인한 성능 저하를 효과적으로 방지할 수 있는 장점이 있다.

둘째, 여러 개의 플래시 메모리의 데이터를 관리하는 방식에 따라 오류 블록을 처리하는 방법을 달리하여 각 데이터 관리 방식에 따라 최적의 성능을 보장할 수 있는 장점도 있다.

Claims

데이터 연산이 수행되는 데이터 영역 및 상기 데이터 영역에서 오류 블록에 위치한 데이터가 이동되는 예비 영역을 포함하는 다수의 플래시 메모리에 대한 동작을 제어하는 디바이스 드라이버; 및

제 1플래시 메모리의 데이터 영역에서 오류 블록이 발생한 경우, 상기 오류 블록에 위치한 데이터를 상기 제 1플래시 메모리의 예비 영역으로 이동시키고 상기 오류 블록과 동일한 오프셋 값을 가지는 제 2플래시 메모리의 데이터 영역 내의 블록에 위치한 데이터를 상기 제 2플래시 메모리의 예비 영역으로 이동시키는 제 1방식, 및 상기 오류 블록에 위치한 데이터를 상기 제 1플래시 메모리의 예비 영역으로 이동시키고 상기 오류 블록과 동일한 오프셋 값을 가지는 제 2플래시 메모리의 데이터 영역내의 블록으로 이루어지는 상위 블록을 생성하여 상기 상위 블록에 상기 오류 블록에 위치한 데이터가 이동된 상기 제 1플래시 메모리의 예비 영역 내의 블록을 포함시키는 제 2방식 중 적어도 하나에 의해 데이터를 관리하는 제어부를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 관리 장치.
제 1 항에 있어서,

상기 상위 블록에 대한 정보는, 상기 플래시 메모리의 가상 블록 관리 영역에 저장되는 것을 특징으로 하는 플래시 메모리의 데이터 관리 장치.
삭제
삭제
데이터 연산이 수행되는 데이터 영역 및 상기 데이터 영역에서 오류 블록에 위치한 데이터가 이동되는 예비 영역을 포함하는 다수의 플래시 메모리에서 발생된 오류 블록을 파악하는 제 1단계;

제 1플래시 메모리에서 오류 블록이 발생한 경우, 상기 오류 블록에 위치한 데이터를 상기 제 1플래시 메모리의 예비 영역으로 이동시키는 제 2단계; 및

상기 오류 블록과 동일한 오프셋 값을 가지는 제 2플래시 메모리의 데이터 영역 내 블록에 위치한 데이터를 상기 제 2플래시 메모리의 예비 영역으로 이동시키는 제 1방식, 및 상기 오류 블록과 동일한 오프셋 값을 가지는 상기 제 2플래시 메모리의 데이터 영역 내의 블록으로 이루어지는 상위 블록을 생성하여 상기 상위 블록에 상기 오류 블록에 위치한 데이터가 이동된 상기 제 1플래시 메모리의 예비 영역 내의 블록을 포함시키는 제 2방식 중 적어도 하나에 의해 데이터를 관리하는 제 3단계를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 관리 방법.
제 5 항에 있어서,

상기 제 1 단계는 소정 블록에 데이터 연산을 수행할 경우 데이터 연산 실패 여부에 따라 오류 블록을 파악하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 관리 방법.
제 5 항에 있어서,

상기 상위 블록에 대한 정보는, 상기 플래시 메모리의 가상 블록 관리 영역에 저장되는 것을 특징으로 하는 플래시 메모리의 데이터 관리 방법.
삭제
삭제