KR100703727B1 - 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법 - Google Patents

비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법 Download PDF

Info

Publication number
KR100703727B1
KR100703727B1 KR1020050002960A KR20050002960A KR100703727B1 KR 100703727 B1 KR100703727 B1 KR 100703727B1 KR 1020050002960 A KR1020050002960 A KR 1020050002960A KR 20050002960 A KR20050002960 A KR 20050002960A KR 100703727 B1 KR100703727 B1 KR 100703727B1
Authority
KR
South Korea
Prior art keywords
block
data
state
flash memory
written
Prior art date
Application number
KR1020050002960A
Other languages
English (en)
Other versions
KR20060082461A (ko
Inventor
박형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002960A priority Critical patent/KR100703727B1/ko
Priority to US11/330,074 priority patent/US7899974B2/en
Publication of KR20060082461A publication Critical patent/KR20060082461A/ko
Application granted granted Critical
Publication of KR100703727B1 publication Critical patent/KR100703727B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리에서 이루어지는 연산에 따라 블록의 상태 정보를 변경하여 효율적으로 플래시 메모리에 접근할 수 있는 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것이다.
본 발명의 실시예에 따른 비휘발성 메모리의 사상 제어 장치는, 블록 단위로 영역이 구분되며, 데이터가 기록된 상태 및 기록된 데이터의 유효성 여부를 포함하는 블록 상태를 나타내는 블록 상태 정보를 포함하는 비휘발성 메모리와, 상기 비휘발성 메모리에 소정의 데이터 연산 수행시, 상기 블록 상태 정보를 통해 상기 데이터 연산이 수행될 블록을 결정하고, 상기 데이터 연산 수행 결과에 따라 상기 블록 상태 정보를 갱신하는 제어부를 포함한다.
비휘발성 메모리, 플래시 메모리, 사상

Description

비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법{Non-volatile memory, Mappping controlling apparatus and method for the same}
도 1은 종래의 기술에 따른 플래시 메모리의 섹터 사상 방법이 개략적으로 도시된 도면.
도 2는 종래의 기술에 따른 플래시 메모리의 블록 사상 방법이 개략적으로 도시된 도면.
도 3은 종래의 기술에 따른 플래시 메모리의 혼합 사상 방법이 개략적으로 도시된 도면.
도 4는 본 발명의 실시예에 따른 플래시 메모리의 사상 제어 장치가 도시된 도면.
도 5는 본 발명에 적용되는 소블록 플래시 메모리의 구조가 개략적으로 도시된 도면.
도 6은 본 발명에 적용되는 대블록 플래시 메모리의 구조가 개략적으로 도시된 도면.
도 7은 본 발명의 실시예에 따른 플래시 메모리의 블록을 구성하는 데이터 영역 및 예비 영역이 도시된 도면.
도 8은 본 발명의 실시예에 따른 블록 상태 정보의 상태 전이 과정이 개략적 으로 도시된 도면.
도 9는 본 발명의 실시예에 따른 플래시 메모리의 데이터 기록 방법이 도시된 도면.
도 10은 본 발명의 실시예에 따른 플래시 메모리의 데이터 판독 방법이 도시된 도면.
<도면의 주요 부분에 관한 부호의 설명>
110: 플래시 메모리 120: 사용자 입력부
130: 주소 변환부 140: 제어부
150: 디바이스 드라이버
본 발명은 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것으로서, 더욱 상세하게는 비휘발성 메모리에서 이루어지는 연산에 따라 블록의 상태 정보를 변경하여 효율적으로 플래시 메모리에 접근할 수 있는 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법에 관한 것이다.
일반적으로, 가전 기기, 통신 기기, 셋탑 박스 등의 내장형 시스템(Embedded System)에서는 데이터를 저장하고 처리하기 위한 저장 매체로 비휘발성 메모리가 많이 사용되고 있다.
비휘발성 메모리는 데이터의 기록 및 삭제가 자유로운 RAM(Random Access Memory)의 장점과 전원 공급 없이도 저장된 데이터를 보존하는 ROM(Read Only Memory)의 장점을 동시에 지니고 있다. 또한, 비휘발성 메모리 중에서 주로 사용되는 플래시 메모리는 전기적으로 데이터를 삭제하거나 다시 기록할 수 있는 비휘발성 기억 소자로서, 마그네틱 디스크 메모리를 기반으로 하는 저장 매체에 비해 전력 소모가 적으면서도 하드 디스크와 같은 빠른 액세스 타임(Access Time)을 가지며 크기가 작기 때문에 휴대 기기 등에 적합하다.
이러한 플래시 메모리는 하드웨어적 특성상 기존의 RAM, 비휘발성 저장 장치 및 마그네틱 등과 마찬가지로 특정 위치에 저장된 데이터에 임의로 접근할 수 있지만, 데이터를 수정하거나 삭제할 경우에는 기존의 저장 장치와는 다르게 블록(Block)을 기본단위로 하여 접근이 이루어진다. 다시 말해서, 이미 기록된 데이터를 수정 또는 삭제하는 경우, 해당 데이터를 포함하는 블록을 삭제한 후 데이터를 다시 기록해야하는 것이다.
이와 같은 플래시 메모리에서는 전술한 바와 같은 기록 전 삭제(Erase Before Write)로 인해 플래시 메모리에 데이터가 기록된 물리 주소(Physical Address)가 변경되어도 동일한 논리 주소(Logical Address)로 플래시 메모리에 기록된 데이터에 접근할 수 있도록 하는 논리-물리 사상(Logical-Physical Mapping) 방법을 지원한다. 다시 말해서, 사상 방법은, 소정 데이터에 대한 논리 주소와 물리 주소간의 사상 정보를 소정의 맵핑 테이블을 통해 관리하는 것으로서, 크게 섹터 사상 방법과 블록 사상 방법 및 혼합 사상 방법으로 나누어지게 된다.
이하, 사용되는 용어 중 물리적으로 연속된 주소를 갖는 바이트들을 섹터 (Sector)라 하며, 섹터는 플래시 메모리에서의 데이터 연산 단위이고, 다수의 섹터들로 구성되는 블록은 플래시 메모리에서 한번의 삭제 연산으로 지울 수 있는 삭제 연산 단위이다. 이때, 섹터는 소블록 플래시 메모리와 대블록 플래시 메모리 중 소블록 플래시 메모리에서의 데이터 연산 단위이다. 참고로, 대블록 플래시 메모리에서는 다수의 섹터가 모여 데이터 연산의 기본 단위로 사용된다.
도 1은 종래의 기술에 따른 플래시 메모리의 섹터 사상 방법을 개략적으로 도시하고 있다.
도시된 바와 같이, 섹터 사상 방법은 플래시 메모리의 섹터 단위로 사상 정보를 유지하여 논리 섹터 정보를 이용한 플래시 메모리의 물리 섹터 접근이 가능하도록 하는 것이다. 예를 들어, 소정의 데이터에 대해 기록 동작 요구와 함께 논리 섹터 번호(Logical Sector Number, 이하 LSN이라 함)가 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 맵핑 테이블을 참조하여 LSN 9번에 상응하는 물리 섹터 번호(Physical Sector Number, 이하 PSN이라 함)인 PSN 6번을 검색한다. 그 다음, 플래시 메모리의 6번 섹터에 해당 데이터를 기록한다. 만일, 해당 섹터에 다른 데이터가 기록되어 있으면 플래시 메모리의 비어 있는 물리 섹터에 데이터를 기록하고 맵핑 테이블에서 LSN 9번에 상응하는 PSN을 변경시킨다.
도 2는 종래의 기술에 따른 플래시 메모리의 블록 사상 방법을 개략적으로 도시하고 있다.
도시된 바와 같이, 블록 사상 방법은 플래시 메모리의 블록 단위로 사상 정보를 유지하여 논리 섹터 정보를 논리 블록 정보로 변환시킨 후 논리 블록 정보와 오프셋 정보를 이용한 플래시 메모리의 물리 섹터 접근이 가능하도록 하는 것이다. 예를 들어, 소정의 데이터에 대해 기록 동작 요구와 함께 LSN 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 논리 섹터 번호 9번의 논리 블록 번호(Logical Block Number, 이하 LBN이라 함) 9/4=2를 구한 후 맵핑 테이블을 참조하여 LBN에 상응하는 물리 블록 번호(Physical Block Number, 이하 PBN이라 함)를 구한다.
이 때, 논리 블록의 오프셋과 물리 블록의 오프셋을 일치시켜 산출된 PBN인 1번에서 오프셋 1에 상응하는 섹터에 데이터를 기록한다. 만일, 해당 섹터에 다른 데이터가 기록되어 있으면 오프셋을 일치시켜 플래시 메모리의 비어 있는 물리 섹터에 데이터를 기록하고 맵핑 테이블에서 LBN 2번에 상응하는 PBN을 변경시킨다. 이때 기존 PBN에 남아있는 유효한 데이터를 새로운 PBN에 오프셋을 일치시켜 복사하여야 한다.
도 3은 종래의 기술에 따른 혼합 사상 방법을 개략적으로 도시하고 있다.
도시된 바와 같이, 혼합 사상 방법은 블록 사상 방법과 같이 블록 단위의 사상을 수행한 후 물리 블록 안에서 섹터 사상 정보를 저장함으로써 섹터 사상의 성질을 얻는 방법이다. 예를 들어, 소정의 데이터에 대해 기록 동작 요구와 함께 LSN 9번으로 지정되면, 플래시 메모리 액세스 장치에서는 논리 섹터 번호 9번의 LBN 9/4=2를 구한 후 맵핑 테이블을 참조하여 LBN에 상응하는 PBN 1번을 얻는다. 그 다음, PBN 1번의 비어 있는 섹터에 데이터를 기록하고, LSN 9번을 기록한다.
이와 같은 종래의 사상 방법 가운데 섹터 사상 방법은 플래시 메모리의 섹터 단위로 사상 정보를 유지하기 위한 맵핑 정보가 너무 많아서 실제 플래시 메모리에 응용하기는 어려운 문제점이 있었다. 이에 따라 최근의 기술은 사상 정보를 덜 필요로하는 블록 사상 방법을 기반으로 하고 있다.
그러나, 블록 사상 방법은 오프셋을 일치 시켜야하므로 동일한 섹터에 대한 기록 연산이 자주 일어날 경우 새로운 블록을 할당받아 동일한 섹터에 데이터를 기록해야만 하고 해당 섹터 뿐 아니라 동일 블록의 다른 섹터의 유효한 데이터도 복사하여야 하기 때문에 기록 및 삭제 연산이 자주 일어나게 되어 시스템 성능을 현저히 저하시키는 문제점이 있었다.
또한, 혼합 사상 방법은 블록 사상을 거친 후 섹터 사상 정보를 저장함으로써 오프셋을 일치시키지 않아도 되지만, 섹터 사상 정보를 기록하기 위해 소정의 메모리 공간을 확보해야 하기 때문에 블록 사상 기법에 비하여 메모리 요구량이 많아지는 문제점이 있었다.
한국 공개특허 2002-0092487호(플래시 메모리 관리 방법)는 소정의 로그 블록을 할당하여 데이터 갱신 과정에서의 기록 연산이 요구되는 데이터를 로그 블록에 기록하도록 함으로써 데이터 갱신이 잦은 환경에서도 시스템의 성능이 저하되지 않도록 하였으나, 로그 블록에 기록된 데이터를 데이터 블록으로 이동시키는 과정에서의 기록/삭제 연산이 요구되기 때문에 반복적인 기록 연산에 의한 플래시 메모리의 시스템 성능을 저하를 방지하기 위한 방법으로는 역부족이었다. 따라서, 데이터 연산에 따른 기록 및 삭제 연산의 횟수를 줄임으로써 플래시 메모리 시스템의 성능을 향상 시킬 수 있는 방안이 요구되고 있다.
본 발명은 데이터 연산에 따라 변경되는 블록의 상태 정보를 플래시 메모리에 기록하고, 데이터 연산시 기록된 블록 상태 정보를 참조하여 효율적으로 플래시 메모리를 제어할 수 있는 플래시 메모리, 이를 위한 사상 제어 장치 및 방법을 제공하는데 그 목적이 있다.
본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 비휘발성 메모리는, 데이터가 기록되는 데이터 영역과, 상기 데이터 영역의 데이터 기록 상태 및 기록된 데이터의 유효성 여부를 나타내는 블록 상태 정보가 기록되는 예비 영역을 포함한다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 플래시 메모리를 위한 사상 제어 장치는, 데이터의 유효성 여부를 포함하는 블록 상태를 나타내는 블록 상태 정보를 포함하는 비휘발성 메모리와, 상기 플래시 메모리에 소정의 데이터 연산 수행시, 상기 블록 상태 정보를 통해 상기 데이터 연산이 수행될 블록을 결정하고, 상기 데이터 연산 수행 결과에 따라 상기 블록 상태 정보를 갱신하는 제어부를 포함한다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 비휘발성 메모리를 위한 사상 제어 방법은, 비휘발성 메모리에서의 소정의 논리 섹터 번호를 통해 데이터 연산을 요청하는 단계와, 상기 논리 섹터 번호에 따른 물리 블록의 블록 상태 정보를 통해 상기 데이터 연산이 수행될 블록을 결정하고, 상기 데이터 연산 수행 결과에 따라 상기 블록 상태 정보를 갱신하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리의 사상 제어 장치를 도시하고 있다.
도시된 바와 같이, 본 발명의 실시예에 따른 비휘발성 메모리를 위한 사상 제어 장치(100)는, 사용자로부터 소정의 논리 주소에 대한 데이터 연산 요청이 입력되는 사용자 입력부(120)와, 논리 주소를 물리 주소로 변환하는 주소 변환부(130)와, 입력된 요청에 따라 플래시 메모리(110)에서 변환된 물리 주소에 데이터 연산을 수행하는 제어부(140)와, 제어부(140)의 제어에 따라 실제로 비휘발성 메모리(110)에서 입력된 요청에 따른 데이터 연산이 수행되도록 하는 디바이스 드라이버(150)를 포함할 수 있다.
이때, 본 발명의 실시예에서 사용되는 비휘발성 메모리로는 ROM, PROM, EPROM, EEPROM 및 플래시 메모리 등이 사용될 수 있으나, 이에 한정되지 않는다. 또한, 본 발명의 실시예에서는 비휘발성 메모리가 플래시 메모리인 경우를 예를 들어 설명하기로 한다. 물론, 본 발명의 실시예에 따른 비휘발성 메모리를 위한 사상 제어 장치(100)는 플래시 메모리에 국한되지 않으며, 전술한 비휘발성 메모리에서 유사하게 적용될 수 있다.
본 발명의 실시예에 따른 플래시 메모리(110)는 크게 소블록 플래시 메모리와 대블록 플래시 메모리로 나누어질 수 있다. 소블록 플래시 메모리는 논리적인 연산 단위와 물리적인 연산 단위가 동일한 반면, 대블록 플래시 메모리는 논리적인 연산 단위에 비하여 물리적인 연산 단위가 큰 특성을 가진다.
여기서, 논리적인 연산 단위는 흔히 섹터로 칭하며, 사용자가 소정의 사용자 프로그램을 통하여 플래시 메모리로에서의 데이터 연산을 요청하는 단위이다. 또한, 물리적인 연산 단위는 흔히 페이지라 칭하며, 실제 플래시 메모리에서 데이터 연산이 수행되는 단위이다. 이때, 본 발명의 실시예에서 사용되는 용어 중 섹터 및 페이지는 본 발명의 이해를 돕기 위해 사용된 것으로서, 사용되는 장치에 따라 다양한 단위로 사용될 수 있다.
도 5는 본 발명의 실시예에 적용되는 소블록 플래시 메모리의 구조가 개략적 으로 도시된 도면이다.
도시된 바와 같이, 소블록 플래시 메모리는 논리적인 연산 단위인 섹터(121)와, 물리적인 연산 단위인 페이지(122)가 동일한 것을 알 수 있다.
도 6은 본 발명의 실시예에 적용되는 대블록 플래시 메모리의 구조가 도시된 도면이다.
도시된 바와 같이, 대블록 플래시 메모리는 적어도 하나 이상의 논리적인 연산 단위인 섹터(123)가 모여 하나의 물리적인 연산 단위인 페이지(124)를 이루는 것을 알 수 있다. 도 6은 4개의 섹터(123)가 모여 하나의 페이지(124)를 이루는 경우의 일예를 도시하고 있다.
이와 같은 플래시 메모리는 각 블록의 상태를 나타내고, 데이터 연산이 수행될 섹터(예를 들어, 소블록 플래시 메모리) 또는 페이지(예를 들어, 대블록 플래시 메모리)를 결정할 수 있는 블록 상태 정보가 기록될 수 있는 영역을 포함할 수 있다. 이때, 플래시 메모리에서의 블록은 도 7에 도시된 바와 같이, 데이터 연산이 이루어지는 데이터 영역(125) 및 블록 상태 정보가 기록되는 예비 영역(126)을 포함할 수 있다. 이때, 블록 상태 정보는 예비 영역(126)에 기록되어 제어부(140)가 해당 블록에 데이터 연산 수행시, 예비 영역(126)에 기록된 블록 상태 정보를 참조할 수 있다.
다시 말해서, 제어부(150)는 사용자로부터 데이터 연산이 요청도면, 소정의 상태 전이 알고리즘을 통해 데이터 연산에 의해 변경되는 각 블록의 상태 정보를 결정하고, 결정된 블록 상태 정보에 따라 플래시 메모리(110)의 예비 영역(126)에 기록된 블록 상태 정보를 갱신할 수 있다.
이때, 블록 상태 정보는 초기에 플래시 메모리(110)에 데이터가 기록되지 않은 상태에서 소정의 데이터가 기록된 상태인 제 1상태와, 기록된 데이터의 유효성 여부를 나타내는 상태인 제 2상태로 나뉘어질 수 있다.
이하, 본 발명의 실시예에서 플래시 메모리(110)의 초기 상태는 F, 제 1상태는 M 또는 N, 제 2상태는 O로 칭하기로 한다. 또한 각각 블록 상태를 가지는 블록을 F블록, M블록, N블록 및 O블록이라 칭하기로 한다. 이때, 본 발명의 실시예에서 사용된 F, M, N 및 O 등과 용어는 본 발명의 이해를 돕기 위해 사용된 것으로서, 용도 및 필요에 따라 다양한 문자, 숫자 및 기호 등이 사용될 수 있다.
본 발명의 실시예에서 각 블록 상태 정보는, 데이터 기록되지 않은 F 블록, 기록된 데이터의 섹터 오프셋을 일치시킨 M 블록, 기록된 데이터의 섹터 오프셋을 일치시키지 않은 N블록 및 기록된 데이터가 더 이상 유효하지 않는 O블록으로 이루어진 경우를 예를 들어 설명하기로 한다.
제어부(150)는 소정의 상태 전이 알고리즘을 통해 M블록이 현재 모두 사용중이면 새로 요청되는 데이터 연산을 수행하기 위해 F블록을 더 할당하고, 새로운 데이터를 할당된 F블록에 기록하는 교체 합병(swap merge) 연산을 수행할 수 있다.
또한, 제어부(150)는 소정의 상태 전이 알고리즘을 통해 N블록이 현재 모두 사용중이면 새로 요구되는 기록 연산을 수행하기 위해 새로운 F 블록을 더 할당하여 기존의 N블록에 기록된 데이터 가운데 유효한 데이터만을 F 블록에 기록하고, 기존의 N블록을 O블록으로 전이시키는 스마트 합병(smart merge) 연산을 수행할 수 있다. 이러한 스마트 합병 연산에 의해 새로운 F블록에 기록되는 데이터는 섹터 오프셋이 일치되어 M블록으로 전이되고, O블록은 소정의 삭제 연산을 통해 F블록으로 전이된다.
도 8은 본 발명의 실시예에 따른 상태 전이 알고리즘에 의한 블록 상태 전이 과정이 도시된 도면이다.
도시된 바와 같이, 블록 상태는 초기에 플래시 메모리(110)에 데이터가 기록되지 않은 F블록(210)에서 시작되게 된다. 이때, F블록(210)에서 사용자로부터 데이터 기록 연산이 요청된 경우, 데이터 기록시 오프셋의 일치 여부에 따라 F 블록(210)은 M블록(220) 또는 N블록(230)으로 전이될 수 있다.
이때, 데이터가 기록되는 경우, 소블록 플래시 메모리 및 대블록 플래시 메모리에서는 소정 블록내에서 순차적으로 데이터가 기록된다. 다시 말해서, 소블록 플래시 메모리에서도 대블록 플래시 메모리와 마찬가지로 오프셋이 일치하는 경우와 일치하지 않는 경우에 대해서 모두 소정 블록내에서 순차적으로 데이터를 기록하게 된다. 이는 소블록 플래시 메모리와 대블록 플래시 메모리와의 상호 호환을 위한 일예이며, 소블록 플래시 메모리는 경우에 따라 블록 내부의 처리가 별도로 이루어질 수 있다.
예를 들어, 사용자가 각각 논리 주소0 및 논리 주소1를 사용하여 데이터 기록 연산을 요청할 때 맵핑 테이블에 의해 논리 주소 0 및 논리 주소1이 각각 물리 주소0 및 물리 주소1로 변환된 경우 오프셋이 일치하여 물리 주소0부터 순차적으로 데이터가 기록된다. 이후, 사용자가 각각 논리 주소7 및 논리 주소9를 사용하여 데 이터 기록 연산을 요청할 때 맵핑테이블에 의해 논리 주소 7 및 논리 주소9가 각각 물리 주소7 및 물리 주소9로 변환되어 오프셋이 일치하는 해당 블록의 물리 주소 7 및 물리 주소 9에 데이터를 기록하지 않고 순차적으로 물리 주소 2 및 물리 주소 3에 데이터를 기록하게 된다.
이는 대블록 플래시 메모리의 경우에도 마찬가지로 소정 블록에 대하여 처음 페이지부터 데이터 기록이 이루어지게 된다. 이와 같이, 오프셋의 일치 여부에 무관하게 소정 블록의 맨처음 섹터 또는 페이지부터 데이터가 기록되는 것은 소정 섹터 또는 페이지에 쓰기 전압을 인가할 때 이전 섹터 또는 페이지와 다음 섹터 또는 페이지에 영향을 주어 인접한 섹터 또는 페이지의 데이터가 변경되는 경우가 발생할 수 있기 때문에 소정 블록에 대해서 순차적으로 섹터 또는 페이지부터 데이터 연산이 이루어지게 되는 것이다. 본 발명의 실시예에서는 데이터 기록시, 해당 블록의 처음 섹터 또는 처음 페이지부터 순차적으로 데이터를 기록하는 경우를 예를 들어 설명하고 있으나, 이에 국한되지 않고 경우에 따라 해당 블록의 마지막 섹터 또는 페이지부터 역순으로 순차적으로 기록할수도 있고, 소정의 섹터 또는 페이지부터 순차적으로 기록할 수도 있다.
따라서, 오프셋이 일치되어 기록되는 경우 M블록(220)으로 전이되고(①), 오프셋이 일치되는 경우에도 순차적으로 기록되어 오프셋이 일치되지 않는 경우 N블록(230)으로 전이될 수 있다(②).
또한, M블록 및 N블록의 데이터가 더 이상 유효하지 않게 되면, 제어부(150)는 블록 상태 정보를 O블록(240)으로 전이한다(③, ④). 이때, O블록(240)은 소정 의 삭제 연산을 통해 F블록으로 전이한다(⑤).
한편, 플래시 메모리(110)는 NOP(Number OF Programming) 즉, 쓰기 연산 횟수의 제한을 가지고 있다. 다시 말해서, 플래시 메모리는 1회의 데이터 연산에서 데이터 영역(125) 및 예비 영역(126)에 대한 쓰기 연산 횟수의 제한을 가지고 있다. 이때, 쓰기 연산 횟수의 제한은, 플래시 메모리 수명 감소 및 성능 저하 등을 방지하기 위함이다.
예를 들어, 데이터 영역(125) 및 예비 영역(126)의 쓰기 연산 횟수는 일반적으로 소블록 플래시 메모리의 경우에는 각각 2회 및 3회이거나 대블록 플래시 메모리의 경우에는 각각 4회 및 4회인 경우가 주로 사용된다.
최근에는 보다 플래시 메모리의 수명을 연장하고, 기록되는 데이터에 대한 유효성을 보장하기 위해 쓰기 연산 횟수를 감소시키고 있는 추세이다. 따라서, 최근의 추세에 맞추어 소블록 플래시 메모리 및 대블록 플래시 메모리가 모두 각각 데이터 영역(125) 및 예비 영역(126)의 쓰기 연산 횟수가 감소되고 있다. 예를 들어, 소블록 플래시 메모리 및 대블록 플래시 메모리에서 데이터 영역(125)과 예비 영역(126)이 기존에 비하여 감소된 각각 1회 및 2회의 쓰기 연산 회수를 가지게 된다. 따라서, 예비 영역(126)에 블록 상태 정보를 기록하는 횟수도 감소된 쓰기 횟수에 맞추어 감소되어야 한다.
본 발명의 실시예에서 플래시 메모리는 F블록에서 M블록 또는 N블록으로 전이되고, 그다음 M블록 또는 N블록이 O블록으로 전이되는 2회의 블록 상태 정보를 변경하는 과정을 거치게 된다. 따라서, 예비 영역(126)의 쓰기 연산 횟수가 4회인 경우는 물론 2회인 경우에도 블록 상태 정보를 기록할 수 있게 된다.
참고로, 전술한 본 발명의 일 실시 예에 따른 플래시 메모리를 위한 사상 제어 장치는 각 모듈이 모두 하드웨어로 구성되거나, 일부 모듈이 소프트웨어로 구성되거나, 또는 전체 모듈이 소프트웨어로 구성될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 플래시 메모리를 위한 사상 제어 장치가 하드웨어 또는 소프트웨어로 구성되는 것은 본 발명의 사상을 벗어나지 않으며, 본 발명의 사상에서 벗어나지 않으면서 소프트웨어 및 하드웨어가 선택적으로 구성됨에 따른 수정과 변경이 부가될 수 있음은 자명하다.
이하, 본 발명의 실시예에 따른 플래시 메모리의 사상 제어 방법을 살펴보기로 한다. 이때, 본 발명에 따른 플래시 메모리 사상 제어 방법을 설명함에 있어서, 초기화 과정은 기존의 처리 과정과 동일하므로 이에 따른 설명은 생략하기로 한다.
도 9은 본 발명의 실시예에 따른 플래시 메모리의 사상 제어 방법에 의한 데이터 기록 연산 과정이 도시된 도면이다.
도시된 바와 같이, 먼저 제어부(150)는 사용자가 소정의 LSN을 이용하여 데이터에 기록 연산이 요청하면, LSN을 통해 LBN을 산출한다(S110).
제어부(150)는 초기화 과정에서 얻어지는 맵핑 테이블을 통해 산출된 LBN에 대응하는 PBN을 검색한다(S120).
본 발명의 실시예에서는 플래시 메모리의 초기 상태가 F블록, 다시 말해서 데이터가 기록되지 않은 상태인 경우를 예를 들어 설명하기로 한다.
제어부(150)는 PBN에서 기록 연산이 요청된 데이터의 오프셋과 일치하는 섹 터 또는 페이지가 존재하는지의 여부를 판단한다(S130).
판단 결과 오프셋이 일치하는 경우, 해당 블록의 처음 섹터 또는 페이지부터 일치하는지의 여부를 판단한다(S140).
판단 결과, 일치하는 오프셋이 존재하고, 오프셋이 해당 블록의 처음 섹터 또는 페이지인 경우, 처음 섹터 또는 페이지부터 데이터 기록이 순차적으로 수행되고(S150), 해당 블록의 블록 상태는 M블록으로 전이된다(S160).
판단 결과, 일치하는 오프셋이 존재하지 않거나 일치하는 오프셋이 해당 블록의 처음 섹터 또는 페이지가 아닌 경우, 제어부(150)는 해당 블록의 처음 섹터 또는 페이지부터 순차적으로 데이터 기록이 수행되고(S170), 해당 블록의 블록 상태는 N블록으로 전이된다(S180).
이와 같이, 본 발명의 실시예에서 오프셋이 일치하는 섹터 또는 페이지가 존재하는 경우에도 해당 블록의 처음 섹터 또는 페이지부터 데이터를 순차적으로 기록하는 것은 소블록 플래시 메모리의 경우 비어있는 섹터에 데이터를 기록하는 경우 문제가 되지 않지만 대블록 플래시 메모리의 경우 비어있는 페이지에 데이터를 기록하기 위해 쓰기 전압을 인가하게 되면, 해당 페이지의 전후 페이지에 기록된 데이터가 인가된 쓰기 전압으로 인해 변경될 수 있는 가능성이 높기 때문에 대블록 플래시 메모리에서는 순차적으로 데이터를 기록하게 된다.
한편, 전술한 도 9의 데이터 기록 방법에서 데이터를 기록하려는 블록이 M블록이거나 N블록이고, 더 이상 기록할 섹터 또는 페이지가 존재하지 않는 경우에는 데이터 기록 이전에 전술한 교체 합병 또는 스마트 합병 등의 과정을 거칠 수 있 다. 이때, M블록이나 N블록에서 더 이상 기록할 섹터 또는 페이지가 존재하지 않는 경우 새로운 F블록을 할당받게 되면, 할당되는 F블록은 아직 데이터가 한번도 기록되지 않은 F블록이 할당되거나 전술한 O블록이 소정의 삭제 연산을 거쳐 할당될 수 있다.
도 10은 본 발명의 실시예에 따른 플래시 메모리의 사상 제어 방법을 이용한 데이터 판독 방법이 도시된 도면이다.
도시된 바와 같이, 먼저 사용자로부터 소정의 LSN을 갖는 데이터에 대한 판독 연산이 요청되면, 제어부(150)는 LSN에 따른 LBN을 산출한다(S210). 이후, 제어부(150)는 초기화 과정에서 얻어지는 맵핑 테이블을 통해 산출된 LBN에 대응하는 PBN을 검색한다(S220).
또한, 제어부(150)는 판독 연산이 요청되는 LBN이 M블록 또는 N블록을 가지는지의 여부를 판단한다(S230).
판단 결과 LBN이 M블록을 갖는 경우, 제어부(150)는 M블록의 해당 섹터 또는 페이지로부터 데이터를 추출한다(S240).
만일, 판단 결과 LBN이 N블록을 갖는 경우, 제어부(150)는 N블록에서 해당 섹터 또는 페이지로부터 데이터를 추출한다(S250).
이때, M블록 또는 N블록에서 사상 정보는 해당 블록의 소정 섹터 또는 페이지에 맵핑 테이블로 기록될 수 있으며, 제어부(150)는 M블록 또는 N블록에서 데이터 판독시 기록된 맵핑 테이블을 통해 해당 섹터 또는 페이지로부터 데이터를 추출할 수 있다.
이상과 같이 본 발명에 따른 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법을 예시된 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
상기한 바와 같은 본 발명의 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법에 따르면, 데이터 연산이 수행되는 블록의 상태를 나타내는 블록 상태 정보를 통하여 데이터 연산이 수행될 블록을 결정할 수 있기 때문에 비휘발성 메모리의 성능을 향상시킬 수 있는 장점이 있다.

Claims (19)

  1. 데이터가 기록되는 데이터 영역; 및
    상기 데이터 영역에 상기 데이터가 기록된 상태인 제 1상태 및 상기 제 1상태에서 유효한 데이터가 새로운 블록으로 옮겨져 데이터가 유효하지 않는 제 2상태 중 적어도 하나를 포함하는 블록 상태 정보가 기록되는 예비 영역을 포함하는 비휘발성 메모리.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1상태는, 해당 블록에 오프셋이 일치되어 기록된 상태 및 해당 블록에 오프셋이 일치되지 않게 기록된 상태 중 적어도 하나를 포함하는 비휘발성 메모리.
  4. 제 3 항에 있어서,
    상기 제 1상태는, 데이터가 해당 블록의 소정 위치로부터 순차적으로 기록되는 비휘발성 메모리.
  5. 제 4 항에 있어서,
    상기 제 1상태에서 해당 블록이 모두 사용된 경우, 새로운 블록을 할당하여 상기 데이터 연산이 수행되는 비휘발성 메모리.
  6. 제 5 항에 있어서,
    상기 제 2상태의 블록이 소정의 삭제 연산에 의해 삭제되고, 상기 제 1상태에서 해당 블록이 모두 사용된 경우 상기 삭제된 블록이 새로 할당되는 비휘발성 메모리.
  7. 블록 단위로 영역이 구분되며, 데이터가 기록된 상태 및 기록된 데이터의 유효성 여부를 포함하는 블록 상태를 나타내는 블록 상태 정보를 포함하는 비휘발성 메모리와,
    상기 비휘발성 메모리에 소정의 데이터 연산 수행시, 상기 블록 상태 정보를 통해 상기 데이터 연산이 수행될 블록을 결정하고, 상기 데이터 연산 수행 결과에 따라 상기 블록 상태 정보를 갱신하는 제어부를 포함하는 비휘발성 메모리를 위한 사상 제어 장치.
  8. 제 7 항에 있어서,
    상기 블록 상태 정보는, 상기 비휘발성 메모리에 데이터가 기록된 제 1상태 와,
    상기 제 1상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않는 제 2상태를 포함하는 비휘발성 메모리를 위한 사상 제어 장치.
  9. 제 8 항에 있어서,
    상기 제 1상태는, 해당 블록에 오프셋이 일치되어 기록된 상태 및 해당 블록에 오프셋이 일치되지 않게 기록된 상태 중 적어도 하나를 포함하는 비휘발성 메모리를 위한 사상 제어 장치.
  10. 제 9 항에 있어서,
    상기 제 1상태는, 데이터가 해당 블록의 소정 위치로부터 순차적으로 기록되는 비휘발성 메모리를 위한 사상 제어 장치.
  11. 제 10 항에 있어서,
    상기 제어부는, 상기 제 1상태에서 해당 블록이 모두 사용된 경우, 새로운 블록을 할당하여 상기 데이터 연산을 수행하는 비휘발성 메모리를 위한 사상 제어 장치.
  12. 제 11 항에 있어서,
    상기 제어부는, 상기 제 2상태의 블록을 소정의 삭제 연산을 거쳐 삭제하고, 상기 제 1상태에서 해당 블록이 모두 사용된 경우 삭제된 블록을 새로 할당하는 비휘발성 메모리를 위한 사상 제어 장치.
  13. 비휘발성 메모리에서의 소정의 논리 섹터 번호를 통해 데이터 연산을 요청하는 단계와,
    상기 논리 섹터 번호에 따른 물리 블록의 블록 상태 정보를 통해 상기 데이터 연산이 수행될 블록을 결정하고, 상기 데이터 연산 수행 결과에 따라 상기 블록 상태 정보를 갱신하는 단계를 포함하는 비휘발성 메모리를 위한 사상 제어 방법.
  14. 제 13 항에 있어서,
    상기 블록 상태 정보는, 상기 비휘발성 메모리에 데이터가 기록된 제 1상태와,
    상기 제 1상태에서 유효한 데이터가 새로운 블록으로 옮겨져 이전 블록에 기록된 데이터가 유효하지 않는 제 2상태를 포함하는 비휘발성 메모리를 위한 사상 제어 방법.
  15. 제 14 항에 있어서,
    상기 제 1상태는, 해당 블록에 오프셋이 일치되어 기록된 상태 및 해당 블록에 오프셋이 일치되지 않게 기록된 상태 중 적어도 하나를 포함하는 비휘발성 메모 리를 위한 사상 제어 방법.
  16. 제 15 항에 있어서,
    상기 블록 상태 정보를 갱신하는 단계는, 상기 제 1상태에서 해당 블록이 모두 사용된 경우, 새로운 블록을 할당하여 상기 데이터 연산을 수행하는 단계를 포함하는 비휘발성 메모리를 위한 사상 제어 방법.
  17. 제 16 항에 있어서,
    상기 데이터 연산은 데이터가 해당 블록의 소정 위치로부터 순차적으로 기록되는 비휘발성 메모리를 위한 사상 제어 방법.
  18. 제 17 항에 있어서,
    상기 블록 상태 정보를 갱신하는 단계는, 상기 제 1상태에서 해당 블록이 모두 사용된 경우, 새로운 블록을 할당하여 상기 데이터 연산을 수행하는 단계를 포함하는 비휘발성 메모리를 위한 사상 제어 방법.
  19. 제 18 항에 있어서,
    상기 블록 상태 정보를 갱신하는 단계는, 상기 제 2상태의 블록을 소정의 삭제 연산을 거쳐 삭제하고, 상기 제 1상태에서 해당 블록이 모두 사용된 경우 삭제된 블록을 새로 할당하는 단계를 포함하는 비휘발성 메모리를 위한 사상 제어 방 법.
KR1020050002960A 2005-01-12 2005-01-12 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법 KR100703727B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050002960A KR100703727B1 (ko) 2005-01-12 2005-01-12 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
US11/330,074 US7899974B2 (en) 2005-01-12 2006-01-12 Nonvolatile memory, mapping control apparatus and method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002960A KR100703727B1 (ko) 2005-01-12 2005-01-12 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060082461A KR20060082461A (ko) 2006-07-18
KR100703727B1 true KR100703727B1 (ko) 2007-04-05

Family

ID=36945370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002960A KR100703727B1 (ko) 2005-01-12 2005-01-12 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법

Country Status (2)

Country Link
US (1) US7899974B2 (ko)
KR (1) KR100703727B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006338371A (ja) * 2005-06-02 2006-12-14 Toshiba Corp メモリシステム
TWI341491B (en) * 2007-03-07 2011-05-01 Via Tech Inc Memory access system and memory access method thereof
JP5538970B2 (ja) * 2010-03-25 2014-07-02 キヤノン株式会社 情報処理装置、データ処理方法、プログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067341A (ko) * 1999-04-27 2000-11-15 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법
KR20010037155A (ko) * 1999-10-14 2001-05-07 윤종용 플래시 파일 시스템
KR20020079917A (ko) * 2000-12-28 2002-10-19 소니 가부시끼 가이샤 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
KR20030095438A (ko) * 2002-06-10 2003-12-24 삼성전자주식회사 플래쉬 메모리용 파일 시스템
JP2004103032A (ja) 2003-10-14 2004-04-02 Sony Corp データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム
KR20050056761A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 플래시 메모리, 이를 위한 사상 제어 장치 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
JPH113270A (ja) 1997-06-10 1999-01-06 Hitachi Ltd フラッシュメモリ装置およびフラッシュメモリへのデータ書き込み方法
JP3421581B2 (ja) * 1998-06-29 2003-06-30 株式会社日立製作所 不揮発性半導体メモリを用いた記憶装置
EP1161991B1 (en) 1999-03-18 2010-05-05 Panasonic Electric Works Co., Ltd. Use of a catalyst for the water gas shift reaction, method for removing carbon monoxide in hydrogen gas and electric power-generating system of fuel cell
KR100422445B1 (ko) * 2001-06-01 2004-03-12 삼성전자주식회사 선택적 배속동작 모드를 갖는 불휘발성 반도체 메모리 장치
KR100389867B1 (ko) 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
JP4772214B2 (ja) 2001-06-08 2011-09-14 ルネサスエレクトロニクス株式会社 不揮発性記憶装置及びその書き換え制御方法
US6948026B2 (en) 2001-08-24 2005-09-20 Micron Technology, Inc. Erase block management
US7174440B2 (en) 2002-10-28 2007-02-06 Sandisk Corporation Method and apparatus for performing block caching in a non-volatile memory system
US7058784B2 (en) * 2003-07-04 2006-06-06 Solid State System Co., Ltd. Method for managing access operation on nonvolatile memory and block structure thereof
KR100528482B1 (ko) * 2003-12-31 2005-11-15 삼성전자주식회사 데이타를 섹터 단위로 랜덤하게 입출력할 수 있는 플래시메모리 시스템
KR100643288B1 (ko) * 2004-11-16 2006-11-10 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000067341A (ko) * 1999-04-27 2000-11-15 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법
KR20010037155A (ko) * 1999-10-14 2001-05-07 윤종용 플래시 파일 시스템
KR20020079917A (ko) * 2000-12-28 2002-10-19 소니 가부시끼 가이샤 데이터 기록 장치 및 플래시 메모리에 대한 데이터 기입방법
KR20030095438A (ko) * 2002-06-10 2003-12-24 삼성전자주식회사 플래쉬 메모리용 파일 시스템
JP2004103032A (ja) 2003-10-14 2004-04-02 Sony Corp データ管理装置、データ管理方法、不揮発性メモリ、不揮発性メモリを有する記憶装置及びデータ処理システム
KR20050056761A (ko) * 2003-12-10 2005-06-16 삼성전자주식회사 플래시 메모리, 이를 위한 사상 제어 장치 및 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010037155
1020030095438

Also Published As

Publication number Publication date
US20060200617A1 (en) 2006-09-07
KR20060082461A (ko) 2006-07-18
US7899974B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
US9753847B2 (en) Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
JP4688584B2 (ja) ストレージ装置
US10915475B2 (en) Methods and apparatus for variable size logical page management based on hot and cold data
US8117374B2 (en) Flash memory control devices that support multiple memory mapping schemes and methods of operating same
JP3977370B2 (ja) フラッシュメモリのアドレスマッピング方法、マッピング情報管理方法及びこれらの方法を用いたフラッシュメモリ
US8041878B2 (en) Flash file system
US20070016719A1 (en) Memory device including nonvolatile memory and memory controller
US7487303B2 (en) Flash memory device and associated data merge method
JP5336060B2 (ja) 不揮発性メモリ装置およびそれを動作させる方法
US11030093B2 (en) High efficiency garbage collection method, associated data storage device and controller thereof
USRE45222E1 (en) Method of writing of writing to a flash memory including data blocks and log blocks, using a logical address having a block address portion and page identifying portion, a block address table and a page table
KR100725390B1 (ko) 수정 빈도를 고려하여 데이터를 비휘발성 캐쉬부에저장하는 장치 및 방법
JP4362534B2 (ja) フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング
US8635399B2 (en) Reducing a number of close operations on open blocks in a flash memory
KR100608602B1 (ko) 플래시 메모리, 이를 위한 사상 제어 장치 및 방법
JP2007280428A (ja) メモリ管理
WO2014074449A2 (en) Wear leveling in flash memory devices with trim commands
WO2007058624A1 (en) A controller for non-volatile memories, and methods of operating the memory controller
US20120246399A1 (en) Storage Device and Memory Controller
US20100318726A1 (en) Memory system and memory system managing method
KR20120084906A (ko) 비휘발성 메모리 시스템 및 그 관리 방법
KR100703727B1 (ko) 비휘발성 메모리, 이를 위한 사상 제어 장치 및 방법
KR100533683B1 (ko) 플래시 메모리의 데이터 관리 장치 및 방법
KR100780963B1 (ko) 메모리 카드 및 메모리 카드의 구동 방법
JP2012037971A (ja) メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 14