KR100607778B1 - Method for manufacturing metal insulator metal capacitor - Google Patents

Abstract

본 발명은 금속 배선 위에 탑 플레이트(top plate) 형태의 MIM(Metal Insulator Metal) 구조를 형성하는 방법에 관한 것이다. 종래의 MIM 캐패시터 제조 공정에 있어서는 MIM 캐패시터를 구성하는 캐패시터 머티리얼(capacitor material) 등의 잔존을 콘트롤(control)하기가 어렵다. 이러한 문제를 해결하기 위해 잔존하는 SiN을 최소화 하는 경우에도 캐패시터 머티리얼의 어택(attack) 등으로 인해 리키지 문제를 야기시켜 디바이스의 신뢰성을 저하시킨다. 본 발명은 포토 레지스트(Photo Resist : PR)를 이용하는 측벽 공정을 통해 잔존하는 SiN을 최소화하면서 리키지 발생 요소도 억제하도록 한다. 따라서, 다양한 캐패시터를 용이하게 구축할 수 있을 뿐만아니라 디바이스의 신뢰성이 향상되는 효과가 있다.The present invention relates to a method of forming a metal insulator metal (MIM) structure in the form of a top plate on a metal wiring. In a conventional MIM capacitor manufacturing process, it is difficult to control the remaining of a capacitor material or the like constituting the MIM capacitor. In order to solve this problem, the remaining SiN is minimized, but the attack of the capacitor material causes the leakage problem, thereby reducing the reliability of the device. The present invention minimizes the remaining SiN through the sidewall process using a photo resist (PR), while also restraining the element generating the leakage. Therefore, not only the various capacitors can be easily constructed but also the reliability of the device is improved.

금속 절연체 금속, 반사 방지층, 하부 금속, 상부 금속 배선Metal insulator metal, antireflective layer, bottom metal, top metal wiring

Description

금속 절연체 금속 캐패시터 제조 방법{METHOD FOR MANUFACTURING METAL INSULATOR METAL CAPACITOR}METHOD FOR MANUFACTURING METAL INSULATOR METAL CAPACITOR

도 1a 내지 도 1g는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도.1A to 1G are cross-sectional views illustrating a method of manufacturing a metal insulator metal capacitor according to an embodiment of the present invention.

본 발명은 금속 절연체 금속(Metal Insulator Metal, 이하 MIM이라 칭함) 캐패시터(capacitor) 제조 방법에 관한 것으로, 특히, 금속 배선 위에 탑 플레이트(top plate) 형태의 MIM 구조를 형성하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a metal insulator metal (hereinafter referred to as MIM) capacitor, and more particularly, to a method of forming a MIM structure in the form of a top plate on a metal wiring.

최근에 MIM 구조는 비아 홀(via hole)에서 형성되는 형태에서 금속 탑 플레이트 형태로 이루어지고 있다. 이는 스텝 커버리지(step coverage)로 인한 리키지(leakage) 문제에 보다 유리한 공정으로 여겨지고 있기 때문이다. 특히 디바이스(device)의 집적화가 이루어지면서 DUV를 사용하는 미세 선폭 금속 공정에서도 MIM 공정이 도입되고 있다.Recently, the MIM structure has been formed in the form of a metal top plate in the form of a via hole. This is because it is considered a more advantageous process for the problem of leakage due to step coverage. In particular, with the integration of devices, the MIM process has been introduced in the fine line width metal process using DUV.

종래의 MIM 캐패시터 제조 공정에 있어서는 MIM 캐패시터를 구성하는 캐패시터 머티리얼(capacitor material) 등의 잔존을 콘트롤(control)하기가 어렵다. 이 러한 문제를 해결하기 위해 잔존하는 SiN을 최소화 하는 경우에도 캐패시터 머티리얼의 어택(attack) 등으로 인해 리키지 문제를 야기시켜 디바이스의 신뢰성을 저하시킨다.In a conventional MIM capacitor manufacturing process, it is difficult to control the remaining of a capacitor material or the like constituting the MIM capacitor. In order to solve this problem, even minimizing the remaining SiN causes a problem of the capacitor due to the attack of the capacitor material, thereby lowering the reliability of the device.

본 발명은 상술한 결점을 해결하기 위하여 안출한 것으로, MIM 캐패시터 형성 시 포토 레지스트(Photo Resist : PR)를 이용하는 측벽 공정(sidewall process)을 통해 잔존하는 SiN을 최소화하면서 리키지 발생 요소도 억제하도록 하는 MIM 캐패시터 제조 방법을 제공하는 데 그 목적이 있다.The present invention has been made to solve the above-mentioned shortcomings, which minimizes the remaining SiN while minimizing the remaining SiN through a sidewall process using a photo resist (PR) when forming the MIM capacitor. It is an object of the present invention to provide a method for manufacturing a MIM capacitor.

이와 같은 목적을 달성하기 위한 본 발명은, 층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계; 상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트를 형성하는 제 2 단계; 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 제 3 단계; 상기 포토 레지스트를 제거하는 제 4 단계; 전표면에 새로운 포토 레지스트를 형성하는 제 5 단계; 상기 새로운 포토 레지스트가 상기 제 2 금속에 측벽을 이루도록 상기 새로운 포토 레지스트를 식각하는 제 6 단계; 상기 제 2 금속에 측벽을 이룬 상기 새로운 포토 레지스트를 제거하는 제 7 단계; 전표면에 반사 방지층을 형성하는 제 8 단계; 하부 금속 배선 영역의 표면에 DUV 패턴을 형성하는 제 9 단계; 및 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 제 10 단계를 포함하는 것을 특징으로 한다.The present invention for achieving the above object comprises a first step of sequentially stacking a first metal, an insulator, and a second metal on the interlayer insulating film; Forming a photoresist in a MIM capacitor region over said second metal; A third step of removing all of the second metal other than the photoresist region and a part of the insulator; A fourth step of removing the photoresist; A fifth step of forming a new photoresist on the entire surface; Etching the new photoresist such that the new photoresist forms a sidewall with the second metal; A seventh step of removing the new photoresist with sidewalls to the second metal; An eighth step of forming an anti-reflection layer on the entire surface; A ninth step of forming a DUV pattern on the surface of the lower metal wiring region; And a tenth step of removing the anti-reflection layer and the first metal other than the DUV pattern region.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1g는 본 발명에 따른 금속 절연체 금속 캐패시터 제조 방법을 공정 단계별로 나타낸 단면도이다.1A to 1G are cross-sectional views illustrating a method of manufacturing a metal insulator metal capacitor according to the present invention.

먼저, 도 1a와 같이 층간 절연막(10) 위에 제 1 금속(12), 절연체(14), 및 제 2 금속(TiN 또는 Al)(16)을 차례로 적층한다. 제 2 금속(16) 위의 MIM 캐패시터 영역에 포토 레지스트(도면 중에 도시되지 않음)를 형성한다. 건식 식각 공정을 수행하여 포토 레지스트 영역 이외의 제 2 금속(16) 전부와 절연체(14)의 일부를 제거한다. 포토 레지스트를 제거한다.First, as illustrated in FIG. 1A, a first metal 12, an insulator 14, and a second metal (TiN or Al) 16 are sequentially stacked on the interlayer insulating layer 10. A photoresist (not shown in the figure) is formed in the MIM capacitor region on the second metal 16. A dry etching process is performed to remove all of the second metal 16 and part of the insulator 14 except the photoresist region. Remove photoresist.

도 1b와 같이 전표면에 포토 레지스트(18)를 형성한다.As shown in Fig. 1B, photoresist 18 is formed on the entire surface.

도 1c와 같이 포토 레지스트(18)가 제 2 금속(16)에 측벽을 이루도록 포토 레지스트(18)를 식각하여 잔존하는 SiN을 최소화한다.As shown in FIG. 1C, the photoresist 18 is etched so that the photoresist 18 forms a sidewall with the second metal 16 to minimize residual SiN.

도 1d와 같이 제 2 금속(16)에 측벽을 이룬 포토 레지스트(18)를 제거한다.As shown in FIG. 1D, the photoresist 18 having a sidewall formed on the second metal 16 is removed.

도 1e와 같이 하부 금속 배선 형성을 위해 전표면에 반사 방지층(20)을 증착한다.As shown in FIG. 1E, the anti-reflection layer 20 is deposited on the entire surface to form the lower metal lines.

도 1f와 같이 하부 금속 배선 영역의 표면에 DUV 패턴(22)을 형성한다.As shown in FIG. 1F, the DUV pattern 22 is formed on the surface of the lower metal wiring region.

도 1g와 같이 건식 식각 공정을 수행하여 DUV 패턴(22) 영역 이외의 반사 방지층(20) 및 제 1 금속(12)을 제거하여 MIM 캐패시터를 완성한다. DUV 패턴(22)을 제거한다.As shown in FIG. 1G, a dry etching process is performed to remove the anti-reflection layer 20 and the first metal 12 other than the DUV pattern 22 region, thereby completing the MIM capacitor. The DUV pattern 22 is removed.

여기서, MIM 캐패시터 영역의 제 2 금속(16)은 상부 전극으로 사용된다. MIM 캐패시터 영역의 절연체(14)는 캐패시터 머티리얼로 사용된다. 그리고 MIM 캐패시 터 영역의 제 1 금속(12)은 하부 금속 배선으로 사용된다.Here, the second metal 16 of the MIM capacitor region is used as the upper electrode. The insulator 14 in the MIM capacitor region is used as the capacitor material. The first metal 12 of the MIM capacitor region is used as the lower metal wiring.

이상에서 설명한 바와 같이, 본 발명은 포토 레지스트를 이용하는 측벽 공정을 통해 잔존하는 SiN을 최소화하면서 리키지 발생 요소도 억제하도록 한다. 따라서, 다양한 캐패시터를 용이하게 구축할 수 있을 뿐만아니라 디바이스의 신뢰성이 향상되는 효과가 있다.As described above, the present invention minimizes the remaining SiN through the sidewall process using the photoresist and also suppresses the generation element. Therefore, not only the various capacitors can be easily constructed but also the reliability of the device is improved.

Claims (5)

층간 절연막 위에 제 1 금속, 절연체, 및 제 2 금속을 차례로 적층하는 제 1 단계;A first step of sequentially stacking a first metal, an insulator, and a second metal on the interlayer insulating film; 상기 제 2 금속 위의 MIM 캐패시터 영역에 포토 레지스트를 형성하는 제 2 단계;Forming a photoresist in a MIM capacitor region over said second metal; 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 제 3 단계;A third step of removing all of the second metal other than the photoresist region and a part of the insulator; 상기 포토 레지스트를 제거하는 제 4 단계;A fourth step of removing the photoresist; 전표면에 새로운 포토 레지스트를 형성하는 제 5 단계;A fifth step of forming a new photoresist on the entire surface; 상기 새로운 포토 레지스트가 상기 제 2 금속에 측벽을 이루도록 상기 새로운 포토 레지스트를 식각하는 제 6 단계;Etching the new photoresist such that the new photoresist forms a sidewall with the second metal; 상기 제 2 금속에 측벽을 이룬 상기 새로운 포토 레지스트를 제거하는 제 7 단계;A seventh step of removing the new photoresist with sidewalls to the second metal; 전표면에 반사 방지층을 형성하는 제 8 단계;An eighth step of forming an anti-reflection layer on the entire surface; 하부 금속 배선 영역의 표면에 DUV 패턴을 형성하는 제 9 단계; 및A ninth step of forming a DUV pattern on the surface of the lower metal wiring region; And 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 제 10 단계를 포함하는 금속 절연체 금속 캐패시터 제조 방법.And a tenth step of removing the anti-reflection layer and the first metal other than the DUV pattern region. 제 1 항에 있어서, 상기 제 2 금속은 TiN인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the second metal is TiN. 제 1 항에 있어서, 상기 제 2 금속은 Al인 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the second metal is Al. 제 1 항에 있어서, 상기 제 3 단계는 건식 식각 공정을 수행하여 상기 포토 레지스트 영역 이외의 상기 제 2 금속 전부와 상기 절연체의 일부를 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein the third step includes performing a dry etching process to remove all of the second metal other than the photoresist region and a part of the insulator. 제 1 항에 있어서, 상기 제 10 단계는 건식 식각 공정을 수행하여 상기 DUV 패턴 영역 이외의 상기 반사 방지층 및 상기 제 1 금속을 제거하는 것을 특징으로 하는 금속 절연체 금속 캐패시터 제조 방법.The method of claim 1, wherein in the tenth step, a dry etching process is performed to remove the anti-reflection layer and the first metal other than the DUV pattern region.

Images