KR100587640B1 - 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법 - Google Patents

오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법 Download PDF

Info

Publication number
KR100587640B1
KR100587640B1 KR1020030083324A KR20030083324A KR100587640B1 KR 100587640 B1 KR100587640 B1 KR 100587640B1 KR 1020030083324 A KR1020030083324 A KR 1020030083324A KR 20030083324 A KR20030083324 A KR 20030083324A KR 100587640 B1 KR100587640 B1 KR 100587640B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
level
auto
pumping
Prior art date
Application number
KR1020030083324A
Other languages
English (en)
Other versions
KR20050049631A (ko
Inventor
김관언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030083324A priority Critical patent/KR100587640B1/ko
Priority to TW093118726A priority patent/TWI285372B/zh
Priority to US10/881,434 priority patent/US7042774B2/en
Priority to DE102004031451A priority patent/DE102004031451A1/de
Priority to JP2004194361A priority patent/JP4919587B2/ja
Publication of KR20050049631A publication Critical patent/KR20050049631A/ko
Application granted granted Critical
Publication of KR100587640B1 publication Critical patent/KR100587640B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 오토리프레쉬 동작 시 안정적인 고전압을 공급하기 위한 반도체 메모리 소자 및 그를 위한 구동방법을 제공하기 위한 것으로, 이를 위한 본 발명으로 전압을 펌핑하여 고전압을 공급하되, 공급된 고전압이 로딩부의 소모에 의해 원하는 레벨 이하로 하강되면 이를 감지하여 다시 펌핑된 전압을 고전압으로서 공급하는 고전압발생수단; 및 오토리프레쉬 신호가 입력되면 상기 감지결과에 무관하게 소정시간 동안 상기 고전압발생수단을 인에이블시키는 수단을 포함하는 반도체 메모리 소자를 제공한다.
오토 리프레쉬, 고전압, 펌핑, 전압레벨 감지, 액티브

Description

오토리프레쉬 동작 시에 안정적인 고전압을 제공하는 반도체 메모리 소자 및 그를 위한 방법{SEMICONDUCTOR MEMORY DEVICE TO SUPPLY STABLE HIGH VOLTAGE DURING AUTO-REFRESH OPERATION AND THEREFOR METHOD}
도 1은 종래 기술에 따른 고전압 레벨 보상부의 블록 구성도.
도 2는 도 1의 블록의 오토리프레쉬 시 동작 파형도.
도 3은 도 1의 VPP 펌핑부의 내부 회로도.
도 4는 본 발명의 일 실시예에 따른 고전압 발생에 관한 회로도.
도 5는 도 4의 블록의 노말 동작 시의 타이밍도.
도 6 및 도 7은 도 4의 블록의 오토 리프레쉬 시 동작 파형도.
도 8은 도 4의 오토리프레쉬 감지부의 내부 회로도.
도 9는 도 4의 VPP 펌핑 제어신호 생성부의 내부 회로도.
* 도면의 주요 부분에 대한 설명
200 : VPP 펌핑 제어신호 생성부
500 : 오토리프레쉬 감지부
본 발명은 반도체 메모리 소자의 설계 기술에 관한 것으로, 특히 전압의 펌핑에 관한 것이며, 더 자세히는 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는 반도체 소자 및 그를 위한 방법에 관한 것이다.
일반적으로, DRAM은 읽기, 쓰기 및 오토리프레쉬(AutoRefresh) 동작에 따라 메모리셀의 데이터를 액세스 하기 위해서 워드라인에 칩 외부에서 인가된 공급전원(Vdd) 보다 높은 고전압(Vpp)을 인가하여야 하며, 이를 위해 고전압(Vpp) 발생장치를 구비하고 있다.
그리고 오토리프레쉬 동작 시에는 보다 많은 전류가 필요한데, 이는 순간적으로 수천개의 메모리셀을 구동하기 때문이다.
도 1은 종래 기술에 따른 고전압 발생장치의 블록 구성도이다.
도 1을 참조하면, 종래 기술에 따른 고전압 발생장치는 액티브신호(row_act)에 의해 액티브되어 피드백 고전압(vpp_fd)의 레벨을 감지하기 위한 VPP 전압레벨 감지부(10)와, 레벨 감지신호(osc_en_det)에 응답하여 VPP 펌핑부(30)를 제어하는 펌핑 제어신호(pump_ctr)를 생성하기 위한 VPP 펌핑 제어신호 생성부(20)와, 펌핑 제어신호(pump_ctr)에 제어받아 고전압을 펌핑하여 전압레벨을 상승시키기 위한 VPP 펌핑부(30)와, VPP 펌핑부(30)의 출력전압을 소모하는 VPP 로딩부(40)로 구성된다.
VPP 펌핑부(30)의 출력 고전압은 VPP 레벨 감지부(10)로 피드백 된다.
참고적으로, VPP 로딩부(40)는 메모리 소자 내 고전압을 소모하는 모든 회로 소자들을 포함한다.
도 2는 도 1의 블록의 오토리프레쉬 시 동작 파형도로써, 이를 참조하여 반도체 소자의 동작을 살펴보도록 한다.
도 2를 참조하면, 액티브신호(row_act)의 활성화에 응답하여 오토리프레쉬 신호(auto_REF)가 활성화된다. 이후, 액티브신호(row_act)에 의해 생성되는 일정신호(WL, BISH 및 BISL)를 VPP 로딩부(40)에서 수행함에 따라 고전압을 사용하므로 고전압의 레벨이 하강한다. 액티브신호(row_act)에 응답하여 액티브된 VPP 전압레벨 감지부(10)는 고전압의 레벨이 평균레벨(avg_level) 이하로 하강되면, 이를 감지하여 레벨 감지신호(osc_en_det)를 생성한다. VPP펌핑 제어신호 생성부(20)는 레벨 감지신호(osc_en_det)에 응답하여 펌핑 제어신호(pump_ctr)를 활성화 시켜 일정구간 동안 유지시킨다. VPP 펌핑부(30)는 펌핑 제어신호(pump_ctr)의 활성화에 응답하여 고전압을 펌핑시켜 레벨이 평균레벨(avg_level) 이상으로 유지되도록 한다. 이후, 로우 프리차지신호(row_PRE)가 활성화되고, 이에 따라 레벨 감지신호(osc_en_det) 및 펌핑 제어신호(pump_ctr)가 비활성화된다.
참고적으로, 상기의 설명에서는 오토 리프레쉬를 예로써 동작을 설명했으나, 액티브신호(row_act)에 의한 노말동작(읽기동작 및 쓰기동작)이 수행되는 경우에도 동일하게 적용된다.
도 3은 도 1의 VPP 펌핑 제어신호 생성부(20)의 내부 회로도이다.
도 3을 참조하면, VPP 펌핑 제어신호 생성부(20)는 레벨 감지신호(osc_en_det)와 자신의 출력신호를 지연시켜 피드백 입력으로 갖는 낸드게이트(ND1)와, 낸드게이트(ND1)의 출력신호를 지연시키기 위한 인터버체인(22)과, 낸드게이트(ND1)의 출력신호를 반전시켜 펌핑 제어신호(pump_ctr)로 출력시키기 위한 인버터(I1)로 구현된다.
VPP 펌핑 제어신호 생성부(20)는 레벨 감지신호(osc_en_det)의 활성화에 응답하여 펌핑 제어신호(pump_ctr)를 활성화 시키고, 이를 인버터 체인(22)이 갖는 지연만큼 유지시킨다.
한편, 이러한 종래기술을 이용하는 경우에는 액티브신호(row_ACT)가 활성화된 이후 고전압의 레벨이 평균레벨(avg_level) 이하로 하강되는 것이 감지되면, 이를 반영하여 고전압을 펌핑함으로써 평균레벨(avg_level)이 유지되도록 한다. 이와 같이 감지 및 이를 반영하는 소정의 과정에 따른 지연동안에도 고전압의 레벨이 지속적으로 하강되는 문제점이 발생된다. 상기의 문제점은 오토리프레쉬 동작 수행 시 문제가 발생되는데, 노말동작과 같은 경우에는 액티브신호(row_ACT)에 의해 생성되는 신호들이 순차적인 반면, 오토리프레쉬 동작 시에는 뱅크들이 동시에 동작하므로 보다 많은 전류가 소모되므로 이로 인해 발생되는 전압강하의 속도가 큰 반면, 이를 보상해 주는 펌핑드라이버는 노말 동작에 비해 상대적으로 작기 때문에 이상의 문제점이 더욱 부각되어 나타난다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 오토리프레쉬 동작 시 안정적인 고전압을 공급하기 위한 반도체 메모리 소자 및 그를 위한 구동방법을 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 반도체 메모리 소자는 전압을 펌핑하여 고전압을 공급하되, 공급된 고전압이 로딩부의 소모에 의해 원하는 레벨 이하로 하강되면 이를 감지하여 다시 펌핑된 전압을 고전압으로서 공급하는 고전압발생수단; 및 오토리프레쉬 신호가 입력되면 상기 감지결과에 무관하게 소정시간 동안 상기 고전압발생수단을 인에이블시키는 수단을 포함한다.
본 발명에서는 고전압의 소모가 상대적으로 큰 오토리프레쉬 동작의 경우에는 전류소모가 있기 전에 고전압의 레벨을 펌핑하여 이후 발생될 소모를 충당한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 구성도이다.
도 4를 참조하면, 반도체 메모리 소자는 액티브신호(row_act)에 의해 액티브되어 피드백 고전압(vpp_fd)의 레벨을 감지하기 위한 VPP 전압레벨 감지부(100)와, 오토리프레쉬 신호(auto_REF)의 활성화를 감지하기 위한 오토리프레쉬 감지부(500)와, 레벨 감지신호(osc_en_det) 및 오토리프레쉬 감지신호(osc_en_auto)에 응답하 여 VPP 펌핑부(300)를 제어하는 펌핑 제어신호(pump_ctr)를 생성하기 위한 VPP 펌핑 제어신호 생성부(200)와, 펌핑 제어신호(pump_ctr)에 제어받아 고전압을 펌핑하여 레벨을 상승시키기 위한 VPP 펌핑부(300)와, VPP 펌핑부(300)의 출력전압을 소모하는 VPP 로딩부(400)로 구성된다.
본 발명에서는 오토리프레쉬 감지부(100)가 추가되었는데, 이는 오토리프레쉬 신호(auto_REF)의 활성화를 감지하여 전류소모가 발생되기 이전에 고전압의 레벨을 펌핑하여 평균레벨 이하로 하강되는 것을 방지하기 위한 것이다.
또한, VPP 펌핑 제어신호 생성부(200)는 오토리프레쉬 감지신호(osc_en_det) 또는 레벨 감지신호(osc_en_auto) 중 활성화된 신호에 응답하여 VPP 펌핑부(300)를 제어하기 위한 동일한 펌핑 제어신호(pump_ctr)를 생성한다.
참고적으로 VPP 로딩부(400)는 메모리 소자 내 고전압을 소모하는 모든 회로 소자를 포함한다.
도 5는 도 4의 블록의 노말동작(읽기 또는 쓰기) 시 동작 파형도로써, 이를 참조하여 반도체 메모리 소자의 동작을 살펴보도록 한다.
도 5를 참조하면, 액티브신호(row_act)에 의해 생성된 일정신호의 수행으로 인해서 VPP 로딩부(400)에서 고전압을 사용함에 따라 레벨이 평균레벨(avg_level) 이하로 하강된다. 이어, 액티브신호(row_act)에 의해 액티브된 VPP 전압레벨 감지부(100)가 이를 감지하여 레벨 감지신호(osc_en_det)를 활성화 시키고, 이를 소정시간(T1) 동안 유지시킨다. VPP 펌핑 제어신호 생성부(200)는 레벨 감지신호(osc_en_det)에 응답하여 펌핑 제어신호(pump_ctr)를 생성하고, VPP 펌핑 부(300)는 이에 응답하여 고전압 레벨을 상승시킨다. 이후, 로우 프리차지 신호(row_PRE)가 활성화된다.
즉, 입력된 액티브신호(row_act)에 의해 오토리프레쉬 신호(auto_REF)가 활성화되지 않았으므로, 오토리프레쉬 감지부(500)는 액티브 되지 않는다.
이상에서 보는 바와 같이 본 발명의 일 실시예에 따른 반도체 메모리 소자는 노말 동작 시에도 이전과 동일하게 동작됨을 확인할 수 있다.
도 6은 도 4의 블록의 오토 리프레쉬 시 동작 파형도로써, 이를 참조하여 반도체 메모리 소자의 동작을 살펴보도록 한다.
도 6을 참조하면, 액티브신호(row_act)에 의해 오토리프레쉬 신호(auto_REF)가 활성화된다. 이어, 오토리프레쉬 신호(auto_REF)에 의해 액티브된 오토리프레쉬 감지부(500)는 소정시간(T1)을 활성화 구간으로 갖는 오토리프레쉬 감지신호(osc_en_auto)를 생성하며, 이에 응답하여 VPP 펌핑 제어신호 생성부(200)는 펌핑 제어신호(pump_ctr)를 활성화시킨다. 펌핑 제어신호(pump_ctr)에 제어받는 VPP 펌핑부(300)는 고전압을 펌핑하여 레벨을 상승시킨다. 이후, 액티브신호(row_act)에 의해 생성된 일정신호(WL, BISH 및 BISL)의 수행으로 인해 VPP 로딩부(400)가 고전압을 사용함에 따라 레벨이 하강되되, 평균 레벨(avg_level) 이하로 떨어지지 않는다.
도 7은 도 4의 블록의 오토 리프레쉬 시 동작 파형도로서, 도 6과는 달리 소모되는 고전압이 상대적으로 커서 평균 레벨 이하로 하강하는 경우의 동작 파형도이다.
이를 도 6과 비교하여 보면, 오토리프레쉬 감지신호(osc_en_auto)의 활성화에 의해 고전압의 레벨이 평균레벨(avg_level) 이상으로 상승되는 동일한 과정을 갖되, 반면 이후 액티브신호(row_act)에 의해 생성된 일정신호(WL, BISH 및 BISL)의 수행으로 인해 고전압의 레벨이 평균레벨(avg_level) 이하로 하강된다.
그렇지만, 액티브신호(row_act)에 활성화된 VPP 전압레벨 감지부(100)가 고전압의 레벨 하강을 감지하여 레벨 감지신호(osc_en_det)를 활성화 시키며, 이를 입력으로 갖는 VPP 펌핑 제어신호 생성부(200)는 펌핑제어신호(pump_ctr)를 생성하여 VPP 펌핑부(300)를 구동시킨다. 결국 VPP 펌핑부(300)의 구동으로 고전압의 레벨이 평균레벨(avg_level) 이상으로 종래기술보다 빠르게 상승된다.
도 8은 도 4의 오토리프레쉬 감지부(500)의 내부 회로도이다.
도 8를 참조하면, 오토리프레쉬 감지부(500)는 오토리프레쉬 신호(auto_REF)를 반전시키기 위한 인버터(I2)와, 인버터(I2)의 출력신호를 지연시키기 위한 인버터 체인(502)과, 인버터(I2) 및 인버터 체인(502)의 출력신호를 입력으로 하여 오토리프레쉬 감지신호(osc_en_auto)를 출력하기 위한 낸드게이트(ND2)로 구현된다.
오토리프레쉬 감지부(500)는 오토리프레쉬 신호(auto_REF)의 활성화에 응답하여 오토리프레쉬 감지신호(osc_en_auto)를 활성화 시키고, 이를 인버터 체인(502)이 갖는 지연만큼 유지시켜 출력한다.
도 9는 도 4의 VPP 펌핑 제어신호 생성부(200)의 내부 회로도이다.
도 9를 참조하면, VPP 펌핑 제어신호 생성부(200)는 레벨 감지신호(osc_en_det)와 오토리프레쉬 감지신호(osc_en_auto)를 입력으로 갖는 노 어게이트(NR1)와, 노어 게이트(NR1)의 출력신호를 반전시키기 위한 인버터(I3)와, 인버터(I3)의 출력신호 및 인버터 체인(202)의 출력신호를 입력으로 갖는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력신호를 소정시간 지연시키기 위한 인버터 체인(202)과, 낸드게이트(ND3)의 출력신호를 입력으로 하여 펌핑 제어신호(pump_ctr)를 출력하기 위한 인버터(I4)로 구현된다.
VPP 펌핑 제어신호 생성부(200)는 오토리프레쉬 신호(auto_REF)에 의해 오토리프레쉬 감지신호(osc_en_auto)가 활성화나 되거나, 또는 고전압의 레벨 하강으로 인해 레벨 감지신호(osc_en_det)가 활성화되면 펌핑 제어신호(pump_ctr)를 생성하여 VPP 펌핑부(300)를 통해 고전압의 레벨이 상승되도록 한다.
전술한 본 발명은 오토리프레쉬 동작 시에도 고전압의 레벨이 안정적으로 유지된다. 이는 오토리프레쉬 감지부(500)를 통해 오토리프레쉬 신호(auto_REF)의 활성화를 감지하여 고전압이 실제 사용되는 시점 이전에 고전압의 레벨을 상승시킴으로써, 고전압의 레벨을 감지하고 이를 반영하는데 과정에 따른 추가적인 고전압 레벨의 하강이 발생되지 않기 때문이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 오토 리프레쉬 신호의 활성화 시 고전압이 실제 사용되는 시점 이전에 고전압의 레벨을 상승시켜 둠으로써, 고전압의 레벨을 감지하고 이를 반영하는데 과정에 따른 추가적인 고전압 레벨의 하강이 발생되지 않으므로 고전압의 레벨을 안정적으로 공급할 수 있다.

Claims (7)

  1. 전압을 펌핑하여 고전압을 공급하되, 공급된 고전압이 로딩부의 소모에 의해 원하는 레벨 이하로 하강되면 이를 감지하여 다시 펌핑된 전압을 고전압으로서 공급하는 고전압발생수단; 및
    오토리프레쉬 신호가 입력되면 상기 감지결과에 무관하게 상기 고전압발생수단을 인에이블시키는 수단을 포함하는 반도체 메모리 소자.
  2. 고전압 로딩부;
    액티브신호에 응답하여 상기 로딩부의 고전압단의 레벨을 감지하기 위한 전압레벨 감지부;
    오토리프레쉬 신호에 응답하여 오토리프레쉬 감지신호를 생성하기 위한 오토리프레쉬 감지부;
    상기 전압레벨 감지부의 출력신호와 오토리프레쉬 감지신호에 응답하여 펌핑부를 제어하는 펌핑 제어신호를 생성하되, 상기 오토리프레쉬 감지신호 또는 상기 전압레벨 감지부의 출력신호가 활성화되면 상기 펌핑제어신호를 활성화시키는 펌핑 제어신호 생성부; 및
    펌핑 제어신호에 응답하여 펌핑된 고전압을 상기 로딩부에 공급하는 펌핑부
    를 구비하는 반도체 메모리 소자.
  3. 제2항에 있어서,
    상기 오토리프레쉬 감지부는,
    상기 오토리프레쉬 신호를 반전시키기 위한 인버터와, 인버터의 출력신호를 지연 및 반전시켜 출력시키기 위한 인버터 체인과, 상기 인버터 체인 및 인버터의 출력신호를 입력으로 하여 오토리프레쉬 감지신호를 출력하기 위한 낸드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 소자.
  4. 제2항에 있어서,
    상기 펌핑 제어신호 생성부는,
    상기 레벨 감지신호와 오토리프레쉬 감지신호를 입력으로 갖는 노어게이트와, 노어게이트의 출력신호를 반전시키기 위한 제1 인버터와, 상기 제1 인버터의 출력신호와 인버터 체인의 출력신호를 입력으로 갖는 낸드게이트와, 상기 낸드게이트의 출력신호를 지연시키기 위한 인버터 체인과, 상기 낸드게이트의 출력신호를 반전시켜 상기 펌핑 제어신호로 출력하기 위한 제2 인버터를 구비하는 반도체 메모리 소자.
  5. 고전압 로딩부에 고전압을 공급하기 위한 방법에 있어서,
    로우 액티브신호가 활성화될 때 상기 고전압 로딩부의 고전압 레벨을 감지하는 단계;
    감지된 레벨이 원하는 레벨 이하이면 전압 펌핑에 의해 고전압을 공급하는 단계; 및
    상기 감지된 레벨에 무관하게 오토리프레쉬 신호가 활성화되면 전압 펌핑에 의해 고전압을 공급하는 단계
    를 포함하는 고전압 공급방법.
  6. 제5항에 있어서,
    상기 오토리프레쉬 신호의 활성화에 응답하여 고전압을 공급하는 단계에 있어서,
    로우 액티브 신호가 입력되면 오토 리프레쉬 신호를 활성화 하는 단계;
    상기 오토 리프레쉬신호에 응답하여 오토리프레쉬 감지신호를 활성화하는 단계; 및
    상기 오토리프레쉬 감지신호에 응답하여 전압 펌핑을 수행하는 단계
    로 이뤄지는 고전압 공급방법.
  7. 로우 액티브 신호가 입력되어 오토 리프레쉬 신호를 활성화 하는 단계;
    상기 오토 리프레쉬신호에 응답하여 오토리프레쉬 감지신호를 활성화하는 단계;
    상기 오토리프레쉬 감지신호에 응답하여 펌핑 제어신호를 활성화하는 단계;
    상기 펌핑 제어신호의 활성화 동안 고전압의 레벨이 상승하는 단계;
    상기 로우 액티브신호에 의해 생성된 일정신호에 의해 고전압의 레벨이 하강하는 단계;
    상기 액티브신호의 활성화 감지 이후 상기 고전압의 레벨이 평균레벨 이하로 하강 시 레벨 감지신호를 활성화하는 단계;
    상기 레벨 감지신호에 응답하여 펌핑 제어신호를 활성화하는 단계; 및
    상기 펌핑 제어신호에 응답하여 고전압의 레벨이 상승하는 단계
    를 포함하는 고전압 공급방법.
KR1020030083324A 2003-11-22 2003-11-22 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법 KR100587640B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030083324A KR100587640B1 (ko) 2003-11-22 2003-11-22 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법
TW093118726A TWI285372B (en) 2003-11-22 2004-06-28 Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US10/881,434 US7042774B2 (en) 2003-11-22 2004-06-29 Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
DE102004031451A DE102004031451A1 (de) 2003-11-22 2004-06-29 Halbleiterspeichervorrichtung zur Lieferung einer stabilen Hochspannung während eines Auto-Refresh-Vorgangs und Verfahren dazu
JP2004194361A JP4919587B2 (ja) 2003-11-22 2004-06-30 オートリフレッシュ動作時に安定した高電圧を提供する半導体メモリ素子及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030083324A KR100587640B1 (ko) 2003-11-22 2003-11-22 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법

Publications (2)

Publication Number Publication Date
KR20050049631A KR20050049631A (ko) 2005-05-27
KR100587640B1 true KR100587640B1 (ko) 2006-06-08

Family

ID=34587984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030083324A KR100587640B1 (ko) 2003-11-22 2003-11-22 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법

Country Status (5)

Country Link
US (1) US7042774B2 (ko)
JP (1) JP4919587B2 (ko)
KR (1) KR100587640B1 (ko)
DE (1) DE102004031451A1 (ko)
TW (1) TWI285372B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596426B1 (ko) * 2004-03-22 2006-07-06 주식회사 하이닉스반도체 반도체 소자에서의 고전압 발생 회로 및 그 방법
KR100642631B1 (ko) * 2004-12-06 2006-11-10 삼성전자주식회사 전압 발생회로 및 이를 구비한 반도체 메모리 장치
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100792364B1 (ko) * 2005-09-29 2008-01-09 주식회사 하이닉스반도체 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
US7573771B2 (en) 2005-09-29 2009-08-11 Hynix Semiconductor, Inc. High voltage generator and semiconductor memory device
KR100813527B1 (ko) * 2006-04-06 2008-03-17 주식회사 하이닉스반도체 반도체 메모리의 내부 전압 발생 장치
KR100718046B1 (ko) 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치
KR100900784B1 (ko) * 2007-01-03 2009-06-02 주식회사 하이닉스반도체 반도체메모리소자
KR100920843B1 (ko) * 2008-05-09 2009-10-08 주식회사 하이닉스반도체 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
DE102008050055A1 (de) * 2008-10-01 2010-04-08 Qimonda Ag Verfahren zur Refresh-Steuerung einer Speicheranordnung
KR101053541B1 (ko) 2010-03-30 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치
KR102553181B1 (ko) * 2016-07-12 2023-07-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10153032B1 (en) * 2017-06-12 2018-12-11 Nanya Technology Corporation Pump system of a DRAM and method for operating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315570A (ja) * 1995-05-15 1996-11-29 Mitsubishi Electric Corp 半導体記憶装置
JP4707244B2 (ja) * 2000-03-30 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置および半導体装置
JP2001297584A (ja) * 2000-04-13 2001-10-26 Nec Corp 半導体記憶装置の昇圧回路
JP3869690B2 (ja) * 2000-07-25 2007-01-17 Ｎｅｃエレクトロニクス株式会社 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR100398575B1 (ko) 2001-06-29 2003-09-19 주식회사 하이닉스반도체 반도체 메모리 장치의 고전압 발생회로
KR100479821B1 (ko) * 2002-05-17 2005-03-30 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어회로 및 리프레쉬 제어방법
US6778003B1 (en) * 2003-04-30 2004-08-17 Micron Technology, Inc. Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit

Also Published As

Publication number Publication date
KR20050049631A (ko) 2005-05-27
JP2005158224A (ja) 2005-06-16
US7042774B2 (en) 2006-05-09
TWI285372B (en) 2007-08-11
TW200518096A (en) 2005-06-01
US20050111268A1 (en) 2005-05-26
DE102004031451A1 (de) 2005-06-23
JP4919587B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
KR100587640B1 (ko) 오토리프레쉬 동작 시에 안정적인 고전압을 제공하는반도체 메모리 소자 및 그를 위한 방법
US7733162B2 (en) Plumping voltage generating circuit
KR100753048B1 (ko) 반도체 메모리 장치의 주변영역 전압 발생 장치
US7633825B2 (en) Semiconductor memory device with reduced current consumption
KR100780768B1 (ko) 고전압 펌핑장치
US6912169B2 (en) Synchronous semiconductor memory device
US7705660B2 (en) Substrate bias voltage generator and method of generating substrate bias voltage
US20050254333A1 (en) Internal voltage generator
JP2003077273A (ja) 半導体記憶装置の制御方法及び半導体記憶装置
KR20110067506A (ko) 네거티브 내부전압 생성장치
US20180190341A1 (en) Memory device for controlling refreshing operation
US7260013B2 (en) Power supply device in semiconductor memory
KR100582392B1 (ko) 반도체메모리소자
JP2004312985A (ja) ノイズを減少させた電圧発生装置
US6172932B1 (en) On-chip voltage generating device for semiconductor memory with reduced stand-by current
US6181637B1 (en) Memory device
US7345525B2 (en) Voltage pumping device
US7349282B2 (en) Power voltage supplier of semiconductor memory device
JP3869690B2 (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
KR100929848B1 (ko) 반도체 장치
US7573771B2 (en) High voltage generator and semiconductor memory device
US7102425B2 (en) High voltage generation circuit
KR100615097B1 (ko) 반도체 메모리 장치
US7417912B2 (en) Bit-line sense amplifier driver
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140423

Year of fee payment: 9

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160422

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 14