KR100587363B1 - 다결정 실리콘 박막트랜지스터의 제조방법 - Google Patents

다결정 실리콘 박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100587363B1
KR100587363B1 KR1019990040371A KR19990040371A KR100587363B1 KR 100587363 B1 KR100587363 B1 KR 100587363B1 KR 1019990040371 A KR1019990040371 A KR 1019990040371A KR 19990040371 A KR19990040371 A KR 19990040371A KR 100587363 B1 KR100587363 B1 KR 100587363B1
Authority
KR
South Korea
Prior art keywords
region
impurity region
forming
insulating film
semiconductor layer
Prior art date
Application number
KR1019990040371A
Other languages
English (en)
Other versions
KR20010028231A (ko
Inventor
이종훈
이상걸
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990040371A priority Critical patent/KR100587363B1/ko
Priority to US09/665,119 priority patent/US6395571B1/en
Publication of KR20010028231A publication Critical patent/KR20010028231A/ko
Application granted granted Critical
Publication of KR100587363B1 publication Critical patent/KR100587363B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 연속적 LDD 또는 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법에서는, 게이트전극 형성 후 활성 반도체층에 위에 MSZ(Methyl-Polysilazane) 물질로 이루어진 스핀코팅층(Spin On Glass, SOG 층)을 도핑 블록으로 이용하여, 불순물 이온을 활성 반도체층에 도핑하며, 게이트전극의 측면 부분에 스핀코팅층이 두께가 연속적으로 변하는 테이퍼(taper) 형상으로 형성되기 때문에, 그 두께에 따라, 불순물 이온의 도핑 농도가 변하여, 연속적으로 도핑농도가 변하는 영역, 즉, 연속적 농도변화 불순물 영역이 형성된다. 이러한 연속적 농도변화 불순물 영역은, 오프셋 또는 LDD 영역과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 일반적인 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 LDD 또는 오프셋 구조와 달리, 오프셋 또는 LDD 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.

Description

다결정 실리콘 박막트랜지스터의 제조방법{METHOD OF MANUFACTURING A POLYCRYSTALINE THIN FILM TRANSISTOR}
도 1a - 도 1e는 본 발명의 제1실시예로서, 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 단면도이다.
도 1f는 스핀코팅층의 두께에 따라 불순물이온의 도핑농도(I)가 변하는 것을 나타낸 도면이다
도 2a - 도 2f는 본 발명의 제2실시예로서, 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 단면도이다.
도 3a - 도 3d는 본 발명의 제3실시예로서, 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 단면도이다.
도 4a - 도 4d는 본 발명의 제4실시예로서, 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 단면도이다.
도 5a - 도 5d는 본 발명의 제5실시예로서, 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
- 도면의 주요부분에 대한 부호의 설명-
1: 기판 2: 활성 반도체층 3: 게이트절연막
4: 게이트전극 5: 스핀코팅층 6: 절연막
7: 소스전극 8: 드레인전극
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 특히, 액티브매트릭스 액정표시장치에서 이용되는 것으로서, 누설전류(leakage current)를 방지하기 위한 LDD(Light Doped Drain) 구조 및 오프셋(off set) 구조의 다결정 실리콘(polycrystalline silicon) 박막트랜지스터의 제조방법에 관한 것이다.
휴대용 컴퓨터 등에 널리 이용되는 평판표시장치로서의 액티브매트릭스 액정표시장치는 스위칭소자로서 박막트랜지스터를 이용한다. 이러한 박막트랜지스터 중에서 다결정 실리콘 박막트랜지스터는 비정질실리콘 박막트랜지스터보다 스위칭성능이 좋은 장점이 있지만, 오프(off) 상태에서 누설전류가 발생하는 문제가 있다. 이러한 누설전류의 문제를 해결하기 위한 구조로서 LDD 구조와 오프셋 구조가 있다. LDD 구조는 반도체층의 드레인 및 소스영역(고농도 불순물영역)과 채널영역 사이에 저농도 불순물이 도핑된 저농도 불순물영역(LDD 영역)을 형성하는 구조이고, 오프셋 구조는 그 사이에 불순물이 없는 오프셋 영역을 형성하는 구조이다.
일반적인 LDD 또는 오프셋 구조의 다결정 실리콘 박막트랜지스터를 제조하는 방법은, LDD 영역이나 불순물이 없는 오프셋 영역을 형성하기 위한 추가 마스크 및 추가 공정을 필요하기 때문에, 제조비용이 증가하고 공정이 복잡해지는 단점이 있다. 또한, 상기한 구조에서는, LDD 영역의 경계부분이나 오프셋 영역의 경계부분 에서 불순물의 농도가 불연속적으로 변하기 때문에, 누설전류를 방지하는 효과가 그다지 우수하지 않다. 우수한 누설전류 방지효과를 위해서는, LDD 영역이나 오프셋 영역으로부터 고농도 불순물영역까지, 불순물 농도가 연속적으로 변하는 것이 바람직하지만, 그러한 구조를 얻기 위한 적절한 공정이 없는 실정이다.
본 발명은 상기한 종래기술의 문제점을 극복하기 위한 것으로, 본 발명의 첫번째 목적은 공정이 단순하며, 누설전류방지효과가 우수한 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘 박막트랜지스터의 제조방법은 기판 위에 반도체층을 형성하는 단계와; 상기 반도체층 위에 게이트절연막을 형성하는 단계와; 상기 게이트절연막 위에 게이트전극을 형성하는 단계와; 상기 반도체층의 상기 게이트전극을 마주하지 않는 영역에 저농도 불순물 이온을 주입하여, 상기 게이트전극을 마주하는 영역의 반도체층에 채널영역을 형성하고, 그 이외의 영역에 저농도 불순물영역을 형성하는 단계와; 상기 채널영역의 경계부분과 상기 저농도 불순물영역 중 특정부분 사이의 영역 위에, 바깥쪽으로 갈수록 두께가 점진적으로 얇아지는 연속적 농도변화 불순물영역 형성용 절연막을 상기 기판 위에 형성하는 단계와; 상기 연속적 농도변화 불순물영역 형성용 절연막을 사이에 두고, 상기 반도체층의 저농도 불순물영역에 고농도 불순물 이온을 주입하여, 상기 반도체층의 상기 특정부분 바깥영역에 고농도 불순물영역을 형성하며, 상기 반도체층의 채널영역의 경계부분과 상기 특정부분 사이의 영역에 바깥방향으로 갈수록 저농도 불순물에서 고농도 불순물로 점진적으로 바뀌는 연속적 농도변화 불순물영역을 형성하는 단계를 포함하여 이루어진다.
상기한 본 발명의 박막트랜지스터의 제조방법에 따르면, 채널영역과 고농도 불순물영역 사이에 저농도 불순물에서 바깥쪽으로 갈수록 고농도불순물로 연속적으로 바뀌는 연속적 농도변화 불순물영역이 형성되기 때문에, 일반적인 LDD 영역(저농도 불순물영역)과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 LDD 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 LDD 구조와 달리, 저농도 불순물영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
본 발명의 두번째 목적은 공정이 단순하며, 누설전류방지효과가 우수한 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은 기판 위에 게이트절연막을 사이에 두고 서로 절연되어 있는 반도체층과 게이트전극을 형성하는 단계와; 상기 게이트전극의 경계부분으로부터 상기 반도체층의 특정부분까지의 영역 위에, 바깥쪽으로 갈수록 두께가 점진적으로 얇아지는 연속적 농도변화 불순물영역 형성용 절연막을 상기 기판 위에 형성하는 단계와; 상기 연속적 농도변화 불순물영역 형성용 절연막과 상기 게이트전극을 사이에 두고, 고농도 불순물 이온을 상기 반도체층에 주입하여, 상기 반도체층의 상기 게이트전극을 마주하는 영역에 채널영역을 형성하며, 상기 반도체층의 상기 특정부분 바깥영역에 고 농도 불순물영역을 형성하고, 상기 반도체층의 채널영역과 상기 특정부분 사이의 영역에, 채널영역에 근접한 부분은 불순물이 첨가되지 않으며 바깥방향으로 갈수록 고농도 불순물의 첨가농도가 점진적으로 증가하는 연속적 농도변화 불순물영역을 형성하는 단계를 포함하여 이루어진다.
상기한 본 발명의 박막트랜지스터의 제조방법에 따르면, 채널영역과 고농도 불순물영역 사이에 오프셋 영역에서 바깥쪽으로 갈수록 고농도불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역이 형성되기 때문에, 오프셋 영역과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 일반적인 오프셋 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 오프셋 구조와 달리, 오프셋 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
이하, 본 발명에 따른 다결정 실리콘 박막트랜지스터의 제조방법을 도면을 참조하여 상세히 설명한다.
도 1a - 도 1e는 본 발명의 제1실시예로서, 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
그 제조방법은, 우선, 도 1a에 나타낸 바와 같이, 투명유리 등으로 이루어진 기판(1) 위에 활성 반도체층(2), 게이트절연막(3), 및 게이트전극(4)을 차례로 형성한다. 이때, 활성 반도체층(2)은 기판(1) 위에 다결정 실리콘을 성막하고 패터닝하여 형성하며, 게이트절연막(3)은 SiNx 또는 SiOx 등의 무기절연막을 스퍼터링방법으로 적층하여 형성하고, 게이트전극(4)은 Al 또는 Al합금 등의 금속막을 적층 한 후 사진식각(photolithography) 방법으로 패터닝하여 형성한다.
이어서, 도 1b에 나타낸 바와 같이, 게이트전극(4)을 마스크로 이용하여, 게이트전극(4)을 마주하는 부분을 제외한 활성 반도체층(2)에 저농도 불순물 이온을 주입하는 n- 도핑을 한다. 이때, 게이트전극(4)을 마주하는 부분의 활성 반도체층(2)에 자연히 채널영역(2a)이 형성된다.
이어서, 도 1c에 나타낸 바와 같이, MSZ(Methyl-Polysilazane) 등의 유기물을 스핀코팅법으로 도포하여, 스핀코팅층(Spin On Glass; SOG 층)(5)을 형성한다. 이때, 게이트절연막(3) 위에 형성되는 스핀코팅층(5)은, 이후에 기술될 본 발명의 특징인 연속적 농도변화 불순물영역을 형성하기 위한 것으로서, 도면에 나타낸 바와 같이, 게이트전극(4)의 측면에서 멀어질수록 점진적으로 또는 연속적으로 얇게 형성되는 테이퍼(taper) 형상을 갖는다. 즉, 스핀코팅층(5)은 상기한 게이트전극(4)의 측면에 근접한 부분에서는 게이트전극(4)의 두께와 거의 같은 두께로 형성되고, 멀어질수록 그 두께가 점진적으로, 또는 연속적으로 얇아져서 충분히 먼 부분, 즉, 활성 반도체층(2)의 가장자리 영역에서는, 스핀코팅층이 200Å정도의 얇은 두께로 형성된다. 스핀코팅층(5)의 재료로 이용되는 MSZ는 폴리실라잔(polysilazane) 등의 감광성 유전체 (photosensitive dielectric interlayer)로서, 무기물 체인(inorganic chain)을 가지고 있어서 높은 감광성과 높은 해상도를 가지며, 일반적인 유기물과 달리 높은 내열성(heat resistance)을 가지고 있어서 고열에 의한 게이트전극의 힐락을 방지하는 효과를 가진다. 또한, 폴리실라잔은 낮은 점도와 표면장력이 균형을 이루고 있기 때문에, 폴리실라잔으로 이루어진 스핀코팅층(5)은, 도면에 나타낸 바와 같이, 용이하게 연속적인 테이퍼 형상을 하게 된다.
이어서, 도 1d에 나타낸 바와 같이, 전면에 고농도 불순물 이온을 주입하는 n+ 도핑을 실시하여 상기 활성 반도체층(2)의 표면내에 고농도 불순물영역(2c)을 형성한다. 이때, 도 1f에 나타낸 바와 같이, 스핀코팅층(5)의 두께에 의해, 활성 반도체층(2)에 도핑되는 불순물 이온의 농도(I)가 결정되는데, 게이트전극(4)의 측면에 가까울수록 고농도 불순물 이온의 도핑농도가 낮고 멀수록 도핑농도가 점점 높아진다. 따라서, 활성 반도체층(2)의 특정부분 보다 바깥쪽에 위치하는 부분, 즉, 활성 반도체층(2)의 가장자리는 고농도 불순물영역(2c)이 되며, 채널영역(2a)과 고농도 불순물영역(2c) 사이의 영역은 바깥쪽으로 갈수록 저농도 불순물영역에서 고농도 불순물영역으로 점진적으로 바뀌게 되는 연속적 농도변화 불순물영역(2b)이 된다.
이어서, 레이저 조사 또는 열처리에 의한 어닐링을 실시한 후, 도 1e에 나타낸 바와 같이, 그 위에 SiOx 또는 SiNx 등으로 절연막(6)을 형성하고, 상기 고농도 불순물영역(2c)의 표면이 소정부분 노출되도록 상기 절연막(6) 및 스핀코팅층(5)을 선택적으로 제거하여 콘택홀을 형성한 후, Al이나 Cr 등의 금속막을 적층한 후 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역(2c)에 연결되는 소스전극(7) 및 드레인전극(8)을 형성함으로써 본 실시예의 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터를 완성한다.
본 실시예는 채널영역(2a)과 고농도 불순물영역(2c) 사이에 바깥쪽으로 갈수록 저농도 불순물영역에서 고농도 불순물영역으로 연속적으로 바뀌는 연속적 농도변화 불순물영역(2b)을 갖기 때문에, LDD 영역(저농도 불순물영역)과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 일반적인 LDD 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 LDD 구조와 달리, 저농도 불순물영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
도 2a - 도 2f는 본 발명의 제2실시예로서, 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
그 제조방법은, 우선, 도 2a에 나타낸 바와 같이, 기판(21) 위에 활성 반도체층(22), 게이트절연막(23), 및 게이트전극(24)을 차례로 형성한다. 이때, 제1실시예와 달리, 게이트절연막(23)과 게이트전극(24)은 같은 평면형태로 패터닝된다.
이어서, 도 2b에 나타낸 바와 같이, 저농도 불순물 이온을 주입하는 n- 도핑을 한다. 이때, 게이트전극(24)을 마주하는 부분의 활성 반도체층(22)에 자연히 채널영역(22a)이 형성된다.
이어서, 도 2c에 나타낸 바와 같이, MSZ를 스핀코팅법으로 도포하여, 스핀코팅층(25)을 형성한다. 이때, 스핀코팅층(25)은, 도면에 나타낸 바와 같이, 게이트전극(24)의 측면에 가까울수록 두껍게 형성되어 상기한 측면에 근접한 부분에서는 게이트전극(24)의 두께와 거의 같은 두께로 형성되고, 멀어질수록 그 두께가 얇아져서 충분히 먼 부분, 즉, 활성 반도체층(22)의 가장자리 영역에서는, 스핀코팅층이 200Å정도의 얇은 두께로 형성된다.
이어서, 도 2d에 나타낸 바와 같이, 전면에 고농도 불순물 이온을 n+ 도핑하여 상기 활성 반도체층(22)의 표면내에 고농도 불순물영역(22c)을 형성한다. 이때, 제1실시예에서와 같이, 활성 반도체층(22)의 가장자리 영역은 고농도 불순물영역(22c)이 되며, 채널영역(22a)과 고농도 불순물영역(22c) 사이의 영역은, 제1실시예와 같이, 연속적 농도변화 불순물영역(22b)이 된다.
이어서, 레이저 조사 또는 열처리에 의한 어닐링을 실시한 후, 도 2e에 나타낸 바와 같이, 그 위에 SiOx 또는 SiNx 등으로 절연막(26)을 형성하고, 상기 고농도 불순물영역(22c)의 표면이 소정부분 노출되도록 상기 절연막(26) 및 스핀코팅층(25)을 선택적으로 제거하여 콘택홀을 형성한 후, 전면에 Al이나 Cr 등의 금속막을 적층한 후 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역(22c)에 연결되는 소스전극(27) 및 드레인전극(28)을 형성함으로써 본 실시예의 연속적 LDD 구조의 다결정 실리콘 박막트랜지스터를 완성한다.
본 실시예에서, n+ 도핑 전에, 도 2f에 나타낸 바와 같이, 200Å정도의 회분화(ashing) 공정을 실시하여, 연속적 농도변화 불순물영역(22b)을 형성하고자 하는 영역에만 스핀코팅층(25a)을 형성하는 것도 가능하다.
도 3a - 도 3d는 본 발명의 제3실시예로서, 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
그 제조방법은, 우선, 도 3a에 나타낸 바와 같이, 기판(31) 위에 제1실시예와 같은 방법으로, 활성 반도체층(32), 게이트절연막(33), 및 게이트전극(34)을 차례로 형성한 후, MSZ를 스핀코팅법으로 도포하여, 스핀코팅층(35)을 형성한다. 이때, 게이트절연막(33) 위에 형성되는 스핀코팅층(35)은, 도면에 나타낸 바와 같이, 게이트전극(34)의 측면에 가까울수록 두껍게 형성되어 상기한 측면에 근접한 부분에서는 게이트전극(34)의 두께와 거의 같은 두께로 형성되고, 멀어질수록 그 두께가 얇아져서 충분히 먼부분, 즉, 활성 반도체층(32)의 가장자리 영역에서는 200Å정도의 얇은 두께로 형성된다.
이어서, 도 3b에 나타낸 바와 같이, 전면에 고농도 불순물 이온을 주입하는 n+ 도핑하여 상기 활성 반도체층(32)의 표면내에 고농도 불순물영역(32c) 및 연속적 농도변화 불순물영역(32b)을 형성한다. 이때, 활성 반도체층(32)의 게이트전극(34) 바로 아래 영역은 채널영역(32a)이 되고, 가장자리 영역은 고농도 불순물영역(32c)이 되며, 그 사이의 영역은 불순물 이온이 거의 도핑되지 않은 오프셋 영역에서 바깥쪽으로 갈수록 고농도 불순물영역으로 점진적으로 바뀌게 되는 연속적 농도변화 불순물영역(32b)이 된다.
이어서, 레이저 조사 또는 열처리에 의한 어닐링을 실시한 후, 도 3c에 나타낸 바와 같이, 그 위에 SiOx 또는 SiNx 등으로 절연막(36)을 형성하고, 상기 고농도 불순물영역(32c)의 표면이 소정부분 노출되도록 상기 절연막(36) 및 스핀코팅층(35)을 선택적으로 제거하여 콘택홀을 형성한 후, 전면에 Al이나 Cr 등의 금속막을 적층한 후 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역(32c)에 연결되는 소스전극(37) 및 드레인전극(38)을 형성함으로써 본 실시예의 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터를 완성한다.
본 실시예는 채널영역(32a)과 고농도 불순물영역(32c) 사이에 오프셋 영역에서 바깥쪽으로 갈수록 고농도불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역(32b)을 갖기 때문에, 오프셋 영역과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 일반적인 오프셋 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 오프셋 구조와 달리, 오프셋 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
본 실시예에서는, 도 3d에 나타낸 바와 같이, 고농도불순물 이온을 도핑하기 전에 게이트절연막(33a)을 게이트전극(34)과 같은 형태로 패터닝한 후 스핀코팅층(35)을 형성하는 것도 가능하다.
도 4a - 도 4d는 본 발명의 제4실시예로서, 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
그 제조방법은, 우선, 도 4a에 나타낸 바와 같이, 기판(41) 위에 제2실시예 와 같은 방법으로, 활성 반도체층(42), 게이트절연막(43), 및 게이트전극(44)을 차례로 형성한 후, MSZ를 스핀코팅법으로 도포하여, 스핀코팅층(45)을 형성한다. 이때, 스핀코팅층(45)은, 도면에 나타낸 바와 같이, 게이트전극(44)의 측면에 가까울수록 두껍게 형성되어 상기한 측면에 근접한 부분에서는 게이트전극(44)의 두께와 거의 같은 두께로 형성되고, 멀어질수록 그 두께가 얇아져서 충분히 먼부분, 즉, 활성 반도체층의 가장자리 영역에서는 200Å정도의 얇은 두께로 형성된다.
이어서, 도 4b에 나타낸 바와 같이, 전면에 고농도 불순물 이온을 주입하는 n+ 도핑을 실시하여 상기 활성 반도체층(42)의 표면내에 고농도 불순물영역(42c) 및 연속적 농도변화 불순물영역(42b)을 형성한다. 제3실시예에서와 같이, 활성 반도체층(42)의 게이트전극(44) 바로 아래 영역은 채널영역(42a)이 되고, 가장자리 영역은 고농도 불순물영역(42c)이 되며, 그 사이의 영역은 불순물이 거의 도핑되지 않은 오프셋 영역에서 바깥쪽으로 갈수록 고농도 불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역(42b)이 된다.
이어서, 도 4c에 나타낸 바와 같이, 200Å정도의 회분화 공정을 실시하여, 연속적 농도변화 불순물영역에만 스핀코팅층(45a)을 형성한다.
이어서, 도 4d에 나타낸 바와 같이, 레이저 조사 또는 열처리에 의한 어닐링을 실시한 후, 그 위에 SiOx 또는 SiNx 등으로 절연막(46)을 형성하고, 상기 고농도 불순물영역(42c)의 표면이 소정부분 노출되도록 상기 절연막(46) 및 스핀코팅층(45)을 선택적으로 제거하여 콘택홀을 형성한 후, 전면에 Al이나 Cr 등의 금속막을 적층한 후 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역(42c)에 연결되는 소스전극(47) 및 드레인전극(48)을 형성함으로써 본 실시예의 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터를 완성한다.
본 실시예도, 제3실시예와 같이, 채널영역(42a)과 고농도 불순물영역(42c) 사이에 오프셋 영역에서 바깥쪽으로 갈수록 고농도불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역(42b)을 갖기 때문에, 일반적인 오프셋 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 오프셋 구조와 달리, 오프셋 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
도 5a - 도 5d는 본 발명의 제5실시예로서, 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법을 나타낸 도면이다.
그 제조방법은, 우선, 도 5a에 나타낸 바와 같이, 기판(51) 위에 제2실시예와 같은 방법으로, 활성 반도체층(52), 게이트절연막(53), 및 게이트전극(54)을 차례로 형성한 후, MSZ를 스핀코팅법으로 도포하여 스핀코팅층(55)을 형성하고, 200Å정도의 회분화 공정을 실시하여, 연속적 농도변화 불순물영역(52b)을 형성하고자 하는 영역에만 스핀코팅층(55)을 형성한다.
이어서, 도 5b에 나타낸 바와 같이, 전면에 고농도 불순물 이온을 주입하는 n+ 도핑을 실시하여 상기 활성 반도체층(52)의 표면내에 고농도 불순물영역(52c) 및 연속적 농도변화 불순물영역(52b)을 형성한다. 제3실시예에서와 같이, 활성 반도체층(52)의 게이트전극(54) 바로 아래 영역은 채널영역(52a)이 되고, 가장자리 영역은 고농도 불순물영역(52c)이 되며, 그 사이의 영역은 불순물이 거의 도핑되지 않은 오프셋 영역에서 바깥쪽으로 갈수록 고농도 불순물영역으로 점진적으로 바뀌게 되는 연속적 농도변화 불순물영역(52b)이 된다.
이어서, 도 5c에 나타낸 바와 같이, 스핀코팅층(55)을 제거한다.
이어서, 도 5d에 나타낸 바와 같이, 레이저 조사 또는 열처리에 의한 어닐링을 실시한 후, 그 위에 SiOx 또는 SiNx 등으로 절연막(56)을 형성하고, 상기 고농도 불순물영역(52c)의 표면이 소정부분 노출되도록 상기 절연막(56)을 선택적으로 제거하여 콘택홀을 형성한 후, 전면에 Al이나 Cr 등의 금속막을 적층한 후 패터닝하여 상기 콘택홀을 통해 상기 고농도 불순물영역(52c)에 연결되는 소스전극(57) 및 드레인전극(58)을 형성함으로써 본 실시예의 연속적 오프셋 구조의 다결정 실리콘 박막트랜지스터를 완성한다.
본 실시예도, 제3실시예와 같이, 채널영역(52a)과 고농도 불순물영역(52c) 사이에 오프셋 영역에서 바깥쪽으로 갈수록 고농도불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역(52b)을 갖기 때문에, 일반적인 오프셋 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 오프셋 구조와 달리, 오프셋 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다.
본 발명의 연속적 LDD 또는 오프셋 구조의 다결정 실리콘 박막트랜지스터의 제조방법에 따르면, 채널영역과 고농도 불순물영역 사이에 오프셋 영역 또는 저농도 불순물영역(LDD 영역)에서 바깥쪽으로 갈수록 고농도불순물영역으로 점진적으로 바뀌는 연속적 농도변화 불순물영역이 형성되기 때문에, 오프셋 또는 LDD 영역과 고농도 불순물영역 사이에 불순물 농도의 변화가 불연속적인 일반적인 구조보다, 더 뛰어난 누설전류 방지효과를 갖고, 일반적인 LDD 또는 오프셋 구조와 달리, 오프셋 또는 LDD 영역을 위한 추가공정 및 추가 마스크가 필요하지 않다는 장점이 있다. 또한, 스핀코팅층의 재료로 이용되는 폴리실라잔은, 일반적인 유기물과 달리 높은 내열성을 가지고 있어서 고열에 의한 게이트전극의 힐락을 방지하는 효과를 가진다.

Claims (10)

  1. 기판 위에 반도체층을 형성하는 단계와,
    상기 반도체층 위에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 위에 게이트전극을 형성하는 단계와,
    상기 반도체층의 상기 게이트전극을 마주하지 않는 영역에 저농도 불순물 이온을 주입하여, 상기 게이트전극을 마주하는 영역의 반도체층에 채널영역을 형성하고, 그 이외의 영역에 저농도 불순물영역을 형성하는 단계와,
    상기 채널영역의 경계부분과 상기 저농도 불순물영역 중 특정부분 사이의 영역 위에, 바깥쪽으로 갈수록 두께가 점진적으로 얇아지는 연속적 농도변화 불순물영역 형성용 절연막을 형성하는 단계와,
    상기 연속적 농도변화 불순물영역 형성용 절연막을 사이에 두고, 상기 반도체층의 저농도 불순물영역에 고농도 불순물 이온을 주입하여, 상기 반도체층의 상기 특정부분 바깥영역에 고농도 불순물영역을 형성하며, 상기 반도체층의 채널영역의 경계부분과 상기 특정부분 사이의 영역에, 바깥방향으로 갈수록 저농도 불순물에서 고농도 불순물로 점진적으로 바뀌는 연속적 농도변화 불순물영역을 형성하는 단계를 포함하여 이루어진 다결정 실리콘 박막트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 연속적 농도변화 불순물영역 형성용 절연막이 스핀코팅 방법으로 폴리실라잔을 도포하여 형성된 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 게이트절연막이 상기 게이트전극과 같은 평면형태로 형성되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 고농도 불순물이온의 주입 전에, 상기 연속적 농도변화 불순물영역 형성용 절연막을 회분화(ashing)하여, 상기 연속적 농도변화 불순물영역에만 상기 연속적 농도변화 불순물영역 형성용 절연막이 남도록 하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  5. 기판 위에 반도체층을 형성하는 단계와,
    상기 반도체층 위에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 위에 게이트전극을 형성하는 단계와,
    상기 게이트전극의 경계부분으로부터 상기 반도체층의 특정부분까지의 영역 위에, 바깥쪽으로 갈수록 두께가 점진적으로 얇아지는 연속적 농도변화 불순물영역 형성용 절연막을 상기 기판 위에 형성하는 단계와,
    상기 연속적 농도변화 불순물영역 형성용 절연막과 상기 게이트전극을 사이에 두고, 고농도 불순물 이온을 상기 반도체층에 주입하여, 상기 반도체층의 상기 게이트전극을 마주하는 영역에 채널영역을 형성하며, 상기 반도체층의 상기 특정부분 바깥영역에 고농도 불순물영역을 형성하고, 상기 반도체층의 채널영역과 상기 특정부분 사이의 영역에, 상기 채널영역에 근접할수록 고농도 불순물이 거의 첨가되지 않으며 바깥방향으로 갈수록 고농도 불순물의 첨가농도가 점진적으로 증가하는 연속적 농도변화 불순물영역을 형성하는 단계를 포함하여 이루어진 다결정 실리콘 박막트랜지스터의 제조방법.
  6. 제5항에 있어서, 상기 연속적 농도변화 불순물영역 형성용 절연막이 스핀코팅 방법으로 폴리실라잔을 도포하여 형성된 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  7. 제5항에 있어서, 상기 게이트절연막이 상기 게이트전극과 같은 평면형태로 형성되는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  8. 제5항에 있어서, 상기 고농도 불순물이온의 주입 후에, 상기 연속적 농도변화 불순물영역 형성용 절연막을 회분화하여, 상기 연속적 농도변화 불순물영역에만 상기 연속적 농도변화 불순물영역 형성용 절연막이 남도록 하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  9. 제5항에 있어서, 상기 고농도 불순물이온의 주입 전에, 상기 연속적 농도변화 불순물영역 형성용 절연막을 회분화하여, 상기 연속적 농도변화 불순물영역에만 상기 연속적 농도변화 불순물영역 형성용 절연막이 남도록 하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
  10. 제5항에 있어서, 상기 연속적 농도변화 불순물영역 형성용 절연막을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 다결정 실리콘 박막트랜지스터의 제조방법.
KR1019990040371A 1999-09-20 1999-09-20 다결정 실리콘 박막트랜지스터의 제조방법 KR100587363B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990040371A KR100587363B1 (ko) 1999-09-20 1999-09-20 다결정 실리콘 박막트랜지스터의 제조방법
US09/665,119 US6395571B1 (en) 1999-09-20 2000-09-20 Method for fabricating polysilicon TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040371A KR100587363B1 (ko) 1999-09-20 1999-09-20 다결정 실리콘 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20010028231A KR20010028231A (ko) 2001-04-06
KR100587363B1 true KR100587363B1 (ko) 2006-06-08

Family

ID=19612231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040371A KR100587363B1 (ko) 1999-09-20 1999-09-20 다결정 실리콘 박막트랜지스터의 제조방법

Country Status (2)

Country Link
US (1) US6395571B1 (ko)
KR (1) KR100587363B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532082B1 (ko) * 2001-12-28 2005-11-30 엘지.필립스 엘시디 주식회사 다결정 박막트랜지스터 및 그 제조방법
KR20030082139A (ko) * 2002-04-16 2003-10-22 엘지.필립스 엘시디 주식회사 오프셋 구조를 이용한 액정표시장치용 박막트랜지스터와그 제조방법
KR100555569B1 (ko) * 2004-08-06 2006-03-03 삼성전자주식회사 절연막에 의해 제한된 채널영역을 갖는 반도체 소자 및 그제조방법
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101041459B1 (ko) * 2008-11-28 2011-06-16 세메스 주식회사 기판 코팅 유닛, 이를 갖는 기판 처리 장치 및 이를 이용한기판 처리 방법
CN107968124A (zh) * 2016-10-18 2018-04-27 上海和辉光电有限公司 一种半导体器件结构及其制备方法
KR20220048250A (ko) * 2020-10-12 2022-04-19 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 포함하는 표시장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1169015C (zh) * 1996-05-15 2004-09-29 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
US6156598A (en) * 1999-12-13 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Method for forming a lightly doped source and drain structure using an L-shaped spacer

Also Published As

Publication number Publication date
KR20010028231A (ko) 2001-04-06
US6395571B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
CN107275350B (zh) 阵列基板及其制作方法和显示装置
KR100351777B1 (ko) 반도체장치
KR101239889B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US7800177B2 (en) Thin film transistor plate and method of fabricating the same
KR100466582B1 (ko) 평면표시장치 및 그 제조방법
KR20140113902A (ko) 박막 트랜지스터와 그의 제조 방법, 및 표시 장치
KR100697262B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
KR100587363B1 (ko) 다결정 실리콘 박막트랜지스터의 제조방법
KR100653298B1 (ko) 박막 트랜지스터의 제조 방법
US6773467B2 (en) Storage capacitor of planar display and process for fabricating same
KR100667066B1 (ko) 박막트랜지스터 제조 방법
JPH11354808A (ja) 薄膜トランジスタの製造方法
KR100349913B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
KR20060060795A (ko) 박막 트랜지스터 및 디스플레이 픽셀 제조방법
KR100864494B1 (ko) 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR100351869B1 (ko) 회로내장티에프티-엘씨디제조방법
KR100692672B1 (ko) 액정 표시 소자의 제조방법
JP2001339070A (ja) Ｔｆｔアレイおよびその製造方法
KR100837883B1 (ko) 박막 트랜지스터 형성 방법
KR100488063B1 (ko) 박막 트랜지스터 및 그 제조방법
KR100304827B1 (ko) 다결정실리콘박막트랜지스터의제조방법
KR100429234B1 (ko) 박막 트랜지스터 제조 방법
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050077049A (ko) 박막 트랜지스터의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 14