KR100564510B1 - 전기 광학 장치 및 그 제조 방법 및 전자 기기 - Google Patents

전기 광학 장치 및 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR100564510B1
KR100564510B1 KR1020030084373A KR20030084373A KR100564510B1 KR 100564510 B1 KR100564510 B1 KR 100564510B1 KR 1020030084373 A KR1020030084373 A KR 1020030084373A KR 20030084373 A KR20030084373 A KR 20030084373A KR 100564510 B1 KR100564510 B1 KR 100564510B1
Authority
KR
South Korea
Prior art keywords
film
layer
electrode
data line
relay layer
Prior art date
Application number
KR1020030084373A
Other languages
English (en)
Other versions
KR20040047647A (ko
Inventor
구라시나히사키
다카하라겐이치
가와타히데노리
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040047647A publication Critical patent/KR20040047647A/ko
Application granted granted Critical
Publication of KR100564510B1 publication Critical patent/KR100564510B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

전기 광학 장치에 있어서, 기판상에, 제 1 방향으로 연장되는 데이터선과, 상기 데이터선에 교차하는 제 2 방향으로 연장되는 주사선과, 상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터와, 상기 데이터선보다 하층에 형성되고, 상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과, 상기 데이터선보다 상층에 형성된 용량선과, 상기 축적 용량의 화소 전위측 용량 전극과 상기 화소 전극 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 1 중계층과, 상기 축적 용량의 고정 전위측 용량 전극과 상기 용량선 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 2 중계층을 구비하고 있다. 그리고, 상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층에는, 질화막이 포함되어 있다.

Description

전기 광학 장치 및 그 제조 방법 및 전자 기기{ELECTRO-OPTICAL DEVICE, PROCESS FOR MANUFACTURING THE SAME, AND ELECTRONIC APPARATUS}
도 1은 본 발명의 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스 형상의 복수의 화소에 마련된 각종 소자, 배선 등의 등가 회로를 나타내는 회로도,
도 2는 본 발명의 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도,
도 3은 도 2 중 주요부만을 뽑아 낸 평면도,
도 4는 도 2의 A-A' 단면도,
도 5는 도 4와의 대비를 행하기 위한 구조를 나타내는 부분 단면도,
도 6은 본 발명의 실시예의 전기 광학 장치의 제조 방법을, 순서에 따라 나타내는 공정 단면도(그 1),
도 7은 본 발명의 실시예의 전기 광학 장치의 제조 방법을, 순서에 따라 나타내는 공정 단면도(그 2),
도 8은 본 발명의 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을, 그 위에 형성된 각 구성 요소와 함께 대향 기판측으로부터 본 평면도,
도 9는 도 8의 H-H' 단면도,
도 10은 본 발명의 전자 기기의 실시예인 투사형 컬러 표시 장치의 일례인 컬러 액정 프로젝터를 도시한 도식적 단면도.
도면의 주요 부분에 대한 부호의 설명
3a : 주사선 6a : 데이터선
9a : 화소 전극 10 : TFT 어레이 기판
30 : TFT 70 : 축적 용량
71 : 하부 전극 75 : 유전체막
75a : 산화 실리콘막 75b : 질화 실리콘막
300 : 용량 전극 400 : 실드층
719 : 중계층 43 : 제 3 층간 절연막
44 : 제 4 층간 절연막
881 : (하부 전극과 중계층을 접속하는) 콘택트 홀
882 : (화소 전극과 중계층을 접속하는) 콘택트 홀
본 발명은, 액정 장치 등의 전기 광학 장치 및 해당 전기 광학 장치를 구비 하여 이루어지는 전자 기기의 기술 분야에 속한다. 또한, 본 발명은 전자 페이퍼 등의 전기 영동 장치나 EL(일렉트로루미네슨스) 장치, 전자 방출 소자를 이용한 장치(Field Emission Display 및 Surface-Conduction Electron-Emitter Display) 등의 기술 분야에도 속한다.
종래, 한 쌍의 기판 사이에 액정 등의 전기 광학 물질을 유지하여 이루어지고, 이들을 관통하도록 광을 투과시킴으로써, 화상의 표시가 가능하게 된 액정 장치 등의 전기 광학 장치가 알려져 있다. 여기서「화상의 표시」란, 예컨대, 화소마다, 전기 광학 물질의 상태를 변화시킴으로써, 광의 투과율을 변화시켜, 화소마다 계조가 다른 광이 시인 가능하게 하는 것에 의해 실현된다.
이러한 전기 광학 장치로서는, 상기 한 쌍의 기판 중 한쪽의 위에, 매트릭스 형상으로 배열된 화소 전극, 해당 화소 전극 사이를 누비도록 마련된 주사선 및 데이터선, 부가하여, 화소 스위칭용 소자로서 TFT(Thin Film Transistor) 등을 구비하는 것에 의해, 액티브 매트릭스 구동 가능한 것이 제공되어 있다. 이 액티브 매트릭스 구동 가능한 전기 광학 장치에서는, 상기 TFT은, 화소 전극 및 데이터선 사이에 구비되어 양자 사이의 도통을 제어한다. 또한, 해당 TFT는, 주사선 및 데이터선과 전기적으로 접속되어 있다. 이것에 의하면, 주사선을 통하여 TFT의 ON·OFF를 제어하고, 또한 해당 TFT가 ON인 경우에 있어서, 데이터선을 통하여 공급되어 온 화상 신호를 화소 전극에 인가하는 것, 즉 화소마다 광투과율을 변화시키는 것이 가능해진다.
이상과 같은 전기 광학 장치에서는, 상술한 바와 같은 각종 구성이 한쪽의 기판상에 만들어 넣어지게 되지만, 이들을 평면적으로 전개하면, 넓은 면적이 필요해지게 되어, 화소 개구율, 즉, 기판 전(全)면의 영역에 대한 광이 투과할 영역의 비율을 저하시킬 우려가 있다. 따라서, 종래에 있어서도, 전술의 각종 요소를 입체적으로 구성하는 수법, 즉 각종 구성 요소를 층간 절연막을 거치는 것으로 적층시켜 구성하는 수법이 채용되고 있었다. 보다 구체적으로는, 기판상에, 우선 TFT 및 해당 TFT의 게이트 전극막으로서의 기능을 갖는 주사선을 형성하고, 그 위에 데이터선, 또 그 위에 화소 전극 등과 같다. 이와 같이 하면, 장치의 소형화가 달성되는 것에 부가하여, 각종 요소의 배치를 적당히 설정함으로써, 화소 개구율의 향상 등을 도모할 수도 있다.
그러나, 종래에 있어서의 전기 광학 장치에서는, 다음과 같은 문제점이 있었다.
TFT의 수명이 비교적 단기간 이었던 것이 문제였다. 이것은, TFT를 구성하는 반도체층 내지 게이트 절연막에 대하여 수분이 혼입되면, 물 분자가 게이트 절연막 및 반도체층의 계면에 확산됨으로써 정전하가 발생되어, 비교적 단기간에 임계 전압 Vth가 상승해 버리기 때문이다. 이러한 현상은, P 채널형 TFT에 있어서, 보다 타당하다. 이와 같이 TFT가 비교적 수명이 짧으면, 당연히 전기 광학 장치 전체에도 영향이 미쳐, 화상 품질의 저하가 비교적 조기의 단계에서 관찰되게 되고, 결국은 장치 자체가 동작하지 않게 될 우려조차 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, TFT의 장기 수명화를 도모하고, 보다 고품질인 화상을 표시하는 것이 가능한 전기 광학 장치를 제공하는 것을 과제로 한다. 또한, 본 발명은, 그와 같은 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공하는 것도 과제로 한다.
본 발명의 전기 광학 장치는, 상기 과제를 해결하기 위해서, 기판상에, 제 1 방향으로 연장되는 데이터선과, 상기 데이터선에 교차하는 제 2 방향으로 연장되는 주사선과, 상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터와, 상기 데이터선보다 하층에 형성되고, 상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과, 상기 데이터선보다 상층에 형성된 용량선과, 상기 축적 용량의 화소 전위측 용량 전극과 상기 화소 전극 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 1 중계층과, 상기 축적 용량의 고정 전위측 용량 전극과 상기 용량선 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 2 중계층을 구비하고 있다. 그리고, 상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층에는, 질화막이 포함되어 있다.
이 전기 광학 장치에 의하면, 우선, 주사선 및 데이터선 및 화소 전극 및 박막 트랜지스터가 구비되어 있는 것에 의해, 액티브 매트릭스 구동 가능하다. 또한, 당해 전기 광학 장치에서는, 상기 각종 구성 요소가 적층 구조의 일부를 이루고 있는 것에 의해, 장치 전체의 소형화 등을 달성할 수 있고, 또한, 각종 구성 요 소의 적당한 배치를 실현함으로써, 화소 개구율의 향상을 도모할 수도 있다.
특히 데이터선, 제 1 중계층, 제 2 중계층에 질화막이 포함되어 있고, 해당 질화막은, 수분의 침입 내지 확산을 막는 작용이 우수하기 때문에, 박막 트랜지스터의 반도체층에 대한 수분의 침입을 극력 방지하는 것이 가능해진다. 이것에 의해, 박막 트랜지스터의 임계 전압이 상승한다고 하는 불량의 발생을 극력 방지하는 것이 가능해져, 전기 광학 장치의 운용 수명을 장기로 유지할 수 있다.
본 발명의 전기 광학 장치의 형태에서는, 상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층은, 도전층상에 질화막을 포함하면 좋다. 특히, 상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층은, 알루미늄, 질화 티탄막, 질화 실리콘막의 3층 구조이면 좋다.
이 형태에 의하면, 데이터선이, 비교적 저저항의 재료인 알루미늄을 포함하는 것에 의해, 박막 트랜지스터, 화소 전극에 대한 화상 신호의 공급을 지체없이 실현할 수 있다. 한편, 데이터선상에 수분의 침입을 막는 작용이 비교적 우수한 질화 실리콘막이 형성되는 것에 의해, 박막 트랜지스터의 내습성 향상을 도모할 수 있어, 그 수명 장기화를 실현할 수 있다. 또, 질화 실리콘막은, 플라즈마 질화 실리콘막이 바람직하다.
더욱이, 제 1 중계층 및 제 2 중계층의, 질화 티탄막은, 제 1 중계층, 제 2 중계층에 대하여 형성하는 콘택트 홀의 에칭의 관통 방지를 위한 배리어 메탈(barrier metal)로서 기능한다. 또한, 데이터선과 함께, 수분의 침입을 막아, 박막 트랜지스터의 내습성 향상을 도모할 수 있어, 그 수명 장기화를 실현할 수 있 다.
또한, 본 발명의 전기 광학 장치의 형태에서는, 상기 제 1 중계층은, 상기 용량선과 동일층으로 형성된 제 3 중계층을 거쳐서 상기 화소 전극에 전기적으로 접속되면 좋다. 더욱이, 상기 용량선 및 상기 제 3 중계층은, 도전층상에 질화막을 포함하면 좋다. 또한, 상기 용량선 및 상기 제 3 중계층은, 알루미늄, 질화 티탄막, 질화 실리콘막의 3층 구조이면 좋다.
이 형태에 의하면, 데이터선 및 화소 전극 사이에 구비되어 있는 것에 의해, 양자 사이에서 용량 커플링이 발생하는 것을 미연에 방지하는 것이 가능해진다. 즉, 데이터선의 통전에 의해서, 화소 전극에 있어서의 전위 변동 등이 발생할 가능성을 저감하는 것이 가능해져, 보다 고품질인 화상을 표시하는 것이 가능해진다.
또한, 본 발명의 전기 광학 장치의 형태에서는, 상기 화소 전위측 용량 전극은, 상기 박막 트랜지스터가 형성되는 절연막상에 형성된 제 4 중계층을 거쳐서 상기 제 1 중계층에 전기적으로 접속되면 좋다.
이 형태에 의하면, 화소 전위측 용량 전극과 화소 전극은, 일단 화소 전위측 용량 전극의 하층으로부터 전기적으로 접속되기 때문에, 축적 용량을 패터닝할 때에, 에칭시의 관통을 방지할 수 있다.
또한, 다른 형태로서, 상기 제 4 중계층은, 상기 박막 트랜지스터의 게이트 전극과 동일막으로 형성하면 좋다.
이 형태에 의하면, 제 4 중계층을 특별한 공정을 거쳐서 제조한다고 하는 등의 경우에 비해서, 제조 공정의 간략화, 혹은 제조 비용이 저렴화 등을 도모할 수 있다. 또한, 주사선이 게이트 전극을 포함하는 경우에 있어서는, 해당 게이트 전극으로서의 기능을 충분히 발휘할 수 있도록, 해당 주사선 중, 적어도 해당 게이트 전극 부분에 대해서는, 예컨대 도전성의 폴리실리콘막으로 이루어지도록 구성하면 좋다. 이러한 경우에 있어서는, 제 4 중계층도 또한 도전성의 폴리실리콘막 등으로 이루어지게 된다.
또한, 본 형태의 기재로부터 오히려 분명한 바와 같이, 본 발명의「제 4 중계층」은, 반드시 게이트 전극과 동일막으로서 형성될 필요는 없다. 이 경우에는, 상술한 바와 같이, 중계층 및 게이트 전극이 동일한 재료로 구성된다고 하는 것은 없으므로, 해당 중계층의 재료는, 도전성을 갖는 한, 기본적으로 자유롭게 선택하여도 좋다.
이 형태에서는 특히, 상기 적층 구조 중, 상기 주사선과 상기 게이트 전극은 각각 별도의 층으로 형성되어 있다.
이러한 구성에 의하면, 적층 구조는, 구체적으로는 예컨대, 주사선이 보다 하층(또는 상층)이고, 게이트 전극이 보다 상층(또는 하층) 등의 구조를 취한다. 이것에 의해, 게이트 전극이 형성되는 층에서는, 주사선을 형성하는 경우와 같이 스트라이프 형상의 패터닝을 실시할 필요가 없고, 박막 트랜지스터가 매트릭스 형상으로 배열되는 것이면, 해당 게이트 전극을 형성하기 위해서는, 해당 매트릭스 형상에 대응하는 섬 형상의 패터닝을 행하는 등으로 하면 좋다. 즉, 해당 게이트 전극이 형성되는 층에서는, 비교적 광대한 잉여 면적을 확보할 수 있게 된다.
따라서, 상술한 바와 같이, 게이트 전극과 제 4 중계층을 동일막으로서 형성 하는 경우에 있어서는, 해당 중계층의 형성이 용이하다고 하는 이점을 얻을 수 있게 된다.
이 형태에서는 또한, 상기 주사선은, 상기 제 1 방향으로 돌출한 돌출부를 구비하고 있도록 구성하면 좋다.
이러한 구성에 의하면, 게이트 전극, 혹은 이것과 불가분의 일체적인 박막 트랜지스터와는 별도의 층에 주사선이 형성되어 있고, 또한, 해당 주사선은 제 1 방향으로 돌출한 돌출부를 구비하고 있는 것에 의해, 해당 주사선을 박막 트랜지스터에 대한 하측 차광막으로서 기능시킬 수 있다. 즉, 박막 트랜지스터의 반도체층에 대한 광입사를 미연에 방지하여, 광 리크 전류의 발생을 억제하는 것에 의해, 플리커 등이 없는 고품질인 화상을 표시하는 것이 가능해진다.
또, 이 경우에 있어서, 주사선으로서는, 비교적 광흡수성이 우수한 도전성 폴리실리콘, 혹은 텅스텐 실리사이드(WSi) 등으로 구성하면 바람직하다.
또한, 본 발명의 전기 광학 장치의 형태에서는, 상기 축적 용량의 상기 화소 전위측 용량 전극과 상기 고정 전위측 용량 전극의 사이에는, 상이한 재료를 포함하는 복수의 층으로 이루어지고, 또한 그 중의 한 층은 다른 층에 비해서 고유전율 재료로 이루어지는 층을 포함하는 유전체막이면 좋다. 또한, 상기 유전체막은, 산화 실리콘막 및 질화 실리콘막으로 이루어지면 좋다.
이 형태에 의하면, 종래에 비해서, 전하 축적 특성이 보다 우수하고, 이것에 의해 화소 전극에 있어서의 전위 유지 특성을 더욱 향상시킬 수 있어, 이로써 더 고품질인 화상을 표시하는 것이 가능해진다. 또, 본 발명에서 말하는 「고유전율 재료」로서는, 후술하는 질화 실리콘 외에, TaOx(산화 탄탈), BST(티탄산 스트론튬 바륨), PZT(티탄산 지르콘산염), TiO2(산화 티탄), ZiO2(산화 지르코늄), HfO2 (산화 하프늄) 및 SiON(산질화 실리콘) 및 SiN(질화 실리콘) 중 적어도 하나를 포함하여 이루어지는 절연 재료 등을 들 수 있다. 특히, TaOx, BST, PZT, TiO2, ZiO2 및 HfO2와 같은 고유전율 재료를 사용하면, 한정된 기판상 영역에서 용량값을 증대할 수 있다. 혹은, SiO2(산화 실리콘), SiON(산질화 실리콘) 및 SiN과 같은 실리콘을 포함하는 재료를 사용하면, 층간 절연막 등에 있어서의 스트레스 발생을 저감할 수 있다.
부가하여 본 발명에서는 또한, 상기 축적 용량을 구성하는 화소 전위측 용량 전극과, 화소 전극이, 적층 구조 중, 이들 각각의 하층에 위치하는 중계층을 거쳐서 전기적으로 접속되어 있다. 즉, 화소 전위측 용량 전극과 중계층과의 배치 관계는, 전자가 보다 상층, 후자가 보다 하층으로 되고, 또한, 화소 전극과 중계층과의 배치 관계도 또한, 전자가 보다 상층, 후자가 보다 하층으로 된다. 요컨대, 이들 3자간에서는, 중계층은 최하층에 위치하는 것으로 된다. 그리고, 화소 전위측 용량 전극 및 화소 전극 사이의 전기적 접속은, 상기 중계층을 거쳐서 행해지는 것에 의해, 당해 구조에 있어서, 화소 전위측 용량 전극과 화소 전극 각각의 하측에 전기적 접속점을 갖게 하고, 그 상측에는 전기적 접속점을 갖게 하지 않는 것이 가능해진다.
여기서 화소 전위측 용량 전극이, 그 상측에 전기적 접속점을 갖지 않는다는 것은, 종래와 같이, 화소 전위측 용량 전극과 화소 전극의 접속을 도모하기 위해서, 적층 구조의 위쪽에서 보아, 당해 화소 전위측 용량 전극의 표면이 보일듯한 처리 내지 가공을 행할 필요가 없는 것을 의미한다. 예컨대, 화소 전위측 용량 전극 및 고정 전위측 용량 전극의 배치 관계가, 전자가 보다 하층, 후자가 보다 상층에 위치한다고 하는 경우에 있어서, 만약, 화소 전위측 용량 전극의 표면이 보일듯한 가공을 행한다고 하면, 그 상층에 위치하는 고정 전위측 용량 전극을 소정 형상을 갖도록 패터닝할 필요가 생기게 된다. 즉, 고정 전위측 용량 전극의 면적이 화소 전위측 용량 전극의 면적보다도 작아지도록, 바꾸어 말하면, 고정 전위측 용량 전극의 둘레로부터 화소 전위측 용량 전극의 둘레가 소위 밀려 나오도록, 해당 고정 전위측 용량 전극을 패터닝할 필요가 발생한다.
그러나, 이러한 패터닝은 곤란이 따르게 된다. 이러한 것도, 일반적으로 고정 전위측 용량 전극의 에칭은, 에칭이 유전체막의 도중에서 멈추도록, 고정 전위측 용량 전극보다 유전체막의 에칭 레이트가 늦어지는 것 같은 에칭 조건이 선택되어 있지만, 상기 유전체막은, 통상, 보다 얇게 되도록 형성되어 있는 것, 또한 본 발명에 있어서는 특히, 유전체막이, SiN, 혹은 TaOx 등의 고유전율 재료로 구성되어 있는 것 등으로부터, 에칭이 유전체막의 도중에서 멈추지 않는 경우가 있고, 또한 유전체막의 재료에 따라서는 유전체막의 에칭 레이트를 고정 전위측 용량 전극의 에칭 레이트보다 늦어지도록 에칭 조건을 선택할 수 없기 때문에, 상술한 바와 같이 패터닝을 행하면, 화소 전위측 용량 전극에 있어서, 이른바 「관통」 등을 발생시켜 버릴 가능성이 크기 때문이다. 이러한 사상이 발생하면, 나쁜 경우에는, 축적 용량을 구성하는 한 쌍의 전극 사이에 단락을 발생시킬 우려가 있으며, 해당 축적 용량을, 이미 콘덴서로서 이용할 수 없는 등의 일도 발생할 수 있다.
그런데, 본 발명에 있어서는, 상술한 바와 같이 화소 전위측 용량 전극에 있어서의 전기적 접속점은 그 하측에 존재하기 때문에, 해당 화소 전위측 용량 전극의 표면을 현출(顯出)시키기 위해서, 고정 전위측 용량 전극에 대한 곤란한 패터닝 처리 등을 실시할 필요가 없는 것이다.
이상에 의해, 본 발명에 의하면, 화소 전위측 용량 전극과 화소 전극의 전기적 접속을 양호하게 실현할 수 있고, 또한 축적 용량에 불필요한 결함(예컨대, 상술한 바와 같은 화소 전위측 용량 전극에 있어서의 관통, 혹은 단락 등)을 발생시킬 우려가 지극히 저감되는 것에 의해, 보다 양호한 동작이 가능한 전기 광학 장치를 제공할 수 있다. 그리고, 상술한 바와 같이 중계층, 축적 용량 등의 배치 관계를 구비하는 전기 광학 장치는, 바람직한 적층 구조를 제공하고 있다고 할 수 있으므로, 더욱 소형화·고선명화를 비교적 용이하게 실현 가능하다.
또한, 본 발명은, 상기 용량선은, 차광막으로 형성되고, 또한 상기 데이터선을 따라, 상기 데이터선보다도 폭이 넓게 형성되면 좋다.
또한, 본 발명은, 상기 화소 전극의 하지로서 배치된 제 1 절연막과, 상기 용량선의 하지로서 배치된 제 2 절연막 중, 적어도 상기 제 1 절연막의 표면에는 평탄화 처리가 실시되면 좋다.
이 형태에 의하면, 화소 전극 아래에 층간 절연막이 구비되어 있고, 또한 해당 층간 절연막의 표면은 예컨대 CMP(Chemical Mechanical Polishing) 처리 등의 평탄화 처리가 실시되어 있는 것에 의해, 액정 등의 전기 광학 물질의 배향 상태에 흐트러짐을 발생시킬 가능성을 저감할 수 있어, 이로써 더 고품질인 화상을 표시하는 것이 가능해진다. 이것은, 본 발명에 있어서, 중계층이 구비되어 있는 것에 의해, 화소 전극 아래의 층간 절연막 표면에 있어서의 요철의 정도가 보다 커진다고 하는 경우가 생각되는 것을 감안하면, 보다 정확한 동작을 행하는 전기 광학 장치를 제공하는 데에 있어서 유리해진다.
또한, 전술한 바와 같은 실드층을 구비하는 전기 광학 장치의 형태에서는, 상기 실드층의 하지로서 배치된 별도의 층간 절연막이 더 구비되어 이루어지고, 상기 별도의 층간 절연막의 표면에는 평탄화 처리가 실시되어 있도록 구성하면 좋다.
이러한 구성에 의하면, 실드층의 하지로서 배치된 별도의 층간 절연막이 구비되어 있고, 또한 해당 별도의 층간 절연막의 표면은 예컨대 CMP 처리 등의 평탄화 처리가 실시되어 있는 것에 의해, 액정 등의 전기 광학 물질의 배향 상태에 흐트러짐을 발생시킬 가능성을 저감할 수 있어, 이로써 더 고품질인 화상을 표시하는 것이 가능해진다.
또한, 이 형태에 있어서, 상술한 바와 같이 화소 전극 아래에 배치된 층간 절연막에 대한 평탄화 처리를 실시하는 형태를 더불어 가지면, 상술의 작용 효과는, 보다 효과적으로 향수되게 된다.
혹은, 실드층을 구비하는 전기 광학 장치의 형태에서는, 상기 기판상에는, 상기 박막 트랜지스터의 게이트 전극을 포함하는 상기 주사선이 구비되어 있고, 해당 주사선의 상층으로서, 상기 축적 용량이 구비되어 있고, 해당 축적 용량의 상층 으로서, 상기 데이터선이 구비되어 있고, 해당 데이터선의 상층으로서, 상기 실드층이 구비되어 있고, 해당 실드층의 상층으로서, 상기 화소 전극이 구비되어 있고, 해당 축적 용량은, 하층측으로부터, 상기 화소 전위측 용량 전극, 상기 유전체막 및 상기 고정 전위측 용량 전극의 배치를 구비하고, 상기 중계층은, 상기 게이트 전극과 동일막으로서 형성되어 있도록 구성하면 좋다.
이러한 구성에 의하면, 기판상에 구축하는 적층 구조로서, 최적의 배치 내지 레이아웃으로 되는 일형태가 제공되게 된다.
본 발명의 전기 광학 장치의 제조 방법은, 상기 과제를 해결하기 위해서, 기판상에, 박막 트랜지스터를 형성하는 공정과, 상기 박막 트랜지스터의 게이트 전극상에 제 1 층간 절연막을 형성하는 공정과, 상기 제 1 층간 절연막의 상측에, 아래로부터 순서대로, 화소 전위측 용량 전극, 유전체막 및 고정 전위측 용량 전극을 형성하여, 축적 용량을 형성하는 공정과, 상기 축적 용량의 상측에 제 2 층간 절연막을 형성하는 공정과, 상기 제 2 층간 절연막의 상측에, 질화막을 포함하는 도전 재료로, 상기 박막 트랜지스터의 반도체층에 전기적으로 접속되는 데이터선과, 상기 화소 전위측 용량 전극에 전기적으로 접속되는 제 1 중계층과, 상기 고정 전위측 용량 전극에 전기적으로 접속되는 제 2 중계층을 형성하는 공정과, 상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층의 상측에 제 3 층간 절연막을 형성하는 공정과, 상기 제 3 층간 절연막의 상측에, 상기 제 1 중계층에 전기적으로 접속되는 제 3 중계층과, 상기 제 2 중계층에 전기적으로 접속되는 용량선을 형성하는 공정과, 상기 제 3 중계층, 상기 용량선의 상측에, 제 4 층간 절연막을 형성하는 공 정과, 상기 제 4 층간 절연막의 상측에, 상기 제 3 중계층에 전기적으로 접속되는 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이러한 제조 방법에 의하면, 전술의 전기 광학 장치를 비교적 용이하게 형성할 수 있다.
본 발명의 전기 광학 장치의 제조 방법의 일형태에서는, 상기 축적 용량을 형성하는 공정은, 상기 화소 전위측 용량 전극의 제 1 전구막을 형성하는 공정과, 상기 제 1 전구막의 상측에, 상기 유전체막의 제 2 전구막을 형성하는 공정과, 상기 제 2 전구막의 상측에, 상기 고정 전위측 용량 전극의 제 3 전구막을 형성하는 공정과, 상기 제 1 전구막, 상기 제 2 전구막 및 상기 제 3 전구막을 한번에 패터닝하여 상기 화소 전위측 용량 전극, 상기 유전체막 및 상기 고정 전위측 용량 전극을 형성하는 공정으로 이루어진다.
이 형태에 의하면, 축적 용량을 형성하는 공정이, 화소 전위측 용량 전극, 유전체막 및 고정 전위측 용량 전극 각각의 제 1, 제 2 및 제 3 전구막을 일단 형성한 후, 이들을 한번에 패터닝하는 공정을 포함하고 있다. 즉, 이 형태에 의하면, 전형적으로는, 축적 용량을 구성하는 3요소의 평면적 형상은 동일해진다. 이것에 의해, 쓸데없는 평면적 확대를 갖는 일없이, 즉 화소 개구율을 저하시키는 일없이, 비교적 큰 용량값을 갖는 축적 용량을 제조할 수 있다. 또한, 본 형태에 의하면, 전술의 3요소를 한번에 패터닝함으로써, 종래와 같이, 고정 전위측 용량 전극만을 에칭하고, 유전체막 및 화소 전위측 용량 전극은 그대로 남겨둔다고 하는 곤란한 과제를 안게 되는 일이 없다. 그 결과, 본 발명에서는, 용이하고, 또한, 신뢰성 높게, 축적 용량을 제조할 수 있다.
본 발명의 전기 광학 장치의 제조 방법의 다른 형태에서는, 상기 축적 용량을 형성하는 공정은, 상기 화소 전위측 용량 전극의 제 1 전구막을 형성하는 공정과, 상기 제 1 전구막을 패터닝하여 상기 화소 전위측 용량 전극을 형성하는 공정과, 상기 제 1 전구막의 상측에, 상기 유전체막의 제 2 전구막을 형성하는 공정과, 상기 제 2 전구막의 상측에, 상기 고정 전위측 용량 전극의 제 3 전구막을 형성하는 공정과, 상기 제 3 전구막을 패터닝하여 상기 유전체막 및 상기 고정 전위측 용량 전극을 형성하는 공정으로 이루어지고, 상기 고정 전위측 용량 전극 및 상기 유전체막은, 그 면적이 상기 화소 전위측 용량 전극 및 상기 유전체막의 면적보다도 크게 되도록 형성된다.
이 형태에 의하면, 상술한 것과는 달리, 일단, 화소 전위측 용량 전극을 형성할, 제 1 전구막의 패터닝을 실시하고, 그 후에, 유전체막 및 고정 전위측 용량 전극을 형성한다. 그리고 또한, 본 형태에서는, 고정 전위측 용량 전극의 면적이, 화소 전위측 용량 전극 및 유전체막의 면적보다도 크게 되도록 되어 있다. 이상에 의하면, 고정 전위측 용량 전극 및 유전체막이, 화소 전위측 용량 전극을 덮는 구조를 갖는 축적 용량을 형성할 수 있다. 따라서, 보다 넓은 전극 면적으로 유전체막을 사이에 유지하는 것이 가능해져, 보다 큰 용량값을 갖는 축적 용량이 구성되게 된다. 구체적으로는 예컨대, 본 형태에서는, 상기 3요소의 측면도 콘덴서로서 이용하는 것이 가능해져, 이것에 의한 용량값의 증대화를 전망할 수 있다. 또한, 이러한 관점에서, 예컨대, 화소 전위측 용량 전극을 두껍게 형성하는 등으로 하면, 상기 측면의 면적은 커져, 효율적으로 용량값을 벌 수 있다. 또한, 이러한 형태에 의하면, 화소 전위측 용량 전극과 고정 전위측 용량 전극 사이에 있어서의 단락을 잘 생기지 않게 할 수 있다.
또, 본 형태에 있어서는, 제 3 전구막에 대한 패터닝을 실시할 때, 이것과 동시에, 제 2 전구막에 대한 패터닝을 실시하도록 하더라도 좋다.
본 발명의 전자 기기는, 상술의 본 발명의 전기 광학 장치를 구비하여 이루어진다. 단, 그 각종 형태를 포함한다.
본 발명의 전자 기기에 의하면, 상술의 본 발명의 전기 광학 장치를 구비하여 이루어지므로, 축적 용량과 화소 전극의 전기적 접속을 양호하게 실현할 수 있고, 또한, 해당 축적 용량에 대해서는 정확한 동작을 기대할 수 있는 것에 의해, 보다 고품질인 화상을 표시하는 것이 가능하고, 또한 신뢰성이 높은 액정 장치 등의 전기 광학 장치를 구비하여 이루어진다, 투사형 표시 장치, 액정 텔레비젼, 휴대 전화, 전자 수첩, 워드 프로세서, 뷰 파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 워크 스테이션, 화상 전화, POS 단말, 터치 패널 등의 각종 전자 기기를 실현할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 분명해진다.
이하에서는, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다. 이하 의 실시예는, 본 발명의 전기 광학 장치를 액정 장치에 적용한 것이다.
(화소부에 있어서의 구성)
우선, 본 발명의 실시예에 있어서의 전기 광학 장치의 화소부에 있어서의 구성에 대하여, 도 1 내지 도 4를 참조하여 설명한다. 여기서 도 1은, 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로이다. 도 2는, 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이다. 또, 도 3은, 도 2 중 주요부, 구체적으로는, 데이터선, 실드층 및 화소 전극 사이의 배치 관계를 나타내기 위해서, 주로 이들만을 뽑아 낸 평면도이다. 도 4는, 도 2의 A-A' 단면도이다. 또, 도 4에 있어서는, 각 층·각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 해당 각 층·각 부재마다 축척을 달리하고 있다.
도 1에 있어서, 본 실시예에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스 형상으로 형성된 복수의 화소에는, 각각, 화소 전극(9a)과 해당 화소 전극(9a)을 스위칭 제어하기 위한 TFT(30)가 형성되어 있고, 화상 신호가 공급되는 데이터선(6a)이 당해 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화상 신호 S1, S2,…, Sn은, 이 순서대로 선순차적으로 공급하더라도 상관없고, 서로 인접하는 복수의 데이터선(6a) 끼리에 대하여, 그룹마다 공급하도록 하더라도 좋다.
또한, TFT(30)의 게이트에 게이트 전극이 전기적으로 접속되어 있고, 소정의 타이밍으로, 주사선(11a) 및 게이트 전극에 펄스식으로 주사 신호 G1, G2,…, Gm을, 이 순서대로 선순차적으로 인가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간 동안 그 스위치를 닫는 것에 의해, 데이터선(6a)으로부터 공급되는 화상 신호 S1, S2,…, Sn을 소정의 타이밍으로 기입한다.
화소 전극(9a)을 거쳐서 전기 광학 물질의 일례로서의 액정에 기입된 소정 레벨의 화상 신호 S1, S2,…, Sn은, 대향 기판에 형성된 대향 전극 사이에서 일정 기간 유지된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화됨으로써, 광을 변조하여, 계조 표시를 가능하게 한다. 노멀리 화이트 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 감소하고, 노멀리 블랙 모드이면, 각 화소의 단위로 인가된 전압에 따라 입사광에 대한 투과율이 증가되어, 전체로서 전기 광학 장치로부터는 화상 신호에 따른 콘트라스트를 갖는 광이 출사된다.
여기서 유지된 화상 신호가 리크되는 것을 막기 위해서, 화소 전극(9a)과 대향 전극 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 이 축적 용량(70)은, 주사선(11a)과 나란히 마련되고, 고정 전위측 용량 전극을 포함하고, 또한 정전위에 고정된 용량 전극(300)을 포함하고 있다.
이하에서는, 상기 데이터선(6a), 주사선(11a) 및 게이트 전극, TFT(30) 등에 의한, 상술한 바와 같은 회로 동작이 실현되는 전기 광학 장치의, 실제의 구성에 대하여, 도 2 내지 도 4를 참조하여 설명한다.
우선, 도 2에 있어서, 화소 전극(9a)은, TFT 어레이 기판(10)상에, 매트릭스 형상으로 복수 마련되어 있고(점선부에 의해 윤곽이 표시되고 있음), 화소 전극(9a)의 종횡의 경계를 각각 따라 데이터선(6a) 및 주사선(11a)이 마련되어 있다. 데이터선(6a)은, 후술하는 바와 같이 알루미늄막 등을 포함하는 적층 구조로 이루어지고, 주사선(11a)은, 예컨대 도전성의 폴리실리콘막 등으로 이루어진다. 또한, 주사선(11a)은, 반도체층(1a) 중 도면중 우측 상방으로의 사선 영역으로 나타낸 채널 영역(1a')에 대향하는 게이트 전극(3a)에 전기적으로 접속되어 있고, 해당 게이트 전극(3a)은 해당 주사선(11a)에 포함되는 형태로 되어 있다. 즉, 게이트 전극(3a)과 데이터선(6a)의 교차하는 개소에는 각각, 채널 영역(1a')에 주사선(11a)에 포함되는 게이트 전극(3a)이 대향 배치된 화소 스위칭용의 TFT(30)가 마련되어 있다. 바꾸어 말하면, TFT(30)(게이트 전극을 제외함)는, 게이트 전극(3a)과 주사선(11a) 사이에 존재하는 것 같은 형태로 되어 있다.
다음에, 전기 광학 장치는, 도 2의 A-A' 선단면도인 도 4에 도시하는 바와 같이, 예컨대, 석영 기판, 유리 기판, 실리콘 기판으로 이루어지는 TFT 어레이 기판(10)과, 이것에 대향 배치되는, 예컨대 유리 기판이나 석영 기판으로 이루어지는 대향 기판(20)을 구비하고 있다.
TFT 어레이 기판(10)측에는, 도 4에 도시하는 바와 같이, 상기 화소 전극(9a)이 마련되어 있고, 그 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 마련되어 있다. 화소 전극(9a)은, 예컨대 ITO 막 등의 투명 도전성막으로 이루어진다. 한편, 대향 기판(20)측에는, 그 전면에 걸쳐 대향 전극(21) 이 마련되어 있고, 그 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 마련되어 있다. 이 중 대향 전극(21)은, 상술의 화소 전극(9a)과 마찬가지로, 예컨대 ITO 막 등의 투명 도전성막으로 이루어지고, 상기 배향막(16 및 22)은, 예컨대, 폴리이미드막 등의 투명한 유기막으로 이루어진다.
이와 같이 대향 배치된 TFT 어레이 기판(10) 및 대향 기판(20) 사이에는, 후술의 밀봉재(도 8 및 도 9 참조)에 의해 둘러싸인 공간에 액정 등의 전기 광학 물질이 봉입되어, 액정층(50)이 형성된다. 액정층(50)은, 화소 전극(9a)으로부터의 전계가 인가되어 있지 않은 상태에서 배향막(16 및 22)에 의해 소정의 배향 상태를 취한다. 액정층(50)은, 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 전기 광학 물질로 이루어진다. 밀봉재는, TFT 기판(10) 및 대향 기판(20)을 그들의 주변에서 접합하기 위한, 예컨대 광경화성 수지나 열경화성 수지로 이루어지는 접착제 이며, 양 기판 사이의 거리를 소정값으로 하기 위한 유리 섬유 혹은 유리 비즈 등의 스페이서가 혼입되어 있다.
한편, TFT 어레이 기판(10)상에는, 상기 화소 전극(9a) 및 배향막(16) 외에, 이들을 포함하는 각종 구성이 적층 구조를 이루며 구비되어 있다. 이 적층 구조는, 도 4에 도시하는 바와 같이, 아래로부터 순서대로, 주사선(11a)을 포함하는 제 1 층, 게이트 전극(3a)을 포함하는 TFT(30) 등을 포함하는 제 2 층, 축적 용량(70)을 포함하는 제 3 층, 데이터선(6a) 등을 포함하는 제 4 층, 실드층(400) 등을 포함하는 제 5 층, 상기 화소 전극(9a) 및 배향막(16) 등을 포함하는 제 6 층(최상층)으로 이루어진다. 또한, 제 1 층 및 제 2 층간에는 하지 절연막(12)이, 제 2 층 및 제 3 층간에는 제 1 층간 절연막(41)이, 제 3 층 및 제 4 층간에는 제 2 층간 절연막(42)이, 제 4 층 및 제 5 층간에는 제 3 층간 절연막(43)이, 제 5 층 및 제 6 층간에는 제 4 층간 절연막(44)이, 각각 마련되어 있고, 전술의 각 요소 사이가 단락되는 것을 방지하고 있다. 또한, 이들 각종 절연막(12, 41, 42, 43 및 44)에는, 예컨대, TFT(30)의 반도체층(1a) 중의 고농도 소스 영역(1d)과 데이터선(6a)을 전기적으로 접속하는 콘택트 홀 등도 또한 마련되어 있다. 이하에서는, 이들 각 요소에 대하여, 아래로부터 순서대로 설명한다.
우선, 제 1 층에는, 예컨대, Ti(티탄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 등의 고융점 금속 중 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드, 폴리 실리사이드, 이들을 적층한 것, 혹은 도전성 폴리실리콘 등으로 이루어지는 주사선(11a)이 마련되어 있다. 이 주사선(11a)은, 평면적으로 보아, 도 2의 X 방향을 따르도록, 스트라이프 형상으로 패터닝되어 있다. 보다 자세히 보면, 스트라이프 형상의 주사선(11a)은, 도 2의 X 방향을 따르도록 연장되는 본선부와, 데이터선(6a) 혹은 실드층(400)이 연장되는 도 2의 Y 방향으로 연장되는 돌출부를 구비하고 있다. 또, 인접하는 주사선(11a)으로부터 연장되는 돌출부는 서로 접속되는 일은 없고, 따라서, 해당 주사선(11a)은 1개 1개 분단된 형태로 되어 있다.
이것에 의해, 주사선(11a)은, 동일행에 존재하는 TFT(30)의 ON·OFF를 일제히 제어하는 기능을 갖는 것으로 된다. 또한, 해당 주사선(11a)은, 화소 전극(9a)이 형성되지 않는 영역을 대략 매립하도록 형성되어 있기 때문에, TFT(30)에 하측 으로부터 입사하고자 하는 광을 차단하는 기능도 갖고 있다. 이것에 의해, TFT(30)의 반도체층(1a)에 있어서의 광 리크 전류의 발생을 억제적으로 하여, 플리커 등이 없는 고품질인 화상 표시가 가능해진다. 또, 도전성 폴리실리콘의 경우는, 광흡수성의 기능을 구비한다.
다음에, 제 2 층으로서, 게이트 전극(3a)을 포함하는 TFT(30)가 마련되어 있다. TFT(30)는, 도 4에 도시하는 바와 같이 LDD(Lightly Doped Drain) 구조를 갖고 있고, 그 구성 요소로서는, 상술한 게이트 전극(3a), 예컨대 폴리실리콘막으로 이루어지고 게이트 전극(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 게이트 전극(3a)과 반도체층(1a)을 절연하는 게이트 절연막을 포함하는 절연막(2), 반도체층(1a)에 있어서의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 및 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다.
그리고, 본 실시예에 있어서는 특히, 이 제 2 층에는, 상술의 게이트 전극(3a)과 동일막으로서 중계층(719)이 형성되어 있다. 이 중계층(719)은, 평면적으로 보아, 도 2에 도시하는 바와 같이, 각 화소 전극(9a)의 한 변의 대략 중앙에 위치하도록, 섬 형상으로 형성되어 있다. 중계층(719)과 게이트 전극(3a)은 동일막으로서 형성되어 있으므로, 후자가 예컨대 도전성 폴리실리콘막 등으로 이루어지는 경우에 있어서는, 전자도 또한, 도전성 폴리실리콘막 등으로 이루어진다.
또, 상술의 TFT(30)는, 바람직하게는 도 4에 나타낸 바와 같이 LDD 구조를 갖지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 행하 지 않는 오프셋 구조를 가져도 좋고, 게이트 전극(3a)을 마스크로 하여 고농도로 불순물을 주입하여, 자기 정합적으로 고농도 소스 영역 및 고농도 드레인 영역을 형성하는 셀프 얼라인형의 TFT 이더라도 좋다. 또한, 본 실시예에서는, 화소 스위칭용 TFT(30)의 게이트 전극을, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e) 사이에 1개만 배치한 싱글 게이트 구조로 했지만, 이들 사이에 2개 이상의 게이트 전극을 배치하더라도 좋다. 이와 같이 듀얼 게이트, 혹은 트리플 게이트 이상으로 TFT를 구성하면, 채널과 소스 및 드레인 영역의 접합부의 리크 전류를 방지할 수 있어, 오프시의 전류를 저감할 수 있다.
또한, TFT(30)를 구성하는 반도체층(1a)은 비단결정층이더라도 단결정층이더라도 상관없다. 단결정층의 형성에는, 접합법 등의 공지의 방법을 이용할 수 있다. 반도체층(1a)을 단결정층으로 함으로써, 특히 주변 회로의 고성능화를 도모할 수 있다.
이상 설명한 주사선(11a)의 위, 또한, TFT(30)의 아래에는, 예컨대 실리콘 산화막 등으로 이루어지는 하지 절연막(12)이 마련되어 있다. 하지 절연막(12)은, 주사선(11a)으로부터 TFT(30)를 층간 절연하는 기능 외에, TFT 어레이 기판(10)의 전(全)면에 형성되는 것에 의해, TFT 어레이 기판(10)의 표면 연마시에 있어서의 거칠거칠함이나, 세정후에 남는 오염 등에 의한 화소 스위칭용의 TFT(30)의 특성 변화를 방지하는 기능을 갖는다.
이 하지 절연막(12)에는, 평면적으로 보아 반도체층(1a)의 양편에, 후술하는 데이터선(6a)을 따라 연장되는 반도체층(1a)의 채널 길이와 같은 폭, 또는, 채널 길이보다 긴 홈(콘택트 홀을 이루는 홈)(12cv)이 파져 있고, 이 홈(12cv)에 대응하여, 그 위쪽에 적층되는 게이트 전극(3a)은 하측에 오목 형상으로 형성된 부분을 포함하고 있다. 또한, 이 홈(12cv) 전체를 매립하도록 하여, 게이트 전극(3a)이 형성되어 있는 것에 의해, 해당 게이트 전극(3a)에는, 이것과 일체적으로 형성된 측벽부(3b)가 연장되도록 되어 있다. 이것에 의해, TFT(30)의 반도체층(1a)은, 도 2에 잘 표시되어 있는 바와 같이, 평면적으로 보아 측방으로부터 덮여지도록 되어 있고, 적어도 이 부분으로부터의 광의 입사가 억제되도록 되어 있다.
또한, 이 측벽부(3b)는, 상기 홈(12cv)을 매립하도록 형성되어 있고, 또한 그 하단이 상기 주사선(11a)과 접하도록 되어 있다. 여기서 주사선(11a)은, 상술한 바와 같이 스트라이프 형상으로 형성되어 있기 때문에, 소정의 행에 존재하는 게이트 전극(3a) 및 주사선(11a)은, 당해 행에 착안하는 한, 항상 동일 전위로 된다.
여기서 본 발명에 있어서는, 주사선(11a)에 평행하도록 하여, 게이트 전극(3a)을 포함하는 별도의 주사선을 형성하는 것 같은 구조를 채용하더라도 좋다. 이 경우에 있어서는, 해당 주사선(11a)과 해당 별도의 주사선은, 용장적인 배선 구조를 취하게 된다.
이것에 의해, 예컨대, 해당 주사선(11a)의 일부에 어떠한 결함이 있어, 정상적인 통전이 불가능해졌던 경우에 있어서도, 당해 주사선(11a)과 동일한 행에 존재하는 별도의 주사선이 건전한 한, 그것을 거쳐서 TFT(30)의 동작 제어를 여전히 정상으로 실행할 수 있게 된다.
그런데, 전술의 제 2 층에 계속하여 제 3 층에는, 축적 용량(70)이 마련되어 있다. 축적 용량(70)은, TFT(30)의 고농도 드레인 영역(1e) 및 화소 전극(9a)에 접속된 화소 전위측 용량 전극으로서의 하부 전극(71)과, 고정 전위측 용량 전극으로서의 용량 전극(300)이, 유전체막(75)을 거쳐서 대향 배치되는 것에 의해 형성되어 있다. 이 축적 용량(70)에 의하면, 화소 전극(9a)에 있어서의 전위 유지 특성을 현저히 높이는 것이 가능해진다. 또한, 본 실시예에 따른 축적 용량(70)은, 도 2의 평면도를 보면 알 수 있듯이, 화소 전극(9a)의 형성 영역에 거의 대응하는 광투과 영역에는 도달하지 않도록 형성되어 있기 때문에, 바꾸어 말하면, 차광 영역내에 들어가도록 형성되어 있기 때문에, 전기 광학 장치 전체의 화소 개구율은 비교적 크게 유지되고, 이것에 의해, 보다 밝은 화상을 표시하는 것이 가능해진다.
보다 상세하게는, 하부 전극(71)은, 예컨대 도전성의 폴리실리콘막으로 이루어져 화소 전위측 용량 전극으로서 기능한다. 단, 하부 전극(71)은, 금속 또는 합금을 포함하는 단일층막 또는 다층막으로 구성하더라도 좋다. 또한, 이 하부 전극(71)은, 화소 전위측 용량 전극으로서의 기능 외에, 화소 전극(9a)과 TFT(30)의 고농도 드레인 영역(1e)을 중계 접속하는 기능을 갖는다. 그리고, 본 실시예에 있어서는 특히, 여기서 말하는 중계 접속이, 상기 중계층(719)을 거쳐서 행해지고 있는 것에 특징이 있다. 이 점에 대해서는 이후에 다시 언급하기로 한다.
용량 전극(300)은, 축적 용량(70)의 고정 전위측 용량 전극으로서 기능한다. 본 실시예에 있어서, 용량 전극(300)을 고정 전위로 하기 위해서는, 고정 전위로 된 실드층(400)과 전기적 접속이 도모되는 것에 의해 이루어지고 있다.
그리고, 본 실시예에 있어서는 특히, 이 용량 전극(300)은, TFT 어레이 기판(10)상에 있어서, 각 화소에 대응하도록 섬 형상으로 형성되어 있고, 상기 하부 전극(71)은, 당해 용량 전극(300)과 거의 동일 형상을 갖도록 형성되어 있다.
이것에 의해, 본 실시예에 따른 축적 용량(70)은, 평면적으로 쓸데없는 확대를 갖지 않고, 즉 화소 개구율을 저하시키는 일없이, 또한, 당해 상황하에서 최대한의 용량값을 실현할 수 있는 것으로 된다. 즉, 본 실시예에 있어서, 축적 용량(70)은, 보다 작은 면적으로, 보다 큰 용량값을 갖는다.
보다 상세히 보면, 도 4에 있어서는, 용량 전극(300)의 면적은, 하부 전극(71)의 면적보다도 약간 크게, 즉 전자가 후자를 덮도록 형성되어 있는 것을 알 수 있다. 이러한 형태에 의하면, 도면으로부터 판독할 수 있는 바와 같이, 해당 용량 전극(300) 및 해당 하부 전극(71)의 측면도 콘덴서로서 이용하는 것(도 4에 있어서의 축적 용량(70)의 왼쪽 참조)이 가능하기 때문에, 용량값의 증대화를 도모할 수 있다. 또한, 양자 사이의 단락도 잘 발생하지 않는다. 또, 이러한 관점에서, 상기 측면의 면적을 증대시키도록, 예컨대 하부 전극(71)을 미리 비교적 두껍게 형성해 놓는 것도 유효하다.
유전체막(75)은, 도 4에 도시하는 바와 같이, 예컨대 막두께 5∼200nm 정도의 비교적 얇은 HTO(High Temperature Oxide)막, LTO(Low Temperature Oxide)막 등의 산화 실리콘막, 혹은 질화 실리콘막 등으로 구성된다. 축적 용량(70)을 증대시키는 관점에서는, 막의 신뢰성이 충분히 얻어지는 한에 있어서, 유전체막(75)은 얇을수록 좋다. 그리고, 본 실시예에 있어서는 특히, 이 유전체막(75)은, 도 4에 도 시하는 바와 같이, 하층에 산화 실리콘막(75a), 상층에 질화 실리콘막(75b)과 같이 2 층 구조를 갖는 것으로 되어 있다. 상층의 질화 실리콘막(75b)은 화소 전위측 용량 전극의 하부 전극(71)보다 조금 큰 사이즈로 패터닝되고, 차광 영역(비개구 영역)안에서 들어가도록 형성되어 있다. 이것에 의해, 비교적 유전율이 큰 질화 실리콘막(75b)이 존재함으로써, 축적 용량(70)의 용량값을 증대시키는 것이 가능해지는 것 외에, 그것에도 불구하고, 산화 실리콘막(75a)이 존재함으로써, 축적 용량(70)의 내압성을 저하시키는 일이 없다. 이와 같이, 유전체막(75)을 2 층 구조로 하는 것에 의해, 상반하는 두개의 작용 효과를 향수하는 것이 가능해진다. 또한, 착색성이 있는 질화 실리콘(75b)은 하부 전극(71)보다 조금 큰 사이즈로 패터닝되고, 광이 투과되는 부분에 형성되어 있지 않다. 즉, 차광 영역내에 위치하기 때문에, 투과율이 저하되는 것을 방지할 수 있다. 또한, 질화 실리콘막(75b)이 존재함으로써, TFT(30)에 대한 물의 침입을 미연에 방지하는 것이 가능해지고 있다. 이것에 의해, 본 실시예에서는, TFT(30)에 있어서의 임계 전압의 상승이라는 사태를 초래하는 일이 없이, 비교적 장기의 장치 운용이 가능해진다. 또, 본 실시예에서는, 유전체막(75)은, 2 층 구조를 갖는 것으로 되어 있지만, 경우에 따라서는, 예컨대 산화 실리콘막, 질화 실리콘막 및 산화 실리콘막 등과 같은 3층 구조나, 혹은 그 이상의 적층 구조를 갖도록 구성하더라도 좋다.
이상 설명한 TFT(30) 내지 게이트 전극(3a) 및 중계층(719)의 위, 또한, 축적 용량(70)의 아래에는, 예컨대, NSG(nondoped silicate glass), PSG(phosphorus silicate glass), BSG(boron silicate glass), BPSG(boron phosphorus silicate glass) 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등, 혹은 바람직하게는 NSG로 이루어지는 제 1 층간 절연막(41)이 형성되어 있다. 그리고, 이 제 1 층간 절연막(41)에는, TFT(30)의 고농도 소스 영역(1d)과 후술하는 데이터선(6a)을 전기적으로 접속하는 콘택트 홀(81)이, 후기의 제 2 층간 절연막(42)을 관통하면서 개공되어 있다. 또한, 제 1 층간 절연막(41)에는, TFT(30)의 고농도 드레인 영역(1e)과 축적 용량(70)을 구성하는 하부 전극(71)을 전기적으로 접속하는 콘택트 홀(83)이 개공되어 있다.
더욱이, 이 제 1 층간 절연막(41)에는, 축적 용량(70)을 구성하는 화소 전위측 용량 전극으로서의 하부 전극(71)과 중계층(719)을 전기적으로 접속하기 위한 콘택트 홀(881)이 개공되어 있다. 또한 부가하여, 제 1 층간 절연막(41)에는, 중계층(719)과 후술하는 제 2 중계층(6a2)을 전기적으로 접속하는 콘택트 홀(882)이, 후기의 제 2 층간 절연막을 관통하면서 개공되어 있다.
또, 이들 네개의 콘택트 홀 중, 콘택트 홀(81 및 882)의 형성 부분에서는, 전술의 유전체막(75)이 형성되지 않도록, 바꾸어 말하면, 해당 유전체막(75)에 개구부가 형성되도록 되어 있다. 이것은, 콘택트 홀(81)에 있어서는, 고농도 소스 영역(1d) 및 데이터선(6a) 사이의 전기적 도통을 도모할 필요가 있기 때문이며, 콘택트 홀(882)에 있어서는, 해당 콘택트 홀(882)을 제 1 및 제 2 층간 절연막(41 및 42)을 관통시키기 때문이다. 덧붙여서 말하면, 이러한 개구부가 유전체막(75)에 마련되어 있으면, TFT(30)의 반도체층(1a)에 대한 수소화 처리를 행하는 경우에 있어서, 해당 처리에 이용하는 수소를, 해당 개구부를 통하여 반도체층(1a)에까지 용 이하게 도달시키는 것이 가능해진다고 하는 작용 효과를 얻는 것도 가능해진다.
또한, 본 실시예에서는, 제 1 층간 절연막(41)에 대해서는, 약 1000℃의 소성을 행하는 것에 의해, 반도체층(1a)이나 게이트 전극(3a)을 구성하는 폴리실리콘막에 주입한 이온의 활성화를 도모하더라도 좋다.
그런데, 전술의 제 3 층에 계속하여 제 4 층에는, 데이터선(6a)이 마련되어 있다. 이 데이터선(6a)은, TFT(30)의 반도체층(1a)이 연장되는 방향에 일치하도록, 즉 도 2 중 Y 방향에 겹치도록 스트라이프 형상으로 형성되어 있다. 이 데이터선(6a)은, 도 4에 도시하는 바와 같이, 하층으로부터 순서대로, 알루미늄으로 이루어지는 층(도 4에 있어서의 부호(41A)), 질화 티탄으로 이루어지는 층(도 4에 있어서의 부호(41TN) 참조), 질화 실리콘막으로 이루어지는 층(도 4에 있어서의 부호(401))의 3층 구조를 갖는 막으로서 형성되어 있다. 질화 실리콘막은, 그 하층의 알루미늄층과 질화 티탄층을 덮도록 조금 큰 사이즈로 패터닝되어 있다. 이 중 데이터선(6a)이, 비교적 저저항의 재료인 알루미늄을 포함하는 것에 의해, TFT(30), 화소 전극(9a)에 대한 화상 신호의 공급을 지체없이 실현할 수 있다. 한편, 데이터선(6a)상에 수분의 침입을 막는 작용이 비교적 우수한 질화 실리콘막이 형성되는 것에 의해, TFT(30)의 내습성 향상을 도모할 수 있어, 그 수명 장기화를 실현할 수 있다. 질화 실리콘막은, 플라즈마 질화 실리콘막이 바람직하다.
또한, 이 제 4 층에는, 데이터선(6a)과 동일막으로서, 실드층용 중계층(6a1) 및 제 2 중계층(6a2)이 형성되어 있다. 이들은, 도 2에 도시하는 바와 같이, 평면적으로 보면, 데이터선(6a)과 연속한 평면 형상을 갖도록 형성되어 있는 것은 아니 고, 각자 사이는 패터닝상 분단되도록 형성되어 있다. 즉, 도 2 중 가장 왼쪽에 위치하는 데이터선(6a)에 착안하면, 그 바로 오른쪽에 대략 사변 형상을 갖는 실드층용 중계층(6a1), 또한 그 오른쪽에 실드층용 중계층(6a1)보다도 약간 큰 면적을 갖는 대략 사변 형상을 갖는 제 2 중계층(6a2)이 형성되어 있다. 실드층용 중계층(6a1) 및 제 2 중계층(6a2)은, 데이터선(6a)과 동일 공정에서, 아래층으로부터 순서대로, 알루미늄으로 이루어지는 층, 질화 티탄으로 이루어지는 층, 플라즈마 질화막으로 이루어지는 층의 3층 구조를 갖는 막으로서 형성되어 있다.
그리고, 플라즈마 질화막은, 그 하층의 알루미늄층과 질화 티탄층을 덮도록 조금 큰 사이즈로 패터닝되어 있다. 질화 티탄층은, 실드층용 중계층(6a1), 제 2 중계층(6a2)에 대하여 형성하는 콘택트 홀(803, 804)의 에칭의 관통 방지를 위한 배리어 메탈로서 기능한다.
또한, 실드층용 중계층(6a1) 및 제 2 중계층(6a2)상에, 수분의 침입을 막는 작용이 비교적 우수한 질화 실리콘막이 형성되는 것에 의해, TFT(30)의 내습성 향상을 도모할 수 있어, 그 수명 장기화를 실현할 수 있다. 또한, 질화 실리콘막은, 플라즈마 질화 실리콘막이 바람직하다.
이상 설명한 축적 용량(70)의 위, 또한, 데이터선(6a)의 아래에는, 예컨대 NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등, 혹은 바람직하게는 TEOS 가스를 이용한 플라즈마 CVD 법에 의해서 형성된 제 2 층간 절연막(42)이 형성되어 있다. 이 제 2 층간 절연막(42)에는, TFT(30)의 고농도 소스 영역(1d)과 데이터선(6a)을 전기적으로 접속하는, 상기 콘택트 홀(81)이 개공되어 있고, 또한 상기 실드층용 중계층(6a1)과 축적 용량(70)의 상부 전극인 용량 전극(300)을 전기적으로 접속하는 콘택트 홀(801)이 개공되어 있다. 또한, 제 2 층간 절연막(42)에는, 제 2 중계층(6a2)과 중계층(719)을 전기적으로 접속하기 위한, 상기 콘택트 홀(882)이 형성되어 있다.
그런데, 전술의 제 4 층에 계속하고 제 5 층에는, 실드층(400)이 형성되어 있다. 이 실드층(400)은, 평면적으로 보면, 도 2 및 도 3에 도시하는 바와 같이, 도면 중 X 방향 및 Y 방향 각각으로 연장되도록, 격자 형상으로 형성되어 있다. 해당 실드층(400) 중 도면중 Y 방향으로 연장되는 부분에 있어서는 특히, 데이터선(6a)을 덮도록, 또한, 해당 데이터선(6a)보다도 폭이 넓게 형성되어 있다. 또한, 도면 중 X 방향으로 연장되는 부분에 있어서는, 후술의 제 3 중계층(402)을 형성하는 영역을 확보하기 위해서, 각 화소 전극(9a)의 한 변의 중앙 부근에 절결부를 갖고 있다.
더욱이, 도 2 또는 도 3 중, XY 방향 각각으로 연장되는 실드층(400)의 교차 부분의 모서리부에 있어서는, 해당 모서리부를 매립하도록 하여, 대략 삼각 형상의 부분이 마련되어 있다. 실드층(400)에, 이 대략 삼각 형상의 부분이 마련되어 있는 것에 의해, TFT(30)의 반도체층(1a)에 대한 광의 차폐를 효과적으로 행할 수 있다. 즉, 반도체층(1a)에 대하여, 경사진 위쪽으로부터 진입하고자 하는 광은, 이 삼각 형상의 부분에서 반사 또는 흡수되는 것으로 되고 반도체층(1a)에는 도달하지 않게 된다. 따라서, 광 리크 전류의 발생을 억제적으로 하여, 플리커 등이 없는 고품질인 화상을 표시하는 것이 가능해진다.
이 실드층(400)은, 화소 전극(9a)이 배치된 화상 표시 영역(10a)으로부터 그 주위로 연장되고, 정전위원과 전기적으로 접속됨으로써, 고정 전위로 되어 있다. 또, 여기에 말한 「정전위원」으로서는, 데이터선 구동 회로(101)에 공급되는 정전원이나 부(負)전원의 정전위원이더라도 좋고, 대향 기판(20)의 대향 전극(21)에 공급되는 정전위원이더라도 상관없다.
이와 같이, 데이터선(6a)의 전체를 덮도록 형성되어 있고(도 3 참조), 또한 고정 전위로 된 실드층(400)의 존재에 의하면, 해당 데이터선(6a) 및 화소 전극(9a) 사이에 발생하는 용량 커플링의 영향을 배제하는 것이 가능해진다. 즉, 데이터선(6a)으로의 통전에 따라서, 화소 전극(9a)의 전위가 변동된다고 하는 사태를 미연에 회피하는 것이 가능해져, 화상상에 해당 데이터선(6a)을 따른 표시 불균일 등을 발생시킬 가능성을 저감할 수 있다. 본 실시예에 있어서는 특히, 실드층(400)은 격자 형상으로 형성되어 있으므로, 주사선(11a)이 연장되는 부분에 관해서도 불필요한 용량 커플링이 발생하지 않도록, 이것을 억제하는 것이 가능해지고 있다.
또한, 제 4 층에는, 이러한 실드층(400)과 동일막으로서, 본 발명에 말하는 「중계층」의 일례인 제 3 중계층(402)이 형성되어 있다. 이 제 3 중계층(402)은, 후술의 콘택트 홀(89)을 거쳐서, 제 2 중계층(6a2) 및 화소 전극(9a) 사이의 전기적 접속을 중계하는 기능을 갖는다. 또, 이들 실드층(400) 및 제 3 중계층(402) 사이는, 평면 형상적으로 연속하여 형성되어 있는 것은 아니고, 양자 사이는 패터닝상 분단되도록 형성되어 있다.
한편, 상술의 실드층(400) 및 제 3 중계층(402)은, 하층에 알루미늄으로 이루어지는 층, 상층에 질화 티탄으로 이루어지는 층의 2 층 구조를 갖고 있다. 또한, 제 3 중계층(402)에 있어서, 하층의 알루미늄으로 이루어지는 층은, 제 2 중계층(6a2)과 접속되고, 상층의 질화 티탄으로 이루어지는 층은, ITO 등으로 이루어지는 화소 전극(9a)과 접속되도록 되어 있다. 이 경우, 특히 후자의 접속은 양호하게 행해지게 된다. 이점, 가령, 알루미늄과 ITO를 직접적으로 접속해 버리는 형태를 들면, 양자 사이에 있어서 전식이 발생해 버리고, 알루미늄의 단선, 혹은 알루미나의 형성에 의한 절연 등 때문에, 바람직한 전기적 접속이 실현되지 않는 것과는 대조적이다. 이와 같이, 본 실시예에서는, 제 3 중계층(402)과 화소 전극(9a)과의 전기적 접속을 양호하게 실현할 수 있는 것에 의해, 해당 화소 전극(9a)에 대한 전압 인가, 혹은 해당 화소 전극(9a)에 있어서의 전위 유지 특성을 양호하게 유지하는 것이 가능해진다.
더욱이, 실드층(400) 및 제 3 중계층(402)은, 광반사 성능이 비교적 우수한 알루미늄을 포함하고, 또한, 광흡수 성능이 비교적 우수한 질화 티탄을 포함하기 때문에, 차광층으로서 기능할 수 있다. 즉, 이들에 의하면, TFT(30)의 반도체층(1a)에 대한 입사광(도 4 참조)의 진행을, 그 상측에서 가로막는 것이 가능하다. 또, 이러한 것에 대해서는, 이미 기술한 바와 같이, 상술의 용량 전극(300) 및 데이터선(6a)에 관해서도 마찬가지로 말할 수 있다. 본 실시예에 있어서는, 이들 실드층(400), 제 3 중계층(402), 용량 전극(300) 및 데이터선(6a)이, TFT 어레이 기판(10)상에 구축되는 적층 구조의 일부를 이루면서, TFT(30)에 대한 상측으로부터의 광입사를 차단하는 상측 차광막(혹은, 「적층 구조의 일부」를 구성하고 있다고 하는 점에 착안하면「내장 차광막」)으로서 기능할 수 있다. 또, 이 「상측 차광막」내지「내장 차광막」으로 되는 개념에 의하면, 상술의 구성 외에, 게이트 전극(3a)이나 하부 전극(71) 등도 또한, 그것에 포함되는 것으로서 생각할 수 있다. 요는, 가장 넓은 의미로 해석한다는 전제하에, TFT 어레이 기판(10)상에 구축되는 불투명한 재료로 이루어지는 구성이면, 「상측 차광막」내지「내장 차광막」이라고 부를 수 있다.
이상 설명한 전술의 데이터선(6a)의 위, 또한, 실드층(400)의 아래에는, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등, 혹은 바람직하게는, TEOS 가스를 이용한 플라즈마 CVD 법으로 형성된 제 3 층간 절연막(43)이 형성되어 있다. 이 제 3 층간 절연막(43)에는, 상기 실드층(400)과 실드층용 중계층(6a1)을 전기적으로 접속하기 위한 콘택트 홀(803), 및, 제 3 중계층(402)과 제 2 중계층(6a2)을 전기적으로 접속하기 위한 콘택트 홀(804)이 각각 개공되어 있다.
또, 제 2 층간 절연막(42)에 대해서는, 제 1 층간 절연막(41)에 관해서 상술한 바와 같은 소성을 행하지 않는 것에 의해, 용량 전극(300)의 계면 부근에 발생하는 스트레스의 완화를 도모하도록 하더라도 좋다.
마지막으로, 제 6 층에는, 상술한 바와 같이 화소 전극(9a)이 매트릭스 형상으로 형성되고, 해당 화소 전극(9a)상에 배향막(16)이 형성되어 있다. 그리고, 이 화소 전극(9a) 아래에는, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리 콘막이나 산화 실리콘막 등, 혹은 바람직하게는 BPSG로 이루어지는 제 4 층간 절연막(44)이 형성되어 있다. 이 제 4 층간 절연막(44)에는, 화소 전극(9a) 및 상기 한 제 3 중계층(402) 사이를 전기적으로 접속하기 위한 콘택트 홀(89)이 개공되어 있다. 또한, 본 실시예에서는 특히, 제 4 층간 절연막(44)의 표면은, CMP(Chemical Mechanical Polishing) 처리 등에 의해 평탄화되어 있고, 그 아래쪽에 존재하는 각종 배선이나 소자 등에 의한 단차에 기인하는 액정층(50)의 배향 불량을 저감한다. 단, 이와 같이 제 4 층간 절연막(44)에 평탄화 처리를 실시하는 것 대신에, 또는 부가하여, TFT 어레이 기판(10), 하지 절연막(12), 제 1 층간 절연막(41), 제 2 층간 절연막(42) 및 제 3 층간 절연막(43) 중 적어도 하나에 홈을 파서, 데이터선(6a) 등의 배선이나 TFT(30) 등을 매립하는 것에 의해, 평탄화 처리를 행하더라도 좋다.
이러한 구성으로 이루어지는 본 실시예의 전기 광학 장치에 있어서는 특히, 제 2 층으로서, 게이트 전극(3a)과 동일막으로서 형성된 중계층(719)이 존재하고, 또한, 제 3 층에 위치하는 축적 용량(70)의 하부 전극(71)과 제 6 층에 위치하는 화소 전극(9a)이, 이 중계층(719)을 거쳐서 전기적으로 접속되어 있는 것에 특징이 있다.
이와 같이, 하부 전극(71) 및 화소 전극(9a)이, 이들 각각으로부터 보아, 보다 하층에 위치하는 중계층(719)을 거쳐서 접속되어 있는 것에 의해, 해당 중계층(719)과 하부 전극(71)과의 전기적 접속점, 특히 하부 전극(71)에 착안한 전기적 접속점은, 해당 하부 전극(71)의 하측에 위치하는 것으로 된다(도 4에 있어서 의 콘택트 홀(881) 참조).
이러한 구조에 의해, 본 실시예의 전기 광학 장치에 있어서는, 다음과 같은 작용 효과가 연주되게 된다. 이 점에 대해서는, 상술한 바와 같은 구조를 채용하지 않는 전기 광학 장치를 상정하여, 이것과의 대비를 행하면 보다 명료하게 된다. 이하에서는, 이것을 도 5를 참조하면서 설명하는 것으로 한다. 여기서 도 5는, 도 4와의 대비를 행하기 위한 구조를 나타내는 동시점의 단면도이다. 또, 설명의 편의상, 도 4 및 도 5 사이에서는, 실질적으로 동일한 요소를 지시하는 경우에는, 동일한 부호를 이용하여 설명하는 것으로 한다. 또, 이 대비예는, 앞에서의 실시예에 있어서의 대비에 불과하고, 이 구성도 본 발명에 포함되는 것이다.
우선, 도 4에 있어서는, 이미 기술한 바와 같이, 하부 전극(71)과 중계층(719)은, 양자 사이에 형성된 제 1 층간 절연막(41)에 개공된 콘택트 홀(881)을 거쳐서 전기적으로 접속되어 있다. 따라서, 하부 전극(71)에 있어서의, 중계층(719)에 대한 전기적 접속점은, 해당 하부 전극(71)의 「하측」에 위치한다고 말할 수 있다.
이것에 반하여, 도 5에 있어서는, 중계층(719)이 존재하지 않고, 따라서, 하부 전극(71')과 화소 전극(9a)과의 전기적 접속은, 해당 하부 전극(71')의 상측에 전기적 접속점을 갖는 콘택트 홀(8821)을 거쳐서 실현되어 있다. 보다 자세하게는, 콘택트 홀(8821)은, 제 2 층간 절연막(42)과 유전체막(75a, 75b)에 개공되어 있고, 제 2 중계층(6a21)은, 해당 제 2 층간 절연막(42)의 표면 및 콘택트 홀(8821)을 매립하도록 형성되어 있는 것을 알 수 있다. 이후의 보다 상층의 구조 에 대해서는 도 4와 대략 마찬가지이다.
그리고, 이러한 구조에서는, 하부 전극(71') 및 화소 전극(9a) 사이의 전기적 접속을 실현하기 위해서는, 도 5에 있어서 분명한 바와 같이, 하부 전극(71')의 「상측」을 이용해야만 하는 것이다. 또한, 이것에 따라, 이 경우에 있어서는, 축적 용량(70')을 구성하는 유전체막(75) 및 용량 전극(300)「만」에 대한 에칭 공정을 실시해야만 한다(도면 중 파선 참조). 왜냐하면, 하부 전극(71')의 상측과의 전기적 접속을 도모하도록, 해당 하부 전극(71')의 표면이 위쪽으로부터 보는 것 같은 상태를 현출해야만 하기 때문이다.
그러나, 상술한 바와 같은 에칭 공정에는 곤란이 따른다. 이러한 것도, 하부 전극(71')이나 유전체막(75)은 통상 가급적 얇게 되도록 형성되어 있기 때문이다. 또, 본 실시예에 있어서는 특히, 유전체막(75)이, 상술한 바와 같이 질화 실리콘막 등을 포함하고 있고, 그 만큼, 산화 실리콘막이 얇게 되어 있다. 용량 전극(300)을, 예컨대, 폴리실리콘 혹은 텅스텐 실리사이드, 또는 그들의 적층막으로 형성했을 때에는, 용량 전극(300)의 에칭은, 유전체막인 산화 실리콘막의 에칭 레이트가 용량 전극(300)의 에칭 레이트보다도 상당히 늦어지는 에칭 조건을 선택하여, 용량 전극(300)의 에칭이 유전체막에서 멈추도록 할 수 있다. 그러나, 유전체막중의 산화 실리콘막이 얇게 되면, 에칭은 유전체막을 관통하고, 나아가서는 화소 전극측 용량 전극도 용이하게 에칭해 버린다. 따라서, 이러한 경우에 있어서는, 하부 전극(71')에 있어서, 이른바「관통」 등을 생기게 해버릴 가능성이 크다. 이렇게 되면, 나쁜 경우에는, 축적 용량(70)을 구성하는 용량 전극(300) 및 하부 전 극(71') 사이에 단락을 생기게 할 우려 등도 발생된다.
그런데, 본 실시예에 있어서는, 도 5에 도시하는 바와 같이, 그와 같은 곤란한 에칭 공정을 거칠 필요가 전혀 없기 때문에, 하부 전극(71) 및 화소 전극(9a) 사이의 전기적 접속을 양호하게 실현할 수 있는 것이다. 이것은, 중계층(719)을 거쳐서 양자 사이의 전기적 접속을 실현하고 있기 때문이다. 또한, 같은 이유에서, 본 실시예에 의하면, 용량 전극(300) 및 하부 전극(71) 사이에서 단락이 발생하는 등의 가능성은 대단히 작다. 즉, 결함없는 축적 용량(70)을 적합하게 형성하는 것이 가능한 것이다.
이상과 같이, 본 실시예에 있어서는, 축적 용량(70) 및 화소 전극(9a) 사이의 전기적 접속을 양호하게 실현할 수 있고, 또한 축적 용량(70)에 불필요한 결함을 발생시킬 우려가 지극히 저감되는 것에 의해, 보다 양호한 동작이 가능한 전기 광학 장치를 제공할 수 있다.
또, 상기 실시예에 있어서, 중계층(719)은, 게이트 전극(3a)과 동일막으로서 형성되어 있지만, 본 발명은 이러한 형태에 한정되는 것이 아니다. 예컨대, 상기 실시예에서는 제 3 층에 형성되어 있었던 축적 용량(70)을, 여러 가지의 사정에 의해, 보다 상층에 형성한다고 하는 경우도 생각되므로, 그 경우에 있어서는, 게이트 전극(3a)보다도 상층에 중계층이 위치한다고 하는 경우도 상정할 수 있다. 또한, 각 구성 요소의 입체적·평면적인 레이아웃에 대해서도, 본 발명은, 상기 실시예와 같은 형태에 한정되는 것이 아니다. 도 1 내지 도 4 등과는 별도의 여러 가지의 형태가 생각될 수 있다.
또한, 상술에 있어서는, 축적 용량(70)은, 아래로부터 순서대로 화소 전위측 용량 전극, 유전체막 및 고정 전위측 용량 전극이라는 3층 구조를 구성했었지만, 경우에 따라서는, 이것과는 반대의 구조를 구성하도록 하더라도 좋다. 이 경우에 있어서는 예컨대, 상부 전극인 화소 전위측 용량 전극을, 고정 전위측 용량 전극의 면적보다도 큰 면적을 갖도록, 즉 전자가 후자에 대하여 평면적으로 잉여의 면을 갖도록 형성하고, 또한 해당 잉여의 면을, 중계층(719)으로 통하는 콘택트 홀의 형성 위치에 대응하도록 배치하면 좋다. 이것에 의하면, 중계층(719)과 화소 전위측 용량 전극의 전기적 접속은, 이 콘택트 홀을 거치는 것에 의해 용이하게 실현할 수 있다.
이와 같이, 본 발명에 말하는 「화소 전위측 용량 전극」이, 축적 용량(70)에 있어서의「하부」전극(71)을 구성하는 것이 아니고(상기 실시예 참조), 그 상부 전극을 구성하도록 하더라도 좋다.
(제조 프로세스)
이하에서는, 상기 실시예에 유사한 전기 광학 장치의 제조 방법에 대하여, 도 6 및 도 7을 참조하면서 설명한다. 여기서, 도 6 및 도 7은, 본 실시예에 따른 전기 광학 장치의 제조 방법을, 순서에 따라 나타내는 공정 단면도이다.
우선, 도 6의 공정(1)에 도시하는 바와 같이, 석영 기판, 하드 유리, 실리콘 기판 등의 TFT 어레이 기판(10)을 준비한다. 여기서, 바람직하게는 N2(질소) 등의 불활성 가스 분위기에서 약 900∼1300℃의 고온으로 어닐링 처리하고, 후에 실시되는 고온 프로세스로 TFT 어레이 기판(10)에 발생하는 왜곡이 적어지도록 전처리해 놓는다.
계속해서, 이와 같이 처리된 TFT 어레이 기판(10)의 전면에, Ti, Cr, W, Ta, Mo 등의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링에 의해, 100∼500nm 정도의 막두께, 바람직하게는 200nm의 막두께의 전구막을 형성한다. 그리고, 포토리소그래피 및 에칭에 의해, 평면 형상이 스트라이프 형상인 주사선(11a)을 형성한다. 다음에, 주사선(11a)상에, 예컨대, 상압 또는 감압 CVD 법 등에 의해 TEOS(테트라·에틸·오르소·실리케이트) 가스, TEB(테트라·에틸·보레이트) 가스, TMOP(테트라·메틸·옥시·포스레이트) 가스 등을 이용하여, NSG(nondoped silicate galas), PSG(phosphorus silicate glass), BSG(boron silicate glass), BPSG(boron phosphorus silicate glass) 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 하지 절연막(12)을 형성한다. 이 하지 절연막(12)의 막두께는, 예컨대 약 500∼2000nm 정도로 한다.
계속해서, 하지 절연막(12)상에, 약 450∼550℃, 바람직하게는 약 500℃의 비교적 저온 환경속에서, 유량 약 400∼600cc/min의 모노실란 가스, 디실란 가스 등을 이용한 감압 CVD(예컨대, 압력 약 20∼40Pa의 CVD)에 의해, 아모포스 실리콘막을 형성한다. 그 후, 질소 분위기속에서, 약 600∼700℃로써 약 1∼10 시간, 바람직하게는 4∼6 시간의 열처리를 실시함으로써, p-Si(폴리실리콘)막을 약 50∼200nm의 두께, 바람직하게는 약 100nm의 두께로 될 때까지 고상 성장시킨다. 고상 성장시키는 방법으로서는, RTA를 사용한 어닐링 처리이더라도 좋고, 엑시머 레이저 등을 이용한 레이저 어닐링이더라도 좋다. 이 때, 화소 스위칭용의 TFT(30)를, n 채널형으로 하는지, p 채널형으로 하는지에 따라서, V 족 원소나 III 족 원소의 도우펀트를 약간 이온 주입 등에 의해 도핑하더라도 좋다. 그리고, 포토리소그래피 및 에칭에 의해, 소정 패턴을 갖는 반도체층(1a)을 형성한다.
다음에, 도 6의 공정(2)에 도시하는 바와 같이, TFT(30)를 구성하는 반도체층(1a)을 약 900∼1300℃의 온도, 바람직하게는 약 1000)℃의 온도에 의해 열산화하여 하층 게이트 절연막을 형성하고, 경우에 따라, 이것에 계속하여 감압 CVD 법 등에 의해 상층 게이트 절연막을 형성함으로써, 일층 또는 다층의 고온 산화 실리콘막(HTO 막)이나 질화 실리콘막으로 이루어지는(게이트 절연막을 포함함) 절연막(2)을 형성한다. 이 결과, 반도체층(1a)은, 약 30∼150nm의 두께, 바람직하게는 약 35∼50nm의 두께로 되고, 절연막(2)의 두께는, 약 20∼150nm의 두께, 바람직하게는 약 30∼100nm의 두께로 된다.
계속해서, 화소 스위칭용의 TFT(30)의 임계 전압 Vth를 제어하기 위해서, 반도체층(1a) 중 n 채널 영역 혹은 p 채널 영역에, 붕소 등의 도우펀트를 미리 설정된 소정량만 이온 주입 등에 의해 도핑한다.
계속해서, 전술의 하지 절연막(12)에 대하여, 주사선(11a)으로 통하는 홈(12cv)을 형성한다. 이 홈(12cv)은, 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 형성한다.
다음에, 도 6의 공정(3)에 도시하는 바와 같이, 감압 CVD 법 등에 의해 폴리 실리콘막을 퇴적하고, 또한 인(P)을 열확산하여, 이 폴리실리콘막을 도전화한다. 이 열확산 대신에, P 이온을 폴리실리콘막의 성막과 동시에 도입한 도핑된 실리콘막을 이용하여도 좋다. 이 폴리실리콘막의 막두께는, 약 100∼500nm의 두께, 바람직하게는 약 350nm 정도이다. 그리고, 포토리소그래피 및 에칭에 의해, TFT(30)의 게이트 전극부를 포함해서 소정의 패턴의 게이트 전극(3a)을 형성한다. 그리고, 본 제조 방법에 있어서는, 이 게이트 전극(3a) 형성시에 있어서, 이것에 연장되는 측벽부(3b)도 또한 동시에 형성되게 된다. 이 측벽부(3b)는, 전술의 폴리실리콘막의 퇴적이 홈(12cv)의 내부에 대해서도 행해지는 것에 의해 형성된다. 이 때, 해당 홈(12cv)의 밑바닥이 주사선(11a)에 접하고 있는 것에 의해, 측벽부(3b) 및 주사선(11a)은 전기적으로 접속되게 된다. 더욱이, 본 제조 방법에서는 특히, 이 게이트 전극(3a)의 패터닝시, 이것과 동시에, 중계층(719)도 또한 형성되는 것으로 된다. 이 패터닝에 의해, 중계층(719)은, 도 2에 나타내는 바와 같은 평면 형상을 갖도록 성형된다.
계속해서, 상기 반도체층(1a)에 대하여, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c), 및, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성한다.
여기서는, TFT(30)을 LDD 구조를 갖는 n 채널형의 TFT로 하는 경우를 설명하면, 구체적으로 우선, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성하기 위해서, 게이트 전극(3a)을 마스크로 하여, P 등의 V 족원소의 도우펀트를 저농도로(예컨대, P 이온을 1∼3 ×1013cm2의 도우즈량에 의해) 도핑한다. 이것에 의해 게이트 전극(3a) 아래의 반도체층(1a)은 채널 영역(1a')으로 된다. 이 때 게이트 전극(3a)이 마스크의 역활을 다하는 것에 의해, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)은 자기 정합적으로 형성되게 된다.
다음에, 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해서, 게이트 전극(3a)보다도 폭이 넓은 평면 패턴을 갖는 레지스트층을 게이트 전극(3a)상에 형성한다. 그 후, P 등의 V 족 원소의 도우펀트를 고농도로(예컨대, P 이온을 1∼3 ×1015/cm2의 도우즈량에 의해) 도핑한다.
또, 이와 같이 저농도와 고농도의 2단계로 나누어, 도핑을 행하지 않더라도 좋다. 예컨대, 저농도의 도핑를 행하지 않고서, 오프셋 구조의 TFT로 하여도 좋고, 게이트 전극(3a)(게이트 전극)을 마스크로 하여, P 이온·B 이온 등을 이용한 이온 주입 기술에 의해 셀프 얼라인형의 TFT로 하여도 좋다. 이 불순물의 도핑에 의해, 게이트 전극(3a)은 더욱 저저항화된다.
다음에, 도 6의 공정(4)에 도시하는 바와 같이, 게이트 전극(3a)상에, 예컨대, TEOS 가스, TEB 가스, TMOP 가스 등을 이용한 상압 또는 감압 CVD 법 등에 의해, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막으로 이루어지는 제 1 층간 절연막(41)을 형성한다. 이 제 1 층간 절연막(41)의 막두께는, 예컨대 약 500∼2000nm 정도로 한다. 여기서 바람직하게는, 800℃ 정도의 고온으로 어닐링 처리하여, 제 1 층간 절연막(41)의 막질을 향상시켜 놓는다.
계속해서, 제 1 층간 절연막(41)에 대한 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해, 콘택트 홀(83) 및 콘택트 홀(881)을 개공한다. 이 때, 전자는 반도체층(1a)의 고농도 드레인 영역(1e)으로 통하도록, 후자는 중계층(719)으로 통하도록, 각각 형성된다.
다음에, 도 6의 공정(5)에 도시하는 바와 같이, 제 1 층간 절연막(41)상에, Pt 등의 금속막을, 스퍼터링에 의해, 100∼500nm 정도의 막두께로 성막하여, 소정 패턴을 갖는 하부 전극(71)의 전구막을 형성한다. 이 때, 전술의 금속막의 성막은, 콘택트 홀(83) 및 콘택트 홀(881)의 양자가 매립되도록 행해지고, 이것에 의해, 고농도 드레인 영역(1e) 및 중계층(719)과 하부 전극(71)과의 전기적 접속이 도모된다. 계속해서, 이 하부 전극(71)의 전구막에 대한 패터닝 처리를 실시하는 것에 의해, 하부 전극(71)을 형성한다.
또한 계속해서, 하부 전극(71)상에, 유전체막(75)을 형성한다. 이 유전체막(75)은, 절연막(2)의 경우와 마찬가지로, 일반적으로 TFT 게이트 절연막을 형성하는데 이용되는 각종의 공지 기술에 의해 형성 가능하다. 본 실시예에 있어서는 특히, 우선, 산화 실리콘막(75a)이 전술의 열산화, 혹은 CVD 법 등에 의해서 형성되고, 그 후에, 질화 실리콘막(75b)이 플라즈마 CVD 법 등에 의해서 형성된다. 이 유전체막(75)은, 얇게 할수록, 축적 용량(70)은 커지기 때문에, 결국, 막파괴 등의 결함이 발생하지 않는 것을 조건으로, 막두께 50nm 이하의 극히 얇은 절연막으로 되도록 형성하면 유리하다. 계속해서, 유전체막(75)상에, Al 등의 금속막을, 스퍼터링에 의해, 약 100∼500nm 정도의 막두께로 성막하여, 용량 전극(300)의 전구막을 형성한다.
다음에, 도 6의 공정(6)에 도시하는 바와 같이, 유전체막(75)의 산화 실리콘막(75a)의 전구막에 대한 패터닝은 실시하지 않고서, 질화 실리콘막(75b)의 전구막이 화소 전위측 용량 전극의 하부 전극(71)보다 조금 큰 사이즈로 패터닝되고, 용량 전극(300)의 전구막에 대하여 하부 전극(71)과 거의 같은 크기로 하는 패터닝만을 실시하도록 하여도 좋다. 이 경우에 있어서는, 용량 전극(300)의 형성에 따라, 해당 용량 전극(300)과 전술의 하부 전극(71)에 의해 사이에 유지되는 부분이, 실질적으로 유전체막(75)으로서 해당되게 된다(도 4 참조).
또, 도 7의 공정(6)에 있어서는, 전술의 유전체막(75)의 전구막 및 용량 전극(300)의 전구막을 한번에 패터닝하는 것에 의해, 유전체막(75) 및 용량 전극(300)을 형성하여, 축적 용량(70)을 완성시키더라도 좋다.
이와 같이, 본 실시예에 있어서는, 고정 전위측 용량 전극인 용량 전극(300)의 면적이, 화소 전위측 용량 전극인 하부 전극(71) 및 유전체막(75)의 면적보다도 크게 되도록 형성하는 것에 의해 해당 축적 용량(70)을 형성함으로써, 보다 넓은 전극 면적으로 유전체막을 사이에 유지하는 것, 구체적으로는, 해당 축적 용량(70)을 구성하는 3요소의 측면도 콘덴서로서 이용하는 것이 가능해져, 이것에 의한 용량값의 증대화를 전망할 수 있다. 즉, 본 실시예에 의하면, 쓸데없는 평면적 확대를 갖지 않고서, 즉 화소 개구율을 저하시키는 일없이, 비교적 큰 용량값을 갖는 축적 용량을 제조할 수 있다. 이러한 관점에서, 예컨대, 하부 전극(71)을 비교적 두껍게 형성하는 것 등으로 하면, 상기 측면의 면적은 커져, 효율적으로 용량값을 벌 수 있다. 또한, 도면으로부터 판독할 수 있듯이, 이러한 형태로 하여 놓으면, 유전체막(75)이 하부 전극(71)을 덮도록 형성되어 있는 것에 의해, 용량 전극(300) 및 하부 전극(71) 사이의 단락을 발생시킬 우려를 저감할 수도 있다.
또한, 본 형태에 의하면, 상술한 바와 같이 패터닝을 실시함으로써, 종래와 같이, 고정 전위측 용량 전극 및 유전체막만을 에칭하고, 그 아래에 위치하는 화소 전위측 용량 전극은 그대로 남겨둔다고 하는 곤란한 과제를 안게 되는 일이 없다. 그 결과, 본 발명에서는, 용이하고, 또한, 신뢰성 높게, 축적 용량을 제조할 수 있다.
다음에, 도 7의 공정(7)에 도시하는 바와 같이, 예컨대, TEOS 가스 등을 이용한 상압 또는 감압 CVD 법에 의해, 바람직하게는 플라즈마 CVD 법에 의해, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제 2 층간 절연막(42)을 형성한다. 용량 전극(300)에 알루미늄을 이용한 경우에는, 플라즈마 CVD에서 저온 성막해야 한다. 이 제 2 층간 절연막(42)의 막두께는, 예컨대 약 500 ∼1500nm 정도로 한다. 계속해서, 제 2 층간 절연막(42)에 대한 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해, 콘택트 홀(81, 801 및 882)을 개공한다. 이 때, 콘택트 홀(81)은 반도체층(1a)의 고농도 소스 영역(1d)으로 통하도록, 콘택트 홀(801)은 용량 전극(300)으로 통하도록, 또한, 콘택트 홀(882)은 중계층(719)으로 통하도록, 각각 형성된다.
계속해서, 도 7의 공정(8)에 도시하는 바와 같이, 제 2 층간 절연막(42)상의 전(全)면에, 스퍼터링 등에 의해, 차광성의 Al 등의 저저항 금속이나 금속 실리사이드 등을 금속막으로 하여, 약 100∼500nm 정도의 두께, 바람직하게는 약 300nm로 퇴적한다. 그리고, 포토리소그래피 및 에칭에 의해, 소정 패턴을 갖는 데이터선(6a)을 형성한다. 이 때, 당해 패터닝시에 있어서는, 실드층용 중계층(6a1) 및 제 2 중계층(6a2)도 또한 동시에 형성된다. 실드층용 중계층(6a1)은, 콘택트 홀(801)을 덮도록 형성되고, 또한 제 2 중계층(6a2)은, 콘택트 홀(882)을 덮도록 형성되는 것으로 된다. 계속해서, 이들의 상층의 전(全)면에 플라즈마 CVD 법 등에 의해서 질화 티탄으로 이루어지는 막을 형성한 후, 이것이 데이터선(6a)상에만 잔존하도록 패터닝 처리를 실시한다(도 7의 공정(8)에 있어서의 부호(41TN) 참조). 단, 해당 질화 티탄으로 이루어지는 층을 실드층용 중계층(6a1) 및 제 2 중계층(6a2)상에도 잔존하도록 형성하여도 좋고, 경우에 따라서는, TFT 어레이 기판(10)의 전(全)면에 관해서 잔존하도록 형성하더라도 좋다. 또한, 알루미늄의 성막시에 동시에 성막하여, 일괄해서 에칭하더라도 좋다(이점, 도 4와는 약간 구성이 다른 것으로 됨).
다음에, 도 7의 공정(9)에 도시하는 바와 같이, 데이터선(6a) 등의 위를 덮도록, 예컨대 TEOS 가스 등을 이용한 상압 또는 감압 CVD 법에 의해, 바람직하게는 저온 성막할 수 있는 플라즈마 CVD 법에 의해, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제 3 층간 절연막(43)을 형성한다. 이 제 3 층간 절연막(43)의 막두께는, 예컨대 약 500∼1500nm 정도로 한다. 계속해서, 제 3 층간 절연막(43)에 대한 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해, 콘택트 홀(803 및 804)을 개공한다. 이 때, 콘택트 홀(803)은 상기 실드층용 중계층(6a1)으로 통하도록, 또 한, 콘택트 홀(804)은 제 2 중계층(6a2)으로 통하도록, 각각 형성되게 된다.
계속해서, 제 3 층간 절연막(43)의 위에는, 스퍼터링법, 혹은 플라즈마 CVD 법 등에 의해, 실드층(400)을 형성한다. 여기서 우선, 제 3 층간 절연막(43)의 바로 위에는, 예컨대 알루미늄 등의 저저항인 재료로 제 1 층을 형성하고, 계속하여, 해당 제 1 층상에, 예컨대 질화 티탄 등 기타 후술의 화소 전극(9a)을 구성하는 ITO와 전식을 발생하지 않는 재료로 제 2 층을 형성하고, 마지막으로, 제 1 층 및 제 2 층을 함께 패터닝하는 것에 의해, 2 층 구조를 갖는 실드층(400)이 형성되게 된다. 또, 이 때, 실드층(400)과 함께, 제 3 중계층(402)도 또한 형성된다.
계속해서, 예컨대 TEOS 가스 등을 이용한 상압 또는 감압 CVD 법에 의해, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제 4 층간 절연막(44)을 형성한다. 이 제 4 층간 절연막(44)의 막두께는, 예컨대 약 500∼1500nm 정도로 한다. 계속해서, 제 4 층간 절연막(44)에 대한 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해, 콘택트 홀(89)을 개공한다. 이 때, 콘택트 홀(89)은 상기 제 3 중계층(402)으로 통하도록 형성되게 된다.
계속해서, 제 4 층간 절연막(44)상에, 스퍼터링 처리 등에 의해, ITO 막 등의 투명 도전성막을, 약 50∼200nm의 두께로 퇴적한다. 그리고, 포토리소그래피 및 에칭에 의해, 화소 전극(9a)을 형성한다. 또, 당해 전기 광학 장치를, 반사형으로서 이용하는 경우에는, Al 등의 반사율이 높은 불투명한 재료에 의해서 화소 전극(9a)을 형성하더라도 좋다. 계속해서, 화소 전극(9a)의 위에, 폴리이미드계의 배향막의 도포액을 도포한 후, 소정의 프리 틸트각을 갖도록, 또한 소정 방향에서 러빙 처리를 실시하는 것 등에 의해, 배향막(16)이 형성된다.
한편, 대향 기판(20)에 있어서는, 유리 기판 등이 우선 준비되고, 프레임으로서의 차광막이, 예컨대 금속 크롬을 스퍼터링한 후, 포토리소그래피 및 에칭을 거쳐서 형성된다. 또, 이들의 차광막은, 도전성일 필요는 없고, Cr, Ni, Al 등의 금속 재료 외에, 카본이나 Ti를 포토레지스트에 분산한 수지 블랙(resin black) 등의 재료로 형성하더라도 좋다.
그 후, 대향 기판(20)의 전면에 스퍼터링 처리 등에 의해, ITO 등의 투명 도전성막을, 약 50∼200nm의 두께로 퇴적함으로써, 대향 전극(21)을 형성한다. 또한, 대향 전극(21)의 전(全)면에 폴리이미드계의 배향막의 도포액을 도포한 후, 소정의 프리 틸트각을 갖도록, 또한 소정 방향에서 러빙 처리를 실시하는 것 등에 의해, 배향막(22)이 형성된다.
마지막으로, 상술한 바와 같이, 각 층이 형성된 TFT 어레이 기판(10)과 대향 기판(20)은, 배향막(16 및 22)이 대면하도록 밀봉재에 의해 접합되고, 진공 흡인 등에 의해, 양 기판 사이의 공간에, 예컨대 복수종의 네마틱 액정을 혼합하여 이루어지는 액정이 흡인되어, 소정 층두께의 액정층(50)이 형성된다.
이상 설명한 제조 프로세스에 의해, 상술한 실시예의 전기 광학 장치를 제조할 수 있다.
또, 상술에 있어서, 축적 용량(70)은, 우선, 하부 전극(71)이 형성된 후, 유전체막(75) 및 용량 전극(300)이 형성되도록 제조되어 있었지만, 본 발명에서는, 이것 대신에, 하부 전극(71), 유전체막(75) 및 용량 전극(300) 각각의 전구막을 형성한 후, 이들에 대한 일시의 패터닝 처리에 의해서 형성하도록 하더라도 좋다.
(전기 광학 장치의 전체 구성)
이하에서는, 이상과 같이 구성된 본 실시예에 있어서의 전기 광학 장치의 전체 구성을 도 8 및 도 9를 참조하여 설명한다. 또, 도 8은, TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 함께 대향 기판(20)측으로부터 본 평면도이며, 도 9는 도 8의 H-H' 단면도이다.
도 8 및 도 9에 있어서, 본 실시예에 따른 전기 광학 장치에서는, TFT 어레이 기판(10)과 대향 기판(20)이 대향 배치되어 있다. TFT 어레이 기판(10)과 대향 기판(20) 사이에는, 액정층(50)이 봉입되어 있고, TFT 어레이 기판(10)과 대향 기판(20)은, 화상 표시 영역(10a)의 주위에 위치하는 밀봉 영역에 마련된 밀봉재(52)에 의해 서로 접착되어 있다.
밀봉재(52)는, 양 기판을 접합하기 위해서, 예컨대 자외선 경화 수지, 열경화 수지 등으로 이루어지고, 자외선, 가열 등에 의해 경화시켜진 것이다. 또한, 이 밀봉재(52)중에는, 본 실시예에 있어서의 전기 광학 장치를, 액정 장치가 프로젝터 용도와같이 소형으로 확대 표시를 행하는 액정 장치에 적용하는 것이면, 양 기판 사이의 거리(기판간 갭)을 소정값으로 하기 위한 유리 섬유, 혹은 유리 비즈 등의 갭재(스페이서)가 산포되어 있다. 혹은, 당해 전기 광학 장치를 액정 디스플레이나 액정 텔레비젼과 같이 대형으로 등배 표시를 행하는 액정 장치에 적용하는 것이면, 이러한 갭재는, 액정층(50)중에 포함되어도 좋다.
밀봉재(52)의 외측 영역에는, 데이터선(6a)에 화상 신호를 소정의 타이밍으로 공급함으로써 해당 데이터선(6a)을 구동하는 데이터선 구동 회로(101) 및 외부 회로 접속 단자(102)가 TFT 어레이 기판(10)의 한 변을 따라 마련되어 있고, 주사선(11a) 및 게이트 전극(3a)에 주사 신호를 소정의 타이밍으로 공급함으로써, 게이트 전극(3a)을 구동하는 주사선 구동 회로(104)가, 이 한 변에 인접하는 두 변을 따라 마련되어 있다.
또, 주사선(11a) 및 게이트 전극(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는 것이라면, 주사선 구동 회로(104)는 한쪽만이라도 좋은 것은 말할 필요도 없다. 또한, 데이터선 구동 회로(101)를 화상 표시 영역(10a)의 변을 따라 양측에 배열하더라도 좋다.
TFT 어레이 기판(10)이 남는 한 변에는, 화상 표시 영역(10a)의 양측에 마련된 주사선 구동 회로(104) 사이를 잇기 위한 복수의 배선(105)이 마련되어 있다.
또한, 대향 기판(20)의 코너부의 적어도 1개소에 있어서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적으로 도통을 취하기 위한 도통재(106)가 마련되어 있다.
도 9에 있어서, TFT 어레이 기판(10)상에는, 화소 스위칭용의 TFT나 주사선, 데이터선 등의 배선이 형성된 후의 화소 전극(9a)상에, 배향막이 형성되어 있다. 한편, 대향 기판(20)상에는, 대향 전극(21) 외에, 최상층 부분에 배향막이 형성되어 있다. 또한, 액정층(50)은, 예컨대 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 이루어지고, 이들 한 쌍의 배향막 사이에서, 소정의 배향 상태를 취한다.
또, TFT 어레이 기판(10)상에는, 이들 데이터선 구동 회로(101), 주사선 구동 회로(104) 등에 부가하여, 복수의 데이터선(6a)에 화상 신호를 소정의 타이밍으로 인가하는 샘플링 회로, 복수의 데이터선(6a)에 소정 전압 레벨의 프리차지 신호를 화상 신호에 선행하여 각각 공급하는 프리차지 회로, 제조 도중이나 출하시의 당해 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성하더라도 좋다.
또한, 상술한 각 실시예에 있어서는, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)상에 마련하는 대신에, 예컨대 TAB(Tape Automated Bonding) 기판상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 마련된 이방성 도전 필름을 거쳐서 전기적 및 기계적으로 접속하도록 하더라도 좋다. 또한, 대향 기판(20)의 투사광이 입사하는 쪽 및 TFT 어레이 기판(10)의 출사광이 출사하는 쪽에는, 각각, 예컨대 TN(Twisted Nematic) 모드, VA(Vertically Aligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀리 화이트 모드·노멀리 블랙 모드별로 그에 따라서, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향에서 배치된다.
(전자 기기)
다음에, 이상 상세히 설명한 전기 광학 장치를 광밸브로서 이용한 전자 기기의 일례인 투사형 컬러 표시 장치의 실시예에 대하여, 그 전체 구성, 특히 광학적 인 구성에 대하여 설명한다. 여기서, 도 10은, 투사형 컬러 표시 장치의 도식적 단면도이다.
도 10에 있어서, 본 실시예에 있어서의 투사형 컬러 표시 장치의 일례인 액정 프로젝터(1100)는, 구동 회로가 TFT 어레이 기판상에 탑재된 액정 장치를 포함하는 액정 모듈을 3개 준비하고, 각각 RGB 용의 광밸브(100R, 100G 및 100B)로서 이용한 프로젝터로서 구성되어 있다. 액정 프로젝터(1100)에서는, 메탈 할라이드 램프 등의 백색 광원의 램프 유닛(1102)으로부터 투사광이 발생하면, 3장의 미러(1106) 및 2장의 다이클로익 미러(1108)에 의해서, RGB의 삼원색에 대응하는 광성분 R, G 및 B로 나누어지고, 각 색에 대응하는 광밸브(100R, 100G 및 100B)에 각각 인도된다. 이 때 특히, B 광은, 긴 광로에 의한 광손실을 막기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)을 거쳐서 인도된다. 그리고, 광밸브(100R, 100G 및 100B)에 의해 각각 변조된 삼원색에 대응하는 광성분은, 다이클로익 프리즘(1112)에 의해 재차 합성된 후, 투사 렌즈(1114)를 거쳐서 스크린(1120)에 컬러 화상으로서 투사된다.
본 발명은, 상술한 실시예에 한정되는 것이 아니라, 청구의 범위 및 명세서 전체로부터 판독할 수 있는 발명의 요지, 혹은 사상에 반하지 않는 범위에서 적절히 변경 가능하고, 그와 같은 변경을 수반하는 전기 광학 장치 및 그 제조 방법 및 전자 기기도 또한, 본 발명의 기술적 범위에 포함되는 것이다. 전기 광학 장치로서는, 전기 영동 장치나 EL(일렉트로루미네슨스) 장치나 전자 방출 소자를 이용한 장치(Field Emission Display 및 Surface-Conduction Electron-Emitter Display) 등에 적용할 수 있다.
본 발명에 의하면, TFT의 장기 수명화를 도모하고, 보다 고품질인 화상을 표시하는 것이 가능한 전기 광학 장치를 제공할 수 있으며, 또한, 그와 같은 전기 광학 장치를 구비하여 이루어지는 전자 기기를 제공할 수 있다.

Claims (17)

  1. 전기 광학 장치로서,
    기판상에, 제 1 방향으로 연장되는 데이터선과,
    상기 데이터선에 교차하는 제 2 방향으로 연장되는 주사선과,
    상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터와,
    상기 데이터선보다 하층에 형성되고, 상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과,
    상기 데이터선보다 상층에 형성된 용량선과,
    상기 축적 용량의 화소 전위측 용량 전극과 상기 화소 전극 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 1 중계층과,
    상기 축적 용량의 고정 전위측 용량 전극과 상기 용량선 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 2 중계층을 구비하고,
    상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층에는, 질화막이 포함되어 있는 것을 특징으로 하는
    전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층은, 도전층상에 질화막을 포함하는 것을 특징으로 하는 전기 광학 장치.
  3. 제 2 항에 있어서,
    상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층은, 알루미늄, 질화 티탄막, 질화 실리콘막의 3층 구조인 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항에 있어서,
    상기 제 1 중계층은, 상기 용량선과 동일층으로 형성된 제 3 중계층을 거쳐서 상기 화소 전극에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  5. 제 4 항에 있어서,
    상기 용량선 및 상기 제 3 중계층은, 도전층상에 질화막을 포함하는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 있어서,
    상기 용량선 및 상기 제 3 중계층은, 알루미늄, 질화 티탄막, 질화 실리콘막의 3층 구조인 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항에 있어서,
    상기 화소 전위측 용량 전극은, 상기 박막 트랜지스터가 형성되는 절연막상에 형성된 제 4 중계층을 거쳐서 상기 제 1 중계층에 전기적으로 접속되는 것을 특징으로 하는 전기 광학 장치.
  8. 제 7 항에 있어서,
    상기 제 4 중계층은, 상기 박막 트랜지스터의 게이트 전극과 동일막으로 형성되는 것을 특징으로 하는 전기 광학 장치.
  9. 제 1 항에 있어서,
    상기 주사선은 상기 박막 트랜지스터의 하층에 마련되고, 또한, 상기 박막 트랜지스터의 반도체층상에 마련된 게이트 전극과 콘택트 홀을 거쳐서 접속되는 것을 특징으로 하는 전기 광학 장치.
  10. 제 1 항에 있어서,
    상기 축적 용량의 상기 화소 전위측 용량 전극과 상기 고정 전위측 용량 전극 사이에는, 상이한 재료를 포함하는 복수의 층으로 이루어지고, 또한 그 중 하나의 층은 다른 층에 비해서 고유전율 재료로 이루어지는 층을 포함하는 유전체막인 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 있어서,
    상기 유전체막은, 산화 실리콘막 및 질화 실리콘막으로 이루어지는 것을 특징으로 하는 전기 광학 장치.
  12. 제 1 항에 있어서,
    상기 용량선은, 차광막으로 형성되고, 또한 상기 데이터선을 따라서, 상기 데이터선보다도 폭이 넓게 형성되는 것을 특징으로 하는 전기 광학 장치.
  13. 제 1 항에 있어서,
    상기 화소 전극의 하지(下地)로서 배치된 제 1 절연막과, 상기 용량선의 하 지로서 배치된 제 2 절연막 중, 적어도 상기 제 1 절연막의 표면에는 평탄화 처리가 실시되어 있는 것을 특징으로 하는 전기 광학 장치.
  14. 전자 기기로서,
    기판상에, 제 1 방향으로 연장되는 데이터선과,
    상기 데이터선에 교차하는 제 2 방향으로 연장되는 주사선과,
    상기 데이터선 및 상기 주사선의 교차 영역에 대응하도록 배치된 화소 전극 및 박막 트랜지스터와,
    상기 데이터선보다 하층에 형성되고, 상기 박막 트랜지스터 및 상기 화소 전극에 전기적으로 접속된 축적 용량과,
    상기 데이터선보다 상층에 형성된 용량선과,
    상기 축적 용량의 화소 전위측 용량 전극과 상기 화소 전극 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 1 중계층과,
    상기 축적 용량의 고정 전위측 용량 전극과 상기 용량선 사이를 전기적으로 접속하고, 상기 데이터선과 동일층으로 형성된 제 2 중계층을 구비하고,
    상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층에는, 질화막이 포함되어 있는 전기 광학 장치를
    구비하여 이루어지는 것을 특징으로 하는 전자 기기.
  15. 전기 광학 장치의 제조 방법으로서,
    기판상에, 박막 트랜지스터를 형성하는 공정과,
    상기 박막 트랜지스터의 게이트 전극상에 제 1 층간 절연막을 형성하는 공정과,
    상기 제 1 층간 절연막의 상측에, 아래로부터 순서대로, 화소 전위측 용량 전극, 유전체막 및 고정 전위측 용량 전극을 형성하여, 축적 용량을 형성하는 공정과,
    상기 축적 용량의 상측에 제 2 층간 절연막을 형성하는 공정과,
    상기 제 2 층간 절연막의 상측에, 질화막을 포함하는 도전 재료로, 상기 박막 트랜지스터의 반도체층에 전기적으로 접속되는 데이터선과, 상기 화소 전위측 용량 전극에 전기적으로 접속되는 제 1 중계층과, 상기 고정 전위측 용량 전극에 전기적으로 접속되는 제 2 중계층을 형성하는 공정과,
    상기 데이터선, 상기 제 1 중계층, 상기 제 2 중계층의 상측에 제 3 층간 절연막을 형성하는 공정과,
    상기 제 3 층간 절연막의 상측에, 상기 제 1 중계층에 전기적으로 접속되는 제 3 중계층과, 상기 제 2 중계층에 전기적으로 접속되는 용량선을 형성하는 공정과,
    상기 제 3 중계층, 상기 용량선의 상측에, 제 4 층간 절연막을 형성하는 공정과,
    상기 제 4 층간 절연막의 상측에, 상기 제 3 중계층에 전기적으로 접속되는 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는
    전기 광학 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 축적 용량을 형성하는 공정은,
    상기 화소 전위측 용량 전극의 제 1 전구막(前驅膜)을 형성하는 공정과,
    상기 제 1 전구막의 상측에, 상기 유전체막의 제 2 전구막을 형성하는 공정과,
    상기 제 2 전구막의 상측에, 상기 고정 전위측 용량 전극의 제 3 전구막을 형성하는 공정과,
    상기 제 1 전구막, 상기 제 2 전구막 및 상기 제 3 전구막을 한번에 패터닝하여 상기 화소 전위측 용량 전극, 상기 유전체막 및 상기 고정 전위측 용량 전극을 형성하는 공정으로 이루어지는 것을 특징으로 하는
    전기 광학 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 축적 용량을 형성하는 공정은,
    상기 화소 전위측 용량 전극의 제 1 전구막을 형성하는 공정과,
    상기 제 1 전구막을 패터닝하여 상기 화소 전위측 용량 전극을 형성하는 공정과,
    상기 제 1 전구막의 상측에, 상기 유전체막의 제 2 전구막을 형성하는 공정과,
    상기 제 2 전구막의 상측에, 상기 고정 전위측 용량 전극의 제 3 전구막을 형성하는 공정과,
    상기 제 3 전구막을 패터닝하여 상기 유전체막 및 상기 고정 전위측 용량 전극을 형성하는 공정으로 이루어지고,
    상기 고정 전위측 용량 전극 및 상기 유전체막은, 그 면적이 상기 화소 전위측 용량 전극 및 상기 유전체막의 면적보다도 크게 되도록 형성되는 것을 특징으로 하는 전기 광학 장치의 제조 방법.
KR1020030084373A 2002-11-26 2003-11-26 전기 광학 장치 및 그 제조 방법 및 전자 기기 KR100564510B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00342493 2002-11-26
JP2002342493 2002-11-26
JP2003321779A JP3767590B2 (ja) 2002-11-26 2003-09-12 電気光学装置及びその製造方法並びに電子機器
JPJP-P-2003-00321779 2003-09-12

Publications (2)

Publication Number Publication Date
KR20040047647A KR20040047647A (ko) 2004-06-05
KR100564510B1 true KR100564510B1 (ko) 2006-03-29

Family

ID=32510586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084373A KR100564510B1 (ko) 2002-11-26 2003-11-26 전기 광학 장치 및 그 제조 방법 및 전자 기기

Country Status (7)

Country Link
US (1) US7053410B2 (ko)
EP (1) EP1437618B1 (ko)
JP (1) JP3767590B2 (ko)
KR (1) KR100564510B1 (ko)
CN (1) CN1257428C (ko)
DE (1) DE60311408T2 (ko)
TW (1) TWI234126B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925549B2 (ja) * 2002-11-26 2007-06-06 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100669720B1 (ko) 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2007025611A (ja) * 2005-06-17 2007-02-01 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR100717813B1 (ko) * 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
JP5011680B2 (ja) * 2005-08-30 2012-08-29 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
JP4957023B2 (ja) * 2006-03-09 2012-06-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5034434B2 (ja) * 2006-10-18 2012-09-26 ソニー株式会社 電気光学装置
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP5428142B2 (ja) * 2007-09-11 2014-02-26 カシオ計算機株式会社 表示パネルの製造方法
JP5223418B2 (ja) * 2008-04-01 2013-06-26 セイコーエプソン株式会社 電気光学装置及び電子機器
US20110037689A1 (en) * 2008-05-28 2011-02-17 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
US8593141B1 (en) 2009-11-24 2013-11-26 Hypres, Inc. Magnetic resonance system and method employing a digital squid
US8970217B1 (en) 2010-04-14 2015-03-03 Hypres, Inc. System and method for noise reduction in magnetic resonance imaging
JP5701201B2 (ja) * 2011-12-19 2015-04-15 株式会社Ｓｅｎ イオン注入方法及びイオン注入装置
DE102013216824A1 (de) * 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5278584B2 (ja) * 2012-09-28 2013-09-04 セイコーエプソン株式会社 電気光学装置及び電子機器
KR102037273B1 (ko) * 2012-12-28 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치
TW201539095A (zh) * 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
JP2015197584A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015197582A (ja) * 2014-04-01 2015-11-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6303748B2 (ja) * 2014-04-14 2018-04-04 セイコーエプソン株式会社 電気光学装置、光学ユニット、及び電子機器
KR101640192B1 (ko) * 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
CN106340522B (zh) * 2016-10-21 2019-05-28 奕瑞影像科技（太仓）有限公司 一种薄膜晶体管面板结构及制作方法
CN109301080B (zh) * 2017-07-24 2024-03-05 固安翌光科技有限公司 一种有机电致发光器件
CN108254991B (zh) 2018-03-14 2021-08-20 京东方科技集团股份有限公司 电子纸显示装置及其制备方法和驱动方法
JP6813045B2 (ja) * 2019-03-14 2021-01-13 セイコーエプソン株式会社 電気光学装置および電子機器
CN110085648B (zh) * 2019-05-17 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
KR20220162202A (ko) * 2021-05-31 2022-12-08 삼성디스플레이 주식회사 표시 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2983102B2 (ja) 1991-12-26 1999-11-29 三菱電機株式会社 半導体装置，およびその製造方法
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
JPH10307305A (ja) 1997-03-07 1998-11-17 Toshiba Corp アレイ基板、液晶表示装置及びそれらの製造方法
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
CN100426113C (zh) * 1998-03-19 2008-10-15 精工爱普生株式会社 采用开关元件的衬底、液晶和投射型显示装置及电子仪器
US6521913B1 (en) * 1998-11-26 2003-02-18 Seiko Epson Corporation Electro-optical device and electronic equipment
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP3799943B2 (ja) * 2000-03-17 2006-07-19 セイコーエプソン株式会社 電気光学装置およびプロジェクタ
KR100481593B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
JP3731447B2 (ja) * 2000-06-15 2006-01-05 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP2002131778A (ja) * 2000-10-23 2002-05-09 Seiko Epson Corp 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器
JP3849434B2 (ja) * 2001-02-14 2006-11-22 セイコーエプソン株式会社 電気光学装置及び投射型表示装置
JP2002353245A (ja) * 2001-03-23 2002-12-06 Seiko Epson Corp 電気光学基板装置及びその製造方法、電気光学装置、電子機器、並びに基板装置の製造方法

Also Published As

Publication number Publication date
TW200414097A (en) 2004-08-01
US7053410B2 (en) 2006-05-30
JP2004191931A (ja) 2004-07-08
EP1437618B1 (en) 2007-01-24
CN1257428C (zh) 2006-05-24
DE60311408T2 (de) 2007-10-31
DE60311408D1 (de) 2007-03-15
KR20040047647A (ko) 2004-06-05
EP1437618A2 (en) 2004-07-14
US20040141223A1 (en) 2004-07-22
JP3767590B2 (ja) 2006-04-19
CN1503041A (zh) 2004-06-09
TWI234126B (en) 2005-06-11
EP1437618A3 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
KR100564510B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR100386050B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR200336100Y1 (ko) 전기 광학 장치 및 전자 기기
US20070058102A1 (en) Electro-optical device and electronic apparatus
JP2007199188A (ja) 電気光学装置及びその製造方法並びに電子機器
JP3711781B2 (ja) 電気光学装置及びその製造方法
JP3778195B2 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3937721B2 (ja) 電気光学装置及びその製造方法並びにプロジェクタ
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP3925549B2 (ja) 電気光学装置及び電子機器
KR200334631Y1 (ko) 기판 장치, 전기 광학 장치 및 전자 기기
JP4214741B2 (ja) 電気光学装置及び電子機器
JP4730407B2 (ja) 電気光学装置及び電子機器
KR100594329B1 (ko) 전기광학장치 및 전자기기
JP2004191930A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4269659B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4400088B2 (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4218494B2 (ja) 半導体装置用基板の製造方法
JP2004302382A (ja) 電気光学装置用基板及びその製造方法並びに電気光学装置
JP4758868B2 (ja) 電気光学装置及び電子機器
JP3733970B6 (ja) 電気光学装置及び電子機器
JP3733970B2 (ja) 電気光学装置及び電子機器
JP2005115294A6 (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP2005086004A (ja) 基板及びその製造方法並びに電気光学装置
JP2005115294A (ja) 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13