KR100386050B1 - 전기 광학 장치 및 그 제조 방법 및 전자 기기 - Google Patents

전기 광학 장치 및 그 제조 방법 및 전자 기기 Download PDF

Info

Publication number
KR100386050B1
KR100386050B1 KR10-2000-7009546A KR20007009546A KR100386050B1 KR 100386050 B1 KR100386050 B1 KR 100386050B1 KR 20007009546 A KR20007009546 A KR 20007009546A KR 100386050 B1 KR100386050 B1 KR 100386050B1
Authority
KR
South Korea
Prior art keywords
conductive layer
contact hole
forming
film
data line
Prior art date
Application number
KR10-2000-7009546A
Other languages
English (en)
Other versions
KR20010041412A (ko
Inventor
무라데마사오
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010041412A publication Critical patent/KR20010041412A/ko
Application granted granted Critical
Publication of KR100386050B1 publication Critical patent/KR100386050B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 TFT 액티브 매트릭스 구동방식의 전기 광학 장치에 있어서, 비교적 간단한 구성으로, 화소 전극과 반도체층을 중계하면서 화소 개구율을 높이고, 고품위의 화상 표시를 가능하게 하기 위해서, 전기 광학 장치는, TFT 어레이 기판(10)상에 TFT(30), 데이터선(6a), 주사선(3a), 용량선(3b) 및 화소 전극(9a)을 구비한다. 화소 전극 및 TFT 간은, 제 1 배리어층(80a)을 중계하여 콘택트 홀(8a) 및 콘택트 홀(8b)에 의해 전기적으로 접속된다. 제 2 배리어층(80b)은, 데이터선보다도 폭이 넓게 설치되어 있고, 그 일부가 화소 전극에 겹치며, 화소 개구 영역을 규정한다.

Description

전기 광학 장치 및 그 제조 방법 및 전자 기기{Electrooptic device, method of manufacture thereof, and electronic device}
종래 이러한 종류의 전기 광학 장치는, 한 쌍의 기판간에 액정 등의 전기 광학 물질이 끼워져서 이루어지고, 한쪽 기판의 일 예인 TFT 어레이 기판에는, 매트릭스형으로 복수의 화소 전극이 설치되며, 다른쪽의 기판의 일 예인 대향 기판에는, 각 화소에 있어서의 화소 개구 영역(즉, 각 화소에 있어서의 전기 광학 물질 부분을 빛이 통과하는 영역)을 규정하기 위해서, 차광막이 화소 전극의 틈에 대응하는 격자형으로 설치되는 것이 일반적이다. 이 경우, 각 화소 전극의 주위에서 광 누설에 의해 표시 화상에 있어서의 컨트래스트비(contrast ratio)가 저하하지 않도록 하기 위해서, 평면적으로 보아 각 화소 전극에 격자형의 차광막이 약간 겹치도록 구성되어 있다. 이 때 특히, 대향 기판측에 설치된 차광막은, 화소 전극으로부터 전기 광학 물질 등을 통하여 비교적 떨어져 있기 때문에, 비스듬하게 입사하는 빛이나 양 기판의 접합 어긋남을 고려하여, 상술한 바와 같은 화소 전극과 차광막은, 상당한 마진으로 겹칠 필요가 있다. 이것은, 화소 개구율(즉, 각 화소에 있어서의 화소 개구 영역이 차지하는 비율)을 높일 때의 커다란 장벽이 된다.
그래서 최근에는, 밝은 화상 표시를 행한다는 일반적인 요청 하에, 각 화소에 있어서의 화소 개구율을 높이기 위해서, 대향 기판측의 차광막만으로 화소 개구 영역을 규정하는 것은 아니며, 데이터선을 Al(알루미늄) 등의 차광성 재료로 화소 전극의 세로방향의 틈을 덮도록 폭 넓게 형성하는 것에 의해, 각 화소 개구 영역을 부분적으로 규정하는 기술도 일반화 되어 있다. 이 기술에 의하면, 데이터선에 의해서 화소 개구 영역을 부분적으로 규정하도록 하였기 때문에, 화소 개구율을 높일 수 있다.
다른 한편, 이러한 종류의 전기 광학 장치에 있어서는, 각 화소 전극과, 예를 들면 각 화소에 설치된 TFT 등의 스위칭 소자는, 서로 접속될 필요가 있지만, 양자간에는, 주사선, 용량선, 데이터선 등의 배선 및 이들을 서로 전기적으로 절연하기 위한 복수의 층간 절연막을 포함하는, 예를 들면 1000nm(나노미터) 정도 또는 그 이상으로 두꺼운 적층 구조가 존재하기 때문에, 양자간을 전기적으로 접속하기 위한 콘택트 홀을 형성하는 것이 곤란하게 된다.
이러한 종류의 전기 광학 장치에 있어서의 표시 화상의 고품위화라는 일반적인 요청하에서는, 화소 피치의 미세화, 화소 개구율의 향상, 화소 전극에 대한 화상신호의 안정 공급 등이 중요하게 된다.
그러나, 상술한 데이터선에서 화소 개구 영역을 부분적으로 규정하는 기술에의하면, 데이터선과 화소 전극이 층간 절연막을 통하여 부분적으로 겹치고 있기 때문에, 각 화소에 설치된 TFT에 대하여 생각하면, 상술한 데이터선과 화소 전극과의 겹침에 따라서 소스와 드레인과의 사이에 기생 용량이 생겨 버린다. 여기서 일반적으로, 데이터선을 통하여 화상신호가 공급되는 TFT는, 1 프레임 기간에 걸쳐 서 화상신호에 따른 일정 전위를 화소 전극에 보유시키도록 스위칭 동작하지만, 이 기간중에 데이터선은, 타행의 TFT에 공급되는 화상신호의 전위에 빈번하게 흔들리기 때문에, 상술한 소스와 드레인과의 사이의 기생 용량에 의해, TFT가 이상 동작하여 화소 전극에 보유시켜야 할 전압이 누설(leak)된다. 이 결과, 화소 전극에 대한 화상신호의 공급이 불안정하게 되고, 최종적으로는 표시 화상의 열화를 초래하는 문제점이 있다.
한편, 이러한 종류의 전기 광학 장치에 있어서의 장치 구성의 단순화나 저 비용화라는 일반반적인 요청하에서는, 어떠한 기능을 부가 또는 향상시킬 때에도, 적층 구조중의 도전층이나 절연막의 수를 과도하게 증가시키지 않는 것과, 또한 하나의 막을 복수 기능을 다하기 위해서 유효하게 이용하는 것이 중요하게 된다.
본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 비교적 간단한 구성을 가지며, 화소 개구율이 높고, 고품위의 화상 표시가 가능한 전기 광학 장치 및 그 제조 방법을 제공하는 것을 과제로 한다.
본 발명은 전기 광학 장치 및 그 제조 방법의 기술분야에 속하고, 특히 화소 전극과 화소 스위치용의 박막 트랜지스터(Thin Film Transistor:이하 간략하게, TFT라고 부른다)의 사이에서 전기적인 도통을 양호하게 얻기 위한 중계용의 도전층을 구비하는 전기 광학 장치 및 그 제조 방법 및 전자 기기의 기술분야에 속한다.
도 1은 제 1 실시예의 전기 광학 장치에 있어서의 화상 표시 영역을 구성하는 매트릭스형의 복수의 화소에 설치된 각종 소자, 배선 등의 등가회로.
도 2는 제 1 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 3은 도 2의 A-A' 단면도.
도 4는 도 2의 B-B' 단면도.
도 5는 제 1 실시예의 전기 광학 장치의 제조 프로세스를 순서에 따라서 도시하는 공정도(그 1).
도 6은 제 1 실시예의 전기 광학 장치의 제조 프로세스를 순서에 따라서 도시하는 공정도(그 2).
도 7은 제 1 실시예의 전기 광학 장치의 제조 프로세스를 순서에 따라서 도시하는 공정도(그 3).
도 8은 제 1 실시예의 전기 광학 장치의 제조 프로세스를 순서에 따라서 도시하는 공정도(그 4).
도 9는 제 2 실시예의 전기 광학 장치에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 10은 도 10의 A-A' 단면도.
도 11은 도 10의 B-B' 단면도.
도 12는 제 3 실시예의 전기 광학 장치의 단면도.
도 13은 제 4 실시예의 전기 광학 장치에 있어서의 데이터선 주사선, 화소전극, 차광막 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도.
도 14는 도 13의 A-A' 단면도.
도 15는 도 13의 B-B' 단면도.
도 16은 각 실시예의 전기 광학 장치에 있어서의 TFT 어레이 기판을 그 위에 형성된 각 구성 요소와 같이 대향 기판의 측에서 본 평면도.
도 17은 도 16의 H-H' 단면도.
도 18은 본 발명에 의한 전자기기의 실시예의 개략 구성을 도시하는 블록도.
도 19는 전자기기의 일 예로서 프로젝터를 도시하는 단면도.
도 20은 전자기기의 다른 예로서의 퍼서널 컴퓨터를 도시하는 정면도.
본 발명의 전기 광학 장치는 상기 과제를 해결하기 위해서, 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선 및 상기 각 데이터선의 교차에 대응하여 배치된 박막 트랜지스터와 화소 전극과, 상기 박막 트랜지스터의 소스 및 드레인 영역을 구성하는 반도체층과 상기 화소 전극과의 사이에 개재하고, 상기 반도체층과 전기적으로 접속되며 또한 상기 화소 전극과 전기적으로 접속된 차광성의 제 1 도전층과, 상기 제 1 도전층과 동일막으로 이루어지고, 평면적으로 보아 상기 데이터선에 적어도 부분적으로 겹치어 있는 제 2 도전층을 구비한다.
본 발명의 전기 광학 장치의 구성에 의하면, 제 1 도전층은, 반도체층과 화소 전극과의 사이에 개재하고 있으며, 한쪽에서 반도체층과 전기적으로 접속되어 있고, 다른쪽에, 화소 전극과 전기적으로 접속되어 있다. 따라서, 제 1 도전층은, 화소 전극과 반도체층의 드레인 영역을 전기적으로 접속하기 위한 중계용의 도전층으로서 기능하며, 예를 들면, 양자간을 하나의 콘택트 홀을 통하여 직접 접속하는 경우의 곤란성을 피할 수 있다.
또한, 제 2 도전층은 평면적으로 보아 상기 데이터선에 적어도 부분적으로 겹치고 있기 때문에, 데이터선에 가하여 제 2 도전층에 의해 각 화소의 차광을 향상시킬 수 있다.
본 발명의 전기 광학 장치의 한 예에 있어서, 상기 제 2 도전층은 평면적으로 보아 적어도 부분적으로 상기 화소 전극에 겹치고 있다.
이 구성에 의하면, 평면적으로 보아 적어도 부분적으로 인접하는 화소 전극의 사이에 형성되는 제 2 도전층은, 특히 화소 전극에 겹치고 있다. 이 때문에, 이 화소 전극과 부분적으로 겹친 제 2 도전층 부분에 의해, 각 화소에 있어서의 화소 개구 영역을 적어도 부분적으로 규정할 수 있다. 이 때 특히, 제 2 도전층에의해 화소 개구 영역이 규정된 개소에서는, 평면적으로 보아 화소 전극과 제 2 도전층의 사이에 틈은 없기 때문에, 그와 같은 틈을 통한 광 누설은 일어나지 않는다. 이 결과, 최종적으로는, 컨트래스트비가 높아진다. 동시에, 제 2 도전층에 의해 화소 개구 영역이 규정된 개소에서는, 종래와 같이 데이터선에서 화소 개구 영역을 규정할 필요는 없기 때문에, 데이터선과 화소 전극을 겹칠 필요도 없어진다. 이 결과, 데이터선과 화소 전극이 층간 절연막을 통하여 겹치는 구조에 의해, 각 화소에 있어서의 박막 트랜지스터의 소스와 드레인과의 사이의 기생 용량을 발생시키지 않아도 된다. 이 때문에, 1 프레임 등의 소정 주기 내에 타행의 박막 트랜지스터에 공급되는 화상신호의 전위에 빈번하게 흔들리는 데이터선의 해당 전위 요동에 기인하여, 상술한 소스와 드레인 사이의 기생 용량에 의해 박막 트랜지스터가 이상 동작하여, 화소 전극에 보유시켜야 할 전압이 누설되는 사태를 미연에 막을 수 있다. 즉, 화상신호에 따른 일정 전위를 화소 전극에 보유시키도록 박막 트랜지스터는 스위칭 동작하고, 데이터선 및 박막 트랜지스터를 통하여 화소 전극으로 화상신호를 안정 공급할 수 있고, 최종적으로는, 플리커(flicker)나 라인 불균일함을 감소시켜서 표시 화상의 고품위화가 가능해진다.
더욱이, 제 1 도전층에, 박막 트랜지스터와 화소 전극을 중계하는 기능을 가지게 하는 동시에, 이 제 1 도전층과 동일막으로 이루어지는 제 2 도전층에, 화상신호의 안정 공급을 가능하게 하면서 화소 개구 영역을 규정하는 기능을 가지게 하고 있기 때문에, 전체로서, 적층구조 및 제조 프로세스의 단순화 및 저 비용화를 도모할 수 있다.
본 발명의 전기 광학 장치의 다른 예에 있어서, 상기 제 1 도전층은 상기 반도체층과 제 1 콘택트 홀을 통하여 전기적으로 접속되고, 또한 상기 화소 전극과 제 2 콘택트 홀을 통하여 전기적으로 접속된다.
이 구성에 의하면, 화소 전극으로부터 반도체층의 드레인 영역까지 하나의 콘택트 홀을 형성하는 경우와 비교하여, 콘택트 홀의 직경을 작게 할 수 있다. 즉, 일반적으로 콘택트 홀을 깊게 형성할수록, 에칭 정밀도는 떨어지기 때문에, 얇은 반도체층에 있어서의 펀치 스루(punch through)를 방지하기 위해서, 콘택트 홀의 직경을 작게 할 수 있는 드라이 에칭을 도중에서 정지하고, 최종적으로 웨트 에칭으로 반도체층까지 형성하도록 공정을 구축해야 하므로, 지향성이 없는 웨트 에칭에 의해 콘택트 홀의 직경이 넓어지지 않을 수 없는 것이다. 이것에 대하여 본 예에서는, 화소 전극과 반도체층간을 2개의 직렬인 제 1 및 제 2 콘택트 홀에 의해 접속하는 것이 좋기 때문에, 각 콘택트 홀을 드라이 에칭에 의해 형성하는 것이 가능해지거나 또는 적어도 웨트 에칭에 의해 형성하는 거리를 짧게 하는 것이 가능해진다. 이 결과, 각 콘택트 홀의 직경을 각각 작게 할 수 있고, 제 1 또는 제 2 콘택트 홀의 상방에 위치하는 화소 전극 부분에 있어서의 평탄화가 촉진된다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 데이터선은, 상기 반도체층과 제 3 콘택트 홀을 통하여 전기적으로 접속된다.
이 구성에 의하면, 데이터선과 반도체층의 소스 영역과의 전기적인 접속이 제 3 콘택트 홀을 통하여 양호하게 얻어진다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 데이터선은 평면적으로보아 상기 화소 전극에 적어도 부분적으로 겹치지 않는다.
이 구성에 의하면, 데이터선과 화소 전극은 가능한 한 겹치지 않도록 형성하는 것으로, 데이터선과 화소 전극을 겹치도록 한 경우와 비교하여, 데이터선과 화소 전극과의 사이에 있어서의 기생 용량을 확실하게 저감할 수 있다. 따라서, 특히 화소 전극에 있어서의 전압이 안정하여 플리커나 라인 불균일함을 저감할 수 있다.
더욱이, 데이터선과 화소 전극이 층간 절연막을 통하여 겹친 개소에 있어서 발생할 가능성이 높은 양자간의 전기적 쇼트(단락) 등의 결함의 발생을 억제할 수 있고, 최종적으로는 장치 결함율의 저하, 제조 시의 수율 향상이 도모된다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 2 도전층은, 정전위선에 전기적으로 접속되어 있다.
이 구성에 의하면, 적어도 부분적으로 겹쳐 있는 화소 전극과 제 2 도전층과의 사이에는, 다소의 기생 용량이 붙지만, 제 2 도전층의 전위가 정전위로 유지되고 있다. 이 때문에, 화소 전극과 제 2 도전층과의 사이의 기생 용량을 통하여, 제 2 도전층의 전위 변동이 화소 전극의 전위에 미치는 악영향을 저감할 수 있고, 화소 전극에 있어서의 전압이 보다 안정하여 플리커나 라인 불균일함을 더욱 저감할 수 있다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 반도체층중 적어도 채널 영역의 상기 기판측에 하지 절연막을 통하여 형성된 차광막을 더 구비한다.
이 구성에 의하면, 반도체층중 적어도 채널 영역의 기판측에 하지 절연막을통하여 형성된 차광막에 의해, TFT 어레이 기판측으로부터의 빛에 대한 채널 영역의 차광을 행할 수 있다. 이 때문에, 해당 전기 광학 장치의 동작 시에 있어서, 투사광, 이면 반사광, 반사광 등의 박막 트랜지스터로의 광 조사에 기인하여 발생하는, 채널 영역에 있어서의 광 누설을 감소시키며, 박막 트랜지스터의 특성 변화나 열화를 저감하면서 고품위의 화상 표시가 가능해진다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 1 도전층 및 상기 제 2 도전층은, 고융점 금속을 포함한다.
이 구성에 의하면, 제 1 도전층 및 제 2 도전층은, 예를 들면, Ti(티타늄), Cr(크롬), W(텅스텐), Ta(탄탈), Mo(몰리브덴) 및 Pb(납)중의 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드 등으로 이루어진다. 이 때문에, 제조 프로세스에 있어서 제 1 도전층 및 제 2 도전층 형성후에 행해지는 각종 공정에 있어서의 고온처리에서 해당 제 1 도전층 및 제 2 도전층이 변형하거나 파괴되는 일은 없다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 2 도전층과 상기 데이터선은, 층간 절연막을 통하여 적어도 부분적으로 대향 배치된다.
이 구성에 의하면, 보유해야 할 화상신호에 따라서 전위가 변동하는 화소 전극과의 사이가 아닌, 전위가 보다 안정된 제 2 도전층과의 사이에서, 데이터선에 용량이 부가되기 때문에, 데이터선의 전위 흔들림을 초래하지 않도록 하면서 적절히 증가시키는 것이 가능해진다. 특히 화소 피치를 미세화 하고, 이것에 따라서 데이터선 폭을 미세화 하여도, 제 2 도전층과의 사이의 용량을 증가시키는 것에 의해, 데이터선의 용량 부족을 억제할 수 있고, 해당 데이터선을 통한 화상신호의 화소 전극으로의 공급에 있어서의 기록 능력 부족을 저지할 수 있다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 화소 전극에 접속된 축적 용량을 더 구비한다.
이 구성에 의하면, 축적 용량에 의해, 화소 전극에 있어서의 화상신호의 전압보유시간을 훨씬 길게 할 수 있고, 컨트래스트비를 매우 효율 좋게 높일 수 있다.
이 예에서는, 상기 제 1 도전층 및 제 2 도전층은, 상기 주사선 및 상기 축적 용량의 한쪽의 전극상에 절연막을 통하여 설치되어도 좋다.
이 구성에 의하면, 주사선 및 축적 용량의 한쪽의 전극상에 절연막을 통하여 설치된 제 1 도전층에 의해, 화소 전극과 반도체층을 중계 가능하고, 주사선 및 축적 용량의 한쪽의 전극상에 절연막을 통하여 설치된 제 2 도전층에 의해, 화소 개구 영역을 규정 가능하며, 더욱 제 2 도전층과 축적 용량의 한쪽의 전극과의 사이에서 용량을 간단하게 구성할 수 있다.
이 축적 용량을 더 구비한 예에서는, 상기 반도체층의 일부로 이루어지는 제 1 축적 용량 전극과 상기 축적 용량의 한쪽의 전극인 제 2 축적 용량 전극이 제 1 유전체막을 통하여 대향 배치되고, 상기 제 2 축적 용량 전극과 상기 제 1 도전층의 일부로 이루어지는 제 3 축적 용량 전극이 상기 절연막인 제 2 유전체막을 통하여 대향 배치되어 상기 축적 용량이 형성되어도 좋다.
이 구성에 의하면, 반도체층의 일부로 이루어지는 제 1 축적 용량 전극과 축적 용량의 한쪽의 전극인 제 2 축적 용량 전극이 제 1 유전체막을 통하여 대향 배치되고, 제 1 축적 용량이 구성되며, 다른쪽에, 제 2 축적 용량 전극과 제 1 도전층의 일부로 이루어지는 제 3 축적 용량 전극이 제 2 유전체막을 통하여 대향 배치되어 제 2 축적 용량이 구성된다. 그리고, 이들 제 1 및 제 2 축적 용량으로부터 각 화소 전극에 축적 용량이 형성되기 때문에, 비화소 개구 영역을 유효하게 이용하고, 더욱이 입체적인 구조를 이용하여 비교적 대용량의 축적 용량을 구축할 수 있다.
이 축적 용량을 더 구비한 예에서는, 상기 제 2 도전층은, 상기 제 2 축적 용량 전극에 접속되어도 좋다.
이 구성에 의하면, 적어도 부분적으로 겹치어 있는 화소 전극과 제 2 도전층과의 사이에는, 다소의 기생 용량이 붙지만, 제 2 도전층의 전위가 제 2 축적 용량 전극의 전위로 유지된다.
이와 같이 제 2 도전층을 제 2 축적 용량 전극에 접속하는 경우에는, 상기 제 2 도전층은, 제 4 콘택트 홀을 통하여 상기 제 2 축적 용량 전극에 접속되어 있고, 상기 제 4 콘택트 홀은, 상기 제 1 콘택트 홀을 형성하는 공정과 동일 공정에 의해 형성되어도 좋다.
이 구성에 의하면, 비교적 용이하게 제 2 도전층을 제 2 축적 용량 전극에 접속할 수 있고, 더욱이, 제 1 콘택트 홀을 형성하는 것과 동시에 제 4 콘택트 홀을 형성하기 때문에, 제조 프로세스의 단순화에 도움이 된다.
여기의 제 2 축적 용량 전극은 연장 설치되고 용량선으로 하여도 좋다.
이 구성에 의하면, 용량선은, 정전위로 되거나, 또는 적어도 대용량이고 그 전위변동은 작다. 이 때문에, 화소 전극과 제 2 도전층과의 사이의 기생 용량을 통하여, 제 2 도전층의 전위변동이 화소 전극의 전위에 미치는 악영향을 저감할 수 있다.
이 제 2 축적 용량 전극은 차광막과 접속되어 있어도 좋다.
이 구성에 의하면, 제 2 축적 용량 전극 및 차광막의 전위를 동일하게 할 수 있고, 제 2 축적 용량 전극 및 차광막의 어느 한쪽을 소정 전위로 하는 구성을 채용하면, 다른쪽의 전위도 소정 전위로 할 수 있다. 이 결과, 제 2 축적 용량 전극이나 차광막에 있어서의 전위 흔들림에 의한 악영향을 저감할 수 있다. 또한, 차광막으로 이루어지는 배선과 용량선을 서로 중복 배선(redundant wiring)으로서 기능시킬 수 있다.
이 차광막은 용량선을 겸하고, 상기 제 2 축적 용량 전극은, 상기 기판상에 있어서의 평면형상이 서로 인접하는 데이터선 사이를 상기 주사선에 따라서 신장하고, 각 화소 전극마다 아일랜드 형상으로 구성되어 있는 동시에, 상기 차광막에 접속되어 있어도 좋다.
이 구성에 의하면, 제 2 축적 용량 전극을 화소 전극마다 아일랜드 형상으로 구성할 수 있기 때문에, 화소 개구율을 향상시킬 수 있다. 또한, 제 2 축적 용량도 배선으로 하면, 차광막과 동시에 용량선의 중복 배선으로 할 수 있다.
더욱이, 상기 차광막은, 상기 제 4 콘택트 홀과는 다른 평면 위치에 형성된 제 5 콘택트 홀을 통하여 상기 용량선에 전기적으로 접속되어도 좋다.
이 구성에 의하면, 반도체층중 적어도 채널 영역의 기판측에 하지 절연막을 통하여 형성된 차광막에 의해, 기판측으로부터의 빛에 대한 채널 영역의 차광을 행할 수 있다. 더욱이, 차광막은, 도전성이고, 제 5 콘택트 홀을 통하여 용량선에 접속되어 있기 때문에, 차광막을 용량선의 중복 배선으로서 기능시키는 것이 가능해져, 용량선의 저저항화를 도모하는 것에 의해 용량선의 전위를 보다 안정화 시키는 것에 의해, 최종적으로는, 표시 화상의 고품위화를 도모할 수 있다. 또한, 제 4 콘택트 홀과 제 5 콘택트 홀은, 다른 평면위치에 형성하는 것에 의해, 제 4 콘택트 홀 및 제 5 콘택트 홀에 있어서의 접속 불량을 방지할 수 있다.
더욱이, 상기 제 2 도전층과 상기 차광막은 상기 제 2 축적 용량 전극을 통하여 전기적으로 접속되어 이루어지고, 상기 제 2 도전층과 상기 차광막은 인접하는 화소 전극에 접속되어 있어도 좋다.
이 구성에 의하면, 제 2 도전층을 용량선으로서 이용할 수 있다. 또한, 제 2 축적 용량 전극을 용량선으로 하고, 제 2 도전층과 제 2 축적 용량 전극을 접속하는 것에 의해, 용량선을 2중으로 형성할 수 있으며, 중복 구조를 실현할 수 있다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 1 도전층 및 상기 제 2 도전층은, 상기 데이터선보다도 하층에 설치되어 있다.
이 구성에 의하면, 데이터선보다도 하층에 설치된 제 1 도전층에 의해, 화소 전극과 반도체층을 중계 가능하고, 데이터선보다도 하층에 설치된 제 2 도전층에 의해, 화소 개구 영역을 규정 가능하며, 더욱이 제 1 도전층과 제 2 축적 용량 전극과의 사이에서 용량을 간단하게 구성할 수 있다.
본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 2 도전층은, 평면적으로 보아 아일랜드 형상으로 설치되어 있고, 화소 개구 영역중 상기 데이터에 따른 영역을 적어도 부분적으로 규정한다.
이 구성에 의하면, 평면적으로 보아 아일랜드 형상으로 설치된 제 2 도전층에 의해, 화소 개구 영역중 데이터선에 따른 영역을 적어도 부분적으로 규정 가능하다. 예를 들면, 데이터선에 따른 화소 개구 영역중, 박막 트랜지스터의 채널 영역이나 데이터선과 반도체층을 접속하는 콘택트 홀이 형성된 영역을 제외하는 대부분의 영역에 제 2 도전층을 형성할 수 있고, 이 대부분의 영역에 있어서의 화소 개구 영역을 해당 제 2 도전층으로 규정하는 것이 가능하다.
또는, 본 발명의 전기 광학 장치의 다른 예에 의하면, 상기 제 1 도전층 및 상기 제 2 도전층은, 상기 데이터선보다도 상기 기판으로부터 먼 층으로서, 즉 상층에 설치되어 있는 것을 특징으로 한다.
이 구성에 의하면, 데이터선보다도 기판으로부터 먼 층으로서 설치된 제 1 도전층에 의해, 화소 전극과 반도체층을 중계 가능하고, 데이터선보다도 상층에 설치된 제 2 도전층에 의해, 화소 개구 영역을 규정 가능하다. 이 경우 특히, 제 2 도전층을, 데이터선상의 전영역에 층간 절연막을 통하여 설치하여도 좋고, 주사선상에 층간 절연막을 통하여 설치하여도 좋다. 또한, 제 1 도전층과 화소 전극을 접속하는 콘택트 홀의 위치는, 비개구 영역 내이면 임의의 위치에 설정할 수 있기 때문에, 설계 자유도가 증가하여 유리하다.
이 예에서는, 상기 제 2 도전층은 평면적으로 보아 상기 제 1 도전층이 존재하는 영역을 제외하고 상기 격자형으로 설치되어 있으며, 화소 개구 영역의 상기 데이터선 및 상기 주사선에 각각 따른 영역을 규정하도록 구성하여도 좋다.
이 구성에 의하면, 제 2 도전층은 제 1 도전층이 존재하는 영역을 제외하고 격자형으로 설치되어 있기 때문에, 화소 개구 영역의 데이터선 및 주사선에 각각 따른 영역을 규정하는 것, 즉 화소 개구 영역의 윤곽의 전부를 규정하는 것도 가능하다. 또한, 제 1 도전층과 제 2 도전층과의 틈에 대해서는, 예를 들면, 대향 기판측의 차광막, 박막 트랜지스터의 하측의 박막 트랜지스터, 데이터선의 연장 부분에 의해, 간단하게 광 누설을 방지할 수 있다.
이 제 1 도전층 및 제 2 도전층이 상층에 설치된 예에서는, 상기 반도체층과 상기 제 1 도전층과는 상기 데이터선과 동일막으로 이루어지는 중계 도전층을 통하여 접속되어도 좋다.
이 구성에 의하면, 데이터선보다도 상층에 설치된 제 1 도전층에서, 화소 전극으로부터 데이터선과 동일층으로 이루어지는 중계 도전층까지를 전기적으로 접속하고, 이 중계 도전층에 의해 더욱 반도체층까지를 전기적으로 접속하도록 하였기 때문에, 두개의 중계용의 도전층인 제 1 도전층과 중계 도전층에 의해, 화소 전극으로부터 반도체층까지를 양호하게 중계할 수 있다. 특히 데이터선을 구성하는 Al 막과 화소 전극을 구성하는 ITO(Indiumn Tin 0xide)막과의 전기적인 상성(相性)이 나쁜 경우에도, 이들 양자와 전기적으로 상성이 좋은 재료(예를 들면, 고융점 금속)로 제 1 도전층을 형성하면 좋은 점에서 유리하다.
이 제 1 도전층 및 제 2 도전층이 상층에 설치되어 있는 예에서는, 상기 화소 전극에 접속된 축적 용량을 가지고, 상기 데이터선은 상기 축적 용량의 한쪽의 전극과 상기 제 2 도전층과의 사이에 층간 절연막을 통하여 끼워져도 좋다.
이 구성에 의하면, 보유해야 할 화상신호에 따라서 전위가 변동하는 화소 전극과의 사이가 아닌, 전위가 보다 안정된 제 2 도전층 및 축적 용량의 한쪽의 전극과의 사이에서, 데이터선에 용량을 부가시킬 수 있기 때문에, 데이터선의 용량을 전위 흔들림을 초래하지 않도록 하면서 적절하게 증가시키는 것이 가능해진다. 특히 화소 피치를 미세화 하고, 이것에 따라서 데이터선 폭을 미세화 하여도, 제 2 도전층 및 제 2 축적 용량 전극과의 사이에서의 용량을 증가시키는 것에 의해, 데이터선의 용량 부족을 억제할 수 있으며, 해당 데이터선을 통한 화상신호의 화소 전극으로의 공급에 있어서의 기록 능력 부족을 저지할 수 있다.
본 발명의 제 1 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터의 접속된 화소 전극을 가지는 전기 광학 장치의 제조 방법에 있어서, 상기 기판에 소스 영역, 채널 영역 및 드레인 영역으로 되는 반도체층을 형성하는 공정과, 상기 반도체층상에 절연박막을 형성하는 공정과, 상기 절연박막상의 소정 영역에 주사선 및 축적 용량의 한쪽의 전극을 형성하는 공정과, 상기 주사선 및 상기 한쪽의 전극상에 제 1 층간 절연막을 형성하는 공정과, 상기 절연 박막 및 상기 제 1 층간 절연막에 상기 반도체층으로 통과하는 제 1 콘택트 홀을 형성하는 공정과, 상기 제 2 절연막상에, 상기 제 1콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 차광성의 제 1 도전층과, 상기 제 1 도전층과 동일막으로 제 2 도전층을 형성하는 공정과, 상기 제 1 도전층 및 상기 제 2 도전층상에 제 2 층간 절연막을 형성하는 공정과, 상기 제 2 층간 절연막상에, 데이터선을 형성하는 공정과, 상기 데이터선상에 제 3 층간 절연막을 형성하는 공정과, 상기 제 2 층간 절연막 및 상기 제 3 층간 절연막에 상기 제 1 도전층으로 통과하는 제 2 콘택트 홀을 형성하는 공정과, 상기 제 2 콘택트 홀을 통하여 상기 제 1 도전층에 전기적으로 접속되도록 화소 전극을 형성하는 공정을 가지며, 상기 제 2 도전층은, 평면적으로 보아 상기 데이터선에 적어도 부분적으로 겹치도록 형성되어 있다.
본 발명의 제 1 전기 광학 장치의 제조 방법에 의하면, 기판에, 반도체층, 절연 박막 주사선 및 축적 용량의 한쪽의 전극 및 제 1 층간 절연막이 이 순으로 적층 형성된다. 다음에, 절연박막 및 제 1 층간 절연막에 반도체층으로 통과하는 제 1 콘택트 홀이 형성되고, 이 제 1 콘택트 홀을 통하여 반도체층에 전기적으로 접속되도록 차광성의 제 1 도전층이 형성된다. 동시에, 이 제 1 도전층과 동일막으로부터, 평면적으로 보아 화소 전극이 형성되는 영역의 틈내에 적어도 부분적으로 배치되도록 제 2 도전층이 형성된다. 계속해서, 제 2 층간 절연막, 데이터선, 및 제 3 층간 절연막이 이 순으로 적층 형성된다. 다음에, 제 1 도전층으로 통과하는 제 2 콘택트 홀이 형성되며, 이 제 2 콘택트 홀을 통하여 제 1 도전층에 전기적으로 접속되도록 화소 전극이 형성된다. 따라서, 상술한 데이터선보다도 기판에 가까운 층으로서 제 1 및 제 2 도전층을 형성하여 두개의 콘택트 홀을 통하여 화소전극과 반도체층을 제 2 도전층으로 중계하는 구성을 가지는 본 발명의 전기 광학 장치를 비교적 용이하게 제조할 수 있다. 특히, 제 1 도전층과 제 2 도전층을 동일막으로 형성하기 때문에, 제조 프로세스의 단순화 및 저 비용화를 도모할 수 있다.
본 발명의 제 1 전기 광학 장치의 제조 방법의 일 예에서는, 상기 제 2 층간 절연막을 형성하는 공정의 뒤에, 상기 제 2 층간 절연막에 상기 반도체층으로 통과하는 제 3 콘택트 홀을 형성하는 공정을 더 포함하고, 상기 데이터선을 형성하는 공정에 있어서, 상기 제 3 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선을 형성하며, 상기 제 1 콘택트 홀을 형성하는 공정에 있어서, 상기 제 1 콘택트 홀을 형성하는 동시에 상기 제 1 층간 절연막에 상기 축적 용량의 한쪽의 전극으로 통과하는 제 4 콘택트 홀을 형성하고, 상기 제 2 도전층을 형성하는 공정에 있어서, 상기 제 4 콘택트 홀을 통하여 상기 축적 용량의 한쪽의 전극에 전기적으로 접속되도록 상기 제 2 도전층을 형성한다.
이 구성에 의하면, 제 2 층간 절연막의 형성후, 반도체층으로 통과하는 제 3 콘택트 홀이 형성되고, 이 제 3 콘택트 홀을 통하여 반도체층에 전기적으로 접속되도록 데이터선이 형성된다. 더욱이, 제 1 콘택트 홀의 형성 시에, 동시에 축적 용량의 한쪽의 전극으로 통과하는 제 4 콘택트 홀이 형성되며, 이 제 4 콘택트 홀을 통하여 축적 용량의 한쪽의 전극에 전기적으로 접속되도록 제 2 도전층이 형성된다. 따라서, 상술한 데이터선과 반도체층이 콘택트 홀을 통하여 전기적으로 접속되어 있고 제 2 도전층과 축적 용량의 한쪽의 전극이 콘택트 홀을 통하여 전기적으로 접속된 구성을 가지는 본 발명의 전기 광학 장치를 비교적 용이하게 제조할 수 있다. 특히, 이들 두개의 콘택트 홀을 동시에 형성하기 때문에, 제조 프로세스의 단순화 및 저 비용화를 도모할 수 있다.
본 발명의 제 2 전기 광학 장치의 제조 방법은 상기 과제를 해결하기 위해서, 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터가 접속된 화소 전극을 가지는 전기 광학 장치의 제조 방법에 있어서, 상기 기판에 소스 영역, 채널 영역 및 드레인 영역으로 이루어지는 반도체층을 형성하는 공정과, 상기 반도체층상에 절연박막을 형성하는 공정과, 상기 절연박막상에 주사선 및 축적 용량의 한쪽의 전극을 형성하는 공정과, 상기 주사선 및 축적 용량의 한쪽의 전극상에 제 1 층간 절연막을 형성하는 공정과, 상기 제 1 층간 절연막에 상기 반도체층으로 통과하는 제 1 콘택트 홀을 형성하는 공정과, 상기 제 1 층간 절연막상에 데이터선을 형성하는 동시에 상기 제 1 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선과 동일막으로 중계 도전층을 형성하는 공정과, 상기 데이터선 및 상기 중계 도전층상에 제 2 층간 절연막을 형성하는 공정과, 상기 제 2 층간 절연막에 상기 중계 도전층으로 통과하는 제 2 콘택트 홀을 형성하는 공정과, 상기 제 2 층간 절연막상에 상기 제 2 콘택트 홀을 통하여 상기 중계 도전층에 전기적으로 접속되도록 차광성의 제 1 도전층을 형성하는 동시에, 상기 제 1 도전층과 동일막으로 이루어지는 제 2 도전층을 상기 데이터선에 평면적으로 겹치도록 형성하는 공정과, 상기 제 1 도전층 및 상기 제 2 도전층상에 제 3 층간 절연막을 형성하는 공정과,상기 제 3 층간 절연막에 상기 제 1 도전층으로 통과하는 제 3 콘택트 홀을 형성하는 공정과, 상기 제 3 콘택트 홀을 통하여 상기 제 1 도전층에 전기적으로 접속되도록 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 제 2 전기 광학 장치의 제조 방법에 의하면, 기판에 반도체층, 절연박막, 주사선 및 축적 용량의 한쪽의 전극 및 제 1 층간 절연막이 이 순으로 적층형성된다. 다음에, 반도체층으로 통과하는 콘택트 홀이 형성되고, 데이터선이 형성되는 동시에 반도체층에 전기적으로 접속되도록 데이터선과 동일막으로부터 중계 도전층이 형성된다. 다음에, 제 2 층간 절연막이 형성된 후, 중계 도전층으로 통과하는 콘택트 홀이 형성되며, 중계 도전층에 전기적으로 접속되도록 차광성의 제 1 도전층이 형성된다. 이와 동시에, 제 1 도전층과 동일막으로 제 2 도전층이 형성된다. 계속해서, 제 3 층간 절연막이 형성되고, 제 1 도전층에 통과하는 콘택트 홀이 형성되며, 제 1 도전층에 전기적으로 접속되도록 화소 전극이 형성된다. 따라서, 상술한 데이터선과 동일막으로 이루어지는 도전층으로서 중계 도전층을 형성하는 동시에 데이터선보다도 기판으로부터 먼 층, 즉 상층으로서 제 1 도전층을 형성하여 세개의 콘택트 홀을 통하여 화소 전극과 반도체층을 중계 도전층 및 제 1 도전층에서 중계하는 동시에, 화소 개구 영역을 제 2 도전층으로 규정하는 구성을 가지는 본 발명의 전기 광학 장치를 비교적 용이하게 제조할 수 있다. 특히, 제 1 도전층과 제 2 도전층을 동일막으로 형성하기 때문에, 제조 프로세스의 단순화 및 저 비용화를 도모한다.
본 발명의 제 2 전기 광학 장치의 제조 방법의 일 예에서는, 상기 제 1 층간절연막을 형성하는 공정의 뒤에, 상기 제 1 층간 절연막에 상기 반도체층으로 통과하는 제 4 콘택트 홀을 형성하는 공정을 더 포함하고, 상기 데이터선을 형성하는 공정에 있어서, 상기 제 4 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선을 형성하며, 상기 제 2 콘택트 홀을 형성하는 공정에 있어서, 상기 제 2 콘택트 홀을 형성하는 동시에 상기 제 1 층간 절연막 및 상기 제 2 층간 절연막에 상기 축적 용량의 한쪽의 전극에 통하는 제 5 콘택트 홀을 형성하고, 상기 제 2 도전층을 형성하는 공정에 있어서, 상기 제 5 콘택트 홀을 통하여 상기 축적 용량의 한쪽 전극에 전기적으로 접속되도록 상기 제 2 도전층을 형성한다.
이 예에 의하면, 제 1 층간 절연막의 형성후, 반도체층으로 통과하는 제 4 콘택트 홀이 형성되고, 반도체층에 전기적으로 접속되도록 데이터선이 형성된다. 더욱이, 제 2 층간 절연막에 콘택트 홀을 형성할 때에, 동시에 축적 용량의 한쪽의 전극으로 통과하는 콘택트 홀이 형성되고, 축적 용량의 한쪽의 전극에 전기적으로 접속되도록 제 3 도전층이 형성된다. 따라서, 상술한 데이터선과 반도체층이 콘택트 홀을 통하여 전기적으로 접속되어 있으며 제 2 도전층과 축적 용량의 한쪽의 전극이 콘택트 홀을 통하여 전기적으로 접속된 구성을 가지는 본 발명의 전기 광학 장치를 비교적 용이하게 제조할 수 있다. 특히, 이들 두개의 콘택트 홀을 동시에 형성하기 때문에, 제조 프로세스의 단순화 및 저 비용화를 도모할 수 있다.
본 발명의 이러한 작용 및 다른 이득은 다음에 설명하는 실시예로부터 명백하다
이하, 본 발명의 실시예를 도면에 의거하여 설명한다.
(제 1 실시예)
본 발명의 제 1 실시예에 있어서의 전기 광학 장치의 구성에 대해서, 도 1 내지 도 4를 참조하여 설명한다. 도 1은 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스형으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가회로이고, 도 2는, 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이며, 도 3은 도 2의 A-A' 단면도이고, 도 4는, 도 2의 B-B' 단면도이다. 또한, 도 3 및 도 4에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 때문에, 각 층이나 각 부재마다 축척을 다르게 한다.
도 1에 있어서, 본 실시예에 있어서의 전기 광학 장치의 화상 표시 영역을 구성하는 매트릭스형으로 형성된 복수의 화소는, 주사선(3a)과 데이터선(6a)의 교차에 대응하여 화소 전극(9a)을 제어하기 위한 TFT(30)가 매트릭스형으로 복수 형성되어 있고, 화상신호가 공급되는 데이터선(6a)이 해당 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기록하는 화상신호(S1, S2, …, Sn)는, 이 순으로 선순차로 공급하여도 상관없고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여 그룹마다 공급하도록 하여도 좋다. 또한, TFT(30)의 게이트에 주사선(3a)이 전기적으로 접속되어 있으며, 소정의 타이밍에서, 주사선(3a)에 펄스적으로 주사신호(G1, G2, …, Gm)를, 이 순으로 선순차로 인가하도록 구성되어 있다. 화소 전극(9a)은, TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정기간만 그 스위치를 닫는 것에 의해, 데이터선(6a)으로부터 공급되는 화상신호(S1, S2, …, Sn)를 소정의 타이밍에서 기록한다. 화소 전극(9a)을 통하여 전기 광학 물질의 일 예로서 액정에 기록된 소정 레벨의 화상신호(S1, S2, …, Sn)는, 대향 기판(후술한다)에 형성된 대향전극(후술한다)과의 사이에서 일정기간 보유된다. 액정은, 인가되는 전압 레벨에 의해 분자 집합의 배향이나 질서가 변화하는 것에 의해, 빛을 변조하며, 계조 표시를 가능하게 한다. 노멀리화이트 모드이면, 인가된 전압에 따라서 입사광이 이 액정부분을 통과 불가능하게 되고, 노멀리화이트 모드이면, 인가된 전압에 따라서 입사광이 이 액정부분을 통과 가능하게 되며, 전체로서 전기 광학 장치로부터는 화상신호에 따른 컨트래스트를 가지는 빛이 출사한다. 여기서, 보유된 화상신호가 누설되는 것을 막기 위해서, 화소 전극(9a)과 대향전극과의 사이에 형성되는 액정 용량과 병렬로 축적 용량(70)을 부가한다. 예를 들면, 화소 전극(9a)의 전압은, TFT(30)의 소스에 화상신호가 인가된 시간보다도 3자리수나 긴 시간만큼 축적 용량(70)에 의해 보유된다. 이로써, 보유 특성은 더 개선되고, 컨트래스트비가 높은 전기 광학 장치가 실현된다.
도 2에 있어서, 전기 광학 장치의 TFT 어레이 기판상에는, 매트릭스형으로 복수의 투명한 화소 전극(9a; 점선부(9a')에 의해 윤곽이 나타나고 있다)이 형성되어 있고, 화소 전극(9a)의 종횡의 경계에 각각 따라서 데이터선(6a), 주사선(3a) 및 용량선(3b)이 설치되어 있다. 데이터선(6a)은 콘택트 홀(5)를 통하여 예를 들면 폴리실리콘막으로 이루어지는 반도체층(1a) 중 후술하는 소스 영역에 전기적으로 접속되어 있다. 서로 인접하는 화소 전극(9a) 사이의 틈에 있어서의 주사선(3a)에 따른 영역 및 데이터선(6a)에 따른 영역(도면중 우측상향의 사선으로 나타나는 영역)에는 각각, 아일랜드 형상의 제 1 도전층(이하, 제 1 배리어층이라고 부른다; 80a) 및 제 2 도전층(이하, 제 2 배리어층이라고 부른다; 80b)이 설치되어 있다. 본 실시예에서는 특히, 제 1 배리어층(80a) 및 제 2 배리어층(80b)은 동일한 차광성의 도전막으로 형성되어 있다. 화소 전극(9a)은, 제 1 배리어층(80a)을 중계하고, 콘택트 홀(8a) 및 콘택트 홀(8b)을 통하여 반도체층(1a) 중 후술하는 드레인 영역에 전기적으로 접속되어 있다. 용량선(3b)은, 제 2 배리어층(80b)에 콘택트 홀(8c)을 통하여 전기적으로 접속되어 있다. 또한, 반도체층(1a) 중 도면중 우측 하강의 사선영역으로 나타낸 채널 영역(1a')에대향하도록 주사선(3a)이 배치되어 있고, 주사선(3a)는 게이트 전극으로서 기능한다. 이와 같이, 주사선(3a)과 데이터선(6a)이 교차하는 개소에는 각각, 채널 영역(1a')에 주사선(3a)이 게이트 전극으로서 대향 배치된 화소 스위치용 TFT(30)가 설치되어 있다.
용량선(3b)은 주사선(3a)에 따라서 거의 직선형으로 신장하는 본선부와, 데이터선(6a)과 교차하는 곳에서 데이터선(6a)에 따라서 돌출된 돌출부를 가진다.
특히, 제 1 배리어층(80a)은 각각 콘택트 홀(8a)에 의해 반도체층(1a)의 드레인 영역에 전기적으로 접속되어 있고, 콘택트 홀(8b)에 의해 화소 전극(9a)에 전기적으로 접속되어 있으며, 반도체층(1a)의 드레인 영역과 화소 전극(9a)과의 사이에서의 버퍼로서 기능하고 있다. 이 제 1 배리어층(80a), 콘택트 홀(8a) 및 콘택트 홀(8b)에 대해서는 뒤에 상세하게 기술한다.
또, 도면중 굵은 선으로 도시한 영역에는 각각, 주사선(3a), 용량선(3b) 및 TFT(3O)의 아래쪽을 통과하도록, 제 1 차광막(11a)을 설치하여도 좋다. 제 1 차광막(11a)은 각각, 주사선(3a)에 따라 줄무늬형으로 형성함과 동시에, 데이터선(6a)과 교차하는 곳을 도면중 하방에 폭이 넓게 형성하고, 이 폭이 넓은 부분에 의해 화소 스위치용 TFT(30)의 채널 영역(1a')을 TFT 어레이 기판측에서 보아 각각 덮는 위치에 설치하도록 하면 된다.
다음에 도 3의 단면도에 도시하는 바와 같이, 전기 광학 장치는, 투명한 한쪽의 기판의 일예를 구성하는 TFT 어레이 기판(10)과, 이것에 대향 배치되는 투명한 다른쪽의 기판의 일 예를 구성하는 대향 기판(20)을 구비하고 있다. TFT 어레이 기판(10)은 예를 들면 석영기판, 유리기판, 실리콘 기판으로 이루어지고, 대향 기판(20)은, 예를 들면 유리기판이나 석영기판으로 이루어진다. TFT 어레이 기판(10)에는, 화소 전극(9a)이 설치되어 있고, 그 상측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(16)이 설치되어 있다. 화소 전극(9a)은 예를 들면, IT0막 등의 투명 도전성 박막으로 이루어진다. 또한 배향막(16)은 예를 들면, 폴리이미드 박막 등의 유기박막으로 이루어진다.
다른 한편, 대향 기판(20)에는, 그 전면에 걸쳐 대향전극(21)이 설치되어 있고, 그 하측에는, 러빙 처리 등의 소정의 배향 처리가 실시된 배향막(22)이 설치되어 있다. 대향전극(21)은 예를 들면, ITO 막 등의 투명 도전성 박막으로 이루어진다. 또한 배향막(22)은, 폴리이미드 박막 등의 유기 박막으로 이루어진다.
TFT 어레이 기판(10)에는, 각 화소 전극(9a)에 인접하는 위치에, 각 화소 전극(9a)을 스위치 제어하는 화소 스위치용 TFT(30)가 설치되어 있다.
대향 기판(20)에는, 또한 도 3에 도시하는 바와 같이, 각 화소의 비개구 영역에, 제 2 차광막(23)이 설치되어 있다. 이 때문에, 대향 기판(20)측으로부터 입사광이 화소 스위치용 TFT(30)의 반도체층(1a)의 채널 영역(1a')이나 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 침입하는 일은 없다. 더욱이, 제 2 차광막(23)은, 컨트래스트의 향상, 컬러 필터를 형성한 경우에 있어서의 색재의 혼색 방지 등의 기능을 가진다.
이와 같이 구성되고, 화소 전극(9a)과 대향전극(21)이 대면하도록 배치된 TFT 어레이 기판(10)과 대향 기판(20)과의 사이에는, 후술하는 밀봉재에 의해 둘러싸인 공간에 전기 광학 물질의 일 예인 액정이 봉입되고, 액정층(50)이 형성된다. 액정층(50)은, 화소 전극(9a)으로부터의 전계가 인가되어 있지 않는 상태에서 배향막(16 및 22)에 의해 소정의 배향 상태를 얻는다. 액정층(50)은, 예를 들면 일종 또는 수종류의 네마틱 액정을 혼합한 액정으로 이루어진다. 밀봉재는, TFT 어레이 기판(10) 및 대향 기판(20)을 그것들의 주변에서 접합하기 위한, 예를 들면 광경화성 수지나 열경화성 수지로 이루어지는 접착제이고, 양 기판간의 거리를 소정치로 하기 위한 글라스 파이버 또는 글라스 비즈 등의 갭(gap)재가 혼입되어 있다.
더욱이 도 3에 도시하는 바와 같이, 화소 스위치용 TFT(30)에 각각 대향하는 위치에 있어서 TFT 어레이 기판(10)과 각 화소 스위치용 TFT(30)의 사이에는, 제 1 차광막(11a)를 설치하도록 하면 좋다. 제 1 차광막(11a)은, 바람직하게는 불투명한 고융점 금속인 Ti, Cr, W, Ta, Mo 및 Pb 중의 적어도 하나를 포함하는, 금속단체, 합금, 금속 실리사이드 등으로 구성된다. 이러한 재료로 구성하면, TFT 어레이 기판(10)상의 제 1 차광막(11a)의 형성 공정의 뒤에 행해지는 화소 스위치용 TFT(30)의 형성 공정에 있어서의 고온처리에 의해, 제 1 차광막(11a)이 파괴되거나 용융되지 않도록 할 수 있다. 제 1 차광막(11a)이 형성되어 있기 때문에, TFT 어레이 기판(10)의 측으로부터의 반사광(귀환 광) 등이 화소 스위치용 TFT(30)의 채널 영역(1a')이나 저농도 소스 영역(1b), 저농도 드레인 영역(1c)에 입사하는 사태를 미연에 막을 수 있고, 이것에 기인한 빛에 의한 전류의 발생에 의해 화소 스위치용 TFT(30)의 특성이 변화하거나, 열화하는 일은 없다.
한편, 줄무늬형으로 형성된 제 1 차광막(11a)은, 예를 들면 주사선(3a)하에연장 설치되고, 정전위선에 전기적으로 접속되어도 좋다. 이와 같이 구성하면, 제 1 차광막(11a)에 대향 배치되는 화소 스위치용 TFT(30)에 대하여 제 1 차광막(11a)의 전위 변동이 악영향을 미치는 일은 없다. 이 경우, 정전위선으로서는, 해당 전기 광학 장치를 구동하기 위한 주변회로(예를 들면, 주사선 구동 회로, 데이터선 구동회로 등)에 공급되는 부전원, 정전원 등의 정전위선, 접지전원, 대향전극(21)에 공급되는 정전위선 등을 들 수 있다. 더욱이, 제 1 차광막(11a)은 데이터선(6a) 및 주사선(3a)에 따라서 격자형으로 형성하여도 좋고, 적어도 화소 스위치용 TFT(30)의 채널 영역(1a')이나 저농도 소스 영역(1b), 저농도 드레인 영역(1c)을 덮도록 아일랜드 형상으로 형성하여도 좋다.
더욱이, 제 1 차광막(11a)과 복수의 화소 스위치용 TFT(30)의 사이에는, 하지 절연막(12)이 설치되어 있다. 하지 절연막(12)은, 화소 스위치용 TFT(30)를 구성하는 반도체층(1a)을 제 1 차광막(11a)으로부터 전기적으로 절연하기 위해서 설치되는 것이다. 더욱이, 하지 절연막(12)은 TFT 어레이 기판(10)의 전체 면에 형성되는 것에 의해, 화소 스위치용 TFT(30)를 위한 하지막으로서의 기능도 가진다. 즉 2 TFT 어레이 기판(10)의 표면의 연마 시에 있어서의 거칠기나, 세정 후에 남는 더러움 등으로 화소 스위치용 TFT(30)의 특성의 열화를 방지하는 기능을 가진다. 하지 절연막(12)은, 예를 들면, NSG(논 도프트 실리케이트 글라스), PSG(인 실리케이트 글라스), BSG(붕소 실리케이트 글라스), BPSG(붕소 실리케이트 글라스) 등의 고절연성 유리 또는, 산화 실리콘막, 질화 실리콘막 등으로 이루어진다. 하지 절연막(12)에 의해, 제 1 차광막(11a)이 화소 스위치용 TFT(30) 등을 오염시키는 사태를 미연에 막을 수도 있다.
본 실시예에서는, 반도체층(1a)을 고농도 드레인 영역(1e)으로부터 연장 설치하여 제 1 축적 용량 전극(1f)으로 하고, 이것에 대향하는 용량선(3b)의 일부를 제 2 축적 용량 전극으로 하며, 게이트 절연막을 포함한 절연박막(2)을 주사선(3a)에 대향하는 위치로부터 연장 설치하여 이들의 전극간에 끼워진 제 1 유전체막으로 하는 것에 의해, 제 1 축적 용량(70a)이 구성되어 있다. 더욱이, 이 제 2 축적 용량 전극과 대향하는 제 1 배리어층(80a)의 일부를 제 3 축적 용량 전극으로 하고, 이들의 전극간에 제 1 층간 절연막(81)을 설치한다. 제 1 층간 절연막(81)은 제 2 유전체막으로서 기능하고, 제 2 축적 용량(70b)이 형성되어 있다. 그리고, 이들 제 1 축적 용량(70a) 및 제 2 축적 용량(70b)이 콘택트 홀(8a)을 통하여 병렬 접속되어 축적 용량(70)이 구성되어 있다. 특히 제 1 축적 용량(70a)의 제 1 유전체막으로서의 절연 박막(2)은, 고온 산화에 의해 폴리실리콘막상에 형성되는 TFT(30)의 게이트 절연막이 분명하기 때문에, 얇게 또한 고내압의 절연막으로 할 수 있고, 제 1 축적 용량(70a)은 비교적 소면적으로 대용량의 축적 용량으로서 구성할 수 있다. 또한, 제 1 층간 절연막(81)도, 절연 박막(2)과 동일하게 또는 절연막도 얇게 형성할 수 있기 때문에 제 2 축적 용량(70b)은 비교적 소면적으로 대용량의 축적 용량으로서 구성할 수 있다. 따라서, 이들 제 1 축적 용량(70a) 및 제 2축적 용량(70b)으로부터 입체적으로 구성되는 축적 용량(70)은, 데이터선(6a)하의 영역 및 주사선(3a)에 따라 액정의 디스클리네이션(disclination)이 발생하는 영역(즉, 용량선(3b)이 형성된 영역)과 화소 개구 영역을 벗어난 공간을 유효하게 이용하여,소면적으로 대용량의 축적 용량으로 된다.
이와 같이 제 2 축적 용량(70b)을 구성하는 제 1 층간 절연막(81)은, 산화 실리콘막, 질화 실리콘막 등이라도 좋고, 다층막으로 구성하여도 좋다. 일반적으로 게이트 절연막 등의 절연 박막(2)을 형성하는 데 사용되는 각종의 공지기술(감압 CVD법, 플라즈마 CVD 법, 열 산화법 등)에 의해 제 1 층간 절연막(81)을 형성 가능하다. 제 1 층간 절연막(81)을 얇게 형성하는 것에 의해, 콘택트 홀(8a)의 직경을 더욱 작게 할 수 있기 때문에, 상술한 콘택트 홀(8a)에 있어서의 제 1 배리어층(80a)의 오목부나 요철이 더욱 작아도 되고, 그 상측에 위치하는 화소 전극(9a)에 있어서의 평탄화가 더욱 촉진된다.
도 3에 있어서, 화소 스위치용 TFT(30)는, LDD(Lightly Doped Drain) 구조를 가지고 있고, 주사선(3a), 해당 주사선(3a)으로부터의 전계에 의해 채널이 형성되는 반도체층(1a)의 채널 영역(1a'), 주사선(3a)과 반도체층(1a)을 절연하는 게이트절연막을 포함하는 절연 박막(2), 데이터선(6a), 반도체층(1a)의 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c), 반도체층(1a)의 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 구비하고 있다. 고농도 드레인 영역(1e)에는, 복수의 화소 전극(9a) 중의 대응하는 하나가 제 1 배리어층(80a)을 중계하여 전기적으로 접속되어 있다. 저농도 소스 영역(1b) 및 고농도 소스 영역(1d) 및 저농도 드레인 영역(1c) 및 고농도 드레인 영역(1e)은 후술하는 바와 같이, 반도체층(1a)에 대하여, n형 또는 p형의 채널을 형성하는지에 따라서 소정 농도의 n형용 또는 p형용의 불순물을 도프하는 것에 의해 형성되어 있다. n형 채널의 TFT는, 동작 속도가 빠르다는 이점이 있고, 화소의 스위칭 소자인 화소 스위치용 TFT(30)로서 사용되는 경우가 많다. 본 실시예에서는 특히 데이터선(6a)은, Al 등의 저저항인 금속막이나 금속 실리사이드 등의 합금막 등의 차광성 또한 도전성의 박막으로 구성되어 있다. 또한, 제 1 배리어층(80a) 및 제 1 층간 절연막(81)의 위에는, 고농도 소스 영역(1d)으로 통하는 콘택트홀(5) 및 제 1 배리어층(80a)으로 통하는 콘택트 홀(8b)이 각각 형성된 제 2 층간 절연막(4)이 형성되어 있다. 이 고농도 소스 영역(1d)으로의 콘택트 홀(5)을 통하여, 데이터선(6a)은 고농도 소스 영역(1d)에 전기적으로 접속되어 있다. 더욱이, 데이터선(6a) 및 제 2 층간 절연막(4)의 위에는, 제 1 배리어층(80a)으로의 콘택트 홀(8b)이 형성된 제 3 층간 절연막(7)이 형성되어 있다. 이 콘택트 홀(8b)을 통하여, 화소 전극(9a)은 제 1 배리어층(80a)에 전기적으로 접속되어 있고, 더욱이 제 1 배리어층(80a)을 중계하여 콘택트 홀(8a)을 통하여 고농도 드레인 영역(1e)에 전기적으로 접속되어 있다. 상술한 화소 전극(9a)은, 이와 같이 구성된 제 3 층간 절연막(7)의 상면에 설치되어 있다.
화소 스위치용 TFT(30)는, 바람직하게는 상술한 바와 같이 LDD 구조를 가지지만, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 불순물의 주입을 행하지 않는 오프셋 구조를 가져도 좋고, 주사선(3a)의 일부로 이루어지는 게이트 전극을 마스크로서 고농도로 불순물을 주입하며, 자기 정합적으로 고농도 소스 및 드레인 영역을 형성하는 셀프 얼라인형의 TFT라도 좋다.
또한 본 실시예에서는, 화소 스위치용 TFT(30)의 게이트 전극을 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)간에 1개만 배치한 싱글 게이트 구조로 하였지만, 이들의 사이에 2개 이상의 게이트 전극을 배치하여도 좋다. 이 때, 각각의 게이트 전극에는 동일한 신호가 인가되도록 한다. 이와 같이 듀얼 게이트 또는 싱글 게이트 이상에서 TFT를 구성하면, 채널과 소스 및 드레인 영역과의 접합부의 리크 전류를 방지할 수 있고, 오프 시의 전류를 저감할 수 있다. 이들의 게이트 전극의 적어도 1개를 LDD 구조 또는 오프셋 구조로 하면, 더욱이 오프 전류를 저감할 수 있고, 안정된 스위칭 소자를 얻을 수 있다.
도 2 및 도 3에 도시하는 바와 같이, 본 실시예의 전기 광학 장치에서는, 고농도 드레인 영역(1e)과 화소 전극(9a)을 콘택트 홀(8a) 및 콘택트홀(8b)을 거쳐 제 1 배리어층(80a)을 경유하여 전기적으로 접속하기 때문에, 화소 전극(9a)에서 드레인 영역까지 하나의 콘택트 홀을 형성하는 경우와 비교하여, 콘택트홀(8a) 및 콘택트 홀(8b)의 직경을 각각 작게 할 수 있다. 즉, 하나의 콘택트 홀을 형성하는 경우에는, 콘택트 홀을 깊게 형성할수록 에칭 정밀도는 떨어지기 때문에, 예를 들면 50nm 정도의 대단히 얇은 반도체층(1a)에 있어서의 관통을 방지하기 위해서는, 콘택트 홀의 직경을 작게 할 수 있는 드라이 에칭을 도중에서 정지하고, 최종적으로 웨트 에칭으로 반도체층(1a)까지 형성하도록 공정을 구축하지 않으면 안된다. 또는, 드라이 에칭에 의한 관통(penetration) 방지용의 폴리실리콘막을 별도로 설치할 필요가 생겨 버리는 것이다.
이것에 대하여 본 실시예에서는, 화소 전극(9a) 및 고농도 드레인 영역(1e)을 2개의 직렬인 콘택트 홀(8a) 및 콘택트 홀(8b)에 의해 접속하면 좋기 때문에, 이들 콘택트 홀(8a) 및 콘택트 홀(8b)을 각각 드라이 에칭에 의해 형성하는 것이가능해지는 것이다. 또는, 적어도 웨트 에칭에 의해 형성하는 거리를 짧게 하는 것이 가능해지는 것이다. 단, 콘택트 홀(8a) 및 콘택트 홀(8b)에, 약간의 테이퍼를 붙이기 위해서, 드라이 에칭후에 굳이 비교적 단시간의 웨트 에칭을 행하도록 하여도 좋다.
이상과 같이 본 실시예에 의하면, 콘택트 홀(8a) 및 콘택트 홀(8b)의 직경을 각각 작게 할 수 있고, 콘택트 홀(8a)에 있어서의 제 1 배리어층(80a)의 표면에 형성되는 오목부나 요철도 작아도 되기 때문에, 그 상측에 위치하는 화소 전극(9a)의 부분에 있어서의 평탄화가, 어느 정도 촉진된다. 더욱이, 제 2 콘택트 홀(8b)에 있어서의 화소 전극(9a)의 표면에 형성되는 오목부나 요철도 작아도 되기 때문에, 이 화소 전극(9a)의 부분에 있어서의 평탄화가, 어느 정도 촉진된다.
본 실시예에서는 특히, 제 1 배리어층(80a)은, 도전성의 차광막으로 이루어진다. 따라서, 제 1 배리어층(80a)에 의해, 각 화소 개구 영역을 적어도 부분적으로 규정하는 것이 가능해진다. 예를 들면, 제 1 배리어층(80a)은 불투명한 고융점 금속인 Ti, Cr, W, Ta, Mo 및 Pb 중의 적어도 하나를 포함하는, 금속 단체, 합금, 금속 실리사이드 등으로 구성하도록 한다. 이로써, 콘택트 홀(8b)을 통하여 제 1 배리어층(80a) 및 화소 전극(9a)간에서 양호하게 전기적인 접속이 얻어진다. 제 1 배리어층(80a)의 막 두께는, 예를 들면 50nm 이상 500nm 이하 정도로 하는 것이 바람직하다. 50nm 정도의 두께가 있으면, 제조 프로세스에 있어서의 제 2 콘택트 홀(8b)의 형성 시에 관통될 가능성은 낮아지고, 또한 500nm 정도이면 제 1 배리어층(80a)의 존재에 기인한 화소 전극(9a)의 표면의 요철은 문제로 되지 않거나 또는비교적 용이하게 평탄화 가능하기 때문이다.
더욱이 본 실시예에서는, 각 화소에 있어서의 화소 개구 영역중, 데이터선(6a)에 따른 영역의 좌우변을, 데이터선(6a)에 따라 길이형으로 신장하는 아일랜드 형상의 제 2 배리어층(80b) 및 콘택트 홀(5) 주변에 있어서의 데이터선(6a) 부분으로 규정하고 있고, 각 화소에 있어서의 화소 개구 영역중, 주사선(3a) 및 용량선(3b)에 따른 영역의 상변 및 하변을 제 1 배리어층(80a) 및 제 1 차광막(11a)에 의해 각각 규정하고 있다.
보다 구체적으로는 도 2 및 도 4에 도시하는 바와 같이, 제 2 배리어층(80b)은, 평면적으로 보아 부분적으로 화소 전극(9a)의 틈 내에 배치되어 있고, 화소 전극(9a)에 부분적으로도 겹치고 있다. 이 때문에, 이 화소 전극(9a)과 제 2 배리어층(80b)을 일부 겹치는 것에 의해, 각 화소에 있어서의 화소 개구 영역의 좌우변의 대부분을 규정할 수 있다. 이 때 특히, 제 2 배리어층(80b)에 의해 화소 개구 영역이 규정된 개소에서는, 평면적으로 보아 화소 전극(9a)과 제 2 배리어층(80b)과의 사이에 틈은 없기 때문에, 그와 같은 틈을 통한 광 누설은 일어나지 않는다. 이 결과, 최종적으로는, 컨트래스트비가 높아진다. 동시에, 제 2 배리어층(80b)에 의해 화소 개구 영역이 규정된 곳에서는, 데이터선(6a)에서 화소 개구 영역을 규정할 필요는 없기 때문에, 이 곳에서는, 데이터선(6a)의 폭은, 제 2 배리어층(80b)의 폭보다도 약간 가늘어지고 있다. 이 결과, 도 4에 도시하는 바와 같이, 데이터선(6a)과 화소 전극(9a)이 제 3 층간 절연막(7)을 통하여 겹치지 않도록 하는 것에 의해, 각 화소에 있어서의 TFT(30)의 소스와 드레인의 사이의 기생 용량을발생시키지 않아도 좋다. 이 때문에, 1 프레임 등의 소정 주기 내에 타행의 TFT(30)에 공급되는 화상신호의 전위에 빈번하게 흔들리는 데이터선(6a)의 해당 전위 요동에 기인하여, 상술한 소스와 드레인 사이의 기생 용량에 의해 TFT(30)가 이상 동작하여, 화소 전극(9a)에 보유시켜야 할 전압이 누설되는 사태를 미연에 막을 수 있다. 이러한 결과, 표시 화상에 있어서의 플리커(flicker)나 라인 불균일함을 저감할 수 있다. 단, 제 2 배리어층(80b)이 존재하지 않는 콘택트 홀(5) 주변의 비교적 작은 영역에서는, 데이터선(6a)의 폭을 약간 두껍게 하도록 하여, 데이터선(6a)에 의해 화소 개구 영역을 규정하여도 좋다.
또한, 이상과 같이 화소 개구 영역을 규정하도록 구성하면, 대향 기판(20)에 제 2 차광막(23)을 형성하지 않아도 되기 때문에, 대향 기판의 비용를 삭감하는 것이 가능하다. 더욱이, 대향 기판(20)과 TFT 어레이 기판(10)과의 얼라인먼트 어긋남에 의한 화소 개구율의 저하나 격차를 막을 수 있다. 또한, 대향 기판(20)에 제 2 차광막(23)을 설치하는 경우는, TFT 어레이 기판(10)과의 얼라인먼트 어긋남에 의한 화소 개구율을 저감하지 않도록 작게 형성하여도 상술한 바와 같이 데이터선(6a), 제 1 배리어층(80a) 및 제 2 배리어층(80b) 및 제 1 차광막(11a)이라는 TFT 어레이 기판(10)측에 형성된 차광성의 막에 의해 화소 개구부를 규정하기 때문에, 정밀도 좋게 화소 개구부를 규정할 수 있고, 대향 기판(20)상의 제 2차광막(23)에 의해 화소 개구부를 정하는 경우와 비교하여 화소 개구율을 향상시킬 수 있다.
또한 도 2 및 도 4에 도시하는 바와 같이 데이터선(6a)의 폭을 약간 좁혀 화소 전극(9a)의 가장자리 부분과 겹치지 않는 구성으로 하는 것에 의해, 데이터선(6a)과 화소 전극(9a)이 제 3 층간 절연막(7)을 통하여 겹친 개소에서 발생할 가능성이 높은 양자간의 전기적 쇼트(단락) 등의 결함의 발생을 억제할 수 있고, 최종적으로는 장치 결함율의 저하, 제조 시의 수율 향상이 도모된다.
제 2 배리어층(80b)은, 바람직하게는, 용량선(3b)이나 정전위선에 전기적으로 접속된다. 즉, 제 2 배리어층(80b)의 가장자리 부분과 화소 전극(9a)의 가장자리 부분이 겹치기 때문에, 양자간에는 다소의 기생 용량이 부가되지만, 제 2 배리어층(80b)의 전위가 일정 전위로 유지되고 있으면, 제 2 배리어층(80b)의 전위 변동이 화소 전극(9a)의 전위에 미치는 악영향을 저감할 수 있다. 더욱이, 제 2 배리어층(80b)과 용량선(3b)을 전기적으로 접속하기 위한 콘택트 홀(8c)은, 본 실시예에서는, 콘택트홀(8a)을 형성하는 공정과 동일 공정에 의해 형성 가능하고, 제조 프로세스의 복잡화를 초래하지 않는다. 더욱이, 이 경우, 제 2 배리어층(80b)은, 각 화소마다, 콘택트 홀(8c)을 통하여 용량선(3b)에 전기적으로 접속된다.
더욱이 또한 상술한 바와 같이 제 2 배리어층(80b)과 데이터선(6a)이 제 2 층간 절연막(4)을 통하여 대향 배치된 구성에 있어서는, 데이터선(6a)에는, 전위가 보다 안정된 제 2 배리어층(80b)과의 사이에서 용량이 부가된다. 이 때문에, 데이터선(6a)의 용량을 전위 요동을 초래하지 않는 적절한 크기에 설정할 수 있다. 특히 화소 피치를 미세화 하고, 이에 따라 데이터선(6a)의 폭을 미세화 하여도, 제 2 배리어층(80b)과의 사이의 용량을 증가시키는 것에 의해, 데이터선(6a)의 용량 부족을 억제할 수 있다. 이로써, 데이터선(6a)을 통한 화상신호의 화소 전극(9d)으로의 공급에 있어서의 기록 능력 부족을 저지할 수 있다. 바꿔 말하면, 특히 화소 피치를 미세화 할 때에 유리한, 데이터선(6a)이 노이즈에 대하여 강하게 되는 구조가 비교적 용이하게 얻어진다.
더욱이, 본 실시예의 각 콘택트 홀(8a, 8b, 8c 및 5)의 평면 형상은, 원형이나 사각형 또는 그 밖의 다각형상 등이라도 좋지만, 원형은 특히 콘택트 홀의 주위의 층간 절연막 등에 있어서의 균열 방지에 도움이 된다. 그리고, 양호하게 전기적인 접속을 얻기 위해서, 드라이 에칭후에 웨트 에칭을 행하고, 이들의 콘택트 홀에 각각 약간의 테이퍼를 붙이는 것이 바람직하다.
이상 설명한 바와 같이 제 1 실시예의 전기 광학 장치에 의하면, 제 1 배리어층(80a)에, TFT(30)와 화소 전극(9a)을 중계하는 기능을 갖게 하는 동시에, 이 제 1 배리어층(80a)과 동일막으로 이루어지는 제 2 배리어층(80b)에, 화상신호의 안정 공급을 가능하게 하면서 화소 개구 영역을 규정하는 기능을 가지게 하고 있기 때문에, 전체로서, 적층구조 및 제조 프로세스의 단순화 및 저 비용화를 도모할 수 있다.
(제 1 실시예에 있어서의 전기 광학 장치의 제조 프로세스)
다음에, 이상과 같은 구성을 가지는 실시예에 있어서의 전기 광학 장치를 구성하는 TFT 어레이 기판의 제조 프로세스에 대해서, 도 5 내지 도 8을 참조하여 설명한다. 더욱이, 도 5 내지 도 8는 각 공정에서의 TFT 어레이 기판측의 각 층을, 도 3과 같이 도 2의 A-A' 단면에 대응시켜 도시하는 공정도이다.
우선 도 5의 공정(1)에 도시하는 바와 같이, 석영기판, 하드 유리기판, 실리콘 기판 등의 TFT 어레이 기판(10)을 준비한다. 여기서, 바람직하게는 N2(질소) 등의 불활성 가스 분위기 또한 약 9OO 내지 1300℃의 고온에서 열처리하고, 나중에 실시되는 고온 프로세스에 있어서의 TFT 어레이 기판(10)에 생기는 비뚤어짐이 적어지도록 전처리하여 둔다. 즉, 제조 프로세스에 있어서의 최고온에서 고온 처리되는 온도에 맞추어서, 사전에 TFT 어레이 기판(10)을 같은 온도나 그 이상의 온도에서 열처리하여 둔다. 그리고, 이와 같이 처리된 TFT 어레이 기판(10)의 전면에, Ti, Cr, W, Ta, Mo 및 Pb 등의 금속이나 금속 실리사이드 등의 금속 합금막을, 스퍼터링(sputtering) 등에 의해, 100 내지 500nm 정도의 막 두께, 바람직하게는 약 200nm의 막 두께의 차광막(11)을 형성한다. 더욱이, 차광막(11)상에는, 표면 반사를 완화하기 위해서 폴리 실리콘막 등의 반사 방지막을 형성하여도 좋다.
다음에 공정(2)에 나타내는 바와 같이, 해당 형성된 차광막(11)상에 포토리소그래피에 의해 제 1 차광막(11a)의 패턴에 대응하는 레지스터 마스크를 형성하고, 해당 레지스터 마스크를 통하여 차광막(11)에 대하여 에칭을 행하는 것에 의해, 제 1 차광막(11a)을 형성한다.
다음에 공정(3)에 나타내는 바와 같이, 제 1 차광막(11a)의 위에, 예를 들면, 통상압 또는 감압 CVD법 등에 의해 TEOS(테트라·에틸·오르소·실리케이트) 가스, TEB(테트라·에틸·보트레이트) 가스, TMOP(테트라·메틸·옥시·포스레이트) 가스 등을 사용하여, NSG(논실리케이트 가라스), PSG(인실리케이트 가라스), BSG(붕소실리케이트 가라스), BPSG(붕소인실리케이트 가라스) 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 하지 절연막(12)을 형성한다. 이 하지 절연막(12)의 막 두께는, 예를 들면, 약 500 내지 2000nm로 한다.
다음에 공정(4)에 나타내는 바와 같이, 하지 절연막(12)의 위에, 약 450 내지 550℃, 바람직하게는 약 500℃의 비교적 저온 환경속에서, 유량 약 400 내지 600cc/min의 모노실란가스, 디실란가스 등을 사용한 감압 CVD(예를 들면, 압력 약 20 내지 40Pa의 CVD)에 의해, 비정질 실리콘막을 형성한다. 그 후, 질소 분위기속에서, 약 600 내지 700℃에서 약 1 내지 10 시간, 바람직하게는, 4 내지 6시간의 열처리를 실시하는 것에 의해, 폴리실리콘막(1)을 약 50 내지 200nm의 두께, 바람직하게는 약 100nm의 두께로 될 때까지 고상 성장시킨다. 고상 성장시키는 방법으로서는, RTA(Rapid Thermal Aneal)를 사용한 열처리라도 좋고, 엑시머 레이저 등을 사용한 레이저 열처리라도 좋다.
이 때, 도 3에 도시한 화소 스위치용 TFT(30)로서, n 채널형의 화소 스위치용 TFT(30)를 작성하는 경우에는, 해당 채널 영역에 Sb(안티몬), As(비소), P(인) 등의 V족 원소의 불순물을 이온 주입 등에 의해 약간 도프하여도 좋다. 또한, 화소 스위치칭용 TFT(30)를 p 채널형으로 하는 경우에는, B(붕소), Ga(갈릴륨), In(인듐) 등의 III족 원소의 불순물을 약간 이온 주입 등에 의해 도프하여도 좋다. 또한, 비정질 실리콘막을 거치지 않고, 감압 CVD 법 등에 의해 폴리실콘막(1)을 직접 형성하여도 좋다. 또는, 감압 CVD 법 등에 의해 퇴적한 폴리실리콘막에 실리콘을 주입하여 일단 비정질화 하고, 그 후 열처리 등에 의해 재결정화 시켜서 폴리실리콘막(1)을 형성하여도 좋다.
다음에 공정(5)에 나타내는 바와 같이, 포토리소그래피 공정, 에칭 공정 등에 의해, 제 1 촉적 용량 전극(1f)을 포함하는 소정 패턴을 가지는 반도체층(1a)을 형성한다.
다음에 공정(6)에 나타내는 바와 같이, 화소 스위칭용 TFT(30)를 구성하는 반도체층(1a)을 약 900 내지 1300℃의 온도, 바람직하게는 약 1000℃의 온도에 의해 열 산화하는 것에 의해, 약 30nm의 비교적 얇은 두께의 열 산화 실리콘막(2a)을 형성하고, 또한 공정(7)에 나타내는 바와 같이, 감압 CVD법 등에 의해 고온 산화 실리콘막(HTO막)이나 질화 실리콘막으로 이루어지는 절연막(2b)을 50nm의 비교적 얇은 두께로 퇴적하며, 열산화 실리콘(2a) 및 절연막(2b)을 포함하는 다층 구조를 가지는 화소 스위칭용 TFT(30)의 게이트 절연막과 함께 축적 용량 형성용의 제 1 유전체막을 포함하는 절연박막(2)을 형성한다. 이 결과, 반도체층(1a)의 두께는 약 30 내지 150nm의 두께, 바람직하게는 30 내지 100nm의 두께로 된다. 이렇게 고온 열산화 시간을 짧게 하는 것에 의해, 특히 8인치 정도의 대형 기판을 사용하는 경우에 열에 의한 휘어짐을 방지할 수 있다. 단, 폴리실리콘막(1)을 열산화하는 것만에 의해, 단일 층 구조를 가지는 절연 박막(2)을 형성하여도 좋다.
다음에 고정(8)에 나타내는 바와 같이. 포토리소그래피 공정, 에칭 공정 등에 의해 레지스트층(500)을 제 1 축적 용량 전극(1f)으로 되는 부분을 없애는 반도체층(1a)상에 형성한 후, 예를 들면 P 이온을 도스량 약 3×1012/㎠로 도프하여, 제 1 축적 용량 전극(1f)을 저저항화 한다.
다음에 공정(9)에 나타내는 바와 같이, 레지스트층(500)을 제거한 후, 감압CVD법 등에 의해, 폴리실리콘막(3)을 퇴적하고, 다음에 P를 열확산하며, 폴리실리콘막(3)을 도전화 한다. 또는, P 이온을 폴리실리콘막(3)의 성막과 동시에 도입한 저저항인 폴리실리콘막을 사용하여도 좋다. 폴리실리콘막(3)의 막 두께는 약 100 내지 500nm의 두께, 바람직하게는 약 300nm로 퇴적한다.
다음에 도 6의 공정(10)에 나타내는 바와 같이, 레지스트 마스크를 사용한 포토리소그래피 공정, 에칭 공정 등에 의해, 소정 패턴의 주사선(3a)과 함께 용량선(3b)을 형성한다. 주사선(3a) 및 용량선(3b)은, 고융점 금속이나 금속 실리사이드 등의 금속 합금막으로 형성하여도 좋고, 폴리실리콘막 등과 조합한 다층배선으로 하여도 좋다.
다음에 공정(11)에 나타내는 바와 같이, 도 3에 도시한 화소 스위치용 TFT(30)를 LDD 구조를 가지는 n 채널 형의 TFT로 하는 경우, 반도체층(1a)에, 우선 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)을 형성하기 위해서, 주사선(3a)의 일부로 이루어지는 게이트 전극을 마스크로 하고, P 등의 V족 원소의 불순물을 저농도로, 예를 들면, P 이온을 1 내지 3×1013/cm2의 도즈량으로써 도프한다. 이로써 주사선(3a)하의 반도체층(1a)은 채널 영역(1a')으로 된다. 이 불순물의 도프에 의해 용량선(3b) 및 주사선(3a)도 저저항화 된다.
다음에 공정(12)에 나타내는 바와 같이, 화소 스위치용 TFT(30)를 구성하는 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해서, 주사선(3a)보다도 폭이 넓은 마스크로 레지스터층(600)을 주사선(3a)상에 형성한 후, 동일하게 P 등의 V족 원소의 불순물을 고농도로, 예를 들면, P 이온을 1 내지 3×1015/㎠의 도즈량으로써 도프한다. 또한, 화소 스위치용 TFT(30)를 p 채널형으로 하는 경우, 반도체층(1a)에, 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c) 및 고농도 소스 영역(1d) 및 고농도 드레인 영역(1e)을 형성하기 위해서, B 등의 III 족 원소의 불순물을 사용하여 도프한다. 더욱이, 예를 들면, 저농도의 도프를 행하지 않고서, 오프셋 구조의 TFT로 하여도 좋고, 주사선(3a)을 마스크로 하여, P 이온 , B 이온 등을 사용한 이온 주입 기술에 의해 셀프 얼라인형의 TFT로 하여도 좋다. 이 불순물의 도프에 의해 용량선(3b) 및 주사선(3a)도 더욱 저저항화 된다.
또한, 이들의 TFT(30)의 소자 형성 공정과 병행하여, n 채널 형 TFT 및 p 채널형 TFT로 구성되는 상보형 구조를 가지는 데이터선 구동회로, 주사선 구동회로 등의 주변회로를 TFT 어레이 기판(10)상의 주변부에 형성하여도 좋다. 이와 같이, 본 실시예에 있어서 화소 스위치용 TFT(30)를 구성하는 반도체층(1a)을 폴리실리콘막으로 형성하면, 화소 스위치용 TFT(30)의 형성 시에 거의 동일공정에서, 주변회로를 형성할 수 있어, 제조상 유리하다.
다음에 공정(13)에 나타내는 바와 같이, 레지스터층(600)을 제거한 후, 용량선(3b) 및 주사선(3a) 및 절연 박막(2)상에, 감압 CVD법, 플라즈마 CVD 법 등에 의해 고온산화 실리콘막(HTO 막)이나 질화 실리콘막으로 이루어지는 제 1 층간 절연막(81)을 약 200nm 이하의 비교적 얇은 두께로 퇴적한다. 단, 상술한 바와 같이, 제 1 층간 절연막(81)은, 다층막으로 구성하여도 좋고, 일반적으로 TFT의 게이트 절연막을 형성하는 데 사용되는 각종의 공지기술에 의해, 제 1 층간 절연막(81)을형성 가능하다.
다음에 공정(14)에 나타내는 바와 같이, 제 1 배리어층(80a)과 고농도 드레인 영역(1e)을 전기적으로 접속하기 위한 콘택트 홀(8a) 및 제 2 배리어층(80b)과 용량선(3b)을 전기적으로 접속하기 위한 콘택트 홀(8c)을, 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 형성한다. 이러한 드라이 에칭은, 지향성이 높기 때문에, 작은 직경의 콘택트 홀(8a) 및 콘택트 홀(8c)을 형성 가능하다. 또는, 콘택트 홀(8a)이 반도체층(1a)를 꿰뚫고 나가는 것을 방지하는 데 유리한 웨트 에칭을 병용하여도 좋다. 이 웨트 에칭은, 콘택트 홀(8a)에 대하여, 보다 양호하게 전기적인 접속을 잡기 위한 테이퍼를 부여하는 관점으로부터도 유효하다. 또한 특히, 콘택트 홀(8a) 및 콘택트 홀(8c)은 상술한 바와 같이 동시에 형성 가능하여 제조상 유리하다.
다음에 공정(15)에 나타내는 바와 같이, 제 1 층간 절연막(81) 및 콘택트 홀(8a)을 통하여 들여다 보는 고농도 드레인 영역(1e) 및 콘택트 홀(8c)을 통하여 들여다 보는 용량선(3b)의 전면에, Ti, Cr, W, Ta, Mo 및 Pb 등의 금속이나 금속 실리사이드 등의 금속 합금막을 스퍼터링 등에 의해 퇴적하고, 50 내지 500nm 정도의 막 두께의 도전막(80)을 형성한다. 50nm 정도의 두께가 있으면, 나중에 콘택트 홀(8b)을 형성할 때에 관통될 가능성은 거의 없다. 더욱이, 이 도전막(80)상에는, 표면 반사를 완화하기 위해서 폴리실리콘막 등의 반사 방지막을 형성하여도 좋다. 더욱이, 도전막(80)은 금속이나 금속 실리사이드 등의 금속 합금막 또는, 폴리실리콘막을 적층한 다층막이라도 좋다.
다음에 도 7의 공정(16)에 나타내는 바와 같이, 해당 형성된 도전막(80)상에 포토리소그래피 공정 및 에칭 공정 등을 행하는 것에 의해, 제 1 배리어층(80a) 및 제 2 배리어층(80b)을 형성한다. 여기서 제 2 배리어층(80b)에 대해서는 특히 도 4에 도시하는 바와 같이, 그 일부분이 나중에 형성되는 화소 전극(9a)과 약간 겹치도록 형성하면 좋다.
다음에 공정(17)에 나타내는 바와 같이, 제 1 층간 절연막(81) 및 제 1 배리어층(80a) 및 제 2 배리어층(80b)을 덮도록, 예를 들면, 통상압 또는 감압 CVD 법이나 TEOS 가스 등을 사용하여, NSG, PSG, BSG, BPSG 등의 실리케이트 가라스막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제 2 층간 절연막(4)을 형성한다. 제 2 층간 절연막(4)의 막 두께는, 약 500 내지 1500nm이 바람직하다. 제 2 층간 절연막(4)의 막 두께가 50Onm 이상이면, 데이터선(6a) 및 주사선(3a)간에 있어의 기생 용량은 그다지 또는 거의 문제로 되지 않는다.
다음에 공정(18)의 단계에서, 반도체층(1a)을 활성화하기 위해서 약 1000℃의 열처리를 20분 정도 행한 후, 데이터선(6a)과 반도체층(1a)의 고농도 드레인 영역(1e)을 전기적으로 접속하기 위한 콘택트 홀(5)을 절연 박막(2), 제 1 층간 절연막(81) 및 제 2 층간 절연막(4)에 형성한다. 또한, 주사선(3a)이나 용량선(3b)을 기판 주변 영역에 있어서 도시하지 않는 배선과 접속하기 위한 콘택트 홀도, 콘택트 홀(5)과 동일한 공정에 의해 형성할 수 있다.
다음에, 공정(19)에 나타내는 바와 같이, 제 2 층간 절연막(4)의 위에, 스퍼터링 등에 의해, 차광성의 Al 등의 저저항 금속이나 금속 실리사이드 등을금속막(6)으로 하여, 약 100 내지 500nm의 두께, 바람직하게는 약 300nm로 퇴적한다.
다음에 공정(20)에 나타내는 바와 같이, 포토리소그래피 공정 및 에칭 공정 등에 의해, 데이터선(6a)을 형성한다. 여기서 데이터선(6a)에 대해서는 특히 도 4에 도시한 바와 같이, 나중에 형성되는 화소 전극(9a)에 겹치지 않도록 또한 제 2 배리어층(80b)에 겹치도록 형성한다.
다음에 도 8의 공정(21)에 나타내는 바와 같이, 데이터선(6a)상을 덮도록, 예를 들면, 통상압 또는 감압 CVD 법이나 TEOS 가스 등을 사용하여, NSG, PSG, BSG, BPSG 등의 실리케이트 유리막, 질화 실리콘막이나 산화 실리콘막 등으로 이루어지는 제 3 층간 절연막(7)을 형성한다. 제 3 층간 절연막(7)의 막 두께는, 약 500 내지 1500nm가 바람직하다.
다음에 공정(22)에 나타내는 바와 같이, 화소 전극(9a)과 제 1 배리어층(80a)을 전기적으로 접속하기 위한 콘택트홀(8b)을, 반응성 이온 에칭, 반응성 이온 빔 에칭 등의 드라이 에칭에 의해 형성한다. 테이퍼형으로 하기 위해서 웨트 에칭을 추가하여도 좋다.
다음에 공정(23)에 나타내는 바와 같이, 제 3 층간 절연막(7)의 위에, 스퍼터링 등에 의해, IT0막 등의 투명 도전성 박막(9)을, 약 50 내지 200nm의 두께로 퇴적하고, 더욱이 공정(24)에 나타내는 바와 같이, 포토리소그래피 공정 및 에칭 공정 등에 의해, 화소 전극(9a)을 형성한다. 더욱이, 해당 전기 광학 장치를 반사형으로서 사용하는 경우에는, Al 등의 반사율이 높은 불투명한 재료로 화소전극(9a)을 형성하여도 좋다.
이상 설명한 바와 같이 본 실시예에 있어서의 제조 프로세스에 의하면, 비교적 적은 공정수 또한 비교적 간단한 각 공정을 사용하여 상술한 제 1 실시예의 전기 광학 장치를 제조할 수 있다.
(제 2 실시예)
본 발명의 제 2 실시예에 있어서의 전기 광학 장치의 구성에 대해서, 도 9 내지 도 11을 참조하여 설명한다. 도 9는, 제 2 실시예에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이고, 도 10은 그 A-A' 단면도이며, 도 11은 그 B-B 단면도이다. 또한, 도 10 및 도 11에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다. 또한, 도 9 내지 도 11에 도시한 제 2 실시예에 있어서 도 2 내지 도 4에 도시한 제 1 실시예와 같은 구성 요소에 대해서는, 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 9 내지 도 11에 있어서, 제 2 실시예에서는, 반도체층(1a)의 고농도 드레인 영역(1e)에 콘택트 홀(88a)을 통하여 전기적으로 접속되어 있고 데이터선(6a)과 동일 층으로 구성된 중계 도전층(6b)과, 화소 전극(9a)에 콘택트 홀 (88c)을 통하여 전기적으로 접속된 차광성의 도전층으로 이루어지는 제 1 배리어층(90a)을 구비하고 있다. 그리고, 중계 도전층(6b)과 제 1 배리어 층(90a)은, 데이터선(6a) 및 중계 도전층(6b)상에 형성된 제 2 층간 절연막(4)을 통하여 대향 배치되어 있고, 이 제 2 층간 절연막(4)에 형성된 콘택트 홀(88b)을 통하여 서로 전기적으로 접속되어 있다. 다른 한편, 제 2 실시예에서는, 제 1 배리어층(90a)과 동일한 차광성의 도전층으로 이루어지는 제 2 배리어층(90b)이 설치되어 있고, 제 2 배리어층(90b)과 용량선(3b)은, 콘택트 홀(88d)을 통하여 전기적으로 접속되어 있다. 이로써, 제 2 배리어층(90b)을 축적 용량 전극으로 하고, 또한 인접하는 화소군과 접속하는 것에 의해, 용량선으로서 대용할 수 있다. 이 경우, 용량선(3b)을 축적 용량 전극으로서, 각 화소마다 아일랜드 형상으로 형성하여도 좋다. 이로써, 화소 개구율을 크게 할 수 있다. 또한, 제 2 배리어층(90b)과 용량선(3b)을 전기적으로 접속하는 것에 의해, 용량선을 2중으로 형성할 수 있고, 중복 구조가 실현된다. 도 9에 도시하는 바와 같이, 제 2 배리어층(90b)은, 평면적으로 보아 제 1 배리어층(9Oa)이 존재하는 영역의 주위를 제외하고 화소 전극(9a)의 틈을 덮는 격자형으로 설치되어 있고, 화소 개구 영역중 데이터선(6a) 및 주사선(3a)에 각각 따른 좌우변 및 상하변을 규정한다. 이 경우에도 제 1 실시예의 경우와 같이, 제 2 배리어층(90b)의 가장자리 부분은, 화소 전극(9a)의 가장자리 부분에 약간 겹쳐진다. 더욱이, 제 1 배리어층(90a)과 제 2 배리어층(90b)과의 틈에 대해서는, 중계 도전층(6b)이나 대향 기판측의 제 2 차광막(23)으로 덮는 것에 의해, 간단히 광 누설을 방지할 수 있다. 그 밖의 구성에 대해서는 제 1 실시예의 경우와 같다.
이와 같이 제 2 실시예에서는, 2개의 중계용의 도전층인 중계 도전층(6b) 및 제 1 배리어층(90a)에 의해, 화소 전극(9a)에서 반도체층(1a)까지를 양호하게 중계 가능해진다. 특히 화소 전극(9a)이 IT0막으로 이루어지고 데이터선(6a)이 Al 막으로 이루어지는 경우에는, 양자와의 사이에서 양호하게 전기적인 접속이 얻어지는Ti, Cr, W 등의 고융점 금속 등으로 구성하는 것이 바람직하다.
또한, 도 11에 도시하는 바와 같이, 데이터선(6a)이 용량선(3b)과 배리어층(90b)과의 사이에 유전체막인 제 1 층간 절연막(81) 및 제 2 층간 절연막(4)을 통하여 끼워진 구성에 있어서는, 데이터선(6a)에는, 전위가 보다 안정된 용량선(3b) 및 제 2 배리어층(90b)과의 사이에서 용량이 부가된다. 이 때문에, 데이터선(6a)의 용량을 전위 요동을 초래하지 않는 것 같은 적절한 크기로 설정할 수 있고, 데이터선(6a)을 통한 화상신호의 화소 전극(9a)으로의 공급에 있어서의 기록 능력 부족을 저지할 수 있다.
이와 같은 Al막과 동일막으로 이루어지는 중계 도전층(6b)은, 예를 들면, 제 1 실시예의 제조 프로세스에 있어서의 공정(18)에 있어서, 고농도 드레인 영역(1e)에 도달하는 콘택트 홀(88a)을 형성하고, 공정(20)에 있어서, 이 콘택트 홀(88a)의 부분을 포함하여 고농도 드레인 영역(1e)의 상방에 중계 도전층(6b)을 형성하기 위해서, 공정(19)에서 형성한 Al막에 대하여 포토리소그래피 공정 및 에칭 공정 등을 실시하면 좋다. 더욱이 제 2 층간 절연막(4) 및 제 1 배리어층(90a) 및 제 2 배리어층(90b)에 대해서는, 데이터선(6a) 및 중계 도전층(6b)상에, 제 1 실시예에 있어서의 공정(13)으로부터 공정(16)과 동일한 프로세스에 의해 형성하면 좋다.
(제 3 실시예)
본 발명의 제 3 실시예에 있어서의 전기 광학 장치의 구성에 대하여, 도 12를 참조하여 설명한다. 도 12는, 제 3 실시예에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 단면도에 대응하는 단면도이다. 또한, 도 12에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각부재마다 축척을 다르게 하고 있다. 더욱이, 도 12에 도시한 제 3 실시예에 있어서 도 10에 도시한 제 2 실시예와 같은 구성 요소에 대해서는, 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 12에 있어서, 제 3 실시예에서는, 제 2 실시예와는 달리, 중계 도전층(6b)을 사용하지 않고서, 제 1 배리어층(90a')에서 직접 고농도 드레인 영역(1e)과의 사이에서 전기적인 접속이 얻어지도록 구성되어 있다. 그 밖의 구성에 대해서는, 제 2 실시예의 경우와 같다.
따라서, 제 3 실시예에 의하면, 화소 전극(9a)을 구성하는 ITO 막과 전기적으로 상성이 좋은 고융점 금속막으로 구성되는 제 1 배리어층(90a')에 의해, 화소 전극(9a)과 고농도 드레인 영역(1e)을 전기적으로 중계 접속할 수 있다.
(제 4 실시예)
본 발명의 제 4 실시예에 있어서의 전기 광학 장치의 구성에 대해서, 도 13내지 도 15를 참조하여 설명한다. 도 13은, 제 4실시예에 있어서의 데이터선, 주사선, 화소 전극 등이 형성된 TFT 어레이 기판의 서로 인접하는 복수의 화소군의 평면도이고, 도 14는, 그 A-A' 단면도이며, 도 15는, 그 B-B' 단면도이다. 또한, 도 14 및 도 15에 있어서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해서, 각 층이나 각 부재마다 축척을 다르게 하고 있다. 더욱이, 도 13 내지 도 15에 도시한 제 4 실시예에 있어서 도 2 내지 도 4에 도시한 제 1 실시예와 같은 구성 요소에 대해서는, 같은 참조 부호를 붙이고, 그 설명은 생략한다.
도 13 내지 도 15에 있어서, 제 4 실시예에서는 제 1 실시예와는 달리, 제 1 차광막(11a')이 서로 인접하는 화소 전극(9a)의 틈을 뚫어 격자형으로 형성되어 있고, 용량선(3b)이 콘택트 홀(15)을 통하여 각 화소마다 제 1 차광막(11a')에 전기적으로 접속되어 있다. 제 1 차광막(11a')을 용량선(3b)의 중복 배선으로서 기능시키는 것이 가능하고, 용량선(3b)의 저저항화를 도모하는 것에 의해 축적 용량(70)의 전위를 안정화 시킬 수 있다. 또한, 이 구성에서는, 제 1 차광막(11a')을 용량선으로서 대용하는 것으로, 용량선(3b)을 각 화소마다 아일랜드 형상의 축적 용량 전극으로서 구성하여도 좋다. 이로써, 화소 개구율을 크게 할 수 있다. 또한, 제 2 실시예와 조합하는 것으로, 용량선(3b)을 제 1 차광막(11a')과 제 2 배리어층(90b)과 전기적으로 접속하는 것에 의해, 축적 용량을 형성하기 위한 용량선을 3중 배선으로 하여도 좋다. 용량선(3b)을 축적 용량 전극으로 하여 아일랜드 형상으로 각 화소마다 형성하는 경우는, 제 1 차광막(11a')과 제 2 배리어층(90b)은 축적 용량 전극을 통하여 전기적으로 접속되고 또한 인접하는 화소와 접속되어 있다. 더욱이, 콘택트 홀(15)과 제 2 배리어층(80b)과 용량선(3b)을 접속하기 위한 콘택트 홀(8c)이 다른 평면 위치에 형성하는 것에 의해, 콘택트 홀(15) 및 콘택트 홀(8c)에 있어서의 접속 불량을 방지할 수 있다.
더욱이, 도 14 및 도 15에 도시하는 바와 같이 TFT 어레이 기판(10')은, 배선이나 TFT(30)의 적어도 일부가 오목형으로 패여 형성되어 있고, 상측 표면이 평탄하게 형성되어 있다. 이 결과, 데이터선(6a), 주사선(3a), 용량선(3b) 등의 배선이나 TFT(30)가 형성된 평면영역에 있어서의 제 3 층간 절연막(7)의 표면이 평탄화 되어 있다. 그 밖의 구성에 대해서는 제 1 실시예의 경우와 같다.
따라서, 제 4 실시예에 의하면, 데이터선(6)에 겹쳐서 주사선(3a), TFT(30),용량선(3b) 등이 형성되는 영역과의 화소 개구 영역과의 단차가 저감된다. 이렇게하여 화소 전극(9a)가 평탄화 되어 있기 때문에, 해당 평탄화의 정도에 따라서 액정층(50)의 디스클리네이션을 저감할 수 있다. 이 결과, 보다 고품위의 화상 표시가 가능해져, 화소 개구 영역을 확대하는 것도 가능해진다.
더욱이, 이러한 TFT 어레이 기판(10')에 홈을 형성하는 것에 의한 평탄화가 아니며, 예를 들면, CMP(Chemical Mechanical Polishing) 처리, 스핀 코트 처리, 리플로법 등에 의해 행하거나, 유기 SOG(Spin On Glass)막, 무기 SQG막, 폴리이미드 막 등을 이용하여 제 2 층간 절연막(4)이나 제 3 층간 절연막(7)에 있어서의 평탄화를 하여도 좋다. 더욱이, 상술한 구성은 제 1 실시예, 제 2 실시예 및 제 3 실시예에도 적용 가능하다.
(전기 광학 장치의 전체 구성)
이상과 같이 구성된 각 실시예에 있어서의 전기 광학 장치의 전체 구성을 도 16 및 도 17을 참조하여 설명한다. 더욱이, 도 16은, TFT 어레이 기판(10)을 그 위에 형성된 각 구성 요소와 같이 대향 기판(20)의 측에서 본 평면도이고, 도 17은, 도 16의 H-H' 단면도이다.
도 16에 있어서, TFT 어레이 기판(10)의 위에는, 밀봉재(52)가 그 가장자리에 따라서 설치되어 있고, 그 안쪽에 병행하여, 예를 들면 제 2 차광막(23)과 동일하거나 또는 다른 재료로 이루어지는 화상 표시 영역의 주변을 규정하는 틀로서의 제 3차광막(53)이 설치되어 있다. 밀봉재(52)의 외측의 영역에는, 데이터선(6a)에 화상 신호를 소정 타이밍으로 공급하는 것에 의해 데이터선(6a)을 구동하는 데이터선 구동회로(101) 및 외부 회로 접속단자(102)가 TFT 어레이 기판(10)의 한 변에 따라 설치되어 있고, 주사선(3a)에 주사신호를 소정 타이밍으로 공급하는 것에 의해 주사선(3a)을 구동하는 주사선 구동 회로(104)가, 이 1변에 인접하는 2변에 따라서 설치되어 있다. 주사선(3a)에 공급되는 주사 신호 지연이 문제가 되지 않는다면, 주사선 구동 회로(104)는 한 쪽만이라도 좋은 것은 말할 필요도 없다. 또한, 데이터선 구동회로(101)를 화상 표시 영역의 변에 따라 양측에 배열하여도 좋다. 예를 들면 홀수열의 데이터선은 화상 표시 영역의 한쪽의 변에 따라 배치된 데이터선 구동회로로부터 화상신호를 공급하고, 짝수열의 데이터선은 상기 화상 표시 영역의 반대측의 변에 따라서 배치된 데이터선 구동회로로부터 화상신호를 공급하도록 하여도 좋다. 이렇게 데이터선을 빗살형으로 구동하도록 하면, 데이터선 구동회로의 점유면적을 확장할 수 있기 때문에, 복잡한 회로를 구성하는 것이 가능해진다. 더욱이 TFT 어레이 기판(10)의 나머지 1변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(104)간을 연결하기 위한 복수의 배선(105)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20)과의 사이에서 전기적인 도통을 얻기 위한 도전재(106)가 설치되어 있다. 그리고, 도 17에 도시하는 바와 같이, 도 16에 도시한 밀봉재(52)와 거의동일한 윤곽을 가지는 대향 기판(20)이 해당 밀봉재(52)에 의해 TFT 어레이 기판(10)에 고착되어 있다. 또한, TFT 어레이 기판(10)상에는 이들의 데이터선 구동회로(101), 주사선 구동 회로(104) 등에 더하여, 복수의 데이터선(6a)에 화상 신호를 소정의 타이밍으로 인가하는 샘플링 회로, 복수의 데이터선(6a)에 소정 전압 레벨의 프리챠지 신호를 화상 신호에 선행하여 각각 공급하는 프리챠지 회로, 제조 도중이나 출하 시의 해당 전기 광학 장치의 품질, 결함 등을 검사하기 위한 검사 회로 등을 형성하여도 좋다. 또한, 본 실시예에 의하면, 대향 기판(20)상의 제 2 차광막(23)은 TFT 어레이 기판(10)상의 차광 영역보다도 작게 형성하면 되고, 전기 광학 장치의 용도에 따라서, 용이하게 제거할 수 있다.
이상 도 1 내지 도 17을 참조하여 설명한 각 실시예에서는, 데이터선 구동 회로(101) 및 주사선 구동 회로(104)를 TFT 어레이 기판(10)의 위에 설치하는 대신에, 예를 들면 TAB(Tape Automated bonding) 기판상에 실장된 구동용 LSI에, TFT 어레이 기판(10)의 주변부에 설치된 이방성 도전 필름을 통하여 전기적 및 기계적으로 접속하도록 하여도 좋다. 또한, 대향 기판(20)의 투사광이 입사하는 측 및 TFT 어레이 기판(10)의 출사광이 출사하는 측에는 각각, 예를 들면, TN(Twisted Nematic) 모드, VA(Vertically Alligned) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드 등의 동작 모드나, 노멀리 화이트 모드/노멀리 블랙 모드별에 따라서, 편광 필름, 위상차 필름, 편광판 등이 소정의 방향에서 배치된다.
이상 설명한 각 실시예에 있어서의 전기 광학 장치는 프로젝터에 적용되기 때문에, 3매의 전기 광학 장치가 RGB용의 라이트 밸브로서 각각 사용되고, 각 라이트 밸브에는 각각 RGB 색 분해용의 다이클로익 미러를 통하여 분해된 각 색의 광이 투사광으로서 각각 입사되게 된다. 따라서, 각 실시예에서는 대향 전극(20)에, 컬러 필터는 설치되어 있지 않다. 그러나, 제 2 차광막(23)이 형성되어 있지 않는 화소 전극(9a)에 대향하는 소정 영역에 RGB의 컬러 필터를 그 보호막과 함께, 대향 전극(20)상에 형성하여도 좋다. 이렇게 하면, 액정 프로젝터 이외의 직시형이나 반사형의 컬러 전기 광학 장치에 각 실시예에 있어서의 전기 광학 장치를 적용할 수 있다. 더욱이 대향 전극(20)상에 1화소 1개 대응하도록 마이크로 렌즈를 형성하여도 좋다. 또는, TFT 어레이 기판(10)상의 RGB에 대향하는 화소 전극(9a)하에서 컬러 레지스터 등으로 컬러 필터층을 형성하는 것도 가능하다. 이와 같이 하면, 입사광의 집광 효율을 향상하는 것으로, 밝은 전기 광학 장치를 실현할 수 있다. 더욱이 또한, 대향 기판(20)상에, 몇층의 굴절율이 상이한 간섭층을 퇴적하는 것으로, 빛의 간섭을 이용하여, RGB 색을 만들어내는 다이클로익 필터를 형성하여도 좋다. 이 다이클로익 필터가 부착된 대향 기판에 의하면, 보다 밝은 컬러 전기 광학 장치가 실현된다.
이상 설명한 각 실시예에 있어서의 전기 광학 장치에서 종래와 같이 입사광을 대향 기판(20)의 측으로부터 입사하는 것으로 하였지만, 제 1 차광막(11a 또는 11a')을 설치하고 있기 때문에, TFT 어레이 기판(10)의 측에서 입사광을 입사하여, 대향 기판(20)의 측으로부터 출사하도록 하여도 좋다. 즉, 이와 같이 전기 광학 장치를 프로젝터에 장착하여도, 반도체층(1a)의 채널 영역(1a') 및 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)에 빛이 입사하는 것을 막을 수 있고, 고화질의화상을 표시하는 것이 가능하다. 여기서, 종래는, TFT 어레이 기판(10)의 이면측으로부터의 반사를 방지하기 위해서, 반사 방지용의 AR(Anti Reflection) 피막된 편광판을 별도 배치하거나, AR 필름을 접착할 필요가 있었지만, 각 실시예에서는, TFT 어레이 기판(10)의 표면과 반도체층(1a)의 적어도 채널 영역(1a') 및 저농도 소스 영역(1b) 및 저농도 드레인 영역(1c)과의 사이에 제 1 차광막(11a 또는 11a')이 형성되어 있기 때문에, 이러한 AR 피막된 편광판이나 AR 필름을 사용하거나, TFT 어레이 기판(10) 그 자체를 AR 처리한 기판을 사용할 필요가 없어진다. 따라서, 각 실시예에 의하면, 재료 비용를 삭감할 수 있고, 또한 편광판 접착 시에, 먼지, 상처 등에 의해, 수율을 떨어뜨리는 일이 없게 대단히 유리하다. 또한, 내광성이 우수하기 때문에, 밝은 광원을 사용하거나, 편광 빔 스플리터에 의해 편광 변환하고, 광 이용 효율을 향상시키더라도, 빛에 의한 크로스토크 등의 화질 열화를 발생하지 않는다.
또한, 각 화소에 설치되는 스위칭 소자로서는, 정스태거형 또는 코플레이너형의 폴리실리콘 TFT로서 설명하였지만, 역 스태거형의 TFT나 비정질 실리콘 TFT 등의 다른 형식의 TFT에 대해서도, 각 실시예는 유효하다.
(전자기기)
다음에, 이상 상세하게 설명한 전기 광학 장치(100)를 구비한 전자기기의 실시예에 대하여 도 18 내지 도 20을 참조하여 설명한다.
우선 도 18에, 이러한 전기 광학 장치(100)를 구비한 전자기기의 개략 구성을 도시한다.
도 18에 있어서, 전자기기는 표시 정보 출력원(1O00), 표시 정보 처리 회로(1002), 구동회로(1004), 전기 광학 장치(100), 클록 발생 회로(1008) 및 전원회로(1010)를 구비하여 구성되어 있다. 표시 정보 출력원(1000)은 ROM(Read Only Memory), RAM(Random Access Memory), 광디스크 장치 등의 메모리, 화상신호를 동조하여 출력하는 동조회로 등을 포함하고, 클록 발생 회로(10O8)로부터의 클록 신호에 의거하여, 소정 포맷의 화상신호 등의 표시정보를 표시 정보 처리 회로(1002)에 출력한다. 표시 정보 처리 회로(1002)는 증폭·극성 반전 회로, 직렬-병렬 변환 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 처리 회로를 포함하여 구성되어 있고, 클록 신호에 의거하여 입력된 표시정보로부터 디지털 신호를 순차 생성하여, 클록 신호(CLK)와 같이 구동회로(1004)에 출력한다. 구동회로(1004)는, 전기 광학 장치(100)를 구동한다. 전원회로(1010)는, 상술한 각 회로에 소정 전원을 공급한다. 또한, 전기 광학 장치(100)를 구성하는 TFT 어레이 기판의 위에, 구동회로(1004)를 탑재하여도 좋고, 이것에 더하여 표시 정보 처리 회로(1002)를 탑재하여도 좋다.
다음에 도 19 내지 도 20에, 이와 같이 구성된 전자기기의 구체예를 각각 도시한다.
도 19에 있어서, 전자기기의 일 예인 프로젝터(1100)는, 상술한 구동회로(1004)가 TFT 어레이 기판상에 탑재된 전기 광학 장치(100)를 포함하는 라이트 밸브를 3개 준비하고, 각각 RGB 용의 라이트 밸브(100R, 100G 및 100B)로서 사용한 프로젝터로서 구성되어 있다. 프로젝터(1100)에서는, 메탈 할라이드 램프등의 백색광원의 램프 유닛(1102)으로부터 투사광이 발생하면, 3장의 미러(1106) 및 2장의 다이클로익미러(1108)에 의해서, RGB의 3원색에 대응하는 광성분(R, G, B)으로 나누어지고, 각 색에 대한 라이트 밸브(100R, 100G 및 100B)에 각각 유도된다. 이 때 특히 B 광은, 긴 광로에 의한 광 손실을 막기 위해서, 입사 렌즈(1122), 릴레이 렌즈(1123) 및 출사 렌즈(1124)로 이루어지는 릴레이 렌즈계(1121)를 통하여 유도된다. 그리고, 라이트 밸브(100R, 100G 및 100B)에 의해 각각 변조된 3원색에 대응하는 광성분은, 다이클로익 프리즘(1112)에 의해 다시 합성된 후, 투사 렌즈(1114)를 통하여 스크린(1120)에 컬러 화상으로서 투사된다.
도 20에 있어서, 전자기기의 다른 예인 멀티미디어 대응의 랩 톱형의 퍼서널 컴퓨터(PC; 1200)는, 상술한 전기 광학 장치(100)가 톱 커버 케이스내에 설치되어 있고, 더욱이 CPU, 메모리, 모뎀 등을 수용하는 동시에 키보드(1202)가 장착된 본체(1204)를 구비하고 있다.
이상 도 19 내지 도 20을 참조하여 설명한 전자기기 외에도, 액정 텔레비전, 뷰 파인더형 또는 모니터 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 전자수첩, 전자계산기, 워드 프로세서, 엔지니어링·워크스테이션(EWS),휴대전화, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등이 도 18에 도시한 전자기기의 예로서 들 수 있다.
이상 설명한 바와 같이, 본 실시예에 의하면, 제조 효율이 높고 고품위의 화상 표시가 가능한 전기 광학 장치를 구비한 각종의 전자기기를 실현할 수 있다.

Claims (33)

  1. 기판에,
    복수의 주사선과,
    복수의 데이터선과,
    상기 각 주사선 및 상기 각 데이터선의 교차에 대응하여 배치된 박막 트랜지스터와 화소 전극과,
    상기 박막 트랜지스터의 소스 및 드레인 영역을 구성하는 반도체층과 상기 화소 전극과의 사이에 개재하고, 상기 반도체층과 전기적으로 접속되고 또한 상기 화소 전극과 전기적으로 접속된 차광성의 제 1 도전층과,
    상기 제 1 도전층과 동일막으로 이루어지고, 평면적으로 보아 상기 데이터선에 적어도 부분적으로 겹치어 있는 제 2 도전층을 구비한 것을 특징으로 하는 전기 광학 장치.
  2. 제 1 항에 있어서,
    상기 제 2 도전층은 평면적으로 보아 적어도 부분적으로 상기 화소 전극에 겹치어 있는 것을 특징으로 하는 전기 광학 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층은 상기 반도체층과 제 1 콘택트 홀을 통하여 전기적으로접속되고 또한 상기 화소 전극과 제 2 콘택트 홀을 통하여 전기적으로 접속된 것을 특징으로 하는 전기 광학 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터선은 상기 반도체층과 제 3 콘택트 홀을 통하여 전기적으로 접속된 것을 특징으로 하는 전기 광학 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 데이터선은 평면적으로 보아 상기 화소 전극에 적어도 부분적으로 겹치지 않는 것을 특징으로 하는 전기 광학 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전층은 정전위선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 반도체층중 적어도 채널 영역의 상기 기판측에 하지 절연막을 통하여 형성된 차광막을 더 구비한 것을 특징으로 하는 전기 광학 장치.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은, 고융점 금속을 포함하는 것을 특징으로 하는 전기 광학 장치.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전층과 상기 데이터선은, 층간 절연막을 통하여 적어도 부분적으로 대향 배치된 것을 특징으로 하는 전기 광학 장치.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 화소 전극에 접속된 축적용량을 더 구비한 것을 특징으로 하는 전기 광학 장치.
  11. 제 10 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은, 상기 주사선 및 상기 축적용량의 한쪽의 전극상에 절연막을 통하여 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
  12. 제 11 항에 있어서,
    상기 반도체층의 일부로 이루어지는 제 1 축적 용량 전극과 상기 축적 용량의 한쪽의 전극인 제 2 축적 용량 전극이 제 1 유전체막을 통하여 대향 배치되고, 상기 제 2 축적 용량 전극과 상기 제 1 도전층의 일부로 이루어지는 제 3 축적 용량 전극이 제 2 유전체막을 통하여 대향 배치되어 상기 축적용량이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  13. 제 10 항에 있어서,
    상기 제 2 도전층은 상기 제 2 축적 용량 전극에 접속된 것을 특징으로 하는 전기 광학 장치.
  14. 제 13 항에 있어서,
    상기 제 2 도전층은 제 4 콘택트 홀을 통하여 상기 제 2 축적 용량 전극에 전기적으로 접속되어 있고,
    상기 제 4 콘택트 홀은 상기 제 1 콘택트 홀을 형성하는 공정과 동일 공정에 의해 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
  15. 제 12 항에 있어서,
    상기 제 2 축적 용량 전극은 연장되어 있는 용량선인 것을 특징으로 하는 전기 광학 장치.
  16. 제 13 항에 있어서,
    상기 제 2 축적 용량 전극은 상기 차광막과 접속되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  17. 제 16 항에 있어서,
    상기 차광막은 용량선을 겸하고, 상기 제 2 축적 용량 전극은 상기 기판상에 서의 평면 형상이 서로 인접하는 데이터선 사이를 상기 주사선을 따라서 신장하고, 각 화소 전극마다 아일랜드 형상으로 구성되어 있는 동시에, 상기 차광막에 접속되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  18. 제 15 항에 있어서,
    상기 차광막은 상기 제 4 콘택트 홀과는 다른 평면 위치에 형성된 제 5 콘택트 홀을 통하여 상기 용량선에 전기적으로 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  19. 제 10 항에 있어서,
    상기 제 2 도전층과 상기 차광막은 상기 제 2 축적 용량 전극을 통하여 전기적으로 접속되어 이루어지고, 상기 제 2 도전층과 상기 차광막은 인접하는 화소 전극에 접속되어 이루어지는 것을 특징으로 하는 전기 광학 장치.
  20. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은 상기 데이터선보다도 하층에 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
  21. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전층은 평면적으로 보아 아일랜드 형상으로 설치되어 있고, 화소 개구 영역중 상기 데이터선에 따른 영역을 적어도 부분적으로 규정하는 것을 특징으로 하는 전기 광학 장치.
  22. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전층 및 상기 제 2 도전층은, 상기 데이터선보다도 상층에 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
  23. 제 22 항에 있어서,
    상기 제 2 도전층은 평면적으로 보아 상기 제 1 도전층이 존재하는 영역을 제외하고 격자형으로 설치되어 있고, 화소 개구 영역의 상기 데이터선 및 상기 주사선에 따른 영역을 규정하는 것을 특징으로 하는 전기 광학 장치.
  24. 제 22 항에 있어서,
    상기 반도체층과 상기 제 1 도전층은 상기 데이터선과 동일막으로 이루어지는 중계 도전층을 통하여 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
  25. 제 24 항에 있어서,
    상기 화소 전극에 접속된 축적용량을 가지고,
    상기 데이터선은 상기 축적용량의 한쪽의 전극과 상기 제 2 도전층과의 사이에 층간 절연막을 통하여 끼워진 것을 특징으로 하는 전기 광학 장치.
  26. 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터가 접속된 화소 전극을 갖는 전기 광학 장치의 제조방법에 있어서,
    상기 기판에 소스 영역, 채널 영역 및 드레인 영역으로 이루어지는 반도체층을 형성하는 공정과,
    상기 반도체층상에 절연박막을 형성하는 공정과,
    상기 절연박막상에 게이트전극 및 축적용량의 한쪽의 전극을 형성하는 공정과,
    상기 게이트전극 및 상기 한쪽의 전극상에 제 1 층간 절연막을 형성하는 공정과,
    상기 절연박막 및 상기 제 1 층간 절연막에 상기 반도체층으로 통하는 제 1 콘택트 홀을 형성하는 공정과,
    상기 제 1 층간 절연막상에, 상기 제 1 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 차광성의 제 1 도전층과 상기 제 1 도전층과 동일막으로부터 제 2 도전층을 형성하는 공정과,
    상기 제 1 도전층 및 상기 제 2 도전층상에 제 2 층간 절연막을 형성하는 공정과,
    상기 제 2 층간 절연막상에 데이터선을 형성하는 공정과,
    상기 데이터선상에 제 3 층간 절연막을 형성하는 공정과,
    상기 제 2 층간 절연막 및 상기 제 3 층간 절연막에 상기 제 1 도전층으로 통하는 제 2 콘택트 홀을 형성하는 공정과,
    상기 제 2 콘택트 홀을 통하여 상기 제 1 도전층에 전기적으로 접속되도록 화소 전극을 형성하는 공정을 가지며, 상기 제 2 도전층은 평면적으로 보아 상기 데이터선에 적어도 부분적으로 겹치도록 형성되어 있는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  27. 제 23 항에 있어서,
    상기 제 2 층간 절연막을 형성하는 공정 후에, 상기 제 2 층간 절연막에 상기 반도체층으로 통하는 제 3 콘택트 홀을 형성하는 공정을 더 포함하고, 상기 데이터선을 형성하는 공정에 있어서, 상기 제 3 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선을 형성하며,
    상기 제 1 콘택트 홀을 형성하는 공정에 있어서, 상기 제 1 콘택트 홀을 형성하는 동시에 상기 제 1 층간 절연막에 상기 축적 용량의 한쪽의 전극으로 통하는 제 4 콘택트 홀을 형성하고, 상기 제 2 도전층을 형성하는 공정에 있어서, 상기 제 4 콘택트 홀을 통하여 상기 축적용량의 한쪽의 전극에 전기적으로 접속되도록 상기 제 2 도전층을 형성하는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  28. 기판에 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선과 상기 각 데이터선에 접속된 박막 트랜지스터와, 상기 박막 트랜지스터가 접속된 화소 전극을 갖는 전기 광학 장치의 제조방법에 있어서,
    상기 기판에 소스 영역, 채널 영역 및 드레인 영역으로 이루어지는 반도체층을 형성하는 공정과,
    상기 반도체층상에 절연박막을 형성하는 공정과,
    상기 절연 박막상에 게이트전극 및 축적용량의 한쪽의 전극을 형성하는 공정과,
    상기 게이트전극 및 축적 용량의 한쪽의 전극상에 제 1 층간 절연막을 형성하는 공정과,
    상기 제 1 층간 절연막에 상기 반도체층으로 통하는 제 1 콘택트 홀을 형성하는 공정과,
    상기 제 1 층간 절연막상에 데이터선을 형성하는 동시에 상기 제 1 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선과 동일막으로부터 중계 도전층을 형성하는 공정과,
    상기 데이터선 및 상기 중계 도전층상에 제 2 층간 절연막을 형성하는 공정과,
    상기 제 2 층간 절연막에 상기 중계 도전층으로 통하는 제 2 콘택트 홀을 형성하는 공정과,
    상기 제 2 층간 절연막상에 상기 제 2 콘택트 홀을 통하여 상기 중계 도전층에 전기적으로 접속되도록 차광성의 제 1 도전층을 형성하는 동시에, 상기 제 1 도전층과 동일막으로 이루어지는 제 2 도전층을 상기 데이터선에 평면적으로 겹치도록 형성하는 공정과,
    상기 제 1 도전층 및 상기 제 2 도전층상에 제 3 층간 절연막을 형성하는 공정과,
    상기 제 3 층간 절연막에 상기 제 1 도전층으로 통하는 제 3 콘택트 홀을 형성하는 공정과,
    상기 제 3 콘택트 홀을 통하여 상기 제 1 도전층에 전기적으로 접속되도록 화소 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  29. 제 24 항에 있어서,
    상기 제 1 층간 절연막을 형성하는 공정 후에, 상기 제 1 층간 절연막에 상기 반도체층으로 통하는 제 4 콘택트 홀을 형성하는 공정을 더 포함하고, 상기 데이터선을 형성하는 공정에 있어서, 상기 제 4 콘택트 홀을 통하여 상기 반도체층에 전기적으로 접속되도록 상기 데이터선을 형성하며,
    상기 제 2 콘택트 홀을 형성하는 공정에 있어서, 상기 제 2 콘택트 홀을 형성하는 동시에 상기 제 1 층간 절연막 및 상기 제 2 층간 절연막에 상기 축적 용량의 한쪽의 전극으로 통하는 제 5 콘택트 홀을 형성하고, 상기 제 2 도전층을 형성하는 공정에 있어서, 상기 제 5 콘택트 홀을 통하여 상기 축적용량의 한쪽의 전극에 전기적으로 접속되도록 상기 제 2 도전층을 형성하는 것을 특징으로 하는 전기 광학 장치의 제조방법.
  30. 삭제
  31. 기판에, 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선 및 상기 각 데이터선의 교차에 대응하여 배치된 박막 트랜지스터와 화소전극을 가지는 전기 광학 장치에 있어서,
    상기 박막 트랜지스터의 반도체층에 전기적으로 접속되는 상기 데이터선과 동일막으로 형성된 제 1 중계도전층과,
    상기 데이터선 보다 상층에 형성되며, 적어도 부분적으로 화소개구영역을 규정하는 차광막과,
    상기 차광막이 부분적으로 제거된 영역과,
    상기 차광막과 동일막으로 형성되며, 상기 차광막이 부분적으로 제거된 영역에 형성되며, 상기 제 1 중계도전층과 전기적으로 접속되는 제 2 중계도전층과,
    상기 제 2 중계도전층에 전기적으로 접속된 화소전극을 구비하는 것을 특징으로 하는 전기 광학 장치.
  32. 기판에, 복수의 주사선과, 복수의 데이터선과, 상기 각 주사선 및 상기 각 데이터선의 교차에 대응하여 배치된 박막 트랜지스터와 화소 전극을 가지는 전기 광학 장치에 있어서,
    상기 데이터선 보다 상층에 형성되며, 적어도 부분적으로 화소 개구영역을 규정하는 차광막과,
    상기 차광막이 부분적으로 제거된 영역과,
    상기 차광막과 동일막으로 형성되며, 상기 차광막이 부분적으로 제거된 영역에 형성되며, 상기 박막 트랜지스터의 반도체층과 전기적으로 접속된 중계도전층과,
    상기 중계도전층에 전기적으로 접속된 화소전극을 구비하는 것을 특징으로 하는 전기 광학 장치.
  33. 제 1 항, 제 2 항, 제 31 항 또는 제 32 항 중 어느 한 항에 기재된 전기 광학 장치를 갖는 것을 특징으로 하는 전자기기.
KR10-2000-7009546A 1998-12-28 1999-12-27 전기 광학 장치 및 그 제조 방법 및 전자 기기 KR100386050B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-373588 1998-12-28
JP37358898 1998-12-28

Publications (2)

Publication Number Publication Date
KR20010041412A KR20010041412A (ko) 2001-05-15
KR100386050B1 true KR100386050B1 (ko) 2003-06-02

Family

ID=18502422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7009546A KR100386050B1 (ko) 1998-12-28 1999-12-27 전기 광학 장치 및 그 제조 방법 및 전자 기기

Country Status (6)

Country Link
US (1) US6850292B1 (ko)
JP (1) JP3381718B2 (ko)
KR (1) KR100386050B1 (ko)
CN (1) CN1154012C (ko)
TW (1) TW503337B (ko)
WO (1) WO2000039634A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393366B1 (ko) 2007-07-31 2014-05-08 삼성디스플레이 주식회사 액정표시장치와 액정표시장치의 제조방법
CN107369690A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 显示装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6850292B1 (en) 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP4066607B2 (ja) * 2000-03-13 2008-03-26 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
JP4896314B2 (ja) * 2000-08-04 2012-03-14 株式会社半導体エネルギー研究所 表示装置
JP2002107745A (ja) * 2000-09-27 2002-04-10 Seiko Epson Corp 電気光学装置
JP3931547B2 (ja) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4736208B2 (ja) * 2001-03-12 2011-07-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および投射型液晶装置並びに電子機器
JP4269542B2 (ja) * 2001-06-04 2009-05-27 日本電気株式会社 トランジスタの動作点設定方法及びその回路、信号成分値変更方法並びにアクティブマトリクス型液晶表示装置
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003307746A (ja) * 2002-02-12 2003-10-31 Seiko Epson Corp 電気光学装置及び電子機器
JP4342831B2 (ja) * 2002-04-23 2009-10-14 株式会社半導体エネルギー研究所 表示装置
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4095518B2 (ja) 2002-10-31 2008-06-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4862936B2 (ja) * 2002-10-31 2012-01-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3772888B2 (ja) 2003-05-02 2006-05-10 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4069906B2 (ja) * 2003-08-04 2008-04-02 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP4055764B2 (ja) * 2004-01-26 2008-03-05 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006010859A (ja) * 2004-06-23 2006-01-12 Seiko Epson Corp 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP5135667B2 (ja) * 2005-08-29 2013-02-06 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4939045B2 (ja) 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
CN101144949B (zh) * 2006-09-12 2010-12-29 精工爱普生株式会社 电光装置及电子设备
KR100791346B1 (ko) * 2006-12-05 2008-01-03 삼성전자주식회사 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서
JP5070890B2 (ja) * 2007-03-14 2012-11-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
CN102290413B (zh) * 2010-06-17 2013-04-10 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP5594084B2 (ja) * 2010-11-19 2014-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102520555A (zh) * 2011-12-02 2012-06-27 深圳市华星光电技术有限公司 一种像素结构、阵列基板和液晶显示装置
KR101339001B1 (ko) * 2012-07-04 2013-12-09 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 제조방법
CN104064688B (zh) * 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
JP6597192B2 (ja) * 2015-10-30 2019-10-30 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の駆動方法
TWI678579B (zh) * 2017-12-19 2019-12-01 友達光電股份有限公司 顯示面板以及顯示裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) * 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JP2800956B2 (ja) 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
JPH08122768A (ja) 1994-10-19 1996-05-17 Sony Corp 表示装置
JP3307181B2 (ja) * 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JP3141860B2 (ja) * 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
US6850292B1 (en) 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
US6449022B1 (en) * 1999-04-16 2002-09-10 Nec Corporation Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393366B1 (ko) 2007-07-31 2014-05-08 삼성디스플레이 주식회사 액정표시장치와 액정표시장치의 제조방법
CN107369690A (zh) * 2016-05-11 2017-11-21 三星显示有限公司 显示装置
US11711951B2 (en) 2016-05-11 2023-07-25 Samsung Display Co., Ltd. Display device including a conductive layer overlapping a driving voltage line

Also Published As

Publication number Publication date
CN1154012C (zh) 2004-06-16
WO2000039634A1 (fr) 2000-07-06
KR20010041412A (ko) 2001-05-15
CN1292100A (zh) 2001-04-18
TW503337B (en) 2002-09-21
US6850292B1 (en) 2005-02-01
JP3381718B2 (ja) 2003-03-04

Similar Documents

Publication Publication Date Title
KR100386050B1 (ko) 전기 광학 장치 및 그 제조 방법 및 전자 기기
KR100469109B1 (ko) 전기 광학 장치 및 그 제조방법 및 전자기기
KR100481590B1 (ko) 전기 광학 장치, 투사형 표시 장치 및 전기 광학 장치의제조 방법
JP3744227B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP4206518B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3551778B2 (ja) 電気光学装置、電気光学装置用基板、電気光学装置の製造方法並びに電子機器
JP2000081636A (ja) 電気光学装置及びその製造方法並びに電子機器
JP4371089B2 (ja) 液晶装置およびそれを用いた表示装置
JP3731368B2 (ja) 電気光学装置及びその製造方法並びに電子機器
JP3991567B2 (ja) 電気光学装置及び電子機器
JP3904371B2 (ja) 電気光学装置及び電子機器
JP4139530B2 (ja) 電気光学装置及び電子機器
JPH11311803A (ja) 電気光学パネル及び電子機器
JP3855976B2 (ja) 電気光学装置及び電子機器
JP3697964B2 (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
JP3674274B2 (ja) 液晶パネル、液晶パネル用ｔｆｔアレイ基板及び電子機器
JP3788086B2 (ja) 電気光学装置およびそれを用いた表示装置
JPH11311802A (ja) 電気光学パネル及び電子機器
JP4400239B2 (ja) 電気光学装置及び電子機器
JP3867027B2 (ja) 電気光学装置及び電子機器
JP3736230B2 (ja) 電気光学装置、その製造方法及び電子機器
JP3664170B2 (ja) 電気光学装置及び電子機器
JP3867026B2 (ja) 電気光学装置及び電子機器
JP3733970B6 (ja) 電気光学装置及び電子機器
JP3733970B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee