KR100559056B1 - 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물 - Google Patents

저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물 Download PDF

Info

Publication number
KR100559056B1
KR100559056B1 KR1020000056275A KR20000056275A KR100559056B1 KR 100559056 B1 KR100559056 B1 KR 100559056B1 KR 1020000056275 A KR1020000056275 A KR 1020000056275A KR 20000056275 A KR20000056275 A KR 20000056275A KR 100559056 B1 KR100559056 B1 KR 100559056B1
Authority
KR
South Korea
Prior art keywords
polymer
insulating film
semiconductor
solvent
low dielectric
Prior art date
Application number
KR1020000056275A
Other languages
English (en)
Other versions
KR20020024494A (ko
Inventor
장정식
엄태식
박석봉
이희규
이승호
박찬석
Original Assignee
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동진쎄미켐 filed Critical 주식회사 동진쎄미켐
Priority to KR1020000056275A priority Critical patent/KR100559056B1/ko
Publication of KR20020024494A publication Critical patent/KR20020024494A/ko
Application granted granted Critical
Publication of KR100559056B1 publication Critical patent/KR100559056B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Abstract

본 발명은 저유전성 반도체용 절연막 및 그 제조 방법에 관한 것으로서, 2 내지 20 나노미터 크기의 기공을 가지는 고분자 나노튜브를 포함하는 폴리이미드로 이루어진 저유전성 반도체용 절연막을 제공한다. 본 발명은 또한 폴리아믹산을 제1 용매에 용해시켜 제1 용액을 제조하는 공정, 상기 제1 용매와 균일하게 혼합되는 제2 용매에 고분자 나노튜브를 균일하게 분산시켜 제2 용액을 제조하는 공정, 상기 제1 및 제2 용액을 균일하게 혼합하는 공정, 상기 혼합용액을 반도체 소자 및/또는 금속 배선위에 코팅하는 공정, 및 코팅된 용액을 경화시켜 절연막을 형성하는 공정을 포함하는 저유전성 반도체용 절연막의 제조 방법을 제공한다. 본 발명의 절연막은 유전율이 작아 반도체 소자 및/또는 금속 배선 상호간의 신호방해(cross-talk) 등을 감소시킬 수 있으며, 유기물의 양호한 물리적 특성을 유지한다.
폴리이미드, 유전율, 나노튜브, 이중튜브, 기공, 메조포러스물질, SBA-15

Description

저유전성 반도체용 절연막, 그 제조방법 및 절연막을 형성하기 위한 전구물질 조성물{Insulating layer having low dielectric constant used for semiconductor, method for producing the same and precursor composition for producing the same}
본 발명은 저유전성 반도체용 절연막 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 소자의 층간 물질(interlayer dielectric; ILD) 또는 금속 배선의 층간 물질(intertmetallic dielectric; IMD)로 주로 사용되며, 유전율이 작아 반도체 소자 및/또는 금속 배선 사이의 신호방해 현상(cross-talk)을 감소시킬 수 있는 반도체용 절연막 및 그 제조 방법에 관한 것이다. 본 발명은 또한 상기 절연막을 형성하기 위한 전구물질 조성물에 관한 것이다.
반도체 집적회로는 반도체 기판 또는 유리 기판의 표면 부위에 여러 종류의 소자 및/또는 금속 배선 패턴을 동시에 형성한 후에, 이들 소자의 표면에서 도선을 연결하여 전자회로의 기능을 가지게 한 것으로서, 각각의 소자 및 금속 배선 패턴사이에는 절연막을 형성하여 소자 및/또는 배선간의 단락이나 신호 방해 현상(cross-talk)을 방지하고 있다. 또한 이와 같은 절연막은 최종 형성된 반도체 소자나 배선들을 외부로부터 보호하는 패시베이션 막(passivation layer)으로서 사용되기도 한다.
이와 같은 반도체 집적회로는 가능한 적은 면적에 다수의 소자를 집적시키고, 구동속도를 높임으로서 그 성능을 획기적으로 개선할 수 있다. 하기 표 1은 미국 반도체 산업 연합(American Semiconductor Industry Association: SIA)이 1999년도 로드맵(International Roadmap for Semiconductors: ITRS. 1999, 캘리포니아, 산호세)에서 발표한 향후 2014년까지의 반도체 집적회로의 개발동향을 나타낸 것으로서, 하기 표 1에 나타난 바와 같이 향후에는 회로의 최소 선폭을 더욱 작게 하고, 구동속도를 증가시킨 고집적 반도체 회로가 개발됨을 알 수 있다.
년도 2000 2001 2002 2003 2004 2005 2008 2011 2014
1/2 피치(nm) DRAM MPU 165 210 150 180 130 160 120 145 110 130 100 115 70 80 50 55 35 40
세대 INTRO PRODUCTION 1G 256M 2G (512M) - - 4G 1G - - 8G 2G - - 64G 16G - -
주파수 (MHz) on-chip clock 1,486 1,767 2,100 2,490 2,952 3,500 6,000 10,000 13,500
이와 같은 반도체 회로의 고집적화/고속화를 위해서는 배선물질의 저항(resistance)과 절연막의 정전요량(capacitance)의 곱으로 표시되는 RC 신호 지연값을 감소시켜야 할뿐 만 아니라, 배선물질인 금속 전극 및/또는 반도체 소자간의 신호방해(cross-talk) 현상을 방지하여야 한다. 따라서, 향후에는 배선물질이 현재의 알루미늄에서 전기적 저항이 낮은 구리로 전환될 것이 예측되며, 반도체 소자 및/또는 배선물질 사이의 신호방해를 줄이기 위하여 정전용량 및 유전상수가 낮은 절연막이 개발되어야 한다.
현재 반도체 소자 또는 금속 배선 사이의 절연막으로는 SiO2층이 가장 일반적으로 사용되고 있으나, SiO2는 유전상수(k) 값이 3.9∼4.2 정도로서 매우 높아, 고집적 반도체 회로에 이를 사용하면 심각한 문제를 야기 할 수 있다. 예를 들어, 기존의 알루미늄 배선과 SiO2를 그대로 사용할 경우, 선폭 130nm의 소자에서 22psec의 신호 지연이 발생한다고 보고되어 있다[참조: 미국 SIA , International Roadmap for Semiconductors, 1997]. 따라서 반도체 칩의 고속화와 고집적화를 위해서는 SiO2를 대체할 수 있는 저유전 층간 물질의 개발이 필수적이다.
SiO2를 대체할 수 있는 저유전 물질로서 불화실리콘 옥시플로라이드(fluorinated silicon oxyfluoride: FSG, SiOF 유전상수=3.4∼3.6), 하이드로겐 실세스퀴옥산(hydrogen silsesquioxane: HSSQ, 유전상수=2.9), 메틸 실세스퀴옥산 (methyl silsesquioxane: MSSQ, 유전상수=2.7)등의 다양한 무기 물질들이 개발되었으나, 이와 같은 대부분의 무기물질들은 기계적, 화학적 성질이 열악하여 반도체 소자 또는 금속배선의 층간 물질로서 적합한 강도를 가지지 못할 뿐만 아니라, 유전상수가 만족할 만큼 낮지 않아 소자간의 상호 신호방해를 신뢰성 있게 방지할 수 없는 문제점이 있다.
또한 다양한 전자재료로서의 사용되고 있는 폴리이미드와 같은 유기물질은 전기적, 기계적, 화학적 및 열적 특성이 우수하여 반도체 소자 또는 금속배선의 층 간물질로도 유용한 것으로 알려져 있으므로, 폴리이미드와 같은 유기물질의 유전율을 저하시키려는 다양한 노력이 시도되어왔다. 특히 층간 물질로서의 특성을 향상시킨 피로멜리틱디안하이드라이드/옥시디아닐린(pyromellitic dianhydride/4,4'-oxydianiline: PMDA/ODA)등의 변성 폴리이미드가 실용화되고 있으나, 이와 같은 물질 역시 유전상수가 3.2로 비교적 높아, 이 물질 자체를 절연막으로 이용하여 반도체 회로를 고집적화/고속화하기에는 한계가 있다.
따라서 본 발명은 반도체 소자 및/또는 금속 배선의 층간 물질로 사용되며, 유전율이 작아 반도체 소자 및/또는 금속 배선 상호간의 신호방해(cross-talk)를 감소시킬 수 있는 반도체용 절연막을 제공하는 것을 목적으로 한다. 본 발명의 또 다른 목적은 폴리이미드의 양호한 물리적 특성을 유지하면서도 유전율이 낮은 반도체용 절연막을 제공하는 것이다. 본 발명은 또한 내부에 기공이 균일하게 형성된 폴리이미드로 이루어진 저유전성 반도체용 절연막을 제공하는 것을 목적으로 한다.
본 발명의 또 다른 목적은 기공이 균일하게 형성된 폴리이미드로 이루어진 반도체용 절연막의 제조 방법을 제공하는 것이다. 본 발명의 또 다른 목적은 유전율이 낮은 절연막을 형성하기 위한 전구물질 조성물을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 2 내지 20 나노미터 크기의 기공을 가지는 고분자 나노튜브를 포함하는 폴리이미드로 이루어진 저유전성 반도체용 절 연막을 제공한다. 여기서 상기 고분자 나노튜브는 디비닐벤젠 중합체, 디비닐벤젠으로 가교된 폴리스타이렌, 디비닐벤젠으로 가교된 폴리메틸메타아크릴레이트 및 디비닐벤젠으로 가교된 폴리알파메틸스타이렌 중합체로 이루어진 군으로부터 선택된 고분자로 이루어진 것이 바람직하다.
본 발명은 또한 폴리아믹산을 제1 용매에 용해시켜 제1 용액을 제조하는 공정, 상기 제1 용매와 균일하게 혼합되는 제2 용매에 고분자 나노튜브를 균일하게 분산시켜 제2 용액을 제조하는 공정, 상기 제1 및 제2 용액을 균일하게 혼합하는 공정, 상기 혼합용액을 반도체 소자 및/또는 금속 배선위에 코팅하는 공정, 및 코팅된 용액을 경화시켜 절연막을 형성하는 공정을 포함하는 저유전성 반도체용 절연막의 제조 방법을 제공한다. 여기서 상기 제2 용액은 튜브의 외벽을 형성하며 상기 제2 용매에 용해되는 제1 고분자 및 튜브의 내벽을 형성하며 상기 제1 및 제2 용매에 용해되지 않는 제2 고분자로 이루어진 이중튜브를 제조하고, 상기 이중 튜브를 상기 제2 용매에 용해시켜 제조되는 것이 바람직하다.
본 발명은 또한 폴리아믹산, 고분자 나노튜브 및 하나 이상의 용매가 균일하게 분산되어있는 반도체용 절연막을 형성하기 위한 전구물질 조성물을 제공한다.
이하, 본 발명을 상세히 설명한다.
본 발명의 반도체용 절연막은 2 내지 20nm, 바람직하게는 5 내지 10nm 크기의 기공을 가지는 고분자 나노튜브를 포함하는 폴리이미드로 이루어진다. 본 발명의 절연막을 이루는 폴리이미드로는 공지된 다양한 종류의 것이 광범위하게 사용될 수 있으나, 바람직하게는 피로메리틱디안하이드라이드와 4,4'-옥시디아닐린이 공중합되어 이루어진 것, 2,2'-비스(3,4-디카르복실페닐)헥사플루오로프로판디안하이드라이드와 4,4'-옥시디아닐린이 공중합된 것 또는 바이페닐디안하이드라이드와 파라페닐렌디아민이 공중합된 것 등 다른 화합물을 공중합하여 물리적 특성을 개선한 변성 폴리이미드를 사용하는 것이 좋다. 본 발명의 폴리이미드에 포함되는 고분자 나노튜브는 디비닐벤젠 중합체, 디비닐벤젠으로 가교된 폴리스타이렌, 디비닐벤젠으로 가교된 폴리메틸메타아크릴레이트 및 디비닐벤젠으로 가교된 폴리알파메틸스타이렌으로 이루어진 군 중에서 선택되는 중합체가 나노미터 크기의 튜브 형태를 이루도록 된 것이다. 이와 같이 나노미터 크기의 기공(공기의 유전율=1)을 가진 튜브가 폴리이미드 내에 형성됨으로서 폴리이미드의 유전율이 저하된다. 상기 절연막은 반도체 소자 또는 금속 배선 사이에 얇은 막의 형태로 형성되거나, 금속 배선의 패턴된 공간을 채우며, 유전율이 3.2이하로서 금속 배선 및/또는 반도체 소자 사이의 단락이나 상호 신호 방해(cross-talk)현상을 억제하는 기능을 한다. 본 발명의 절연막은 비한정적으로 0.8 내지 1 ㎛의 두께를 가진다.
반도체 소자 또는 금속배선 상에 상기 절연막을 형성하기 위해서는 먼저, 폴리이미드의 전구체인 폴리아믹산을 제1 용매에 용해시켜 제1 용액을 제조한다. 상기 폴리아믹산은 용매의 증발과 함께 열경화되어 폴리이미드 절연막을 형성하는 물질로서, 물리적 특성을 개선하기 위하여 변성된 폴리아믹산, 예를 들면 피로메리틱디안하이드라이드와 4,4'-옥시디아닐린이 공중합되어 이루어진 피로메리틱디안하이 드라이드-코-4,4'-옥시디아닐린 폴리아믹산, 2,2'-비스(3,4-디카르복실페닐)헥사플루오로프로판디안하이드라이드와 4,4'-옥시디아닐린이 공중합된 것 또는 바이페닐디안하이드라이드와 파라페닐렌디아민이 공중합된 것 등의 변성 폴리아믹산을 포함한다. 상기 폴리아믹산을 용해시키는 제1 용매로는 폴리아믹산을 용해시킬 수 있으며, 용이하게 휘발되는 것을 광범위하게 사용할 수 있으며, 예를 들어, N-메틸피롤리돈, 디메틸아세트아미드, 디메틸포름아미드 등을 사용하면 바람직하다.
상기 폴리아믹산 중 피로메리틱디안하이드라이드-코-4,4'-옥시디아닐린 폴리아믹산의 제조반응 및 상기 폴리아믹산이 용매의 증발과 함께 열경화되어 폴리이미드가 형성되는 과정을 하기 반응식 1에 나타내었다. 상기 변성 폴리이미드는 방향족기을 가지고 있으므로 낮은 열팽창계수, 높은 모듈러스, 뛰어난 열적, 기계적 성질을 가지고 있을 뿐만 아니라, 고온(400℃)에서도 이러한 물리적 특성이 유지되고, 유전상수도 3.2로서 통상적인 SiO2 절연막의 유전상수보다 낮으므로 특히 바람직하다[참조: 고분자 과학과 기술, 한국 고분자 학회, 제11권, 2호, p232, 2000].
Figure 112000020093637-pat00001
이와 같이 제1 용액을 제조한 후, 상기 폴리아믹산을 용해시킨 제1 용매와 균일하게 혼합되는 제2 용매에 2 내지 20nm, 바람직하게는 5 내지 10nm의 기공 크기를 가지는 고분자 나노튜브를 균일하게 분산시켜 제2 용액을 제조한다. 이때 사용되는 제2 용매로는 폴리아믹산을 용해시킨 제1 용매와 용이하게 혼합되고 증발하기 쉬운 것을 광범위하게 사용할 수 있으며, 바람직하기로는 N-메틸피롤리돈, 디메틸아세트아미드 및 디메틸포름아미드 등을 사용할 수 있고, 더욱 바람직하기로는 상기 폴리아믹산을 용해시킨 용매와 동일한 용매를 사용한다.
상기 제2 용액의 제조에 있어서 중요한 점은 고분자 나노미터 튜브를 제2 용매 내에 균일하게 분산시키는 것이다. 상기 고분자 나노미터 튜브를 용매 내에 균일하게 분산시키기 위해서는 나노미터 튜브의 외벽을 형성하며 상기 제2 용매에 용해되는 제1 고분자 및 나노미터 튜브의 내벽을 형성하며 상기 제2 용매에 용해되지 않는 제2 고분자로 이루어진 이중튜브를 제조하고, 상기 이중 튜브를 상기 제2 용매에 용해시키는 것이 바람직하다. 이와 같이 나노미터 이중 튜브를 제2 용매에 용해시키면 제1 고분자는 용매에 용해되고, 제2 고분자는 용매에 용해되지 않으므로 나노미터 이중튜브가 뭉쳐져(aggregation) 있더라도, 제1 고분자의 용해에 의하여 제2 고분자로 이루어진 튜브는 제2 용매 내에 균일하게 분산된다. 여기서 상기 제2 고분자로는 상기 제1 및 제2 용매에 용이하게 용해되지 않고 유전율이 낮은 물질로 이루어진 것이 바람직하며, 예를 들면 하기 화학식 1의 디비닐벤젠(유전상수 k=3.0, 1KHz) 중합체, 디비닐벤젠으로 가교된 폴리스타이렌, 디비닐벤젠으로 가교된 폴리메틸메타아크릴레이트 및 디비닐벤젠으로 가교된 폴리알파메틸스타이렌 등의 중합체가 사용될 수 있으며, 상기 제1 고분자로는 상기 제2 용매에 용이하게 용해되며, 가능한 유전율이 낮은 물질로 이루어진 것이 바람직하며, 예를 들면 하기 화학식 2의 메틸메타크릴레이트(유전상수 k=2.49∼2.55, 1KHz) 중합체, 폴리비닐아세테이트, 폴리에틸메타크릴레이트 및 폴리아크릴릭에시드 등의 중합체가 사용될 수 있다.
Figure 112000020093637-pat00002
Figure 112000020093637-pat00003
상기 나노미터 이중튜브를 제조하는 방법의 일 예로는 직경이 2 내지 50nm, 바람직하게는 2 내지 30nm인 기공이 다수 형성되어 있는 메조포러스 물질을 이용하는 것이 바람직하다. 메조포러스 물질을 이용하여 나노미터 이중튜브를 제조하기 위하여, 먼저 메조포러스 물질의 기공에 제1 고분자의 단량체를 기상으로 증착하고 개시제를 투입하여 중합함으로서, 메조포러스 물질의 기공에 코팅된 제1 고분자 나노튜브를 제조한다. 다음으로 상기 제1 고분자가 코팅된 기공에 제2 고분자의 단량체를 기상으로 증착시키고, 개시제를 투입하여 중합함으로서 나노미터 이중튜브를 제조한다. 이때 사용되는 개시제의 비한정적인 예로는 아조비스이소부티로니트릴(azobisisobutyronitrile: AIBN), 벤조일 퍼옥사이드(benzoyl peroxide: BPO) 등이 있으며, 상기 제1 고분자는 제2 고분자 튜브를 완전히 덮을 수 있을 정도의 양으로 사용하면 충분하고, 바람직하게는 제1 고분자: 제2 고분자의 중량비가 1: 0.7 내지 1, 더욱 바람직하게는 1: 0.9이 되도록 사용하는 것이 좋다.
이와 같이 메조포러스 물질의 기공 내에 나노미터 이중튜브를 형성한 다음, 불산(HF) 등의 강산을 이용하여 메조포러스 물질을 에칭함으로서 순수한 나노미터 이중튜브를 제조한다. 제조된 나노미터 이중튜브는 메조포러스 물질을 에칭하는 과정에서 서로 뭉쳐져 존재하게 된다. 뭉쳐진 나노미터 이중튜브를 상기 제2 용매 내에 투입하면, 제1 고분자는 용해되고, 상기 제2 용매에 용해되지 않는 제2 고분자는 상기 제2 용매에 균일하게 분산되게 된다.
상기 메조포러스 물질로는 공지된 다양한 기공성 물질을 사용할 있으며, 예를 들면 하기 화학식 3의 구조를 가지는 플루오닉산 P123과 같이 용매 상에서 특정 모양을 가지는 트리블록코폴리머(triblockcopolymer)를 계면활성제로 사용하고, 상기 계면활성제를 규소(Si)가 함유된 물질과 반응시켜 제조되는 하기 화학식 4의 SBA-15를 사용할 수 있다.
-(C2H4O)20-(C3H6O)70-(C2H 4O)20-
(SiO2)m -(SiOH)n
상기 SBA-15의 제조 방법을 상세히 설명하면, 먼저, 플루오닉산 P123을 2M 염산용액에 용해시킨 후, 기공의 크기를 조절하기 위하여 팽창액(swelling agent)으로서 메시틸렌(Mesitylene) [참조: Stucky et al, science, Vol 279, No 23,p 548, 1998]을 투입한 후, 충분히 교반시킨다. 다음으로 테트라에틸오르쏘실리케이트 등의 Si 함유물질을 첨가하고, 35℃ 오븐에서 1일 동안 방치한 다음, 100℃에서 1일동안 수화열반응(Hydrothermal reaction)을 시킨다. 여기서 플루오닉산 P123은 최종 생성물인 메조포러스 물질의 템플레이트 역할을 하는 것으로서, 플루오닉산 P123의 에틸렌 옥사이드기가 친수성이며, 프로필렌옥사이드기가 소수성이므로, 투 입되는 Si 함유물질과의 반응정도가 상이하여 메조포러스 물질의 전구체를 형성한다. 플루오닉산 P123와 Si 함유물질의 반응물을 세척하고 소성하여 하얀 분말의 메조포러스 물질 SBA-15를 얻을 수 있다.
이와 같이 제조된 제1 용액 및 제2 용액을 균일하게 혼합한다. 상기 제1 및 제2 용액의 농도 및 혼합비율은 각 용액의 점도 및 혼합용액의 코팅성을 고려하여 다양하게 설정할 수 있으나, 최종 혼합용액 중의 폴리아믹산의 농도가 3 내지 20중량%, 바람직하게는 5 내지 10중량%가 되도록 조정하는 것이 바람직하며, 폴리아믹산과 제2 고분자 나노튜브의 중량비는 1: 0.005 내지 0.1이 되도록 하면 바람직하고, 1 : 0.05 내지 0.07이 되도록 하면 더욱 바람직하다. 바람직하게는 상기 제1 및 제2 용액의 혼합용액을 소니케이터 등을 이용하여 혼합함으로서 제2 용액 내의 고분자 나노튜브를 폴리아믹산에 균일하게 분산시키는 것이 좋다. 이와 같이 제1 용액 및 제2 용액을 혼합함에 의하여 폴리아믹산, 고분자 나노튜브 및 용매가 균일하게 분산된 반도체용 절연막을 형성하기 위한 전구물질 조성물을 얻는다.
이와 같이 얻어진 전구물질 조성물을 회전 코팅장치(Spin coater)를 이용하여 반도체 소자 또는 금속 배선 상에 코팅한다. 상기 전구물질 조성물은 회전 코팅장치를 사용하여 반도체 기판에 코팅할 수 있으므로 화학기상증착법 등 기존의 공정보다 상대적으로 간단한 공정으로 절연막을 형성할 수 있다. 다음으로 통상의 방법에 따라 질소분위기 100∼200℃의 온도에서 폴리아믹산의 전이미드화(pre-imidization)과정을 30분∼2시간 동안 진행시킨다. 이 과정에서 N-메틸피롤리딘 등의 용매는 증발되며, 약간의 이미드화도 진행된다. 그 후, 질소분위기 300∼400℃에서 1∼2시간 정도 가열하여 완전히 이미드화(imidization)시키면 단단한 필름상의 절연막을 얻을 수 있다. 형성된 절연막은 나노미터 튜브에 의하여 2 내지 20nm, 바람직하게는 5 내지 10nm 크기의 기공(공기의 유전상수 k=1)을 가짐으로서 절연막의 유전상수가 저하된다. 상기 절연막은 반도체 소자 사이 및/또는 금속배선의 사이에 형성되어 절연막의 역할을 할 수도 있으며, 반도체 회로의 최상부에 형성되어 회로의 보호막(passivation layer)으로 사용될 수도 있다.
이하, 실시예를 통하여 본 발명을 더욱 구체적으로 설명한다. 그러나, 본 발명의 범위가 이들 실시예에 의하여 한정되는 것은 아니다.
[실시예 1]
16nm 정도의 기공을 가진 SBA-15 1g을 둥근 바닥 플라스크(Round bottom flask)에 넣고, 메틸메타크릴레이트 0.430g을 추가한 후, 진공 상태, 90℃에서 5 내지 10 시간 정도 유지한 다음, 반응기를 상온으로 식힌 후 진공을 풀고 아조비스이소부티로니트릴 10mg을 넣는다. 다시 반응기를 진공상태로 한 후, 질소를 채우고 70℃에서 2일, 120℃에서 2시간을 유지해서 SBA-15의 기공벽에 튜브형의 폴리메틸메타크릴레이트 막을 형성한다.
다음으로 상기 이 둥근 바닥 플라스크에 디비닐벤젠 0.555g을 넣고, 진공 상태 90∼100℃에서 2일 정도 유지하여, 튜브형 폴리메틸메타크릴레이트 막 내부에 디비닐벤젠을 증착시킨다. 반응기를 상온으로 식히고, 개시제로서 아조비스이소부티로니트릴 10mg을 넣은 다음, 반응기를 질소 또는 아르곤 분위기 및 60∼70℃에서 3 내지 4일 동안 방치하여 튜브형 폴리메틸메타크릴레이트 막 내부에 디비닐벤젠의 중합체가 증착되도록 한다.
폴리메틸메타크릴레이트 및 디비닐벤젠의 중합체가 증착된 SBA-15를 불산(HF)으로 에칭하면 무기물인 SBA-15는 제거되고 폴리메틸메타크릴레이트 및 디비닐벤젠의 중합체로 이루어진 고분자 이중튜브가 뭉쳐서(aggregation) 존재한다. 상기 이중튜브를 피로멜리틱디안하이드라이드-코-4,4'-옥시디아닐린 폴리아믹산의 용매인 N-메틸피롤리돈에 투입하면 폴리메틸메타크릴레이트는 N-메틸피롤리돈과 용해도상수가 같으므로 용해되며, 디비닐벤젠 중합체는 용해되지 않는다. 따라서 디비닐벤젠의 중합체로 이루어진 고분자 나노튜브가 용매상에 균일하게 분산되어 존재한다.
이와 같이 제조된 용액과 폴리아믹산을 포함하는 용액을 혼합하여 최종 폴리아믹산의 농도가 7중량%가 되도록 하고, 폴리아믹산과 디비닐벤젠의 중합체의 중량비가 1 : 0.007이 되도록 하였다.
상기 혼합용액을 전극이 형성된 글래스에 회전 코팅 공정으로 코팅하고 경화하여 절연막을 형성하였으며, 형성된 절연막의 유전상수를 측정하여 그 결과를 표 2에 나타내었다.
[실시예 2 내지 5]
폴리아믹산과 디비닐벤젠의 중합체의 중량비가 각각 1 : 0.015, 1 : 0.03, 1 : 0.05, 1 : 0.07이 되도록 한 것을 제외하고는 실시예 1과 동일한 방법으로 절연막을 형성하여 유전상수를 측정하였으며, 그 결과를 표 2에 나타내었다.
폴리아믹산: 디비닐벤젠중합체의 중량비 유전상수 값
실시예 1 1:0.007 3.18
실시예 2 1:0.015 3.04
실시예 3 1:0.03 2.97
실시예 4 1:0.05 2.85
실시예 5 1:0.07 2.71
상기 표 2로부터 알 수 있는 바와 같이, 폴리이미드 내에 고분자 나노튜브를 포함시키면 유전상수값이 3.2이하로 저하되고, 폴리이미드 내의 고분자 나노튜브의 함량이 많을수록 유전율이 더욱 저하되어 양호한 절연막 특성을 가짐을 알 수 있다.
본 발명의 저유전성 반용체용 절연막은 나노미터(5∼10nm) 크기의 기공을 가지는 고분자 튜브를 폴리이미드 내에 균일하게 부여하여, 폴리이미드 자체의 양호한 물리적 특성을 유지하면서도 유전 상수값을 저하시킬 수 있으므로, 절연막의 절연특성을 향상시키고 반도체 소자 및/또는 금속배선간의 상호 신호 방해(cross talk) 현상을 획기적으로 저하시킨다. 또한 본 발명의 절연막을 형성하기 위한 전구물질 조성물은 화학기상증착(Chemical Vapor Deposition)방법이 아닌 회전코팅(Spin-on coating) 방법에 의해 반도체 소자 상에 코팅되므로 상대적으로 간단한 설비로 절연막을 형성할 수 있다.

Claims (11)

  1. 2 내지 20 나노미터 크기의 기공을 가지며, 디비닐벤젠 중합체, 디비닐벤젠으로 가교된 폴리스타이렌, 디비닐벤젠으로 가교된 폴리메틸메타아크릴레이트 및 디비닐벤젠으로 가교된 폴리알파메틸스타이렌 중합체로 이루어진 군으로부터 선택된 고분자로 이루어진 고분자 나노튜브를 포함하는 폴리이미드로 이루어진 저유전성 반도체용 절연막.
  2. 삭제
  3. 제1항에 있어서, 상기 절연막의 유전율이 3.2이하인 것을 특징으로 하는 저유전성 반도체용 절연막.
  4. 폴리아믹산을 제1 용매에 용해시켜 제1 용액을 제조하는 공정;
    상기 제1 용매에 균일하게 혼합되는 제2 용매에 고분자 나노튜브를 분산시켜 제2 용액을 제조하는 공정;
    상기 제1 및 제2 용액을 혼합하는 공정;
    상기 혼합용액을 반도체 소자 및/또는 금속 배선위에 코팅하는 공정; 및
    코팅된 용액을 경화시켜 절연막을 형성하는 공정을 포함하는 저유전성 반도체용 절연막의 제조 방법.
  5. 제4항에 있어서, 상기 폴리아믹산은 피로멜리틱디안하이드라이드-코-4,4'-옥시디아닐린 폴리아믹산, 2,2'-비스(3,4-디카르복실페닐)헥사플루오로프로판디안하이드라이드와 4,4'-옥시디아닐린이 공중합된 것 및 바이페닐디안하이드라이드와 파라페닐렌디아민이 공중합된 것으로 이루어진 군중에서 선택되는 하나이상의 변성 폴리아믹산인 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  6. 제4항에 있어서, 상기 제1 및 제2 용매는 서로 같거나 다른 것으로서, N-메틸피롤리돈, 디메틸아세트아미드 및 디메틸포름아미드로 이루어진 군중에서 선택되는 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  7. 제4항에 있어서, 상기 제2 용액은 튜브의 외벽을 형성하며 상기 제2 용매에 용해되는 제1 고분자 및 튜브의 내벽을 형성하며 상기 제1 및 제2 용매에 용해되지 않는 제2 고분자로 이루어진 나노미터 이중튜브를 제조하고, 상기 이중 튜브를 상기 제2 용매에 용해시켜 제조되는 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  8. 제7항에 있어서, 상기 제1 고분자는 폴리메틸메타크릴레이트, 폴리비닐아세테이트, 폴리에틸메타크릴레이트 및 폴리아크릴릭에시드 중합체로 이루어진 군중에서 선택되는 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  9. 제7항에 있어서, 상기 나노미터 이중튜브는
    메조포러스 물질의 기공에 제1 고분자의 단량체를 기상으로 증착하고 개시제를 투입하여 중합하는 공정;
    상기 제1 고분자가 코팅된 기공에 제2 고분자의 단량체를 기상으로 증착시키고, 개시제를 투입하여 중합하는 공정; 및
    강산을 이용하여 상기 메조포러스 물질을 에칭하는 공정에 의하여 제조되는 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  10. 제9항에 있어서, 상기 메조포러스 물질은 SBA-15인 것을 특징으로 하는 저유전성 반도체용 절연막의 제조 방법.
  11. 폴리아믹산, 고분자 나노튜브 및 하나 이상의 용매가 균일하게 분산되어있는 반도체용 절연막을 형성하기 위한 전구물질 조성물.
KR1020000056275A 2000-09-25 2000-09-25 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물 KR100559056B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000056275A KR100559056B1 (ko) 2000-09-25 2000-09-25 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000056275A KR100559056B1 (ko) 2000-09-25 2000-09-25 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물

Publications (2)

Publication Number Publication Date
KR20020024494A KR20020024494A (ko) 2002-03-30
KR100559056B1 true KR100559056B1 (ko) 2006-03-10

Family

ID=19690344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056275A KR100559056B1 (ko) 2000-09-25 2000-09-25 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물

Country Status (1)

Country Link
KR (1) KR100559056B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010011658A3 (en) * 2008-07-21 2010-05-14 The Johns Hopkins University Pyromellitic diimide organic semiconductors and devices
US8963126B2 (en) 2008-01-07 2015-02-24 The Johns Hopkins University Low-voltage, N-channel transistors including a hybrid semiconductor-dielectric material

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398578B1 (ko) * 2001-09-06 2003-09-19 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR101284188B1 (ko) 2012-01-16 2013-07-09 주식회사 빅솔론 포스용 프린터의 용지 간격 조절장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278943A (ja) * 1987-05-11 1988-11-16 Nok Corp 多孔質体の製造方法
JPH11250890A (ja) * 1998-02-27 1999-09-17 Toray Ind Inc 電池セパレータ用多孔性高分子フィルム
JPH11263916A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 低誘電率の回路配線用絶縁材料及びこれを用いた電子部品
JP2000154273A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 多孔質体およびその製造方法
KR20000035596A (ko) * 1998-11-19 2000-06-26 마쉬 윌리엄 에프 유전율이 매우 낮은 간층 유전체를 위한 나노 다공성중합체 필름
KR20000072976A (ko) * 1999-05-04 2000-12-05 마쯔모또 에이찌 저유전성 조성물, 절연재, 봉지재 및 회로 기판
JP2001067643A (ja) * 1999-08-24 2001-03-16 Ube Ind Ltd 磁気カ−ドおよび磁気カ−ド用ポリイミド多孔フィルム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278943A (ja) * 1987-05-11 1988-11-16 Nok Corp 多孔質体の製造方法
JPH11250890A (ja) * 1998-02-27 1999-09-17 Toray Ind Inc 電池セパレータ用多孔性高分子フィルム
JPH11263916A (ja) * 1998-03-17 1999-09-28 Fujitsu Ltd 低誘電率の回路配線用絶縁材料及びこれを用いた電子部品
JP2000154273A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 多孔質体およびその製造方法
KR20000035596A (ko) * 1998-11-19 2000-06-26 마쉬 윌리엄 에프 유전율이 매우 낮은 간층 유전체를 위한 나노 다공성중합체 필름
KR20000072976A (ko) * 1999-05-04 2000-12-05 마쯔모또 에이찌 저유전성 조성물, 절연재, 봉지재 및 회로 기판
JP2001067643A (ja) * 1999-08-24 2001-03-16 Ube Ind Ltd 磁気カ−ドおよび磁気カ−ド用ポリイミド多孔フィルム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8963126B2 (en) 2008-01-07 2015-02-24 The Johns Hopkins University Low-voltage, N-channel transistors including a hybrid semiconductor-dielectric material
WO2010011658A3 (en) * 2008-07-21 2010-05-14 The Johns Hopkins University Pyromellitic diimide organic semiconductors and devices
US8269215B2 (en) 2008-07-21 2012-09-18 The Johns Hopkins University Pyromellitic diimide organic semiconductors and devices

Also Published As

Publication number Publication date
KR20020024494A (ko) 2002-03-30

Similar Documents

Publication Publication Date Title
US6107357A (en) Dielectric compositions and method for their manufacture
US6342454B1 (en) Electronic devices with dielectric compositions and method for their manufacture
Mills et al. Benzocyclobutene (DVS-BCB) polymer as an interlayer dielectric (ILD) material
US7501185B2 (en) Film-forming composition, insulating material-forming composition, insulating film and electronic device
US6187427B1 (en) Hybrid inorganic-organic composite for use as an interlayer dielectric
US7087982B2 (en) Nitrogen-containing polymers as porogens in the preparation of highly porous, low dielectric constant materials
US20060046079A1 (en) Method for preparing surfactant-templated, mesoporous low dielectric film
EP1245628A1 (en) Composition for preparing substances having nano-pores
KR20020075876A (ko) 저유전상수 중합체 물질용 폴리카르보실란 접착 촉진제
US6812551B2 (en) Defect-free dielectric coatings and preparation thereof using polymeric nitrogenous porogens
KR100515583B1 (ko) 유기실리케이트 중합체 및 이를 함유하는 절연막
JPH11263916A (ja) 低誘電率の回路配線用絶縁材料及びこれを用いた電子部品
KR100559056B1 (ko) 저유전성 반도체용 절연막, 그 제조방법 및 절연막을형성하기 위한 전구물질 조성물
US20050215732A1 (en) Composition for film formation, coating solution containing the same and electronic device having insulating film obtained by using the coating solution
KR100572801B1 (ko) 기계적 특성이 우수한 절연막 코팅 조성물
US20080287573A1 (en) Ultra-Low Dielectrics Film for Copper Interconnect
JP2001098160A (ja) 絶縁材用樹脂組成物及びこれを用いた絶縁材
KR100545125B1 (ko) 유기-무기 복합체로 이루어진 반도체용 절연막 및 그제조방법
US20080220213A1 (en) Zeolite - carbon doped oxide composite low k dielectric
CN115044204B (zh) 一种低介电全有机交联聚酰亚胺薄膜的制备方法
US20030207595A1 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
EP1379340A1 (en) Layered stacks and methods of production thereof
JPH10144672A (ja) 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
KR100843744B1 (ko) 유-무기 복합구조를 갖는 반도체용 절연막 및 이의제조방법
JP2006080569A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee