KR100891649B1 - 반도체 패키지 제조방법 - Google Patents
반도체 패키지 제조방법 Download PDFInfo
- Publication number
- KR100891649B1 KR100891649B1 KR1020020046799A KR20020046799A KR100891649B1 KR 100891649 B1 KR100891649 B1 KR 100891649B1 KR 1020020046799 A KR1020020046799 A KR 1020020046799A KR 20020046799 A KR20020046799 A KR 20020046799A KR 100891649 B1 KR100891649 B1 KR 100891649B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- lead frame
- semiconductor chip
- semiconductor
- wafer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
Claims (9)
- 입,출력패드가 형성된 다수의 반도체 칩을 포함하는 웨이퍼를 준비하는 단계와;상기 반도체 칩에 연결되는 내부리드와, 상기 내부리드로부터 내측으로 연장되며 외부 입출력수단에 연결되는 외부리드를 포함하는 상기 웨이퍼 스케일의 리드프레임을 준비하는 단계와;상기 웨이퍼 전체에 대해서 상기 다수의 반도체 칩과 상기 리드프레임을 본딩하는 단계와;상기 다수의 반도체 칩과 상기 리드프레임이 본딩된 상태에서 상기 웨이퍼와 상기 리드프레임을 반도체 칩 단위로 분할하여 단일 반도체 칩화하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제1항에 있어서,상기 리드프레임은, 상기 반도체 칩에 연결되는 내부리드와 상기 내부리드로부터 내측으로 연장되며 외부 입출력수단에 연결되는 외부리드를 가지는 다수의 단위 레드프레임을 포함하고, 서로 이웃하는 상기 단위 리드프레임의 내부리드들 사이는 서로 연결된 것을 특징으로 하는 반도체 패키지 제조방법.
- 제2항에 있어서,서로 이웃하는 상기 내부리드들 사이의 연결 부위는 하프 에칭된 것을 특징으로 하는 반도체 패키지 제조방법.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 다수의 반도체 칩과 상기 리드프레임은 상기 반도체 칩의 입,출력패드 상에 형성된 범프에 의해 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제4항에 있어서,상기 내부리드의 하면에는 상기 범프와 본딩되는 범프패드를 형성하고, 상기 외부리드의 상면에는 외부 입,출력수단이 연결되는 랜드를 형성하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제5항에 있어서,상기 랜드는 상기 내부리드의 상부를 하프 에칭하여 형성되는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제6항에 있어서,상기 반도체 칩을 몰딩할 때 상기 리드프레임의 상면에는 몰드 플래쉬를 방지하기 위해 테이프를 부착하는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제1항에 있어서,상기 다수의 반도체 칩은 상기 리드프레임의 전 영역에 몰딩재를 도포한 후, 상기 리드프레임과 동시에 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
- 제1항에 있어서,상기 반도체 칩과 상기 리드프레임은 와이어로 본딩되는 것을 특징으로 하는 반도체 패키지 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020046799A KR100891649B1 (ko) | 2002-08-08 | 2002-08-08 | 반도체 패키지 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020046799A KR100891649B1 (ko) | 2002-08-08 | 2002-08-08 | 반도체 패키지 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040013736A KR20040013736A (ko) | 2004-02-14 |
KR100891649B1 true KR100891649B1 (ko) | 2009-04-02 |
Family
ID=37321024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020046799A KR100891649B1 (ko) | 2002-08-08 | 2002-08-08 | 반도체 패키지 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100891649B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465586A (zh) * | 2014-12-26 | 2015-03-25 | 江苏长电科技股份有限公司 | 一种新型圆片级封装结构及其工艺方法 |
CN104538378A (zh) * | 2014-12-26 | 2015-04-22 | 江苏长电科技股份有限公司 | 一种圆片级封装结构及其工艺方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100753795B1 (ko) * | 2006-06-27 | 2007-08-31 | 하나 마이크론(주) | 반도체 패키지 및 그 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010097511A (ko) * | 2000-04-24 | 2001-11-08 | 이중구 | 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법 |
KR100318293B1 (ko) * | 1999-11-02 | 2001-12-24 | 김 무 | 플립칩 반도체패키지 및 그 제조방법 |
KR20020000472A (ko) * | 2000-06-22 | 2002-01-05 | 심상열 | 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩패키징 방법 |
KR20020050556A (ko) * | 2000-12-21 | 2002-06-27 | 이중구 | 반도체 리드프레임과 이를 채용한 반도체 패키지 |
-
2002
- 2002-08-08 KR KR1020020046799A patent/KR100891649B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100318293B1 (ko) * | 1999-11-02 | 2001-12-24 | 김 무 | 플립칩 반도체패키지 및 그 제조방법 |
KR20010097511A (ko) * | 2000-04-24 | 2001-11-08 | 이중구 | 이층형 칩 스케일 반도체 팩키지 및, 그것의 제조 방법 |
KR20020000472A (ko) * | 2000-06-22 | 2002-01-05 | 심상열 | 기판상에 범프를 형성하는 방법 및 이 방법을 이용한 칩패키징 방법 |
KR20020050556A (ko) * | 2000-12-21 | 2002-06-27 | 이중구 | 반도체 리드프레임과 이를 채용한 반도체 패키지 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465586A (zh) * | 2014-12-26 | 2015-03-25 | 江苏长电科技股份有限公司 | 一种新型圆片级封装结构及其工艺方法 |
CN104538378A (zh) * | 2014-12-26 | 2015-04-22 | 江苏长电科技股份有限公司 | 一种圆片级封装结构及其工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20040013736A (ko) | 2004-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
US6545347B2 (en) | Enhanced leadless chip carrier | |
US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
US6445077B1 (en) | Semiconductor chip package | |
US7115441B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
US20070176269A1 (en) | Multi-chips module package and manufacturing method thereof | |
US7298026B2 (en) | Large die package and method for the fabrication thereof | |
KR20010037247A (ko) | 반도체패키지 | |
US20040188818A1 (en) | Multi-chips module package | |
US7952198B2 (en) | BGA package with leads on chip | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
US20060231932A1 (en) | Electrical package structure including chip with polymer thereon | |
KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
KR19990024255U (ko) | 적층형 볼 그리드 어레이 패키지 | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
JP3109490B2 (ja) | 半導体装置 | |
US20230027248A1 (en) | Semiconductor device packaging extendable lead and method therefor | |
KR100701685B1 (ko) | 멀티 칩 패키지 | |
KR100444175B1 (ko) | 볼그리드 어레이 적층칩 패키지 | |
KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
KR19980044244A (ko) | 반도체 패키지의 구조 | |
KR20000040322A (ko) | 반도체패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140227 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150303 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160304 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170302 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20180222 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190225 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200225 Year of fee payment: 12 |