KR20140032923A - 와이어리스 모듈 - Google Patents

와이어리스 모듈 Download PDF

Info

Publication number
KR20140032923A
KR20140032923A KR1020130107936A KR20130107936A KR20140032923A KR 20140032923 A KR20140032923 A KR 20140032923A KR 1020130107936 A KR1020130107936 A KR 1020130107936A KR 20130107936 A KR20130107936 A KR 20130107936A KR 20140032923 A KR20140032923 A KR 20140032923A
Authority
KR
South Korea
Prior art keywords
mosfet
integrated circuit
leads
gate
leadframe
Prior art date
Application number
KR1020130107936A
Other languages
English (en)
Inventor
알란 퉁굴 플로레스
로멜 엔. 마나타드
잔 빈센트 씨. 만셀리타
Original Assignee
훼어촤일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 훼어촤일드 세미컨덕터 코포레이션 filed Critical 훼어촤일드 세미컨덕터 코포레이션
Publication of KR20140032923A publication Critical patent/KR20140032923A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

와이어리스 멀티-칩 모듈은 플립-칩 장착된 다이를 받기 위한 부분들을 갖는 리드프레임 구조물(10)를 가지고, 몰딩 컴파운드(70)에 캡슐화된 하프-브릿지 회로를 형성하기 위해 집적 회로(20) 및 상측과 하측 MOSFET들(30, 40)을 포함한다. 모듈은 어떠한 본드 와이어들 없이 조립된다. 모듈은 외부의 입력 캐패시터(150) 또는 내부의 입력 캐패시터(350)를 포함하는 수동 부품들을 지닐 수 있다.

Description

와이어리스 모듈{Wireless module}
본 발명은 일반적으로 통상의 패키지에서 다수의 반도체들을 제공하는 것에 관한 것이고, 특히 집적 회로(integrated circuit; IC) 및 하나 이상의 전력 소자들, 특히 드라이버 IC와 상측(high side) 및 하측(low side) 전력 MOSFET(metal-oxide semiconductor field effect transistor)들을 가지는 하프-브릿지(half-bridge) 회로를 포함하는 멀티-칩 모듈(multi-chip module; MCM)들에 관한 것이다.
미국 특허번호 US 7,915,721호에서, 하나의 모듈로 패키지된 IC 및 2개의 전력 MOSFET들을 포함하는 MCMC이 도시된다. 상기 IC는 리드프레임(leadframe)의 중앙 다이 패드에 부착된 반도체 물질의 다이에 형성된다. 매우 얇은 와이어 본드(bond)들은 IC의 본드 패드들을 외부 및 내부 리드(lead)들이나 전력 MOSFET들에 연결한다. MOSFET들은 리드프레임들에 플립-칩(flip-chip) 부착되고, MOSFET들의 단자들을 IC 및 내부와 외부 리드들에 선택적으로 연결하는 클립(clip)들을 가진다.
상기 인용문헌은 반도체 산업에서 통상적인 2가지 형태의 조립 기술들인 와이어 본딩(bonding) 및 플립-칩 부착을 제시한다. 와이어 본딩은 IC상의 본드 패드들로부터 리드프레임의 리드들까지 와이어를 구부릴 여유를 필요로 하기 때문에, 와이어 본드는 일반적으로 보다 큰 패키지 크기들을 요구한다. IC가 보다 복잡해짐에 따라, 입력, 출력 및 다른 소자들에 대한 내부 연결들을 위하여 보다 많은 본드 패드들이 구비되는 경향이 있다.
와이어 본딩 기술이 많은 장애물들을 극복하였음에도 불구하고, 와이어 본딩은 다수의 단점들 및 결점들을 가진다. 설계자는 본딩 장비가 각 와이어의 일단을 본드 패드에 부착하고, 와이어를 구부리며, 와이어의 다른 단을 리드들에 부착하기 위한 여유를 확보하기 위해 패키지 내에 물리적 공간을 남겨두어야 한다. 많은 경우들에서, 외부 리드들은 패키지의 주변부 근처에 배치되고, 그렇게 함으로써 IC 다이의 크기보다 실질적으로 더 큰 패키지 윤곽을 요구한다. 와이어 본딩에서의 모든 개선사항들에도 불구하고, 조립 동안 X, Y 및 Z 축으로 변이에 대한 위험 요소들이 여전히 존재한다. 와이어 본드들을 가지는 적층 소자들은 오정렬 되기 쉽다. 와이어 본드들은 볼(ball)/쐐기(wedge) 본드 들뜸(lifting), 단락(shorting), 와이어 단선(breaking), 본드들에서의 빈틈(void)들 및 오염물질들을 포함하는 다수의 잠재적인 불량들이 발생하기 쉽다. 각각의 와이어 본드은 본드 패드, 리드 및 와이어의 길이와 같은 3가지 점들 중 어느 하나에서 실패할 수 있고, 어느 하나의 실패는 비록 다이가 전기적 테스트들을 통과하였을 지라도 전체 다이의 손실을 야기할 것이다.
다른 조립 기술들은 매우 작은 프로파일들을 갖는 패키지들을 제공한다. 플립-칩 조립에 있어서, 볼들, 기둥(pillar)들 또는 범프(bump)들이 칩들의 컨택(contact) 단자들 상에 형성된다. 볼들, 기둥들 또는 범프들은 리드들에 납땜(soldering)된다. 단일 MOSFET 또는 다수의 MOSFET들이 모두 플립-칩 조립되고 절연성 수지(resin)로 캡슐화(encapsulated)될 때, 이에 따른 패키지는 상대적으로 작을 수 있고, 칩들의 실제 크기에 근접할 수 있다. 전력 MOSFET들은 단지 3개의 단자들(소스, 게이트 및 드레인)을 가지기 때문에, MOSFET을 플립-칩 조립하는 것과 칩 크기의 패키지를 만드는 것은 상대적으로 단순하다.
그러나, MCM이 IC를 포함할 때, IC를 조립하는데 요구되는 다수의 와이어 본드들은 미국 특허번호 US 7,915,721호에 나타난 바와 같이, 와이어 본딩된 IC를 수용하기 위하여 상대적으로 큰 크기의 패키지를 초래한다.
본 요약은 상세한 설명에서 아래에 더 기술될 단순화된 형태로서 발명의 사상들 중 하나를 소개하기 위해 제공된다. 본 요약은 청구된 대상물의 주요 특징들을 알아보게 할 의도가 아니며, 청구된 대상물의 범위를 결정할 목적으로 사용되도록 의도된 것도 아니다.
본 발명의 다음 실시예들은 2개 이상의 반도체 소자들 및 집적 회로를 하나의 몰딩된(molded) 모듈에 장착하는 완전한 와이어리스(wireless) 해결책들을 제시한다. 본 발명의 실시예들은 소자들을 서로 연결하거나 집적 회로에 연결하는 본드 와이어들에 대한 필요성을 제거한다. 소자들 및 집적 회로는 부착 패드들, 트레이스(trace)들, 클립들, 다운셋(downset)들 및 단자들과 같은 리드프레임 구조물들을 포함하는 하나 이상의 상호연결 구조물들에 의해 상호연결될 수 있다. 이러한 와이어리스 연결들은 종래의 얇고 부서지기 쉬운 본드 와이어들을 대신하여 소자들 및 집적 회로들을 상호연결하는 견고한 금속 전도체들을 제공한다. 본드 패드들, 트래이스들, 클립들, 다운셋 및 단자들에 의해 마련된 상호 연결구조물들은 비교 가능한 본드 와이어 상호연결들과 비교해서 낮은 인덕턴스를 가진다. 와이어 본드들에 요구되는 고리 높이의 여유 공간은 본 발명의 상호연결 구조물들에 필요하지 않기 때문에, 몰딩된 모듈은 와이어 본드들로 만들어진 모듈들과 비교해서 보다 작은 두께를 가진다. 본 발명은 모든 소자들 및 집적 회로들이 플립-칩 장착을 가능하도록 한다. 몰딩 물질은 몰딩 물질 내에 상호연결 구조물들을 정위치로 유지하는 계단형 프로파일들을 제공하기 위하여 상호연결 구조물들을 반 또는 이중 식각함으로써 상호연결 구조물들에 고정된다.
일 실시예에서 집적 회로는 반도체 소자들에 대한 이후의 캡슐화를 위한 절연성 물질로 사전 몰딩될 수 있다. 다른 실시예에서 집적 회로는 나머지 부품들과 동시에 몰딩될 수 있다. 다른 실시예들에서 반도체 소자들은 하프-브릿지 회로 모듈을 제공하는 집적 회로에 연결된 상측(high side) 및 하측(low side) MOSFET들이다. MOSFET들은 클립들, 다운셋들 및 리드들에 만들어진 적합한 변형들로서 표준 방식으로 장착될 수 있다. 다른 실시예들은 플립-칩 장착된 하나의 MOSFET 및 다르게(regularly) 장착된 다른 MOSFET을 포함한다.
또 다른 실시예들에서, 수동 부품들이 본 발명의 리드프레임 구조물들에 장착된다. 일부 실시예들에서 적어도 하나의 소자는 몰딩 물질의 외부에 위치하고, 다른 실시예들에서 모든 수동 부품들은 몰딩 물질 내에 위치한다.
본 발명의 상기 측면들 및 수반되는 장점들 중 대다수는 첨부한 도면들과 결합하여 다음의 상세한 기술을 참조함으로써 보다 잘 이해되는 바와 같이 보다 손쉽게 인식될 것이다.
도 1은 MCM의 일실시예에 대한 등축도법의 상면도이다.
도 2는 도 1의 실시예에 대한 등축도법의 하면도이다.
도 3은 MCM의 다른 실시예에 대한 등축도법의 상면도이다.
도 4는 도 2의 실시예에 대한 등축도법의 하면도이다.
도 5a는 모두 플립된 다이들을 갖는 본 발명의 일실시예에 대한 상면도이다.
도 5b는 도 5a에서의 본 발명의 실시예에 대한 하면도이다.
도 6a는 리드프레임에 조립된 집적 회로 및 MOSFET 다이들의 와이어리스 조립체의 개략도이다.
도 6b는 도 6a에 도시된 조립체의 평면도이다.
도 7a, 7b 및 7c는 각각 IC용 반-식각된 단자들의 등축도법의 도면, 상면도 및 하면도이다.
도 7d, 7e 및 7f는 각각 다운셋들을 갖는 전도성 클립들의 등축도법의 도면, 상면도 및 하면도이다.
도 8a는 리드프레임의 실시예에 대한 등축도법의 도면이다.
도 8b는 도 8a의 리드프레임의 상평면도이다.
도 8c는 도 8a의 리드프레임의 하평면도이다.
도 9는 조립 순서에 따라 배열된 본 발명의 실시예의 부품들에 대한 분해 사시도이다.
도 10a, 10b 및 10c는 각각 몰딩 이전 본 발명의 다른 실시예에 대한 등축도법의 도면, 전면도 및 측면도이다.
도 11a 및 11b는 각각 몰딩 이후 도 10a, 10b 및 10c의 실시예에 대한 등축도법의 상면도, 하면도이다.
도 12는 도 10a, 10b 및 10c의 실시예의 리드프레임에 대한 등축도법의 도면이다.
도 13a, 13b 및 13c는 각각 몰딩 이전 본 발명의 다른 실시예에 대한 등축도법의 도면, 전면도 및 측면도이다.
도 14a 및 14b는 각각 몰딩 이후 도 13a, 13b 및 13c의 실시예에 대한 등축도법의 상면도 및 하면도이다.
도 15는 도 13a, 13b 및 13c의 실시예의 리드프레임에 대한 등축도법의 도면이다.
도 16a 및 16b는 각각 본 발명의 클립에 대한 등축도법의 도면 및 측면도를 각각 나타낸다.
도 17은 MOSFET들의 드레인들을 받기 위한 다이 부착 패드들을 갖는 조립된 MCM에 대한 등축도법의 도면이다.
도 18은 하나의 몰딩 컴파운드를 갖는 도 18의 MCM에 대한 등축도법의 하면도이다.
도 19는 비전도성 물질에 내장된 집적 회로 단자들 및 몰딩 컴파운드로 캡슐화된 MCM의 잔여부를 갖는 도 18의 MCM에 대한 등축도법의 하면도이다.
도 20a는 몰딩 컴파운드가 없는 도 17의 조립된 MCM에 대한 상면도이다.
도 20b는 집적 회로의 단자들을 내장하는 비전도성 물질을 갖는 도 17의 조립된 MCM에 대한 하면도이다.
본 출원은 미국 특허번호 7,975,721호 및 7,371,616호의 전체 내용을 참조로서 포함한다. 당업자는 본원에 기술된 모듈들이 하프-브릿지 회로들을 제조하는데 사용될 수 있고, 본 특허의 모듈들은 모듈의 소자들 간에 만들어진 연결의 적합한 변형들에 의해 참조로서 포함된 상기 특허들에서에서 도시된 개략적 배열들로 구성될 수 있다.
“리드프레임(leadframe) 구조물”는 리드프레임으로부터 유래된 구조물을 지칭할 수 있고, 또는 리드프레임과 같은 것일 수 있다. 각각의 리드프레임 구조물은 리드 표면들 및 다이 부착 영역과 함께 2개 이상의 리드들을 포함할 수 있다. 리드들은 다이 부착 영역으로부터 측방향으로 연장된다. 단일 리드프레임 구조물은 게이트 리드 구조물 및 소스 리드 구조물을 포함할 수 있다.
리드프레임 구조물은 임의의 적합한 물질을 포함할 수 있다. 예시적인 리드프레임 구조물 물질들은 구리, 알루미늄, 금 등과 그것들의 합금들을 포함한다. 리드프레임 구조물들은 금, 크롬, 은, 팔라듐, 니켈 등의 도금된 층들과 같은 도금된 층들을 포함할 수도 있다. 리드프레임 구조물은 약 1 mm보다 작은(예컨대, 약 0.5 mm 보다 작은) 두께를 포함하는 임의의 적합한 두께를 가질 수도 있다.
리드프레임 구조물은 리드프레임 구조물의 리드들 및 다른 부분들을 성형(shape)하는 종래의 공정들을 사용하는 스탬핑(stamping), 식각(etching) 및/또는 패터닝(patterning) 될 수 있다. 예를 들면, 리드프레임 구조물은 미리 정해진 패턴을 형성하기 위해 연속적인 전도성 시트(sheet)를 스탬핑하거나 식각함으로써 형성될 수 있다. 만약 식각에 의한 경우, 리드프레임 구조물의 다이 부착 표면이 리드프레임 구조물의 리드들의 리드 표면들에 대해서 다운셋이 되도록, 식각 전이나 후에 리드프레임 구조물은 선택적으로 스탬핑될 수도 있다. 만약 스탬핑이 사용되는 경우, 리드프레임 구조물은 타이-바(tie-bar)들에 의해 연결된 리드프레임 구조물들의 어레이 내의 많은 리드프레임 구조물들 중 하나일 수 있다. 리드프레임 구조물 어레이는 리드프레임 구조물을 다른 리드프레임 구조물들과 분리하기 위하여 절단될 수도 있다. 절단의 결과로서, 소스 리드 및 게이트 리드와 같은 최종 반도체 다이 패키지 리드프레임 구조물들의 부분들은 서로 전기적으로 그리고 기계적으로 결합되지 않을 수 있다. 따라서, 리드프레임 구조물은 연속적인 금속성 구조물 또는 불연속적인 금속성 구조물일 수 있다. 게다가, 리드프레임 구조물들 중 일부는 몰딩 컴파운드(molding compound)과 리드들 사이의 고정을 훨씬 더 개선시키기 위하여 이중 반-식각(half-etch)될 수 있다.
도 1 및 2의 실시예는 집적 회로(2), 상측 MOSFET(3) 및 하측 MOSFET(4)를 가지는 와이어리스 모듈(10)이다. 입출력 단자들(21.01 내지 21.20) 및 집적 회로(2)를 위한 단자들은 IC 및 MOSFET 부분들(20, 30, 40)을 포함하는 리드프레임 구조물(11)에 플립-칩 부착된다. MOSFET들은 몰딩 컴파운드(70)에 내장되고, 집적 회로(2)는 폴리이미드(polyimide) 또는 다른 몰딩 컴파운드과 같은 비전도성 물질(75)에 내장된 단자들(21.01 내지 21.20)을 가진다. 대체적 실시예에서, 도 3 및 4에 도시된 바와 같은 와이어리스 모듈(14)은 MOSFET들(3, 4)을 가지고, 집적 회로(2)는 리드프레임 구조물(11)에 플립-칩 부착되고, 상측 MOSFET(3), 하측 MOSFET(4)을 위한 그리고 집적 회로(2)를 위한 모든 단자들은 몰딩 컴파운드(70)의 제2 층 또는 비전도성 물질(75)에 내장된다. 양 실시예들에서, 리드프레임 구조물(11)는 집적 회로(2), 상측 MOSFET(3) 및 하측 MOSFET(4) 각각을 위한 부품 프레임들(20, 30 및 40)을 가진다. 모듈(10)과 모듈(12) 간의 차이점은 모듈(10)은 비제한적으로 폴리이미드를 포함하는 비도전성 물질(75)에 집적 회로(2)의 단자들(21.01 내지 21.20)을 내장하고, 모듈(12)은 모듈(12)의 모든 단자들을 제2 층 몰딩 컴파운드 또는 다른 비전도성 물질에 내장하는 점이다.
도 1 및 2에서 모듈(10)은, 모든 소자들이 플립-칩 부착되는 경우 집적 회로(2), 상측 MOSFET(3) 및 하측 MOSFET(4) 각각을 위한 개별 리드프레임 부분들(20, 30, 40)(도 8a를 보라)을 가진다. 집적 회로(2)를 위한 리드프레임 부분(20)은 단자들(21.01 내지 21.20)의 어레이를 포함할 수 있다. 단자들(21.1 내지 21.20)은 반-식각된 에지, 상면 및 하면을 가진다. 단자들의 반-식각된 표면들은 도 1 및 2의 실시예에서 비전도성 물질(75)로 상호고정(interlock)되는 단자들(21.1 내지 21.20)에 에지, 상면 및 하면을 제공한다. 도 3 및 4에 도시된 실시예(12)에서, 집적 회로(2)는 몰딩 컴파운드(70)에 내장된 단자들(21.01 내지 21.20)에 플립-칩 부착된다.
첫 번째 실시예에서, 모듈(10)은 플립-칩 장착된 2개의 MOSFET들을 가진다. 다시 말해서, 상기 MOSFET들의 소스들 및 게이트들의 표면은 아래로 향하고, 상기 MOSFET들의 드레인들의 표면은 위로 향한다. 이하에서 설명되는 바와 같이, 다운셋들을 갖는 클립들(50, 55)은 상측 MOSFET(3)의 소스를 하측MOSFET(4)의 드레인에 연결한다. 상측 MOSFET(3)을 위한 리드프레임 부분(30)은 상측 소스 리드프레임 구조물로부터 집적 회로의 상측 소스 단자(21.11)쪽으로 연장되는 상측 소스 리드 트레이스(32)를 포함한다. 상측 게이트 리드 트레이스(33)는 상측 리드프레임 부분(30)으로부터 집적 회로의 상측 소스 단자(21.11)쪽으로 연장된다. 도 5a 및 5b를 보라. 상측 리드프레임 부분은 클립(50)으로부터 다운셋을 받기 위하여 상측 리드프레임 구조물의 에지를 따라서 배치된 드레인 리드 포스트(post)(35)를 가진다.
하측 MOSFET을 위한 리드프레임 부분(40)은 하측 소스 리드프레임 부분으로부터 집적 회로(20)의 하측 소스 단자(21.16)쪽으로 연장되는 소스 트레이스(44)를 포함한다. 하측 게이트 리드 트레이스(47)는 하측 리드프레임 부분(40)으로부터 집적 회로(20)의 하측 게이트 단자(21.20)로 연장된다. 하측 리드프레임 구조물의 에지들을 따라서 배치된 리드 포스트들(42, 46) 및 리드들(41.1 내지 41.5)은 드레인 클립(55)의 다운셋 바(bar)들을 받는다.
도 5a 및 5b는 모듈(10 또는 12)을 위한 리드프레임(10) 및 다이들(2, 3, 4)의 조립체에 대한 상면도 및 하면도를 각각 도시한다. 도 6a는 도 5a 및 5b의 조립체를 위한 클립들, 트레이스들 및 단자들의 상호 연결에 대한 세부사항들을 도시한다. 클립(50)은 상측 다이(3)를 덮는다. 트레이스(32)는 상측 다이(3)의 게이트를 IC(2)의 단자들(20.10 내지 20.20) 중 하나에 연결하고, 트레이스(33)는 상측 MOSFET(3)의 소스를 IC(2)의 다른 단자에 연결한다. 트레이스(44)는 하측 MOSFET(4)의 게이트를 IC(2)의 단자들(20.10 내지 20.20) 중 하나에 연결하고, 트레이스(47)는 하측 MOSFET(4)의 소스를 IC(2)의 다른 단자에 연결한다. 다운셋(58)은 하측 MOSFET의 드레인상의 클립(55)을 상측 MOSFET 소스 패드(34)의 소스 패드(34.1)에 연결한다.
도 7a, 7b 및 7c는 집적 회로의 입출력 단자들(21.01 내지 21.20)을 위한 구조물의 세부사항들을 도시한다. 각각의 단자는 다르게 형상된 상위 및 하위 구성요소들(22, 23)을 갖는 단자들(20)을 갖도록 리드프레임 구조물 물질로부터 만들어진다. 상위 구성요소(22)의 상면(22.1)은 둥근 모서리들(24) 및 축(22.3)의 반대쪽에 중앙 원호들(25)을 갖는 준-직사각 형상을 가진다. 구성요소(22)는 축(22.3)에 대하여 대칭이다. 바닥 구성요소(23)는 4개의 옆면들을 가지고, 형상에 있어서 마름모꼴, 직사각형 또는 정사각형일 수 있다. 단자들의 상면 및 하면상의 다른 반-식각된 형상들은 단자들 및 비전도성 물질(75)나 몰딩 컴파운드 간에 상호고정하는 연결들을 제공한다. 보다 구체적으로, 단자들(20)은 전도성 물질의 시트로부터 형성된다. 구성요소(22)의 형상은 하나의 식각 단계에 의해 형성되고, 구성요소(23)의 형상은 물질의 동일한 시트에서 두 번째 식각 단계에 의해 수행된다. 이와 같이, 단자들(22)은 그 윤곽들을 위한 다수의 단차(step)들을 제공하기 위해 이중으로 식각될 수 있다.
도 7d, 7e 및 7f는 전도성 클립들(50, 55)의 세부사항들을 도시한다. 하나의 클립(50)은 상측 MOSFET(3)을 전원에 연결한다. 클립(50)은 보다 큰 하위 평면 부분(54)에 대하여 상승된 평면 부분(52)를 갖는다. 상승된 평면 부분은 몰딩 컴파운드 (70)에서 클립이 고정되는데 기여하고, 전도성 물질의 평평한 시트를 반-식각함으로써 형성된다. 예를 들면, 원하는 상승된 영역은 패터닝된 레지스트(resist)로 덮이고, 시트의 나머지는 상승된 패드(50) 및 다운셋(51)을 형성하기 위해 식각된다. 다운셋은 제 위치로 절곡된다. 하위 평면 부분의 하면은 납땜되거나, 그렇지 않으면 상측 MOSFET(3)의 소스에 고정된다. 다운셋(51)은 공급 전압에 연결을 위한 리드들에서 종결된다.
다른 클립(55)은 2개의 MOSFET들(3, 4)를 상호연결하고, 하프 브릿이지 회로를 위한 출력 단자를 제공한다. 클립(55)은 클립(50)에 대해 전술한 바와 유사한 방법으로 형성된다. 클립(55)은 보다 큰 하위 부분 평면 부분(56b)에 대하여 상승된 평면 부분(56a)를 가진다. 상승된 평면 부분(56a)은 몰딩 컴파운드(70)에 클립을 고정하는데 기여한다. 하위 평면 부분(56b)의 하면은 납땜되거나 그렇지 않으면 하측 MOSFET(4)의 소스에 고정된다. 클립(54)은 상측 MOSFET(3)의 소스를 하측 MOSFET(3)의 드레인에 상호연결하고 그 연결을 외부 드레인 단자들(59)로 옮기는 하나의 다운셋(58)을 가진다. 다른 다운셋들(57, 59)은 하프 브릿이지 회로의 출력을 위한 연결들을 제공하기 위해 몰딩 컴파운드(70)에 의해 노출된 단자들을 가진다.
도 8a 내지 8c를 참조하면, 반-식각된 리드프레임 구조물(11)의 특징들이 도시된다. 반-식각된 리드프레임 구조(11)는 IC(2)를 위한 부분(20), 상측 MOSFET(3)을 위한 부분 및 하측 MOSFET(4)을 위한 부분(40)인 3개 부분들을 포함한다. 부분(20)은 4x5 행렬로 배열된 반-식각된 복수개의 리드들(20.01 내지 20.20)을 가진다. 당업자는 20개의 리드들이 20개 보다 많거나 적은 리드들을 가질 수 있는 집적 회로를 위한 리드들의 개수를 나타낸다는 점을 이해한다. 각각의 리드는 납땜되거나 IC(2)의 단자에 대한 전도성 접착제로서 부착된다. 리드들(20.01 내지 20.20)의 반-식각된 구성의 추가적인 세부사항들은 이하에서 설명되는 도 7a, 7b 및 7c에 도시된다. 트레이스들(32, 33)은 각각 상측 MOSFET(3)의 게이트 및 소스에 접촉하고, 그것들을 집적 회로(2)의 단자들과 상호연결한다. 리드(37)는 양호하게는 인쇄 회로 기판 상에 전원 라인에 대한 외부 컨택을 제공한다. 트레이스(44)는 하측 MOSFET(4)의 소스를 집적 회로(2)에 상호연결한다. 트레이스(47)는 하측 MOSFET(4)의 게이트를 집적 회로(2)에 연결한다.
상측 MOSFET 금속 리드프레임 구조물 부분(30)은 MOSFET(3)의 소스 단자에 접촉하기 위한 3개의 상승된 표면들(34.1 내지 34.3) 및 입력 전력 공급원(미도시)에 접촉하기 위한 3개의 외부 리드들(36.1 내지 36.3)을 제공하기 위해 반-식각된 소스 패드(34)를 가진다. 상승된 표면들(34.1 내지 34.3)은 형상에 있어서 직사각이고, 표면(34.1)은 클립(55)의 다운셋(58)을 받기 위한 상승된 표면들(34.2, 34.3) 보다 약간 크다. 상승된 표면들은 소스 패드(34)를 반-식각함으로써 마련된다.
하측 MOSFET 리드프레임 구조물 부분(40)은 MOSFET(4)의 소스에 접촉하기 위한 5개의 상승된 표면들(43.1 내지 43.5) 및 외부 리드들(41.1 내지 41.5)을 제공하기 위해 반-식각된 소스 패드(43)를 가진다. 드레인 바(bar)들(42, 46)은 또한 리드프레임 구조물 부분(40)의 부분이고, 그것들은 전도성 클립(50)과 기계적 그리고 전기적 접촉을 만든다. 도 7a 내지 7c 및 도 9를 보라.
본 발명의 다른 실시예는 클립들의 무리를 횡으로 지지하기 위해 클립에 전도성 연결을 가지고, 클립 부착 동안 안정성을 제공한다. 도 9를 보면, 전도성 연결부들(151, 152)이 클립(55)의 평면 부분(56a)로부터 연장되고, 전도성 연결부들(155, 156)이 클립(50)의 상 평면 부분(52)으로부터 연장된다.
도 9를 참조하면, 모듈(10 또는 12)을 위한 부품들이 조립되고 멀티-칩 패키지로 몰딩되는 순서에 따라 본 발명의 일 실시예의 부품들에 대한 등축도법의 분해도가 도시된다. 모듈(10)을 위해서 IC 단자들(20.01 내지 20.20)만이 초기에 연결되는 반면, 단계 1에서 적합한 금속의 스트립(strip)은 모듈(12)을 위해서 바닥쪽에서 모두 초기에 연결된 소스 패드들(34, 43), IC 단자들(20.01 내지 20.20)을 갖는 리드 프레임 구조물(11)을 제공하기 위해 펀치 및/또는 반-식각된다. 단계 2에서 땜납 또는 전도성 접착제가 표면에 대응하는 패턴에서 반-식각된 리드들의 상면들에 도포된다. 단계 3에서 IC(2) 및 MOSFET들(3, 4)은 리드들의 납땜되거나 접착제가 처리된 표면들에 부착된다. 단계 4는 다른 층 또는 땜납 또는 전도성 접착제가 다이들(2, 3 및 4)의 상면들에 도포된다. 단계 5에서 다운 셋들을 갖는 클립들은 단계 4에서 도포된 땜납 또는 접착제를 통해서 부착된다. 다음 단계(미도시)에서 조립된 멀티-칩 회로는 몰딩 컴파운드(70)에 의해서 캡슐화되고, 그 다음에 비전도성 물질 또는 제2 몰딩 컴파운드가 단자들 사이 간극을 채우기 위해 도포된다.
상기에서 기술된 실시예들은 집적 회로를 포함하는 완전한 와이어리스 멀티-칩 모듈을 제공하기 위해 다이들 간에 모든 본드 와이어들을 제거함으로써 본드 와이어 문제들을 해소한다. 비록 실시예들은 하프-브릿지 회로에 관하여 기술되지만, 그러한 실시예들은 단지 예시일 뿐이며 다수의 집적 회로들, 수동 소자들 및 추가적인 MOSFET들, 전력 다이오드들 및 IGBT들을 포함할 수 있는 본 발명의 사상 및 범위를 제한하고자 의도된 것이 아니다. 본드 와이어들을 제거함으로써, 청구된 발명은 다이들 상의 본드 패드들 및 리드 포스트들 사이의 강한 야금의(metallurgical) 본드들 및 MOSFET 상호연결들을 형성하는 것과 같은 본드 와이어들에 내재하는 다수의 문제들을 회피한다. 본 발명의 실시예들의 조립 구조물들 및 방법들은 고도로 효율적이고, 특별한 와이어 본딩 장비의 필요성을 제거한다. 본드 와이어들을 제거하는 것은 본드 와이어들로 만들어진 등가적인 회로들 보다 낮은 노이즈를 가지게 될 패키징된 회로의 고유 인덕턴스를 감소시키기 때문에, 결과적인 생산물들은 개선된 성능을 가진다. 전체 성능은 집적 회로 본드 패드들의 직접적인 전도성 상호 연결에 기인하여 개선된다. 다운셋들을 갖는 클립들을 사용하는 것은 와이어 본딩된 소자들의 종래 공간 요건들을 감소시킨다. 게다가, 결과적인 모듈의 주연(perimeter)은 와이어 본딩된 모듈들의 등가적 둘레와 비교할때 감소된다. 반-식각된 리드프레임 구조물은 몰딩 컴파운드에서 소자들의 전체 캡슐화을 개선하기 위해 몰딩 물질을 상호고정한다. 일부 이중 반-식각된 리드프레임 구조물들을 사용하는 것은 고정 및 캡슐화를 훨씬 더 개선시킨다. 클립들에 대한 다운셋들은 전도성 클립 다운셋 단자들을 격리 제어(standoff control)로 사용함으로써 본드 라인 두께를 일정하게 한다.
상기에서 개시된 실시예들은 플립-칩 장착된 양 소자들을 도시하지만, 당업자는 다른 구성들도 가능함을 인지한다. 예를 들면, 다이 부착 패드들, 클립들, 다운셋들 및 트레이스들은 분리된 다이 부착 패드들 상에 그것들 각각의 드레인들로 규칙적으로 장착된 2개의 소자들, 다운셋을 갖는 클립 또는 상측 소스를 하측 드레인에 연결하기 위한 다른 수단들, 접지 연결을 위해 하측 소스를 외부 컨택들에 연결하는 다른 클립 및 외부 적합한 전력 소스 연결을 위해 외부 리드들에 연결된 상측 소스를 위한 다이 본드 패드를 제공하기 위해 재구성될 수 있다.
여전히 다른 구성들은 플립-칩 장착된 하나의 MOSFET 및 다이 부착 패드 상에 그 드레인으로 규칙적으로 장착된 다른 MOSFET을 포함한다. 적합한 클립들, 다운셋들 및 외부 리드들은 상측 소스를 하측 드레인에 상호연결하고, 하측 MOSFET의 소스를 접지에 연결가능한 외부 단자들에 연결하고, 상측 드레인을 전원에 연결가능한 외부 단자들에 연결한다.
본 발명의 실시예들은 구리 트레이스들을 형성하기 위한 반-식각 및 이중 반-식각 기술들로서 제조된다. 당업자는 반-식각 및 이중 반-식각을 위한 하나 이상의 공정 기술들을 인지한다. 게다가, 출원인은 2013년 6월 2일에 출원되고 본 특허와 동일한 양수인에게 양도된 미국 출원번호 61/834,206호의 전체 개시내용을 본 명세서에서 참조한다. 포함된 출원은 상위 및 하위 지대를 갖는 사전 몰딩된 기판들을 형성하기 위한 개선된 기술들을 나타낸다. 그 출원은 라우팅(routing)된 트레이스들을 갖는 사전 형성된 기판을 제조하기 위한 방법을 개시한다. 그 방법은 상위 및 하위 표면들을 갖는 금속 기판을 제공하는 단계; 하나 이상의 원하는 트레이스들에 대응하는 상위 표면의 하나 이상의 선택된 구역들을 노출시키도록 제1 마스킹 층을 도포하고 패터닝하는 단계; 원하는 트레이스들의 부분들을 형성하기 위해 노출된 표면 구역을 부분적으로 식각하는 단계; 트레이스들의 표면들을 보호하기 위해 기판의 상위 표면을 제2 마스킹 층으로 덮는 단계; 컨택 지대들에 대응하는 하나 이상의 선택된 구역들을 노출시키기 위해 기판의 하위 표면상에 제3 마스킹 층을 패터닝하는 단계; 컨택 지대들을 형성하고 동시에 트레이스들의 형성을 종료하기 위한 노출된 반-식각된 하위 표면의 잔여 부분들을 충분하게 식각하기 위하여 하위 표면의 노출된 표면 구역들을 부분적으로 식각하는 단계; 및 트레이스들을 제자리에 유지하고 사전 몰딩된 기판을 강화시키기 위하여 반-식각되고 충분히 에칭된 구역들을 채우기 위해 기판을 몰딩하는 단계로 시작되는 다수의 단계들에 의존한다.
도 10a, 10b 및 10c를 참조하면, 그 도면들은 리드프레임(200), 집적 회로(IC)(120), 제1 또는 상측 MOSFET(130) 및 제2 또는 하측 MOSFET(140) 및 외부 입력 캐패시터(150)와 4개의 수동 부품들(212, 214, 216, 218)을 포함하는 5개의 수동 부품들을 갖는 멀티-부품 모듈(100)을 도시한다. 수동 부품들은 저항들, 캐패시터들, 인덕터들 또는 그것들의 임의의 조합일 수 있다. IC(120)는 리드프레임(110)의 IC 부분(220)의 IC 리드들에 플립-칩 장착된다. MOSFET들(130, 140)도 리드프레임(200)의 MOSFET 부분들(230, 240)에 각각 플립-칩 장착된다.
도 11a, 11b는 완전히 형성된 모듈(100)을 도시한다. 모듈은 도 12에 도시된 형태에서 적합한 반 및/또는 이중 식각된 리드프레임(110)를 가진다. 모듈의 하면은 고 및 저 소스 패드들(231, 241)을 각각 가지고, 다른 패드들(201.01 내지 201.11)을 가진다.
도 12, 10a, 10b 및 10c를 참조하면, 구리 클립들(132, 133)은 기계적으로 그리고 전기적으로 하측 MOSFET(140)의 드레인 단자를 상측 MOSFET(130)의 소스에 연결하고, 상승된 패드(246)를 통해서 외부 리드들(224.01 내지 224.03)에 연결하며, 입력 캐패시터(150)의 단자들을 위한 랜딩(landing) 패드들로서 기능한다. 다운셋을 갖는 클립, 특히 클립 (133)의 세부사항들을 위해 도 16a, 16b를 보라. 입력 캐패시터(150)는 클립(134) 및 패드(234)에 의하여 상측 소스에 연결된 하나의 단자를 가진다. 입력 캐패시터(150)의 다른 단자는 클립들(133, 132) 및 패드(234)에 의하여 하측 드레인에 연결된다. 하위 클립(132)은 리드프레임(200)의 상측 부분(230) 상에 상승된 패드(233)를 통해서 하측 MOSFET(140)의 드레인을 상측 MOSFET(130)의 소스에 연결하기 위해 측방향 다운셋(미도시)을 가진다. 상위 클립(133)은 외부 입력 캐패시터의 일 단자를 외부 리드들(224.01 내지 224.03)을 가지는 상승된 패드(246)에 연결하기 위해 다운셋(136)을 가진다. 상승된 패드(246)는 클립(133)의 다운셋(136)을 받는다. 클립(134)은 외부 입력 캐패시터(150)의 다른 단자를 위한 랜딩 패드로서 기능한다. 클립(134)상의 다운셋(135) 은 외부 리드들(225.01 내지 225.03)에 연결된 패드(225)에 연결된다.
리드프레임(200)의 상측 부분(230)은 하나 이상의 상승된 패드들(233, 234, 235 및 236)을 갖는 L-형상의 기저 부분를 가진다. 상승된 패드들은 금속 스트립을 반-식각 또는 이중 반-식각함으로써 형성된다. 상측 부분(230)의 상승된 패드(233)는 하측 MOSFET(240)의 드레인 단자에 결합된 하위 클립(132)의 측방향 다운셋(미도시)을 받고, 하측 MOSFET(240)의 드레인을 상측 MOSFET(230)의 소스에 연결한다. 상승된 패드들(234, 235)은 상측 MOSFET(230)의 소스 단자에 전기적으로 그리고 기계적으로 연결된다. 패드(236)는 상측 MOSFET의 소스를 수동 부품(214)의 일 단자에 연결한다. 트레이스(222.01)는 수동 부품(214)의 다른 단자를 IC(120)에 연결한다.
리드프레임(200)의 하측 부분은 기저 부분(241) 및 상승된 패드들(242 내지 246)을 가진다. 패드(246)는 하측 MOSFET(240)의 드레인에 부착된 하위 구리 클립(132)로부터 다운셋을 받는다. 패드들(242 내지 245)은 하측 MOSFET(240)의 소스 단자에 기계적으로 그리고 전기적으로 연결된다. 패드(245)는 하측 MOSFET(240)의 소스 단자를 수동 부품(212)에 기계적으로 그리고 전기적으로 연결한다. 트레이스(222.08)는 수동 부품(212)의 다른 단자를 IC(120) 및 출력 단자들(221.09 내지 221.12)에 연결한다.
리드프레임의 IC 부분(220)은 복수개의 외부 리드들(221.01 내지 221.12) 및 복수개의 외부에서 내부로 향하는 금속(구리) 트레이스들(222.01 내지 22.08)을 가지고, 트레이스들 각각은 외부 리드에서 하나의 종단 및 리드프레임의 IC 부분(220)의 평면 내의 다른 종단을 향하여 연장되는 긴 몸체를 가진다. 트레이스(222.07)는 2개의 외부 리드들과 접촉하는 일단에서 종단을 가지고, 트레이스(222.08)은 3개의 외부 리드들과 접촉하는 일단에서 종단을 가진다. 다른 긴 트레이스들(223.01 내지 223.04)은 IC(120)의 단자에 접촉하기 위해 일단에서 종단, 긴 부분 및 다른 단에서 종단을 가지는 내부 트레이스들이다. 트레이스(223.01)는 IC(120)를 상측 MOSFET(230)의 소스에 연결하고, 트레이스(223.02)는 IC(120)를 상측 MOSFET(230)의 게이트에 연결하고, 트레이스(223.03)는 IC(120)를 하측 MOSFET(240)의 게이트에 연결하며, 트레이스(23.04)는 IC(120)를 하측 MOSFET(240)의 소스에 연결한다.
당업자는 리드프레임(110)이 본 특허와 동일한 양수인에 양도되고 본 명세서에서 전체로서 참조되는 2013년 6월 2일에 출원된 미국 출원번호 61/834,206호에 도시되고 기술된 바와 같은 몰딩 컴파운드에 내장된 트레이스들을 가지는 사전 몰딩된 기판의 형태로 제공될 수 있음을 이해한다. IC(120), MOSFET들(130, 140) 및 수동 부품들(211 내지 214)은 리드프레임(110)에 조립된다. 다른 전도성 접착제의 땜납 페이스트(paste)는 부품들(120, 130, 140, 211 내지 214)을 리드프레임(110)에 고정하기 위하여 패드들, 리드들 및 트레이스들에 도포된다. 다음의 하나 이상의 구리 클립들(132, 133, 134)은 MOSFET들(130, 140)의 드레인 단자들 및 리드프레임(110)의 상승된 패드들(233, 234, 246)에 부착된다. 만약 사용된다면, 땜납은 리드프레임에 부품을 고정시키기 위해 리플로우(reflow)된다. 본 조립은 그 다음에 모듈(100)의 하면상에 노출된 패드들(231, 141) 및 리드들을 갖는 4개 측면 모듈을 제공하기 위해 이송 사출 몰딩(transfer injection molding)된다. 상면(101) 상의 몰딩 컴파운드의 부분들은 구리 클립들(1343, 134)의 포면의 노출된 부분들에 대해서 식각되고 연마된다 노출된 표면들은 땜납 페이스트로 처리되고, 입력 캐패시터(150)는 클립들(133, 134)의 노출된 표면들에 납땜된다.
도 13a, 13b 및 13c는 본 발명의 다른 실시예인 멀티-부품 모듈(300)을 도시한다. 모듈(100) 및 모듈(300) 사이의 한가지 차이점은 몰딩된 모듈 내부에 맞도록 충분히 작은 입력 캐패시터(350)를 포함한다. 게다가, 단지 2개의 클립들(333, 334)이 있다. 도 14a 및 14b는 완전히 형성된 모듈(300)을 도시한다. 모듈은 도 15에 도시된 형태로서 적합한 반 및/또는 이중 식각된 리드프레임(500)를 가진다. 모듈의 하면은 고 및 저 소스 패드들(531, 541) 각각 및 다른 패드들(501.01 내지 501.10)을 노출시킨다. 도 12는 리드프레임(200)의 특징 및 구조물의 대부분을 유지하지만 상승된 패드(246)를 더 작은 패드(546)으로 교체하고 상승된 패드(225)를 리드들(225.01 내지 225.03)에 부착된 패드들(536, 525)로 교체한 리드프레임(500)을 도시한다. 입력 캐패시터(350)는 클립(333), 클립 포스트(536) 및 패드(525)에 의하여 상측 소스에 연결된 하나의 단자를 가진다. 입력 캐패시터(350)의 다른 단자는 클립들(133, 132) 및 패드(546)에 의하여 하측 드레인에 연결된다. 그 외 모듈(300)의 부품들의 나머지는 모듈(100)과 동일하다. 모듈(300)을 형성하기 위한 공정은 조립된 소자를 캡슐화하기 전에 입력 캐패시터(350)를 MOSFET들(130, 140)에 부착하기 위해 납땜 또는 전도성 접착제를 사용하는 단계를 포함한다.
훨씬 더 많은 실시예들은 비전도성 물질(75)로 IC(120)의 부분적 사전-캡슐화 및 도 3 및 4의 실시예들과 연계되어 도시되고 기술된 부착과 유사한 방식으로 MOSFET들(130, 140)의 규칙적인 부착을 포함한다.
도 17, 18, 19, 20a 및 20b는 표준 다이 부착 장착단계를 사용하는 멀티칩 실시예들을 더 도시한다. 도 17에서, 멀티칩 모듈(600)은 리드들(610.01 내지 610.09)에 장착된 집적 회로(2)를 가진다. 비록 9개의 리드들이 도시되었지만, 당업자들은 집적 회로(2)의 복잡도에 의존하여 보다 많거나 적은 리드들이 있을 수 있음을 이해한다.
상측 MOSFET(3)은 상측 다이 부착 패드(624)에 부착된 드레인으로 장착된다. 외부의 상측 드레인 단자들(625, 626)은 납땜되거나 그렇지 않으면 상측 다이 부착 패드(624)에 전기적으로 그리고 기계적으로 연결된다. 상측 소스 클립(620)은 상측 MOSFET(3)의 소스에 전기적으로 그리고 기계적으로 부착된 하위 표면을 가진다. 게이트 클립(621)은 상측 게이트를 집적 회로(2)에 연결한다. 상측 소스 리드(632)는 상측 소스를 집적 회로(2)에 연결한다. 다운셋(623)은 클립(620)과 일체로 되고, 외부 스위치 노드 단자들(666)을 갖는 하측 다이 부착 패드(634)에 부착하기 위해 클립(620)으로부터 아래로 연장된다. 다른 클립(628)은 상측 소스를 외부 단자(627)에 연결한다.
하측 MOSFET(4)은 하측 다이 부착 패드(634)에 부착된 드레인을 가진다. 전술한 바와 같이, 외부 스위치 노드 단자들(666)은 하측 다이 부착 패드(634)와 일체로 된다. 하측 소스 클립(630)은 하측 MOSFET(4)의 소스에 전기적으로 그리고 기계적으로 부착된 하위 표면을 가진다. 리드(632)는 하측 소스 클립으로부터 집적 회로(2)의 단자로 연장된다. 게이트 클립(631)은 고측 게이트를 집적 회로(2)에 연결한다. 다운셋(633)은 클립(630)과 일체로 되고, 저측 소스 외부 단자들(636)에 부착하기 위해 클립(630)으로부터 아래로 연장된다.
도 19에 도시된 실시예에서, 모든 부품들은 몰딩 컴파운드(670)로 캡슐화 된다. 도 19에 도시된 실시예에서, 집적 회로의 단자들은 비전도성 컴파운드(675)로 몰딩되고, 이후 추가적으로 MOSFET들(3, 4)을 보호하는 몰딩 컴파운드(670)로 캡슐화된다.
실례가 되는 실시예들이 도해되고 기술된 반면, 다양한 변경들이 본 발명의 사상 및 범위를 벗어나지 않고서 만들어질 수 있음은 인정될 것이다.

Claims (39)

  1. 복수개의 단자들을 구비는 집적 회로 및 2개 이상의 단자들을 구비하는 제1 반도체 소자를 포함하는 하나 이상의 반도체 소자들을 포함하는 복수개의 능동 부품들;
    상기 집적 회로 및 상기 하나 이상의 반도체 소자들을 지지하고 상호 연결하고, 상기 제1 반도체 소자의 분리된 단자들에 기계적으로 그리고 전기적으로 부착된 하나 이상의 패드들을 구비하는 제1 반도체 리드프레임(leadframe) 구조물 부분을 포함하는 하나 이상의 반도체 리드프레임 구조물 부분들, 및 상기 집적 회로에 연결하기 위한 복수개의 리드들을 구비하는 집적 회로 리드프레임 구조물 부분을 구비하는 리드프레임 구조물;
    상기 반도체 리드프레임 구조물 부분들의 패드들 중 하나를 상기 집적 회로 리드프레임 구조물 부분의 리드에 연결하기 위한 제1 트레이스(trace)를 포함하는 하나 이상의 트레이스들;
    상기 반도체 소자의 다른 단자를 다른 반도체 소자의 단자에 연결하기 위하여 상기 반도체 소자의 상기 다른 단자에 결합된 클립; 및
    상기 리드프레임 구조물, 상기 하나 이상의 반도체 소자들 및 상기 집적 회로를 모듈로 캡슐화(encapsulate)하는 절연성 몰딩 컴파운드(molding compound)를 포함하고,
    상기 집적 회로는 제1 단자를 포함하는 복수개의 단자들을 구비하고, 상기 반도체 리드프레임 구조물 부분의 패드에도 연결된 상기 제1 트레이스에 상기 집적 회로의 상기 제1 단자를 연결하는 상기 리드들에 상기 집적 회로의 상기 단자들을 연결하기 위한 상기 복수개의 리드들 상에 플립-칩(flip-chip) 장착되는 것을 특징으로 하는 와이어리스(wireless) 멀티칩 모듈.
  2. 제1항에 있어서,
    상기 리드프레임 구조물은 상기 절연성 몰딩 컴파운드를 상기 리드프레임 구조물에 고정하기 위하여 적어도 하나의 단차(step)를 구비하는 프로파일들을 갖는 주연들을 구비하는 패드들 및 리드들을 제공하기 위해 반-식각되는(half-etched) 것을 특징으로 하는 와이어리스 모듈.
  3. 제2항에 있어서,
    상기 리드프레임 구조물의 부분은 상기 절연성 몰딩 컴파운드를 상기 리드프레임 구조물에 고정하기 위하여 2개 이상의 단차들을 구비하는 프로파일들을 갖는 주연들을 구비하는 패드들 및 리드들을 제공하기 위해 이중 반-식각되는 것을 특징으로 하는 와이어리스 모듈.
  4. 제1항에 있어서,
    상기 클립은 전도성 물질로 구성되고, 다른 반도체 다이의 표면에 연결하기 위한 평 표면을 가지고, 상기 반도체 리드프레임 구조물 부분의 패드에 연결하기 위해 상기 평 표면으로부터 아래로 연장되는 다운셋(downset) 부분을 구비하는 것을 특징으로 하는 와이어리스 모듈.
  5. 제1항에 있어서,
    상기 하나 이상의 반도체 소자들은 MOSFET들을 포함하는 것을 특징으로 하는 와이어리스 모듈.
  6. 제1항에 있어서,
    상기 반도체 리드프레임 구조물 부분들은 2개의 패드들을 포함하고,
    상기 반도체 소자는 일측에 2개 이상의 단자들, 다른 측에 단일 단자를 구비하고, 상기 반도체 소자의 상기 일측에의 각 단자가 다른 패드들에 부착되도록 상기 패드들에 플립-칩 장착되는 것을 특징으로 하는 와이어리스 모듈.
  7. 제1항에 있어서,
    상기 반도체 소자는 단일 단자로 하나의 패드에 장착되는 것을 특징으로 하는 와이어리스 모듈.
  8. 제1항에 있어서,
    상기 집적 회로 부분의 상기 리드들 또는 상기 전체 모듈의 리드들과 패드들은 조립체 캡슐화 이후 제2 식각에 의해 최종적으로 분리되고,
    단자들 사이 간극들은 제2 몰딩 컴파운드 또는 다른 비전도성 물질로 채워지는 것을 특징으로 하는 와이어리스 모듈.
  9. 제1항에 있어서,
    상기 하나 이상의 반도체 소자들은 상측 MOSFET, 하측 MOSFET을 포함하고, 하프-브릿지(half-bridge) 회로를 형성하기 위해 상기 집적 회로에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  10. 제1항에 있어서,
    상기 반도체 소자는 전력 소자들, 다이오드들, MOSFET들 및 절연 게이트 바이폴라 트랜지스터들로 구성된 그룹 중 하나 이상을 포함하는 것을 특징으로 하는 와이어리스 모듈.
  11. 제1항에 있어서,
    복수개의 수동 부품들을 더 포함하는 와이어리스 모듈.
  12. 제11항에 있어서,
    상기 수동 부품들은 상기 리드프레임 구조물에 장착되고 상기 몰딩 컴파운드로 캡슐화된 하나 이상의 수동 부품들을 포함하는 것을 특징으로 하는 와이어리스 모듈.
  13. 제12항에 있어서,
    상기 몰딩 컴파운드의 표면에 노출된 전도성 기둥들 및 상기 전도성 기둥들에 장착된 적어도 하나의 수동 부품을 포함하는 와이어리스 모듈.
  14. 제1항에 있어서,
    상기 하나 이상의 반도체 다이들은 2개의 MOSFET들을 포함하고,
    상기 리드프레임 구조물은 각각의 MOSFET을 위한 MOSFET 리드프레임 구조물 부분을 포함하고,
    각각의 리드프레임 부분은 그 표면들 중 하나에 상기 MOSFET을 지지하기 위해 상기 MOSFET에 부착된 패드를 구비하고,
    상기 와이어리스 모듈은 각각의 MOSFET을 위한 각 MOSFET의 다른 표면에 기계적으로 그리고 전기적으로 부착된 전도성 기둥을 더 포함하고,
    하나의 수동 부품이 상기 전도성 기둥에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  15. 제14항에 있어서,
    상기 전도성 기둥들은 상기 몰딩 컴파운드에 내장되고, 상기 몰딩 컴파운드를 통과하여 노출된 표면들을 구비하는 것을 특징으로 하는 와이어리스 모듈.
  16. 제15항에 있어서,
    입력 캐패시터가 상기 기둥들의 상기 노출된 표면들에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  17. 제14항에 있어서,
    입력 캐패시터가 상기 전도성 기둥들에 연결되고,
    상기 전도성 기둥들 및 상기 입력 캐패시터는 전체로서 상기 몰딩 컴파운드로 캡슐화되는 것을 특징으로 하는 와이어리스 모듈.
  18. 집적 회로, 제1 (상) MOSFET 및 제2 (하) MOSFET을 포함하는 복수개의 능동 부품들;
    상기 집적 회로 및 상기 2개의 MOSFET들을 지지하고 상호연결하고, 제1 MOSFET 소스 패드 및 제1 MOSFET 게이트 패드를 갖는 제1 MOSFET 리드프레임 구조물 부분, 제2 MOSFET 소스 패드 및 제2 MOSFET 게이트 패드를 갖는 제2 MOSFET 리드프레임 구조물 부분 및 제1 게이트 리드 및 제2 게이트 리드를 포함하는 집적 회로에 연결하기 위한 복수개의 리드들을 구비하는 집적 회로 리드프레임 구조물을 구비하는 리드프레임 구조물;
    상기 제1 게이트 패드를 상기 집적 회로 부분의 제1 게이트 리드에 연결하는 제1 트레이스 및 상기 제2 게이트 패드를 상기 집적 회로 부분의 제2 게이트 리드에 연결하는 제2 트래이스를 포함하는 복수개의 트레이스들;
    상기 제1 MOSFET의 상기 소스 및 상기 제2 MOSFET의 상기 드레인에 결합된 클립; 및
    상기 리드프레임 구조물, 상기 제1 및 제2 MOSFET들, 상기 집적 회로를 모듈로 캡슐화하는 절연성 몰딩 컴파운드를 포함하고,
    상기 집적 회로는 제1 및 제2 게이트 제어 단자들을 포함하는 복수개의 단자들을 가지고, 상기 제1 게이트 제어 단자를 상기 제1 게이트 리드에 연결하고 상기 제2 게이트 제어 단자를 상기 제2 게이트 리드에 연결하기 위한 상기 복수개의 리드들 상에 플립-칩 장착되고,
    상기 제1 MOSFET은 소스, 게이트 및 드레인 단자들을 구비하고, 상기 제1 MOSFET의 상기 소스를 상기 제1 MOSFET 소스 패드에 연결하고 상기 제1 MOSFET의 상기 게이트를 상기 제1 MOSFET 게이트 패드에 연결하기 위해 플립-칩 장착되고,
    상기 제2 MOSFET은 소스, 게이트 및 드레인 단자들을 구비하고, 상기 제2 MOSFET의 상기 소스를 상기 제2 MOSFET 소스 패드에 연결하고 상기 제2 MOSFET의 상기 게이트를 상기 제2 MOSFET 게이트 패드에 연결하기 위해 플립-칩 장착되는 것을 특징으로 하는 와이어리스 멀티칩 모듈.
  19. 제18항에 있어서,
    상기 리드프레임 구조물은 상기 절연성 몰딩 컴파운드를 상기 리드프레임 구조물에 고정하기 위하여 적어도 하나의 단차를 구비하는 프로파일들을 갖는 주연들을 구비하는 패드들 및 리드들을 제공하기 위해 반-식각되는 것을 특징으로 하는 와이어리스 모듈.
  20. 제19항에 있어서,
    상기 리드프레임 구조물의 부분은 상기 절연성 몰딩 컴파운드를 상기 리드프레임 구조물에 고정하기 2개 이상의 단차들을 구비하는 프로파일들을 갖는 주연들을 구비하는 패드들 및 리드들을 제공하기 위해 이중 반-식각되는 것을 특징으로 하는 와이어리스 모듈.
  21. 제18항에 있어서,
    상기 클립은 전도성 물질로 구성되고, 다른 반도체 다이 표면에 연결하기 위한 평 표면을 구비하고, 상기 반도체 리드프레임 구조물 부분의 패드에 연결하기 위해 상기 평 표면으로부터 아래로 연장되는 다운셋을 구비하는 것을 특징으로 하는 와이어리스 모듈.
  22. 제18항에 있어서,
    상기 제1 및 제2 MOSFET 리드프레임 구조물 부분들은 각각의 MOSFET을 위한 소스 패드 및 게이트 패드를 포함하고,
    상기 MOSFET들은 각각의 소스를 자신의 각 소스 패드에 연결하고 각각의 게이트를 자신의 각 게이트 패드에 연결하기 위해 플립-칩 장착되는 것을 특징으로 하는 와이어리스 모듈.
  23. 제18항에 있어서,
    상기 제1 및 제2 MOSFET 리드프레임 구조물 부분들은 드레인 패드들을 포함하는 것을 특징으로 하는 와이어리스 모듈.
  24. 제18항에 있어서,
    상기 집적 회로 부분의 상기 리드들은 비전도성 물질로 사전-몰딩(pre-molding)되는 것을 특징으로 하는 와이어리스 모듈.
  25. 제18항에 있어서,
    상기 제1 및 제2 MOSFET들은 각각 상측 MOSFET 및 하측 MOSFET을 포함하고, 하프-브릿지 회로를 형성하기 위해 상기 집적 회로에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  26. 제18항에 있어서,
    전력 소자들, 다이오드들, MOSFET들 및 절연 게이트 바이폴라 트랜지스터들로 구성된 그룹 중 하나 이상을 더 포함하는 와이어리스 모듈.
  27. 제18항에 있어서,
    복수개의 수동 부품들을 더 포함하는 와이어리스 모듈.
  28. 제27항에 있어서,
    상기 수동 부품들은 상기 리드프레임 구조물에 장착되고 상기 몰딩 컴파운드로 캡슐화된 하나 이상의 수동 부품들을 포함하는 것을 특징으로 하는 와이어리스 모듈.
  29. 제28항에 있어서,
    상기 몰딩 컴파운드의 표면에 노출된 전도성 기둥들 및 상기 전도성 기둥들에 장착된 적어도 하나의 수동 부품을 포함하는 와이어리스 모듈.
  30. 제18항에 있어서,
    상기 와이어리스 모듈은 각각의 MOSFET을 위한 전도성 기둥을 더 포함하고,
    각각의 전도성 기둥은 자신의 MOSFET의 다른 표면에 기계적으로 그리고 전기적으로 부착되고,
    하나의 수동 부품이 상기 전도성 기둥들에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  31. 제30항에 있어서,
    상기 전도성 기둥들은 상기 몰딩 컴파운드에 내장되고, 상기 몰딩 컴파운드를 통과하여 노출된 표면들을 구비하는 것을 특징으로 하는 와이어리스 모듈.
  32. 제31항에 있어서,
    입력 캐패시터가 상기 기둥들의 상기 노출된 표면들에 연결되는 것을 특징으로 하는 와이어리스 모듈.
  33. 제30항에 있어서,
    입력 캐패시터가 상기 전도성 기둥들에 연결되고,
    상기 전도성 기둥들 및 상기 입력 캐패시터는 전체로서 상기 몰딩 컴파운드로 캡슐화되는 것을 특징으로 하는 와이어리스 모듈.
  34. 멀티칩(multichip) 모듈에서 플립-칩 조립을 위해 집적 회로를 준비하는 방법으로서,
    금속 리드프레임을 제공하는 단계;
    반도체 다이들에 부착하기 위한 패드들, 집적 회로에 부착하기 위한 리드들의 어레이 및 상기 집적 회로를 하나 이상의 반도체 다이들에 연결하기 위한 트레이스들을 생성하기 위해 상기 금속 리드프레임으로부터 물질을 제거하는 단계;
    다른 형상들을 가지는 상위 및 하위 구성요소들을 갖는 성형된 리드들을 제공하기 위해 상기 리드들의 상기 상면 및 하면을 식각하는 단계;
    상기 반도체 소자들을 상기 패드들에 플립-칩 부착하는 단계;
    상기 집적 회로를 상기 리드들에 플립-칩 부착하는 단계;
    적어도 2개의 반도체 소자들을 서로 상호연결하기 위해 상기 소자들 간에 클립들을 부착하는 단계; 및
    상기 리드프레임, 반도체 다이들 및 상기 집적 회로를 모듈로 캡슐화하는 단계를 포함하는 것을 특징으로 하는 방법.
  35. 제34항에 있어서,
    집적 회로상에서 대응하는 컨택들의 어레이에 플립-칩 부착하기 위한 리드들의 어레이를 제공하기 위해 상기 성형된 리드들을 비전도성 물질에 내장하는 단계를 더 포함하는 방법.
  36. 집적 회로 조립체 및 2개의 MOSFET들;
    집적 회로를 다른 소자들에 연결하고, 하위 구성요소들 및 상기 하위 구성요소들의 형상과 다른 형상을 가지는 상위 구성요소들을 구비하는 리드들을 포함하는 리드들의 어레이;
    상기 리드들을 내장하는 비전도성 물질; 및
    상기 리드들의 어레이에 대응하고, 다른 부품들과 플립-칩 장착을 위한 하위조립체를 형성하기 위해 상기 내장된 단자들 상에 장착된 컨택(contact)들의 어레이를 갖는 집적 회로를 포함하는 멀티칩 모듈.
  37. 2개의 MOSFET들 및 비전도성 물질에 내장된 리드들을 갖는 집적 회로를 구비하는 집적 회로 조립체를 포함하는 능동 부품들;
    제1 MOSFET의 소스 컨택에 직접 연결된 제1 소스 패드,
    상기 제1 소스 패드로부터 상기 집적 회로의 제1 소스 MOSFET 단자 쪽으로 연장되는 제1 소스 리드 구조물, 및
    상기 제1 MOSFET의 상기 게이트에 직접 연결되고, 상기 제1 MOSFET의 상기 게이트로부터 상기 집적 회로의 제1 MOSFET 게이트 단자 쪽으로 연장되는 제1 게이트 리드 구조물을 포함하는 제1 소스 리드프레임;
    제2 MOSFET의 소스 컨택에 직접 연결된 제2 소스 패드,
    상기 제2 소스 패드로부터 상기 집적 회로의 제2 소스 단자 쪽으로 연장되는 제2 소스 리드 구조물, 및
    상기 제2 MOSFET의 상기 게이트에 직접 연결되고, 상기 제2 MOSFET의 상기 게이트로부터 상기 집적 회로의 제2 MOSFET 게이트 단자 쪽으로 연장되는 제2 게이트 리드 구조물을 포함하는 제2 소스 리드프레임;
    상기 제1 MOSFET의 상기 드레인에 직접 연결된 제1 드레인 클립; 및
    상기 제2 MOSFET의 상기 드레인에 직접 연결된 제2 드레인 클립을 포함하는 멀티칩 모듈.
  38. 제37항에 있어서,
    하나 이상의 수동 부품들과 상기 수동 부품들을 상기 MOSFET들 또는 상기 집적 회로에 연결하기 위한 패드들 및 트레이스들을 더 포함하는 멀티칩 모듈.
  39. 제37항에 있어서,
    상기 집적 회로 조립체는
    하위 표면 및 상기 하위 표면과 다른 형상을 가지는 상위 표면을 각각 구비하는 리드들의 어레이; 및
    상기 리드들을 내장하는 비전도성 물질을 포함하고,
    상기 집적 회로는 상기 리드들의 어레이에 대응하고 다른 부품들과 플립-칩 장착을 위한 하위조립체를 형성하기 위해 상기 내장된 리드들에 장착된 컨택들의 어레이를 가지는 것을 특징으로 하는 멀티칩 모듈.
KR1020130107936A 2012-09-07 2013-09-09 와이어리스 모듈 KR20140032923A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261697893P 2012-09-07 2012-09-07
US61/697,893 2012-09-07

Publications (1)

Publication Number Publication Date
KR20140032923A true KR20140032923A (ko) 2014-03-17

Family

ID=50232404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130107936A KR20140032923A (ko) 2012-09-07 2013-09-09 와이어리스 모듈

Country Status (5)

Country Link
US (2) US20140070329A1 (ko)
KR (1) KR20140032923A (ko)
CN (1) CN103681575A (ko)
TW (1) TW201415596A (ko)
WO (1) WO2014039973A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177925B2 (en) 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
KR101977994B1 (ko) * 2013-06-28 2019-08-29 매그나칩 반도체 유한회사 반도체 패키지
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
US9859193B2 (en) * 2014-06-24 2018-01-02 Ibis Innotech Inc. Package structure
US9468087B1 (en) 2015-07-13 2016-10-11 Texas Instruments Incorporated Power module with improved cooling and method for making
CN105374788A (zh) * 2015-10-20 2016-03-02 杰群电子科技（东莞）有限公司 堆叠式倒装芯片封装结构及其制造方法
US10600724B2 (en) 2016-05-10 2020-03-24 Texas Instruments Incorporated Leadframe with vertically spaced die attach pads
US10340210B2 (en) * 2016-09-16 2019-07-02 Texas Instruments Incorporated System in package device including inductor
US10930604B2 (en) 2018-03-29 2021-02-23 Semiconductor Components Industries, Llc Ultra-thin multichip power devices
US10535608B1 (en) * 2018-07-24 2020-01-14 International Business Machines Corporation Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
CN109638002B (zh) * 2018-11-07 2021-01-29 华润微电子（重庆）有限公司 一种功率电路模块及电子装置
US20200194347A1 (en) * 2018-12-18 2020-06-18 Alpha And Omega Semiconductor (Cayman) Ltd. Semiconductor package and method of making the same
CN111627882B (zh) * 2019-02-28 2022-08-26 无锡华润安盛科技有限公司 封装装置和芯片的封装方法
DE102020119611A1 (de) 2020-07-24 2022-01-27 Infineon Technologies Ag Schaltungsanordnung und verfahren zum bilden einer schaltungsanordnung

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
US7154186B2 (en) * 2004-03-18 2006-12-26 Fairchild Semiconductor Corporation Multi-flip chip on lead frame on over molded IC package and method of assembly
JP4426955B2 (ja) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ 半導体装置
US7586179B2 (en) * 2007-10-09 2009-09-08 Fairchild Semiconductor Corporation Wireless semiconductor package for efficient heat dissipation
US7745892B1 (en) * 2007-12-13 2010-06-29 Rf Micro Devices, Inc. Integrated MEMS switch
US8138585B2 (en) * 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
US7915721B2 (en) * 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
KR100938094B1 (ko) 2008-03-14 2010-01-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 소거 방법
US8358017B2 (en) 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8450149B2 (en) 2009-10-16 2013-05-28 Texas Instruments Incorporated Stacked leadframe implementation for DC/DC convertor power module incorporating a stacked controller and stacked leadframe construction methodology
US8148823B1 (en) * 2009-12-14 2012-04-03 Picor Corporation Low loss package for electronic device
US8115260B2 (en) * 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
US8587101B2 (en) 2010-12-13 2013-11-19 International Rectifier Corporation Multi-chip module (MCM) power quad flat no-lead (PQFN) semiconductor package utilizing a leadframe for electrical interconnections
US8896107B2 (en) 2011-01-03 2014-11-25 International Rectifier Corporation High power semiconductor package with conductive clip
WO2011137733A2 (zh) 2011-04-29 2011-11-10 华为技术有限公司 电源模块及其封装集成方法

Also Published As

Publication number Publication date
WO2014039973A1 (en) 2014-03-13
US20140070329A1 (en) 2014-03-13
TW201415596A (zh) 2014-04-16
CN103681575A (zh) 2014-03-26
US20140071650A1 (en) 2014-03-13
US9698143B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9698143B2 (en) Wireless module with active devices
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US7772681B2 (en) Semiconductor die package and method for making the same
US8367481B2 (en) Four MOSFET full bridge module
US8951847B2 (en) Package leadframe for dual side assembly
US7898067B2 (en) Pre-molded, clip-bonded multi-die semiconductor package
US20090189291A1 (en) Multi-chip module
JP2008147604A (ja) 突起状バンプまたはボールを有する、封止されたリードフレームを特徴とする半導体デバイスパッケージ
US20130017652A1 (en) Method of manufacturing a semiconductor device package with a heatsink
US11538742B2 (en) Packaged multichip module with conductive connectors
US20170170101A1 (en) Flip-chip on leadframe having partially etched landing sites
WO2004114405A1 (en) Micro lead frame package and method to manufacture the micro lead frame package
US7635642B2 (en) Integrated circuit package and method for producing it
WO2001009953A1 (en) Lead frame with downset die pad

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid