KR100550491B1 - 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 - Google Patents

질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 Download PDF

Info

Publication number
KR100550491B1
KR100550491B1 KR1020030057423A KR20030057423A KR100550491B1 KR 100550491 B1 KR100550491 B1 KR 100550491B1 KR 1020030057423 A KR1020030057423 A KR 1020030057423A KR 20030057423 A KR20030057423 A KR 20030057423A KR 100550491 B1 KR100550491 B1 KR 100550491B1
Authority
KR
South Korea
Prior art keywords
polishing
gan
rms
wafer
surface roughness
Prior art date
Application number
KR1020030057423A
Other languages
English (en)
Other versions
KR20040095138A (ko
Inventor
나까야마마사히로
마쯔모또나오끼
다마무라고오시
이께다마사오
Original Assignee
스미토모덴키고교가부시키가이샤
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003281647A external-priority patent/JP3581145B6/ja
Application filed by 스미토모덴키고교가부시키가이샤, 소니 가부시끼 가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20040095138A publication Critical patent/KR20040095138A/ko
Application granted granted Critical
Publication of KR100550491B1 publication Critical patent/KR100550491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)

Abstract

GaAs와 격자 정수가 맞지 않으므로 GaN을 성장시켜 GaAs를 제거하면 GaN이 위로 오목이 되도록 왜곡된다. 통상 연마에서는 연마 플레이트에 붙여 평탄하게 하고 연마 후 그것을 제거한다. 휨은 제거되지 않는다. GaN은 CMP 할 수 없고 취약하므로 면 거칠기를 작게 할 수 없다. 이면이 거친면이면 입자가 붙고 웨이퍼 평탄도도 개선할 수 없다.
거친 연마에서는 상부 정반(定盤)을 인상하여 무하중 상태에서 GaN 기판을 연마하고 휨을 R ≥50 m로 한다. 정밀 연마에서는 페록소 이황산칼륨, 수산화칼륨과 자외선에 의해 화학적으로 GaN을 연마한다. 유리 지립에 의한 기계적 연마와 맞추어 GaN의 화학 기계적 연마(CMP)가 실현되었다. 표면의 면 거칠기를 0.1 nm ≤ RMS ≤O.5 nm로 할 수 있다. 이면도 CMP로 정밀 연마하고 0.1 nm ≤RMS ≤ 2 nm로 한다. 표면 면 거칠기가 0.1 nm ≤ RMS ≤ 5 nm, 이면이 0.1 nm ≤ RMS ≤ 5000 nm이어도 좋다.
GaN 웨이퍼, 상부 정반, 하부 정반, 형판, 연마재

Description

질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법{NITRIDE SEMICONDUCTOR SUBSTRATE AND PROCESSING METHOD OF NITRIDE SEMICONDUCTOR SUBSTRATE}
도1은 질화 갈륨(GaN) 단결정 웨이퍼에 있어서 표면 거칠기(RMS) 혹은 TTV가 커지면 그 웨이퍼 상에 에피택셜 성장시킨 GaN, InGaN 등의 박막의 모폴로지가 저하되는 것을 도시하는 그래프.
도2는 질화 갈륨(GaN) 단결정 웨이퍼에 있어서 휨이 작아지면 GaN 웨이퍼에 레지스트로 마스크를 붙일 때 수율이 좋아지는 것을 도시하는 그래프로서, 가로축은 웨이퍼의 휨을 곡률 반경(R)으로 표현한 것이고, 세로축은 그 웨이퍼 상에 마스크를 붙일 때 수율을 도시하며, 상향이 양호, 하향이 불량인 그래프.
도3은 질화 갈륨(GaN) 단결정 웨이퍼에 있어서 휨이 작아지면 GaN 웨이퍼의 균열 발생율도 작아지는 것을 도시하는 그래프로서, 가로축은 웨이퍼의 휨을 곡률 반경(R)으로 표현한 것이고, 세로축은 웨이퍼의 균열 발생율을 도시하는 그래프.
도4는 질화 갈륨 단결정을 성장시켜 잉곳(ingot)으로부터 GaN 웨이퍼를 잘라낸 후 미러 웨이퍼로 하기 위한 공정을 도시하는 도면으로서, 거친 가공-형상 가공-거친 연마-정밀 연마-세정-검사의 과정을 도시하는 도면.
도5는 본 발명의 거친 연마에 있어서 GaN 웨이퍼에 압박력을 걸지 않고, 상 부 정반을 인상하여 저하중으로 하고 거친 연마 하고 있는 상태를 도시하는 개략도.
도6은 본 발명의 거친 연마에 있어서 GaN 웨이퍼에 압박력을 걸지 않고, 상부 정반을 인상하여 저하중으로 하여 거친 연마하고 있는 상태를 도시하는 개략도로서, 도6의 (1)은 상부 방향 휨을 가지는 웨이퍼의 단면도, 도6의 (2)는 상부 볼록부(다)와 하부 모서리(사-카)가 깎여 일부가 평탄하게 되어 있는 것을 도시하는 단면도, 도6의 (3)은 상부 볼록부(라-나)가 더욱 깎이고, 하부 모서리도 더욱 깎여 평탄하게 되어 있는 것의 단면도, 도6의 (4)는 상부 볼록부가 없어지고 하부 모서리도 없어져서 휨이 없도록 된 웨이퍼의 단면도.
도7은 유성 운동을 하는 형판(template)의 구멍에 휨이 있는 GaN 웨이퍼를 넣어 하부 정반과 상부 정반으로 협지하고 하중을 걸지 않고 휨이 있는 GaN 웨이퍼를 거친 연마하는 상태를 도시하는 단면도.
도8은 과황산칼륨과 수산화칼륨과 콜로이달 실리카를 포함하는 연마액에 의해 GaN 웨이퍼를 정밀 연마하여 균열이나 스크래치를 발생하는 일이 없이 경면으로 마무리하는 상태를 도시하는 단면도.
도9는 웨이퍼의 휨을 곡률 반경 R로 표현한 경우와, 직경 D로 하여 중앙부의 융기 H에 의해 표현한 경우의 관계를 설명하기 위한 선도.
도10은 임의의 직경 상에, 극대점 T1, T2, 극소점 K1, K2, K3을 가지고 휨이 3중으로 되어 있는 3중 만곡 휨 웨이퍼의 단면도.
도11은 질화 갈륨(GaN) 단결정 웨이퍼에 있어서 이면의 거칠기가 커지면 웨 이퍼 표면의 입자수도 증가하는 것을 도시하는 그래프로서, 가로축은 이면 거칠기를 RMS(㎛)로 표현한 것이며, 세로축은 GaN 웨이퍼의 입자수를 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : GaN 웨이퍼
3 : 상부 정반
4 : 하부 정반
7 : 연마포
8 : 연마포
9 : 연마액
20 : 태양 기어
22 : 형판
23 : 내부 기어
25 : 웨이퍼 관통 구멍
26 : 상부 회전축
27 : 하부 회전축
본 발명은 청색 발광 소자의 기판으로서 이용할 수 있는 단결정 질화물 반도체 기판의 휨, 면의 평활도에 관한 것이다.
[특허 문헌 1]
국제 특허 공개 WO99/23693
[특허 문헌 2]
일본 특허 공개 2000-22212 (일본 특허 출원 평10-183446호)
[특허 문헌 3]
일본 특허 공개 2000-12900 (일본 특허 출원 평10-171276호)
[비특허 문헌 1]
우스이 아끼라 「하이드라이드 VPE에 의한 두꺼운 막 GaN 결정의 성장」 전자 정보 통신학회 논문지 vol. J81-C-Ⅱ, No.1, P58-64(1998년 1월)
[비특허 문헌 2]
모또끼 겐사꾸, 오까히사 다꾸지, 마쯔모또 나오끼, 마쯔시마 마사또, 기무라 히로야, 가사이 히또시, 다께모또 기꾸로오, 우에마쯔 고오지, 히라노 데쯔야, 나까야마 마사히로, 나까하따 세이지, 우에노 마사끼, 하라 다이지로오, 구마가이 요시나오, 고오끼쯔 아끼노리 및 세끼 히사시, "개시 기재로서 GaAs를 사용하는 하이드라이드 기상 에피택시에 의한 대형 자립 GaN 기판의 준비(Preparation of Large Freestanding GaN Subsrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate)", Jpn. J. Appl. Phys. vol. 40(2001) ppL140-143.
[특허 문헌 4]
일본 특허 공개 2001-102307 (일본 특허 출원 평11-273882호)
[특허 문헌 5]
일본 특허 출원 2002-230925 (2002년 8월 8일 출원)
[특허 문헌 6]
일본 특허 공개 평10-166259 (일본 특허 출원 평8-332120호)
[비특허 문헌 3]
제이. 에이. 바드웰, 제이. 비. 웹, 에이취. 탕, 제이, 프레이저 및 에스. 모이사, "K2S208 용액에서의 GaN의 자외선 광 보강 습식 에칭(Ultraviolet photoenhanced wet etching of GaN in K2S208 solution)", J. Appl. Phys. vo. 89, No. 7, p4142-4149(2001)
[특허 문헌 7]
일본 특허 공개 2002-356398 (일본 특허 출원 2001-166904)
[비특허 문헌 4]
제이. 엘. 바이어, 에스. 뮐러, 아이. 그레고리 및 에스. 포로우스키, "벌크 및 에피택셜 GaN의 화학적 연마(Chemical polishing of bulk and epitaxial GaN)", Journal of Crystal Growth182(1997) 17-22
청색 LED, 청색 LD의 기판으로서는 사파이어 단결정이 사용되고, 그 위에 GaN 박막, InGaN 박막 등을 에피택셜 성장시키도록 되어 있다. GaN의 에피택셜막 상에 n형 p형의 InGaN이나 GaN의 얇은 층을 성장시켜 디바이스로 하고 있다. 사파이어 기판은 입수가 용이하고 청색 LED의 기판으로서의 장기간의 실적도 있다. 그러나, 사파이어는 절연체이기 때문에 기판의 이면에 n 전극을 취할 수는 없다. 사파이어 기판 상에 도전성의 n-GaN 층을 붙여 상면에 n 전극을 설치하는 구조로 이 루어진다.
그것은 매우 큰 표면을 필요로 하는 구조로서 사이즈를 감축하는 것이 어렵다. 또한, 사파이어는 기계적으로 극히 단단하고 벽개(劈開)가 없으므로 칩으로 잘라내는 것은 기계적인 다이싱에 의해 이루어지고 있으며, 그것이 가공 비용을 높이고, 수율을 저하시키고 있다. 또한, 사파이어 기판과 GaN 막의 격자 부정합에 의해 전위가 다수 발생되고, 소자의 발광 특성을 열화시킨다. 그와 같은 이유로, InGaN계의 청색 발광 소자의 기판으로서 에피택셜막과 동종 재료인 GaN 단결정 기판이 강하게 요구되고 있다.
GaN 단결정 기판이라는 것은 존재하지 않으므로 이종 기판 위에 GaN을 성장시킨다. 이종 기판으로서 지금까지 사용되고 있는 것은 사파이어 기판, SiC 기판, GaAs 기판, 스피넬 기판 등이 보고되고 있다. 그 자체로는 기판-에피택셜 계면에서의 응력이 너무 커서 결정층이 박리되므로 저온 매적층(埋積層)을 사용하거나, 작은 창을 갖는 마스크를 기판에 붙여 창으로부터 결정핵을 성장시키는 측면 성장법(ELO법; Epitaxial Lateral Overgrowth)을 사용하여 응력 완화를 도모하고 있다. 특허 문헌 1 내지 3과 비특허 문헌 1, 2는 ELO법에 대하여 상술하고 있다. ELO는 GaN의 박막 성장법이면서 두꺼운 막을 만들 수 없다. 그 방법 그대로 두껍게 적층하더라도 결정 내의 전위가 너무 많고 응력도 크고 박리된다. 그래서, 두꺼운 막을 만들려면 ELO만으로는 불충분하다.
특허 문헌 4는 본 출원인과 관계되는 GaN 결정의 파셋(facet) 성장법을 처음으로 제안하고 있다. 경면 성장하는 것이 아니라 파셋을 유지한 채 성장시켜 파셋 에 전위를 집중시키고 나머지 부분을 양질의 단결정으로 하는 것이다. 이에 의해 비로소 두꺼운 GaN 막을 만들 수 있게 되었다. 특허 문헌 5는 본 출원인이 창안한 도트 마스크를 기초에 형성하고 마스크에 의해 파셋 성장하는 부분을 결정하고, 그 이외에는 양질의 단결정으로 하여 두꺼운 자립막을 형성할 수 있도록 하였다.
Si 반도체의 경우에는 알루미나에 의한 기계적 연마 이외에 콜로이달 실리카와 약액을 사용한 화학 기계적 연마(CMP: Chemical Mechanical Polishing)가 행해진다. GaAs라도 CMP는 가능하다. 결정을 부식하는 작용이 있는 약품이 알려져 있기 때문이다. 그러나, 사파이어나 GaN에 대해서는 CMP는 불가능하다고 생각되어 왔다.
특허 문헌 6은 사파이어의 연마에 대해서 처음으로 화학 기계적 연마(CMP)를 제안하고 있다. 그러나, 화학적 연마의 주체가 되는 약품에 대해서는 알카리성 용액이라고만 되어 있고, 은닉되어 있다. GaN (0001)면의 CMP에 대한 문헌은, 예를 들어 비특허 문헌 4에서 NaOH 또는 KOH 용액을 사용한 예가 있지만, 고품질 결정 GaN에 대해서는 CMP 할 수 없다고 기록되어 있다.
비특허 문헌 3은 과황산칼륨에 의해 GaN을 습식 에칭한 것에 관한 문헌이다.
특허 문헌 7은 본 발명자에 의해 이루어진 것으로 GaN 웨이퍼의 주위를 모따기 한 것에 관한 것이다. 그때까지 GaN의 자립 원형 웨이퍼라는 것은 실제로 존재하지 않았지만 처음으로 제조 가능하게 되었으므로 주위를 모따기 하고 방위를 나타내는 OF를 붙인다는 것이다. 후술하는 형상 가공이라는 것이다.
GaN 단결정을 제조하는 기술은 아직까지도 성숙되어 있다고는 말하기 어렵다. 아직까지 작은 자립 기판을 만들 수 있을 뿐이다. 제조자에 따라 다르지만, 50 ㎜ 직경(2 인치 직경)의 자립 GaN 단결정 기판은 아직 상업적 기반에 이르지 못하고 있다. 본 출원인은 50 ㎜ 직경(2 인치 직경)의 원형 GaN 자립 기판(웨이퍼)을 제조할 수 있다. 그것은 원형이고 크므로 발광 소자 디바이스 제조의 기판으로서 적합하다. 그러나, 표면의 평탄성이나 휨, 평활성 등에서 아직까지 만족할 수 있는 GaN 웨이퍼는 없다. GaN은 화학적으로 안정되고 단단하고 취약하며, 육방정(六方晶) GaN은 표리[(0001)면과 (000-1)면]에 면방위 의존성이 있으므로 연삭 및 연마 가공을 곤란하게 하고 있다.
GaN은 투명하기 때문에 Si 웨이퍼나 GaAs 웨이퍼와는 다른 면도 있다. 표면 및 이면의 가공도를 바꾸어도 일견하여 표면과 이면의 구별이 어렵다는 점도 있다.
아직 문제가 여러 가지 있지만, 여기서는 휨과 면 거칠기를 문제 삼는다.
GaN은 육방정계이며 c축의 주변에 3회 대칭성을 구비하고 있다. 큰 GaN 결정이 없으므로 GaAs (111) 단결정을 기판으로 하고, 그 위에 측면 과성장법과 파셋법을 병용하여 GaN의 단결정을 성장시키도록 되어 있다. 그리고, GaAs의 단결정 기판을 제거하여 GaN의 자립막으로 한다. 그것은 표면과 이면의 성질이 다르고 휨도 큰 것이다. GaAs와 GaN에서는 격자 부정합·열팽창 계수차가 있고, GaAs를 제거하면 GaN이 휘어 버린다.
위로 볼록인 휨을 플러스 휨, 아래로 볼록인 휨을 마이너스 휨이라고 정의한 다. 휨은 통상 연삭이나 연마에 의해서는 좀처럼 제거되지 않는다. 편면 연마의 경우에는 연마 플레이트에 웨이퍼의 한 면을 부착하고 노출측의 면을 정반의 연마포에 가압 접촉시켜 정반과 연마 플레이트를 회전시켜 연마액을 주입하면서 노출면을 연마한다. 부착할 때, 휜 웨이퍼에 휨이 해방되도록 힘을 가하므로 연마된 웨이퍼를 연마 플레이트로부터 제거하면 부착시에 가한 힘만큼 이전과 같이 휘어 버린다. 연마에 의해 휨을 해방하는 것은 어렵다. 휨이 크면 그만큼 프로세스 중에서의 취급이 어려워지고, 파손에 이르는 확율도 높아진다. 또한, 마스크 노광시에 초점을 맞추기 어렵다는 문제가 있다.
양면 동시 연마의 경우에는, 복수의 구멍을 가지는 형판의 구멍에 웨이퍼를 넣고, 상부 및 하부 정반에서 협지하고 연마액을 주입하면서 형판을 유성 운동시켜 웨이퍼의 상면과 하면을 동시에 깎도록 한다. 휨이 있는 웨이퍼를 상하에서 압박하므로 평탄한 상태가 되고, 그것을 연삭하기 때문에 형판이나 정반으로부터 제거하면 웨이퍼의 휨이 원래 상태로 복귀된다. 따라서, 처음에 휨이 있는 웨이퍼로부터 휨을 없애는 것은 어렵다.
다른 하나는, 두께의 편차이다. 두께 편차가 있으면 디바이스의 성능에 편차가 나타난다. 두께는 전체 웨이퍼 중에서 일정해야 한다. 두께의 편차를 표현하는 방법은 몇개나 있다. 여기서는 TTV(Total Thickness Variation)라는 값을 사용한다. TTV는 웨이퍼의 한쪽 면을 고정한 상태이고, 웨이퍼의 다른 한쪽 면의 높이를 일정 간격마다 측정하여 그 편차를 조사하는 것이다. 간격 d가 측정의 조건이 된다. d = 5 ㎜마다로 해도 좋고, d = 1 ㎜마다로 해도 좋다. 그리고, 높이의 최대값으로부터 최소값을 뺀 것이 TTV이다. 따라서, 그것은 측정점의 피치에 의해 값이 다를 가능성이 있다. 여기서는 d = 0.1 ㎜의 격자형으로 나란한 점에서의 높이를 측정하기로 한다. 그리고 최대값과 최소값의 차를 TTV라 한다.
또 다른 하나는, 면 거칠기의 문제이다. 편면을 미러면(경면)으로 하고, 현재는 이면을 거친면으로 하고 있다. 이면은 디바이스를 만들지 않으므로 평탄면으로 할 필요가 없기 때문이다. Si나 화합물 반도체의 세정에서는 통상 표면을 산화 환원 처리함으로써 표면의 입자 등을 리프트 오프(lift-off)하여 제거하고 있지만, GaN 자립 웨이퍼는 화학적으로 극히 불활성이기 때문에 최종 세정 처리 공정에서 에칭에 의한 리프트 오프를 하는 것이 곤란하다. 따라서, 입자를 충분히 제거하는 것이 어렵다. 특히, 이면의 거칠기가 거칠 경우, 이면의 미크론 단위의 요철부에 연마재나 왁스 등의 미세한 이물이 들어가서 최종 세정 공정에서 표면으로 되돌아와 재부착하는 것이 우려된다. 도11에 도시한 바와 같이, 이면 거칠기 RMS가 커질 수록 웨이퍼에 부착되는 입자수도 증가되어 감을 알 수 있다. 또한, GaN 자립 웨이퍼는 경취성이 있으며, 이면의 요철을 기점으로 하여 균열이 생기기 쉽다는 우려도 있다. 도3은 GaN 웨이퍼의 곡률 반경 R이 커지고 평탄도가 증가함에 따라 웨이퍼의 균열 발생율이 감소되어 가는 것을 도시하고 있다.
본 발명의 자립 단결정 질화물 반도체 웨이퍼는 휨의 수가 하나(극대점이 하나)인 경우든, 극대점, 극소점이 복수든 어느 것으로 해도 높이의 어긋남의 최대값 Hm이 12 ㎛ 이하로 한다. 즉, Hm ≤ 12 ㎛로 한다. 휨의 수라고 하는 것은 부정확한 것이므로 여기서는 극대점, 극소점을 가지고 서술한다. 예를 들어, 2개의 극 대점(T1, T2, T3 …), 극소점(K1, K2, K3, …)이 있으면 안장점(saddle point)형의 변형이 된다. 그 경우, 극소점을 평면에 접촉시켜 극대점의 높이를 계측하고, 그 최대값 Hm이 12 ㎛ 보다 작은 것으로 한다. 보다 바람직하게는 최대값 Hm은 5 ㎛ 이하로 한다. 즉, Hm ≤ 5 ㎛로 하는 것이다.
극대점이 하나의 T1뿐일 때는 일정한 휨[도6의 (1)과 같은 휨]이다. 45 ㎜φ웨이퍼의 경우에는 H = 12 ㎛의 경우에 곡률 반경은 R = 21 m이 된다. 45 ㎜φ웨이퍼의 경우, H = 5 ㎛에 대하여 곡률 반경은 R = 50 m가 된다. 이 관계는 나중에 도9를 사용하여 설명한다.
따라서, 일정한 휨에서는 본 발명에서,
(1) Hm ≤ 12 ㎛, (45 ㎜φ의 경우) R ≥ 21 m
(2) Hm ≤ 5 ㎛, (45 ㎜φ의 경우) R ≥ 50 m
가 된다. 곡률 반경 R에 관한 한정은 웨이퍼의 치수에 의존한다. 그러나, Hm ≤ 12 ㎛ 및 Hm ≤ 5 ㎛라는 한정은 휨의 수에 의존하지 않는 한정이다.
일정한 휨이 아니라, 두 개 극값이 있는 휨도 있다. 그 경우에는 직경 상에 극대점 두 개와 극소점 두 개가 교대로 늘어선 바와 같은 이중 휨이 된다.
극대점, 극소점이 동일 직선상에 있으면 얘기는 간단하지만, 반드시 그렇지만도 않다. 웨이퍼 상에 상정된 정사각형의 정점에 극대, 극소점이 있는 안장점형인 경우도 있다. 그 경우, 하나의 직경상에는 두 개의 극소점과, 세 개의 극대점이 늘어서게 되며, 3중의 휨이 된다. 도10에 세 개의 극소점 K1, K2, K3와 두 개의 극대점 T1, T2를 가지는 복잡한 휨이 있는 웨이퍼를 도시한다. 이는 때때로 직 경 상에 5개의 극값이 늘어서는 경우이다. 상기 4점 안장점형의 경우를 직경에 따라 자르면 이와 같은 3중 휨이 된다. 이 경우에는, T1, T2, T2를 휨의 볼록부로 하는 휨이 세 개 존재하기 때문에 1중 휨의 경우에 비교해서 같은 높이 H라도 허용 곡률 반경 R은 한층 작아진다. 직경이 3분의 1로 감소되므로 같은 휨 높이 H에 대하여 곡률 반경은 9분의 1이 된다. 따라서, H ≤ 12㎛에 대하여 R ≥ 2.3 m이고, H ≤ 5 ㎛에 대하여 R ≥ 5.6 m이 된다.
휨을 제거하기 위해 상부 정반에 정반 자중에 필적하는 역압을 가하고, 웨이퍼에 거의 하중이 걸리지 않는 상태(60 g/㎠ 이하, P ≤ 60 g/㎠; 이하 무하중이라 칭함)에서 거친 연마(연삭)한다. 웨이퍼에 압력을 거의 걸지 않고 자유 상태에서 거친 연마한다. 그 때문에 상부 정반을 들어 올린다. 상부 정반을 압박하는 것이 아니라 인상하는 힘을 부여하여 연삭한다. 그와 같이 하면 웨이퍼가 자유 상태에서 휜 채로 연삭되므로 위로 휘어 있는 부분은 상부 정반에 의해 먼저 깎이고, 아래로 휘어져 있는 부분은 하부 정반에 의해 먼저 깎인다. 휘어져 있는 부분이 감소되어 있으므로 점점 평탄에 근접해 간다. 마침내, 휨 부분이 전부 소실되고 대략 일정한 두께로 거의 휨이 없는 웨이퍼가 되어 간다. 일정한 휨이든, 2중, 3중 휨이든 어떠한 휨도 제거할 수 있다. 시간은 걸리지만 휨을 제거하기에는 유효하다.
본 발명의 자립 단결정 질화물 반도체 웨이퍼는 표면 거칠기가 RMS 5 ㎚ 이하, 바람직하게는 RMS 0.5 ㎚ 이하로 한다. 표면 거칠기의 하한은 RMS 0.1 ㎚로 한다(0.1 ㎚ ≤ RMS ≤ 5 ㎚, 바람직하게는 0.1 ㎚ ≤ RMS ≤ 0.5 ㎚). 이는 연마 기술의 레벨로부터 오는 한계이다. 도1에 RMS와 에피택셜 성장 후 모폴로지의 관계를 도시한다. GaN 웨이퍼의 RMS가 커질 수록 에피택셜 후의 모폴로지는 악화되는 경향이 있다. 또한, 단단하고 취약하므로 GaN 단결정은 기계적 연마만으로는 좀처럼 평활면을 얻을 수 없지만 본 발명의 정밀 연마에 있어서, 지립(砥粒) 이외에 페록소 이황산칼륨과 수산화칼륨을 포함하는 연마액에 자외선 조사(照射)에 의한 광 여기 방법을 이용하여 CMP를 행하였다. GaN 웨이퍼에서 화학 기계적 연마가 가능한 것을 발견한 것은 본 발명자가 최초이다.
본 발명의 자립 단결정 질화물 반도체 웨이퍼는 이면 거칠기가 RMS 5000 ㎚ 이하로 한다. 이면 거칠기의 하한은 0.1 ㎚이다. 이는 기술적인 한계이다. 0.1 ㎚ ≤ RMS ≤ 5000 ㎚이다. 도11에 도시한 바와 같이, 이면 거칠기 RMS가 클 수록 GaN 웨이퍼 이면에 입자가 들어가므로 입자수가 증가되어 감을 알 수 있다. 이것도 CMP를 사용할 수 있다.
본 발명의 자립 단결정 질화물 반도체 웨이퍼는 45 ㎜φ 웨이퍼이고, 표면의 두께 편차(TTV)가 10 ㎛ 이하이도록 한다.
도9에 의해 일정한 휨의 웨이퍼의 휨을 곡률 반경 R로 표현된 것과 웨이퍼의 직경 D가 결정되어 있을 때의 중앙부 높이 H에 의해 표현한 것의 관계를 설명한다. 웨이퍼 직경을 FG = D로 한다. 그것이 곡률 반경 R로 만곡하고 있는 면의 일부이므로 OF = OM = OG = R이다. D = FG = 2RsinΘ이다. 웨이퍼의 중앙부의 휨 H는 MN이지만, 이는,
H = R - RcosΘ = D2/8R
이 된다. 이것은 근사식이지만 D/R은 극히 작으므로 오차가 적은 근사이다. 2 인치 웨이퍼라면 D = 50 ㎜이므로, R = 26 m일 때에 H = 12 ㎛로 이루어진다. 곡률 반경 R = 62 m일 때에 H = 5 ㎛가 된다.
본 발명에서는 높이 H가 12 ㎛ 이하 혹은 5 ㎛ 이하로 하는 것이고, 휨의 곡률 반경 R은 규정하지 않는다. 그것은 웨이퍼 사이즈와 휨의 모드에 의한 것이기 때문이다. 동일한 사이즈의 웨이퍼이라도 휨이 이중인(극대, 극소가 직경 상에 늘어서는) 경우에는 만곡부의 치수가 절반이 되므로 허용 곡률 반경은 약 1/3 정도가 된다. 휨이 3중(도10)이 되면 만곡부의 치수가 1/3이 되기 때문에 허용 곡률 반경은 약 1/9 정도가 된다.
또한, 일정한 휨[도6의 (1)과 같은 휨]일 경우 도2에 도시한 바와 같이 곡률 반경 R이 클수록 레지스트로 마스크를 붙일 때 수율이 좋아지는 것을 알 수 있다.
지금까지 원형의 자립 GaN 단결정 웨이퍼라는 것의 존재가 희소하였었으므로 그 가공법이라는 것도 확립되어 있지 않았었지만, 도4에 도시한 바와 같은 공정에 의해 GaN 웨이퍼의 가공을 행하였다. GaN 단결정 웨이퍼의 가공은 거친 가공과 모따기 하기 위한 형상 가공과, 2단계의 연마, 세정, 검사 등의 단계로 이루어진다.
연마는 다단층으로 나누어 행하기로 한다. 크게 분류하면, 거친 연마(1차 연마)와 정밀 연마(2차 연마)이다. 거친 연마는 수 단계 있으며, 일반적으로 연마 속도가 빠르고, 정밀 연마는 CMP에 의해 행해지고 연마 속도는 느리다.
휨을 제거하기 위해서는 통상의 연마로는 도움이 되지 않는다. 본 발명에서는 휨을 제거하기 위해 거친 연마는 60 g/㎠ 이하의 저하중에서 행한다. 즉, 휨이 있는 웨이퍼를 상부 및 하부 정반 사이에 넣고, 압박하지 않고 웨이퍼가 자유롭게 휜 채로 거친 연마를 한다. 통상의 연마는 하부 정반과 상부 정반 사이에 웨이퍼를 끼우고, 상부 정반에 의해 압박하여 웨이퍼를 깎지만 본 발명에서는 상부 정반을 적극적으로 인상하여 웨이퍼에 거의 압력이 걸리지 않도록 무하중의 상태로 거친 연마한다.
도5는 그 상태를 도시하는 개략도이다. 휨이 있는 웨이퍼(2)가 상부 정반(3)과 하부 정반(4) 사이에 끼워져 있다. 상부 정반(3) 및 하부 정반(4)은 모두 금속 정반이고, 그 사이에는 연마액이 공급되어 상부 정반(3)과 하부 정반(4)이 순방향 혹은 반대 방향으로 회전됨으로써 웨이퍼가 거친 연마된다. 연마액은 실리콘 카바이드, 알루미나, 다이아몬드 등 유리 지립(遊離 砥粒)이 포함된다. 상부 정반(3)은 압력을 거는 것이 아니고 반대로 인상하는 힘을 가하고 있다. 따라서, 웨이퍼(2)는 휜 채 끼워져 중앙 볼록부(다), 하방의 모서리(사-카) 만이 정반(3, 4)과 접촉한다. 그러므로, (다),(사),(카)의 부분만이 깎여진다. 점점 상부 정반의 위치를 낮춰 가고 휨을 서서히 줄여 간다. 일반적인 하중 방식의 거친 연마보다 속도는 느려진다.
도6은 휨이 있는 GaN 웨이퍼의 거친 연마 되어 가는 상태를 도시한다. 처음에는 도6의 (1)의 (가),(나),(다),(라),(마),(바),(사),(아),(자),(차),(카),(타)와 같이 위로 볼록이었다고 하자. 무하중에서 거친 연마되므로 상부 정반과 접촉하고 있는 (다), 하부 정반과 접촉하고 있는 (사),(카)가 깎인다. 그래서, 도6의 (2)와 같이 상면 중앙에 부분 평탄면 (라-나)가 생기고, 하면의 주변부에는 링형의 평탄부 (거),(너),(더),(러)가 발생된다. 또, 상부 정반을 조금씩 하강하여 무하중 거친 연마한다. 무하중 연마가 진행되면 도6의 (3)과 같이 상면의 평탄부 (터),(퍼),(허)가 더욱 증가하여 하면의 링형의 평탄부 (소-오), (조-초)도 넓어지게 된다. 또, 가공이 진행되면 도6의 (4)와 같이 상면이 평탄면 (가),(고),(노),(도),(마)가 되며, 하면도 평탄면 (바),(로),(모),(보),(타)와 같이 된다.
도5는 웨이퍼 한 장의 경우만을 도시하는 원리도이다. 실제로는 복수장의 웨이퍼를 유성 운동시켜 동시에 상하면을 거친 연마한다. 도7은 그와 같은 유성 운동시켜 웨이퍼의 표리면을 거친 연마(연삭)하는 거친 연마 장치의 개략도이다. 그와 같은 장치는 신규한 것은 아니지만 웨이퍼에 압력을 가하지 않고 연마하고 있는 상태를 설명하기 위해 본 명세서에 도시하였다. 상부 정반(3)과 하부 정반(4)이 상하로 늘어서 서로 대향하고 있다. 하부 정반(4)은 하부 회전축(27)에 의해 회전된다. 상부 정반(3)은 상부 회전축(26)에 의해 회전된다. 상부 정반(3)은 임의의 높이로 들어 올릴 수 있다.
상부 및 하부 정반(3, 4) 사이에는 태양 기어(20), 태양 기어에 맞물리는 유성 기어를 주변에 가지는 복수장의 형판(22), 형판(22)의 유성 기어에 맞물리는 내부 기어(23)를 갖는다. 형판(22)은 수지로 된 얇은 원판이지만 복수의 관통 구멍(25)이 있으며, 관통 구멍(25)에 웨이퍼(2)를 넣는다. 형판이 m장 있고 하나 의 형판에 n개의 관통 구멍이 있으면, 동시에 mn장의 웨이퍼를 연마할 수 있다.
연마액은 지립과 윤활액으로 이루어진다. 실리콘 카바이드, 알루미나, 다이아몬드 등의 지립을 사용한 기계적 연마이다. 연마액(도7에서는 생략)을 정반 사이에 공급하면서 태양 기어를 Ωs, 내부 기어를 Ωi로, 상부 정반을 Ωu로, 하부 정반을 Ωd의 각속도로 회전시킨다(Ω는 반시계 방향을 플러스로 한다). 도면에 도시하고 있지 않지만 태양 기어축은 위 또는 아래로 연장되어 모터와 연결되어 있다. 상부 정반과 하부 정반은 반대 방향으로 회전시킬 수도 있고, 같은 방향으로도 회전시킬 수도 있다. 내부 기어(23)도 별도의 모터로 회전시킬 수 있다. 태양 기어의 잇수를 S, 형판(유성 기어)의 잇수를 P, 내부 기어의 잇수를 I라고 하면, 무전위라면 S + 2 P= I이다. 형판의 공전 각속도 Ωc는 SΩs + IΩi = (S + I) Ωc에 의해서 주어지고, 형판의 자전 속도 Ωt는 PΩt = IΩi에 의해서 결정된다. 그러므로 Ωu, Ωd, Ωs, Ωi를 조절함으로써 형판에 임의의 공전 각속도, 자전 각속도를 실현시킬 수 있다.
중요한 것은 상부 정반(3)의 축(26)에 인상력(F)이 걸리고 있으며, 웨이퍼가 휜 채로 관통 구멍(25)에 들어가 있으며, 휘어 돌출하고 있는 부분으로부터 깎인다는 것이다. 상부 정반을 조금씩 하강하면서 연마를 하므로 휨이 점점 깎여 없어져 버린다.
정밀 연마(마무리 연마)에 대해서는 면의 평활도, 평탄도를 높이기 위해 화학 기계적 연마를 행한다. 그 상태를 도8에 도시한다. GaN에서 화학적 연마를 행하기 위해서는 수산화칼륨과 페록소 이황산칼륨(KOH+ K2S2O8) 혼합액(9)을 사용하고, 그에 자외선을 조사한다. 예를 들어, 다음과 같이 연마액을 조정한다.
연마액 2M KOH (수산화칼륨)
0.5M K2S2O8(페록소 이황산칼륨)
연마재 콜로이달 실리카 입경 50 ㎚ 내지 450 ㎚
(정밀 연마에 최적인 입경 200 ㎚φ)
자외선 광원 파장 254 ㎜의 수은(Hg) 램프
10 ㎽/㎠
페록소 이황산칼륨은 산화제로서 공지된 재료이다. 전술한 바와 같이 GaN은 단단하고 취약해서 화학 기계적 연마를 수행할 수 없다고 되어 왔지만, 본 발명은 페록소 이황산칼륨에 자외선 조사함으로써 GaN을 화학적으로 연마하고, 동시에 존재하는 콜로이달 실리카의 물리 작용과 어울려 단단하고 취약한 GaN의 표면을 매끄러운 면으로 마무리할 수 있다. 그에 의해, 균열, 스크래치를 발생시키는 위험을 초래하는 일 없이, 표면 면 거칠기를 RMS ≤ 0.5 nm으로 할 수 있다.
바람직한 표면 면 거칠기는 RMS ≤ 0.5 nm로 되어 있다면, 그 경우에는 RMS를 0.5 nm 이하로 하도록 하면 좋다. RMS를 제어하려면 콜로이달 실리카의 입경(φ= 50 nm 내지 450 nm)을 변경한다. 콜로이달 실리카의 입경이 크면 연마 속도는 빠르지만 면 거칠기 RMS는 커진다. 입경이 미세하면 연마 속도는 작지만 최종적인 면 거칠기 RMS는 작게할 수 있다. 그에 의해 RMS ≤ 0.5 nm로 할 수 있다. 콜로 이달 실리카만으로는 거의 연마되지 않기 때문에 그와 같은 평활면으로는 만들 수 없었다.
(제1 실시예)
2 인치 φ의 GaN 단결정 미러 웨이퍼를 제조하기 위해 원형 GaN 단결정 웨이퍼(일정한 휨의 갑, 3중 휨의 을)를 다음과 같이 거친 연마, 정밀 연마하였다.
거친 연마의 조건은 다음과 같다. 실리콘 카바이드를 유리 지립으로서 이용하였다.
연마재 : 실리콘 카바이드(GC),
평균 입경 제1단계 15 ㎛(#800),
제2단계 6 ㎛(#2500),
제3단계 2 ㎛(#6000),
유성 슬러리
상부 정반 : 주철 380 ㎜φ
하부 정반 : 주철 380 ㎜φ
연마 조건 : 정반 회전수 20 내지 60 rpm
태양 기어 회전수 10 내지 30 rpm
연마재 공급량 : 500 cc/분 (순환)
하중 : 30 내지 60 g/㎠
연마 속도 : 제1 단계 0.3 ㎛/분,
제2단계 0.05 ㎛/분,
제3단계 0.02 ㎛/분
연마값 : 합계 60 내지 80 ㎛
웨이퍼를 휜 채로 상부 및 하부 정반으로 협지하여 천천히 깎고, 휨을 제거하는 것은 도5, 도6에 도시한 바와 같다. 실제로는 도7에 도시한 바와 같이, 유성 운동하는 캐리어를 형판으로 하여, 그 구멍에 GaN 웨이퍼를 넣어 상부 및 하부 정반으로 협지하여 연삭한다. 연마 속도는 느리지만, 그것은 무하중이기 때문이다.
정밀 연마의 조건은,
연마재 : 콜로이달 실리카 평균 입경 0.2 ㎛
KOH + K2S2O8 + 254 nm 수은(Hg) 램프의 광
패드 : 부직포
연마 조건 : 정반 회전수 20 내지 60 rpm
태양 기어 회전수 10 내지 30 rpm
연마재 공급량 : 100O cc/분
이와 같이 만들어진 2 인치 GaN 웨이퍼(갑)는 일정한 휨이고, 휨의 곡률 반경이 R = 100 m, 표(Ga)면, 이(N)면과 함께 AFM에 의한 측정으로 10 ㎛ × 10 ㎛ 단위 면적 영역에서 면 거칠기 RMS가 0.3 nm 내지 0.5 nm였다. 표면의 높이 편차는 (0.1 ㎜마다 측정) TTV = 3.5 ㎛이었다. 우수하고 평탄하며, 평활하고 양호한 웨이퍼이다.
또한, 마찬가지로 이와 같이 만들어진 2 인치 GaN 웨이퍼(을)는 일정한 휨이 아니고 도10에 도시한 바와 같은 복잡한 휨을 가지지만, 휨 H(Warp)는 2 ㎛이었다. 표(Ga)면, 이(N)면 모두 AFM 측정으로 10 ㎛ ×10 ㎛ 단위 면적 영역에서 면 거칠기 RMS가 0.2 nm 내지 0.4 nm이었다. TTV는 3.1 ㎛이었다.
이종 기판(예를 들어 GaAs) 상에 기상 성장시켜 만든 GaN 단결정 자립막은 휨이 있지만, 본 발명은 저하중에서 시간을 들여 거친 연마하므로 휨은 없어진다. 휨을 곡률 반경 R ≥ 26 m(2 인치에서 중앙 융기 H ≤ 12 ㎛)로 할 수 있다. 또한, 조건을 선택하면 R ≥ 60 m(중앙 융기 H ≤ 5 ㎛)로도 할 수 있다.
GaN은 단단하고 취약하므로 실리콘 카바이드, 알루미나, 다이아몬드 지립을 사용한 기계적 연마만으로는 좀처럼 면 평활도가 높아지지 않는다. GaN의 화학 기계 연마법(CMP)은 할 수 없다고 되어 왔다. 본 발명자는 콜로이달 실리카에 부가하서 처음으로 페록소 이황산칼륨과 자외선을 사용하여 CMP에 성공하였다. 페록소 이황산칼륨과 자외선에 의해 화학 반응을 일으켜 GaN 웨이퍼를 화학적, 기계적으로 연마하므로 우수한 평활도를 얻을 수 있다. 정도의 차이는 있지만, 유사한 질화물 반도체인 AlGaN, AlN, InN 등에도 적용 가능하다.
이면이 거친면이면 이면에 입자가 붙는 일이 있었지만, 이면도 평활하게 하므로, 그와 같은 일도 없다. 두께 편차(TTV)는 10 ㎛ 이하로 하므로 웨이퍼 상에 제조된 디바이스 특성의 편차가 적어진다. 예를 들어, 마스크 노광시의 수율이 향상된다.

Claims (6)

  1. 직경이 45 ㎜ 이상이고, 하나의 극대점 또는 극소점을 가지는 일정한 휨이 있고, 중앙부에서의 높이 H가 12 ㎛ 이하 혹은 휨의 곡률 반경 R이 21 m 이상이며, 페록소 이황산칼륨을 포함하는 연마액을 공급하면서 자외선을 조사하는 광 여기 반응을 이용한 CMP 연마에 의해 표면 거칠기가 0.1 nm ≤ RMS ≤ 5 nm이고, 이면 거칠기가 0.1 nm ≤ RMS ≤ 5000 nm 이도록 한 것을 특징으로 하는 질화물 반도체 기판.
  2. 직경이 45 ㎜ 이상이고, 하나의 극대점 또는 극소점을 가지는 일정한 휨이 있고, 중앙부에서의 높이 H가 5 ㎛ 이하 혹은 휨의 곡률 반경 R이 50 m 이상이며, 페록소 이황산칼륨을 포함하는 연마액을 공급하면서 자외선을 조사하는 광 여기 반응을 이용한 CMP 연마에 의해 표면 거칠기가 0.1 nm ≤ RMS ≤ 0.5 nm이고, 이면 거칠기가 0.1 nm ≤ RMS ≤ 2 nm 이도록 한 것을 특징으로 하는 질화물 반도체 기판.
  3. 2점 이상의 극대점 및 극소점을 가지는 안장점형의 휨을 가지고 극소점을 평면에 접촉시켰을 때 극대점의 높이 H의 최대값 Hm이 12 ㎛ 이하(Hm ≤ 12000 nm)이고, 페록소 이황산칼륨을 포함하는 연마액을 공급하면서 자외선을 조사하는 광 여기 반응을 이용한 CMP 연마에 의해 표면 거칠기가 0.1 nm ≤ RMS ≤ 5 nm이고, 이면 거칠기가 0.1 nm ≤ RMS ≤ 5000 nm 이도록 한 것을 특징으로 하는 질화물 반도체 기판.
  4. 2점 이상의 극대점 및 극소점을 가지는 안장점형의 휨을 가지고 극소점을 평면에 접촉시켰을 때 극대점의 높이 H의 최대값 Hm이 5 ㎛ 이하(Hm ≤ 5000 nm)이고, 페록소 이황산칼륨을 포함하는 연마액을 공급하면서 자외선을 조사하는 광 여기 반응을 이용한 CMP 연마에 의해 표면 거칠기가 0.1 nm ≤ RMS ≤ 0.5 nm이고, 이면 거칠기가 0.1 nm ≤ RMS ≤ 2 nm 이도록 한 것을 특징으로 하는 질화물 반도체 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 0.1 ㎜ 마다 측정점을 취하여 측정한 면 내부 두께 편차(TTV)가 10 ㎛ 이하인 것을 특징으로 하는 질화물 반도체 기판.
  6. 면 거칠기를 향상시키기 위해, 페록소 이황산칼륨을 포함하는 연마액을 공급하면서 자외선을 조사하는 광 여기 반응을 이용한 CMP 연마를 행하는 것을 특징으로 하는 질화물 반도체 기판의 가공 방법.
KR1020030057423A 2003-05-06 2003-08-20 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법 KR100550491B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003128060 2003-05-06
JPJP-P-2003-00128060 2003-05-06
JP2003281647A JP3581145B6 (ja) 2003-05-06 2003-07-29 窒化物半導体基板の加工方法
JPJP-P-2003-00281647 2003-07-29

Publications (2)

Publication Number Publication Date
KR20040095138A KR20040095138A (ko) 2004-11-12
KR100550491B1 true KR100550491B1 (ko) 2006-02-09

Family

ID=32993114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030057423A KR100550491B1 (ko) 2003-05-06 2003-08-20 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법

Country Status (6)

Country Link
US (4) US6875082B2 (ko)
EP (1) EP1475826B1 (ko)
KR (1) KR100550491B1 (ko)
CN (1) CN100416868C (ko)
DE (1) DE60331042D1 (ko)
TW (1) TWI239045B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727820B1 (ko) * 2006-01-25 2007-06-13 삼성코닝 주식회사 질화갈륨 단결정 기판의 표면가공 방법
KR100990639B1 (ko) 2008-05-19 2010-10-29 삼성엘이디 주식회사 웨이퍼 제조방법
KR101767128B1 (ko) * 2014-11-26 2017-08-11 한국세라믹기술원 질화물 기판 제조 방법

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
JP4340866B2 (ja) * 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
JP5065574B2 (ja) * 2005-01-12 2012-11-07 住友電気工業株式会社 ＧａＮ基板の研磨方法
JP4792802B2 (ja) * 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
JP4744250B2 (ja) * 2005-09-14 2011-08-10 株式会社岡本工作機械製作所 角形状基板の両面研磨装置および両面研磨方法
KR101220826B1 (ko) * 2005-11-22 2013-01-10 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
JP4696886B2 (ja) * 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 ＧａＮ結晶基板
US8476158B2 (en) 2006-06-14 2013-07-02 Sumitomo Electric Industries, Ltd. Method of preparing and storing GaN substrate, prepared and stored GaN substrate, and semiconductor device and method of its manufacture
JP4714087B2 (ja) * 2006-06-14 2011-06-29 住友電気工業株式会社 ＧａＮ基板の保存方法、および半導体デバイスの製造方法
US7585772B2 (en) * 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
TWI452617B (zh) * 2006-07-26 2014-09-11 Freiberger Compound Mat Gmbh 平滑化第三族氮化物基材之方法
KR101172364B1 (ko) 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
WO2008064081A2 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company High efficiency light emitting diodes and methods of forming the same
CN101536201A (zh) * 2006-11-17 2009-09-16 3M创新有限公司 具有光学提取器的平面化发光二极管
WO2008064070A1 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company Optical bonding composition for led light source
US7902039B2 (en) * 2006-11-30 2011-03-08 Sumco Corporation Method for manufacturing silicon wafer
US8740670B2 (en) 2006-12-28 2014-06-03 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
WO2008083071A1 (en) * 2006-12-28 2008-07-10 Saint-Gobain Ceramics & Plastics, Inc. Method of grinding a sapphire substrate
CA2673662C (en) * 2006-12-28 2012-07-24 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
US7956356B2 (en) * 2006-12-28 2011-06-07 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
KR101064566B1 (ko) * 2006-12-29 2011-09-14 삼성코닝정밀소재 주식회사 반도체 기판의 연마 장치 및 그 연마 방법
DE102007010286B4 (de) * 2007-03-02 2013-09-05 Freiberger Compound Materials Gmbh Verfahren zum Herstellen eines Verbindungshalbleiterwerkstoffs, einer III-N-Schicht oder eines III-N-Bulkkristalls, Reaktor zur Herstellung des Verbindungshalbleiterwerkstoffs, Verbindungshalbleiterwerkstoff, III-N-Bulkkristall und III-N-Kristallschicht
KR101452550B1 (ko) 2007-07-19 2014-10-21 미쓰비시 가가꾸 가부시키가이샤 Ⅲ 족 질화물 반도체 기판 및 그 세정 방법
US8404009B2 (en) * 2007-10-29 2013-03-26 Kao Corporation Polishing composition for hard disk substrate
JP2009126727A (ja) * 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd ＧａＮ基板の製造方法、ＧａＮ基板及び半導体デバイス
JP4395812B2 (ja) * 2008-02-27 2010-01-13 住友電気工業株式会社 窒化物半導体ウエハ−加工方法
EP2261954B1 (en) * 2008-04-01 2020-01-22 Shin-Etsu Chemical Co., Ltd. Method for producing soi substrate
US8363326B2 (en) 2008-07-01 2013-01-29 Sumitomo Electric Industries, Ltd. AlxGa(1-x)N single crystal, method of producing AlxGa(1-x)N single crystal, and optical lens
JP5215773B2 (ja) * 2008-08-18 2013-06-19 株式会社ディスコ 加工方法
JP5104830B2 (ja) 2008-09-08 2012-12-19 住友電気工業株式会社 基板
CA2755122C (en) * 2009-03-13 2016-05-31 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
JP5071427B2 (ja) * 2009-04-13 2012-11-14 日立電線株式会社 窒化物半導体基板
JP2010269970A (ja) * 2009-05-21 2010-12-02 Hitachi Cable Ltd 窒化物半導体基板
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
WO2011046017A1 (ja) * 2009-10-14 2011-04-21 株式会社クラレ 研磨パッド
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
JP5494259B2 (ja) * 2010-06-08 2014-05-14 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
US8597967B1 (en) * 2010-11-17 2013-12-03 Soraa, Inc. Method and system for dicing substrates containing gallium and nitrogen material
US8686431B2 (en) 2011-08-22 2014-04-01 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9646827B1 (en) 2011-08-23 2017-05-09 Soraa, Inc. Method for smoothing surface of a substrate containing gallium and nitrogen
JP5808208B2 (ja) * 2011-09-15 2015-11-10 株式会社サイオクス 窒化物半導体基板の製造方法
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
JP2013212946A (ja) * 2012-03-30 2013-10-17 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶
WO2013161906A1 (ja) * 2012-04-27 2013-10-31 並木精密宝石株式会社 複合基板の製造方法、半導体素子の製造方法、複合基板および半導体素子
KR20150023540A (ko) * 2012-07-03 2015-03-05 엘리먼트 씩스 테크놀로지스 유에스 코포레이션 반도체-온-다이아몬드 웨이퍼용 핸들 및 제조 방법
JP6120974B2 (ja) * 2012-09-28 2017-04-26 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 修正されたマイクロ研削プロセス
CN108281378B (zh) * 2012-10-12 2022-06-24 住友电气工业株式会社 Iii族氮化物复合衬底、半导体器件及它们的制造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014125688A1 (ja) * 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
RU2536328C2 (ru) * 2013-04-01 2014-12-20 Российская Федерация, От Имени Которой Выступает Министерство Промышленности И Торговли Российской Федерации Способ утоньшения фоточувствительного слоя матричного фотоприемника
JP6611485B2 (ja) 2014-11-07 2019-11-27 株式会社フジミインコーポレーテッド 研磨方法およびポリシング用組成物
CN111952150B (zh) * 2015-02-09 2023-06-20 住友电气工业株式会社 磷化铟衬底和制造磷化铟衬底的方法
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
US11370076B2 (en) * 2016-02-23 2022-06-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 substrate and manufacturing method thereof
JP6947827B2 (ja) 2016-09-23 2021-10-13 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティドＳａｉｎｔ−Ｇｏｂａｉｎ Ｃｅｒａｍｉｃｓ Ａｎｄ Ｐｌａｓｔｉｃｓ， Ｉｎｃ． 化学的機械的平坦化スラリーおよびその形成方法
CN106548925B (zh) * 2016-11-02 2019-03-01 山东浪潮华光光电子股份有限公司 一种改善蓝宝石衬底减薄质量的预处理方法
CN106711023A (zh) * 2016-12-29 2017-05-24 苏州纳维科技有限公司 Iii族氮化物衬底及其制备方法
JP6870623B2 (ja) * 2018-01-18 2021-05-12 信越半導体株式会社 キャリアの製造方法及びウェーハの両面研磨方法
JP7183863B2 (ja) * 2018-03-13 2022-12-06 Jsr株式会社 化学機械研磨用組成物及び化学機械研磨方法
US10593603B2 (en) 2018-03-16 2020-03-17 Sandisk Technologies Llc Chemical mechanical polishing apparatus containing hydraulic multi-chamber bladder and method of using thereof
JP7242220B2 (ja) * 2018-09-03 2023-03-20 キヤノン株式会社 接合ウェハ及びその製造方法、並びにスルーホール形成方法
JP7118558B2 (ja) * 2019-01-17 2022-08-16 株式会社ディスコ 被加工物の加工方法
KR102284879B1 (ko) * 2019-10-29 2021-07-30 에스케이씨 주식회사 탄화규소 웨이퍼 및 탄화규소 웨이퍼의 제조방법
WO2023069463A1 (en) * 2021-10-20 2023-04-27 Lam Research Corporation Adaptive positioning systems and routines using an autocalibration wafer and a calibration wafer with cutouts
CN116175397A (zh) * 2022-12-13 2023-05-30 西安奕斯伟材料科技有限公司 一种用于研磨硅片的设备和方法
CN116871985B (zh) * 2023-09-05 2023-12-01 河北远东通信***工程有限公司 一种小尺寸高频压电晶片的抛光工艺

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
JP3317330B2 (ja) * 1995-12-27 2002-08-26 信越半導体株式会社 半導体鏡面ウェーハの製造方法
JPH10166259A (ja) 1996-12-12 1998-06-23 Okamoto Kosaku Kikai Seisakusho:Kk サファイア基板研削研磨方法および装置
EP2200071B1 (en) 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP3968968B2 (ja) * 2000-07-10 2007-08-29 住友電気工業株式会社 単結晶ＧａＮ基板の製造方法
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP3761418B2 (ja) * 2001-05-10 2006-03-29 Ｈｏｙａ株式会社 化合物結晶およびその製造法
JP2002356398A (ja) 2001-06-01 2002-12-13 Sumitomo Electric Ind Ltd 窒化ガリウムウエハ
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
JP3864870B2 (ja) 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP4131101B2 (ja) 2001-11-28 2008-08-13 日亜化学工業株式会社 窒化物半導体素子の製造方法
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100727820B1 (ko) * 2006-01-25 2007-06-13 삼성코닝 주식회사 질화갈륨 단결정 기판의 표면가공 방법
KR100990639B1 (ko) 2008-05-19 2010-10-29 삼성엘이디 주식회사 웨이퍼 제조방법
KR101767128B1 (ko) * 2014-11-26 2017-08-11 한국세라믹기술원 질화물 기판 제조 방법

Also Published As

Publication number Publication date
DE60331042D1 (de) 2010-03-11
US20040221799A1 (en) 2004-11-11
CN1549357A (zh) 2004-11-24
US7535082B2 (en) 2009-05-19
CN100416868C (zh) 2008-09-03
US20100279440A1 (en) 2010-11-04
EP1475826B1 (en) 2010-01-20
US20090250790A1 (en) 2009-10-08
US8008165B2 (en) 2011-08-30
US7786488B2 (en) 2010-08-31
JP3581145B1 (ja) 2004-10-27
KR20040095138A (ko) 2004-11-12
TWI239045B (en) 2005-09-01
US6875082B2 (en) 2005-04-05
US20050145879A1 (en) 2005-07-07
EP1475826A2 (en) 2004-11-10
JP2004356609A (ja) 2004-12-16
EP1475826A3 (en) 2005-04-27
TW200425286A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
KR100550491B1 (ko) 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
EP1528591B1 (en) Method of manufacturing gallium nitride substrate for semiconductors, and gallium nitride semiconductor substrate
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
JP4388741B2 (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP5125098B2 (ja) 窒化物半導体自立基板の製造方法
JP2007284283A (ja) ＧａＮ単結晶基板の加工方法及びＧａＮ単結晶基板
CN110060959B (zh) 贴合晶片的制造方法
WO2017216997A1 (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法および窒化物半導体自立基板の製造方法
JP2018078260A (ja) 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法
JP2011077508A (ja) 窒化物半導体基板の製造方法
JP3581145B6 (ja) 窒化物半導体基板の加工方法
KR100727820B1 (ko) 질화갈륨 단결정 기판의 표면가공 방법
JP2010006700A (ja) 薄型サファイヤ基板
KR20110042438A (ko) 사파이어 웨이퍼의 연마방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee